Lab 07 - Departamento de Electrónica
Contents
1. DP so 7 Segment LED 100 MHz Prog Osc PC Parallel Port Data Outputs DUUDUTUTDO 992 OLO ogggogg ANANG l Free Pins PS 2 Port KB_DATA KB_CLK Mi A Np ja jr jon mN poko HES P3 2 INTO P3 1 TXD P3 0 RXD P0 7 A7 D7 P0 6 A6 D6 P0 5 A5 D5 P0 4 A4 D4 P0 0 A0 D0 P2 7 A15 32K 128K x 8 SRAM applies to XS95 Board Figura 4 Diagrama de conexiones entre dispositivos en la tarjeta XS95 Prof Leopoldo Silva Bijit Lab 06 10 09 2002 35 UNIVERSIDAD TECNICA FEDERICO SANTA MARIA DEPARTAMENTO DE ELECTRONICA ELO312 Laboratorio de Estructuras de Computadores El c digo ABEL que describe la l gica para el funcionamiento del yC8031 bas ndose en las figuras 2 y 4 es el siguiente 001 MODULE uc8031 002 TITLE M dulo que implementa la l gica para el funcionamiento del uC8031 003 DECLARATIONS 004 A1S A7 A0 005 PSEN 006 RD 007 WR 008 CLK 009 ALE 010 011 D7 D0 012 OE 013 CE 014 RESET 015 RELOJ 016 017 PAR7 PIN 34 35 36 37 39 40 41 43 44 PIN 13 PIN 32 PIN 63 PINO PIN 20 PIN 2 83 3 1 84 82 79 75 istype reg PIN 62 ISTYPE COM se al habilitaci n de salidas SRAM PIN 65 ISTYPE COM se al habilitaci n de chip2. SRAM PIN 45 ISTYPE COM se al de reset del uC8031 PIN 10 ISTYPE COM se al de entrada de clk del uC8031 PIN 80 Bit m s significativo del puerto paralelo del PC 018 Bus_dir baja_sram D7 DO 019 PO_uc8031 A7 AO 020 EQUATIONS 021 Bus dir baja_sram CLK ALE 022 Bus dir baja_sram P0_uc8031 023 RELOJ CLK 024 CE A15 025 OE PSEN amp RD 026 RESET PAR7 027 028 END uC8031 bit m s significativo de la puerta paralela resetea al uC fin descripci n para l gica del uC8031 C digo en lenguaje ABEL para la descripci n de la l gica necesaria para el funcionamiento del uC8031 en la Tarjeta XS95 El programa debe ser compilado y depositado en el CPLD para que el microcontrolador tenga conexiones con la memoria de programa y de datos el reloj la se al reset externa Adicionalmente pueden agregarse las ecuaciones l gicas que se deseen en el CPLD Prof Leopoldo Silva Bijit Lab 06 10 09 2002 36 UNIVERSIDAD TECNICA FEDERICO SANTA MARIA DEPARTAMENTO DE ELECTRONICA ELO312 Laboratorio de Estructuras de Computadores El detalle del listado para este m dulo es el siguiente Lineal 2 Declaraci n del nombre y t tulo para el m dulo uC8031 L nea 4 Declaraci n de las se ales necesarias para el bus de direcciones del C8031 se denominan con los nombres A15 A0 indicando tambi n el pin de la tarjeta XS95 correspondi
3. UNIVERSIDAD TECNICA FEDERICO SANTA MARIA DEPARTAMENTO DE ELECTRONICA ELO312 Laboratorio de Estructuras de Computadores Figura 1 Configuraci n para las se ales PSEN RD y WR del 1C8031 en el caso en que deban coexistir las memorias de programas y de datos en un mismo dispositivo de memoria externo Tomando en cuenta las observaciones anteriores la descripci n de la l gica para el funcionamiento del C8031 se simplifica La figura 2 muestra un esquema de conexiones general para el funcionamiento del C8031 en donde las conexiones dibujadas con l nea entrecortada representan conexiones internas presentes en la tarjeta XS95 y que por lo tanto no son necesarias de implementar Observaciones Adicionales e Para la habilitaci n y deshabilitaci n de la memoria SRAM se utilizar el bit m s significativo del puerto 2 P2 7 del uC8031 pin 34 CPLD La raz n de esta elecci n es la siguiente recordando que el C8031 puede direccionar una memoria de hasta 64KB y observando el hecho de que la memoria SRAM disponible en la tarjeta XS95 es de 32KB se advierte que el bit m s significativo del bus de direcciones de uC queda libre Entonces se utilizar este bit A15 para habilitar y deshabilitar la memoria SRAM de manera tal que el rango de direcciones comprendido entre 0x0000 hasta 0x7FFF 32 KB corresponde a direcciones de la memoria SRAM y direcciones superiores a este rango 0x8000 OxFFFF se pueden utilizar pa
4. n AND entre las se ales PSEN y RD a la se al OE Prof Leopoldo Silva Bijit Lab 06 10 09 2002 37 UNIVERSIDAD TECNICA FEDERICO SANTA MARIA DEPARTAMENTO DE ELECTRONICA ELO312 Laboratorio de Estructuras de Computadores L nea 26 Sentencia para el reset del uC8031 con la se al PAR7 Linea 27 L nea 28 Fin de la descripci n para el m dulo uc8031 El programa escrito en C puede emplear la SRAM como memoria est tica externa para datos cuidando que en la definiciones de las variables que deben ubicarse en la RAM est n en direcciones mayores que la zona empleada para almacenar el programa Con la memoria RAM disponible en la tarjeta pueden direccionarse desde la direcci n 0x0000 a la 0x7FFF Podr a utilizarse la zona de 0x0000 hasta 0x3FFF para programas y la zona desde 0x4000 hasta Ox 7FFF para Ram externa Por ejemplo para definir una zona de 256 bytes en RAM externa en la direcci n 0x4000 puede emplearse at 0x4000 xdata unsigned char arreglo 256 Debe notarse que esta forma de definir los segmentos es dependiente del compilador que se est empleando En el Laboratorio Grabar en el CPLD el programa para conectar la memoria el reloj y la se al de reset MODULE uc8031 TITLE M dulo que implementa la l gica para el funcionamiento del uC8031 DECLARATIONS A15 A7 A0 PIN 34 35 36 37 39 40 41 43 44 PSEN PIN 13 RD PIN 32 WR PIN 63 CLK PIN9 ALE PIN20 D7 DO PIN 2 83 3 1 84 82 79 75 istype reg
5. se al de trigger para el osciloscopio Esto puede hacerse decodificando el bus de datos o el bus de direcciones en instantes en que las se ales de control toman determinados valores Notar que cuando ALE tiene un canto de bajada y est alta PSEN el bus de direcciones contiene la direcci n de la instrucci n Ver fig 36 en p gina 3 34 del manual del usuario El siguiente diagrama muestra las relaciones entre las se ales en un ciclo de b squeda de instrucci n O A voten potro imil joa XTAL e Observar un ciclo de lectura y escritura de la ram externa Modificar los programas para escribir y leer un byte de la ram externa visualizando en el osciloscopio las se ales WE y OE ALE y PSEN Los diagramas siguientes muestran las relaciones entre las se ales en un ciclo de lectura y escritura a la ram de datos externa Prof Leopoldo Silva Bijit Lab 06 10 09 2002 39 UNIVERSIDAD TECNICA FEDERICO SANTA MARIA DEPARTAMENTO DE ELECTRONICA ELO312 Laboratorio de Estructuras de Computadores rN ep 5 STATE 6 STATE 1 STATE 2 STATE 3 STATE 4 STATE P1 p2 pi l pa p p2 pi l p2 i pi l p2 pi p2 l pr l p2 mire STATE 4 STATE 5 STATE 6 pa pera Pe qn 4 STATE 5 p1 p2 pi p2 dele pa P8 pi P2 Pi pa Pil P2 p P2 D POR menory Prof Leopoldo Silva Bijit Lab 06 10 09 2002 40
6. 1 8 y figura 37 y 38 en p gs 3 34 y 3 35 Razones de las conexiones RD y WR hacia OE y WE RAM Externa 1 0 7 0 P0 7 0 Datos Direcciones A 7 0 P2 7 0 A 14 8 RD or WR WE c Conexi n de circuito de power on reset Fig 26 en p g 3 27 Agregar un reset manual libre de rebotes d Conectar el cristal y condensadores Ver fig 30 en p g 3 31 En los esquemas mostrados se supone memoria de datos RAM y de programa EEPROM separadas Veremos a continuaci n el esquema de conexiones para memoria com n de datos y programa empleando la tarjeta XS95 Descripci n de la l gica para el funcionamiento del C8031 en la tarjeta XS95 Primero describiremos la l gica necesaria para el funcionamiento del microcontrolador dentro de la Tarjeta XS95 Observando el diagrama de conexiones entre los dispositivos de la tarjeta XS95 presentado en la figura 4 se puede apreciar lo siguiente e Puerto 2 del uC8031 P2 7 P2 0 se encuentra permanentemente conectado a los respectivos pines de la parte alta del bus de direcciones de la memoria SRAM A15 A7 Adem s este puerto est disponible en el CPLD pines 34 61 57 53 55 54 56 58 Si se desea escribir en la RAM mediante un programa en el CPLD estos pines deben ser programados como salida Pero si el 8031 lee o escribe en la memoria de datos o de programa estos pines deben ser programados de entrada en el CPLD e Puerto 0 P0 7 PO 0 del yC8031 se encuentra permanent
7. OE PIN 62 ISTYPE COM se al habilitaci n de salidas SRAM CE PIN 65 ISTYPE COM se al habilitaci n de chip SRAM RESET PIN 45 ISTYPE COM se al de reset del uC8031 RELOJ PIN 10 ISTYPE COM se al de entrada de clk del uC8031 PAR7 PIN 80 Bit m s significativo del puerto paralelo del PC Bus_dir_baja_sram D7 DO P0_uc8031 A7 AO0 EQUATIONS Bus dir baja_sram CLK ALE Bus dir baja_sram P0_uc8031 RELOJ CLK CE A15 OE PSEN amp RD RESET PARZ bit m s significativo de la puerta paralela resetea al uC END uC8031 fin descripci n para l gica del uC8031 Prof Leopoldo Silva Bijit Lab 06 10 09 2002 38 UNIVERSIDAD TECNICA FEDERICO SANTA MARIA EN DEPARTAMENTO DE ELECTRONICA ELO312 Laboratorio de Estructuras de Computadores Compilar y generar el c digo hexadecimal formato Intel del siguiente programa en C include lt reg51 h gt void main void for P1 0x0 P1 0xFF Cargar mediante XSLOAD el programa en la RAM e Observar un ciclo de lectura de la instrucci n Ciclo de b squeda fetch Observar mediante el osciloscopio los ciclos de ALE y PSEN al ejecutar repetidamente las siguientes instrucciones que son generadas por el programa anterior start mov P1 00 mov P1 255 jmp start Puede agregar al c digo en el CPLD un peque o programa que determine cuando se efect a el fetch de una de las instrucciones para generar una
8. UNIVERSIDAD TECNICA FEDERICO SANTA MARIA DEPARTAMENTO DE ELECTRONICA ELO312 Laboratorio de Estructuras de Computadores Armado de un microcomputador basado en microcontrolador 8031 Objetivos e Conocer la forma en que est n interconectadas la memoria el controlador y el CPLD en la tarjeta de desarrollo Entender con detalles el dise o l gico en el CPLD que permite ejecutar programas en en controlador 8031 e Aprender a grabar programas hexadecimales con el c digo del programa compilado en la memoria RAM de la tarjeta Grabar el mapa de bits en el CPLD e Ejecutar programas simples que permitan visualizar las se ales de control PSEN ALE RD WR mediante un osciloscopio Observar un ciclo de lectura de la instrucci n Ciclo de b squeda fetch Observar la ejecuci n de una instrucci n movx Preparaci n previa a Conexi n de la memoria de programa Estudiar en el User manual p gina 1 7 y figura 36 en p g 3 34 Determinar las razones para emplear el latch controlado por ALE y las conexiones de PSEN a OF 26C256 EEPROM P0 7 0 1 0 7 0 Instrucciones Direcciones A 7 0 A 14 8 P2 7 0 PSEN Prof Leopoldo Silva Bijit Lab 06 10 09 2002 30 UNIVERSIDAD TECNICA FEDERICO SANTA MARIA DEPARTAMENTO DE ELECTRONICA ELO312 Laboratorio de Estructuras de Computadores b Conexi n de la memoria RAM Compartir bus de datos y direcciones del caso a Estudiar en el User manual p gina
9. emente conectado al bus de datos de la memoria SRAM D7 DO Adem s este bus entra al CPLD en los pines 35 36 37 39 40 41 43 44 Estos pines deben ser programados como entradas a un registro latch en el CPLD el control de escritura de ese registro que sostiene la parte baja de la direcci n est gobernado por la se al ALE La se al ALE debe ser programada como entrada en el pin 20 del CPLD Prof Leopoldo Silva Bijit Lab 06 10 09 2002 31 UNIVERSIDAD TECNICA FEDERICO SANTA MARIA DEPARTAMENTO DE ELECTRONICA ELO312 Laboratorio de Estructuras de Computadores e Se al de habilitaci n de escritura en memoria de datos externa del uC8031 P3 6 se encuentra permanentemente conectada al pin WE de la memoria SRAM Esta se al tambi n se ingresa al CPLD a trav s del pin 63 que debe ser usado s lo como de entrada al CPLD e Se al RD de habilitaci n de lectura de memoria externa debe ser programada como pin de entrada al CPLD en pin 32 e Se al PSEN de habilitaci n de lectura de memoria de programa debe ser programada como pin de entrada al CPLD en pin 13 e Se al OE de habilitaci n de salida de memoria est tica debe ser programada como pin de salida del CPLD en pin 62 Dentro del CPLD puede programarse un and de las se ales RD y PSEN que salga por el pin 62 que gobierne los instantes en que el 8031 lea el puerto PO para ingresar el byte que est saliendo por el bus de datos de la memoria RAM que trae u
10. ente a cada uno de ellos L nea 5 Declaraci n de la se al utilizada para la lectura de la memoria de programa del uC8031 denominada con el nombre de PSEN indicando tambi n el pin de la tarjeta XS95 correspondiente L nea 6 Declaraci n de la se al utilizada para la habilitar la lectura de la memoria de datos del uC8031 denominada con el nombre de RD indicando tambi n el pin de la tarjeta XS95 correspondiente L nea 7 Declaraci n de la se al utilizada para la escritura de la memoria de datos denominada con el nombre de WR indicando tambi n el pin de la tarjeta XS95 correspondiente L nea 8 Declaraci n de la se al proveniente del oscilador programable presente en la tarjeta XS95 denominada con el nombre de CLK indicando tambi n el pin correspondiente L nea 9 Declaraci n de la se al utilizada para capturar la parte baja del bus de direcciones del 14C8031 denominada con el nombre de ALE indicando tambi n el pin de la tarjeta XS95 correspondiente Linea 10 L nea 11 Declaraci n de las se ales encargadas de contener la parte baja del bus de direcciones del uC8031 se denominan con los nombres D7 DO y se definen como de tipo registro de decir cada una de estas se ales corresponde a la salida de un flip flop de tipo D Se indican tambi n los pines de la tarjeta XS95 correspondientes L nea 12 Declaraci n de la se al utilizada para habilitar las salidas de la SRAM denominada como OE y definida como de tipo c
11. lo puede ser programado como entrada al CPLD en caso de emplear la puerta serial del 8031 para transmitir datos en forma serial Elpin 31 s lo puede ser programado como salida del CPLD en caso de emplear la puerta serial del 8031 para recibir datos seriales e Los pines A16 y A15 del bus de direcciones de la RAM no existen en la RAM de 32 KB que tiene la tarjeta Para direccionar 32K direcciones se requieren 15 bits es decir est n conectados desde AO hasta A14 Entonces el pin 74 del CPLD puede considerarse un pin libre y puede ser programado de entrada o salida La se al A15 del bus de direcciones del 8031 P2 7 est permanentemenete conectada al pin 35 del CPLD y si se programa como entrada del CPLD y se la dirige a trav s del CPLD programando el pin 65 del CPLD como de salida puede emplearse para deshabilitar la RAM para direcciones mayores de 0x7FFF En este espacio de direcciones A15 est alta y al ser dirigida a CE de la memoria RAM Adem s como se cuenta con una nica memoria de 32 Kbytes en la tarjeta XS95 En ella deber n coexistir la memoria de programas y la memoria de datos necesarias para el funcionamiento del uC La configuraci n para este caso se muestra en la figura 1 La conexi n del pin EA puede ser manejada con el uso de un jumper j7 como se aprecia en la figura 3 Sobre la se al EA ver Accessing external memory en Manual del Usuario p gina 3 9 Prof Leopoldo Silva Bijit Lab 06 10 09 2002 32
12. n byte de instrucci n cuando PSEN est baja o un byte de datos cuando RD est baja El procesador no puede bajar simult neamente RD y PSEN N tese que el and efect a el or de las se ales de l gica negativa e Se al RST para resetear el 8031 Al subir a nivel alto por lo menos 24 ciclos de reloj pone al procesador en un estado inicial ver tabla 2 en p g 2 9 del manual Deja a PC con valor 0x0000 las puertas en OxFF al SP en 0x07 Al deshabilitar bajando a cero la se al RST el procesador comienza a ejecutar la instrucci n ubicada en la direcci n 0x0000 La se al RST debe ser programada como pin de salida del CPLD en el pin 45 Puede programarse uno de los pines de entrada al CPLD que traen los bits de la puerta paralela de tal modo que salga por el pin 45 De esta manera puede lograrse el reset del 8031 con el programa GXSPORT e Elpin 10 del CPLD se programa como salida y debe ser la se al de reloj del procesador El pin 21 del CPLD que s lo puede programarse como de entrada trae la se al del reloj programable puede programarse para que salga dividida en frecuencia si es necesario por el pin 10 del CPLD e Los pines 26 y 33 del CPLD deben ser programados como salidas y permiten ingresar eventos ha ser contados por los timer usados como contadores del 8031 e Los pines 68 y 69 del CPLD deben ser programados como salidas y permiten ingresar eventos que producen interrupciones en el 8031 e El pin 70 s
13. ombinacional Se indica tambi n el pin de la tarjeta XS95 correspondiente L nea 13 Declaraci n de la se al utilizada para habilitar el chip SRAM denominada como CE y definida como de tipo combinacional Se indica tambi n el pin de la tarjeta XS95 correspondiente L nea 14 Declaraci n de la se al utilizada para producir el reset del C8031 denominada como RESET y definida como de tipo combinacional Se indica tambi n el pin de la tarjeta XS95 correspondiente L nea 15 Declaraci n de la se al utilizada como reloj por el C8031 denominada como RELOJ y definida como de tipo combinacional Se indica tambi n el pin de la tarjeta XS95 correspondiente Linea 16 Linea 17 Declaraci n de la se al asociada al bit m s significativo del puerto paralelo del PC denominada como PAR7 y que ser utilizada para resetear el C8031 L nea 18 Declaraci n del Alias Bus _dir baja sram para el conjunto de se ales D7 DO L nea 19 Declaraci n del Alias PO_uc8031 para el conjunto de se ales A7 AO L nea 21 22 Sentencia que indica que las salidas de las se ales de tipo registro D7 DO ser n las se ales definidas en el conjunto PO_uc8031 las que ser n capturadas con los cantos de bajada de se al ALE L nea 23 Sentencia para la aplicaci n de la se al CLK a la se al RELOJ L nea 24 Sentencia para la aplicaci n de la se al A15 a la se al CE L nea 25 Sentencia para la aplicaci n del resultado de la operaci
14. ra mapear dispositivos externos ya que en esta zona el bit A15 del bus de direcciones inhabilitar la memoria SRAM de esta manera el uC puede acceder a estos dispositivos externos realizando operaciones de transferencia de datos lectura escritura e Para producir el reset del C8031 se utilizar el bit m s significativo del puerto paralelo del PC pin 9 de esta manera se podr resetear desde el PC mediante software Gonz les V squez Introducci n a los microcontroladores p g 16 Prof Leopoldo Silva Bijit Lab 06 10 09 2002 33 UNIVERSIDAD TECNICA FEDERICO SANTA MARIA DEPARTAMENTO DE ELECTRONICA ELO312 Laboratorio de Estructuras de Computadores Dir_Baja Dir_Alta Datos XCBUSA ICO XCB Y XCHUSA AXCBUs79 M1 CE EROS CBUSEZ O o W NXCBus72 6 39 I XeBus a xcausas 9 C XCRAUS7XCBUS7I Cae TIT ACRUSS 7 OeSUuso XCBUSGA XCBUSGE 8 IE XCBUS IRA XCBUSOS smel a pese P30 XCBUS 01 84 uap 4 7K Figura 3 Detalle de diagrama esquem tico para tarjeta XS95 mostrando las conexiones entre el uC8031 y la memoria SRAM Se al EA Prof Leopoldo Silva Bijit Lab 06 10 09 2002 34 UNIVERSIDAD TECNICA FEDERICO SANTA MARIA DEPARTAMENTO DE ELECTRONICA ELO312 Laboratorio de Estructuras de Computadores PC Parallel Port Control Output CO PC Parallel Port Status Inputs ssi s3 54 35 53 521 so 151 s2 a S1
Download Pdf Manuals
Related Search