Home

SISTEMAS ELECTRÓNICOS DE COMPUTADORES

1. Descodificador X Ro e pap a em 1 z B R2 p S Ao So SD lo me am R3 H A o d S Ra p A2 gt Rs dp Es Es Re ira bra R ED q 4 id Nano CNY CANY Vala Valsa VANO y w T T enc je Re Aao As Multiplexer m So Multiplexer Au R R bi Figura 5 34 Exemplo da organiza o matricial das c lulas de mem ria numa mem ria SRAM de 64 bits com palavras de 2 bits 5 3 2 Tecnologias de C lula A c lula de mem ria SRAM apresentada na Figura 5 33 usualmente conhecida por 6T por usar 6 transistores CMOS 4 NMOS e 3 PMOS De forma a melhorar o desempenho desta c lula diferentes variantes t m sido propostas e usadas que t m no entanto algumas desvantagens No tipo 4T apresentado na Figura 5 35 s o usados s 4 transistores Os 2 transistores PMOS foram substitu dos por resist ncias Essas resist ncias s o implementadas numa camada de silicio diferente feita com polisil cio de alta resistividade por forma a implementar as resit ncias da ordem dos GQ na menor rea poss vel Embora sejam menores do que as c lulas do tipo 6T s o ainda assim maiores dos que as c lulas das mem rias DRAM Essas resit ncias t m de ter um valor elevado de forma a minimizar a corrente usada e portanto o consumo energ tico da c lula Isso leva no entanto a que as estas c lulas sejam mais suscept veis ao ru do e que tenha um
2. Normalmente os valores das margens de ru do NMH e NML s o semelhantes enquanto o valor de VoL muito menor do que Von Isso faz com que o valor limite do factor de onda estacion ria dado por 63 seja maior que o valor limite dado por 62 Seja como for deve se escolher como limite o menor dos dois valores Snax z MIN Shox SER 64 O factor de onda estacion ria por sua vez depende da imped ncia caracter stica da linha Z e da imped ncia da termina o Z1 1 2 4 NIN ANN L lt Como a introdu o de capacidade na linha vai fazer diminuir o valor da imped ncia caracter stica a express o que interessa a primeira 274 Combinando o valor de s m ximo o valor da imped ncia da termina o 4 e a express o para a imped ncia caracter stica da linha com a introdu o de n placas com uma capacidade Cx obt m Se qd a ea C NnxC Resolvendo se em ordem ao valor da capacidade das placas obt m se L n C lt C 66 2 Smax Note se que os valores de L e C que aparecem em 66 s o os valores da indut ncia e capacidade caracter sticos da linha multiplicados pelo seu comprimento 6 4 3 Sinaliza o Diferencial Um sinal el ctrico de tens o necessita de dois condutores pois a tens o n o mais do que a diferen a de potencial entre dois pontos Um sinal de corrente necessita na mesma de dois condutores pois a corrente el ctrica tem que percorrer um circuito fechado pois nec
3. 4bytes a 512 2 vias l 8 A capacidade da mem ria 64 kbytes Palavra Figura 5 87 Exemplo de organiza o da mem ria tamp o de um processador AMD Athlon arquitectura K7 Al m dos bits de armazenamento propriamente ditos existem v rios bits de controlo Esses bits s o usados para as etiquetas 17 por conjunto e por via para registo da validade dos dados armazenados 1 por conjunto por via e para indica o de qual das vias foi usada h mais tempo A estrat gia usualmente adoptada em mem rias associativas com duas vias a t cnica least recently used LRU em que a escolha da via a usar para a escrita de um novo bloco aquela que foi usada h mais tempo Para implementar essa estrat gia basta um bit por conjunto e por via que indica se dada via ou n o a que foi usada h mais tempo Assim que h um acesso a um bloco de mem ria o bit LRU desse conjunto e via colocada a 0 e o bit correspondente da outra via colocado a 1 240 O n mero de bits de controlo necess rios portanto 17 141 x2x512 19x2x512 19456 25 Como os bits de armazenamento s o 524288 2 x 512 x 64 x 8 o n mero total de bits da mem ria tamp o 543744 Imagine se agora o seguinte c digo a executar no computador static int X 32768 Inteiro representado por 32 bits register int k sum1 0 sum2 0 sum3 0 main for k 0 k lt 32768 k sum1 sum1 X k for k 32766 k gt 0 k k 2 sum2 sum2 X
4. 131 Divisor N N bits Soma Subtrai Positivo Negativo N bits Coloca o LSBa 1 Desloca para a esquerda 2N bits Desloca para a direita C Inicialmente o dividendo No fim cont m o resto na metade esquerda e o quociente na metade direita Figura 3 78 Diagrama de blocos de um divisor Subtrai Desloca com uma ALU de N bits A m quina de estados finita da unidade de controlo neste caso a ilustrada na Figura 3 79 132 In cio Colocar o dividendo no registo R Deslocar o resto para a esquerda Subtrair da metade mais significativa do resto o divisor Rmss Rmss D O resto negativo Repor o valor do resto Rmss Rmsg D Deslocar o resto para a esquerda colocando o LSBa 1 Deslocar o resto para a esquerda colocando o LSB a O Efectuadas N repeti es Sim Deslocar o resto para a direita Fim Figura 3 79 Fluxograma do divisor Subtrai Desloca com uma ALU de N bits A Figura 3 80 mostra um exemplo da evolu o dos registos num divisor Subtrai Desloca com ALU de N bits para o caso concreto em que N 4 T39 0000 1101 0101 0010 x 0101 0011 divisor 13 5 2 5 3 Registo D i Registo R Come a com o dividendo e acaba com o resto e quociente Desloca para a esquerda gt Subtrai D da metade mais significativa de R ror ARo Como o registo R tem um valor negativo h que repor o valor anterior soma de D metade mais signif
5. Circuito de acesso mem ria tamp o completamente associativa Neste tipo de organiza o cada bloco precisa de um comparador para comparar a sua etiqueta com os bits mais significativos do endere o Isso n o pr tico no caso de mem rias tamp o grandes A solu o consiste em combinar esta organiza o com a do mapeamento directo A essa organiza o d se o nome de Associativa Figura 5 84 236 Endere o Mem ria Tamp o ne np ARA N DERNIENGRNNNEND Es Ei C Z L EO Ei x E a Es E L E E E E o E C E L E nb x 2np a nb x 2nP nv vias 4 neste exemplo A capacidade da mem ria nb x 2n x 27 x nv bits Palavra Figura 5 84 Circuito de acesso mem ria tamp o associativa As mem rias tamp o associativas podem ter um n mero de blocos em cada conjunto diferente No caso da Figura 5 84 por exemplo existem 4 blocos por conjunto Diz se assim que uma mem ria tamp o associativa com 4 vias O tamanho da mem ria tamp o associativa o produto do n mero palavras por bloco do n mero de blocos por conjunto e do n mero de conjuntos Cada um destes termos corresponde a um n mero de bits do endere o dado pelo logaritmo na base 2 e N mero de bits da palavra log gt n mero de palavras por bloco e N mero de bits do ndice de conjunto logz n mero de conjuntos e N mero de bits da etiqueta N mero de bits do Endere o N mero de bits
6. Circuito el ctrico de uma porta l gica NOT usando tecnologia CMOS A Figura 2 30 mostra a disposi o f sica de uma porta NAND realizada num circuito integrado MerALi NDIFFUSION PoLy P DIFFUSION i CONTACT N WELL Figura 2 30 Estrutura f sica de uma porta l gica NAND 44 2 2 3 L gica Combinat ria A Figura 2 31 mostra as diferentes portas l gicas os seus s mbolos fun es matem ticas e tabelas de verdade Figura 2 31 Opera es l gicas elementares Qualquer fun o l gica pode ser implementada usando estas portas l gicas Como exemplo veja se como poss vel desenhar o circuito l gico dado pelo problema enunciado na Figura 2 32 Figura 2 32 Enunciado de um problema exemplo onde se deseja obter o circuito l gico que implementa as fun es descritas O primeiro passo consiste em escrever a tabela de verdade destas fun es Tabela 2 1 Tabela de verdade das fun es descritas no problema exemplo As fun es matem ticas podem obter se da tabela de verdade somando para cada linha em que a sa da vale 1 um termo constitu do pelo produto das vari veis de entrada se tiverem o valor 1 ou a sua nega o se tiverem o valor 0 Por exemplo a primeira linha em que y vale 1 a 4 linha da tabela abc 011 O termo correspondente a esta linha portanto a bc Fazendo o mesmo para o resto da tabela obt m se y a bcr ab c ab c abc abc z a b c ra bc ab c rab
7. a sel nsel ad nd n pos z Id de e para o controlador Figura 4 8 Data path para um processador dedicado que determina x A m quina de estados finita do controlador obt m se da FSMD substituindo as vari veis e fun es pelos sinais de controlo dos dispositivos existentes no data path Figura 4 9 Repare se que o sinal n Id retornado a O nos estados 3 e 5 e que o sinal a Id retornado a O no estado 5 No estado inicial estado 0 todas os sinais de carregamento dos registos s o colocados a 0 158 FSM do Controlador Figura 4 9 M quina de estados finita da unidade de controlo de um processador dedicado que determina x Neste caso obt m se uma m quina de estados com 8 estados O controlador precisa portanto de um registo de 3 bits para armazenar o estado actual A Tabela 4 1 cont m a tabela de verdade do controlador obtida por an lise da sua m guina de estados finita Esta tabela tem 5 colunas para as vari veis de entrada que s o 3 sinais que indicam o estado actual Q0 Q1 e Q2 um sinal externo ao processador que indica quando os dados de entrada est o prontos ready e um sinal de indica o que vem da unidade funcional e que indica se o valor da vari vel n positivo n pos A tabela de verdade tem 9 sa das As 3 primeiras dizem respeito ao estado seguinte da m quina de estados I0 11 e 12 O sinal done o serve para indicar para o exterior quando o c lculo est conclu do e o resu
8. es como na ind stria autom vel ou aeron utica mais importante que a resist ncia ao choque a resist ncia vibra o O efeito do choque e vibra o mais acentuado na liga o entre cabos e conectores e entre componentes e placas de circuito impresso Para evitar problemas deste tipo h que tentar minimizar o deslocamento de qualquer parte do encapsulamento e do seu conte do usando pontos de fixa o suficientes em todos os componentes especialmente os com maior massa e usando amortecimento uso de molas ou anilhas recortadas ou de borracha Naturalmente os cabos e terminais de 14 componentes devem ser o mais curto poss vel Uma das formas de evitar o uso de alguns cabos soldar os controlos e indicadores directamente na placa de circuito impresso em vez de ligar um cabo com conector entre eles e a placa No caso dos conectores de liga o ao exterior existem diversas escolhas que t m que ser feitas Conectores de aparafusar s o mais resistentes vibra o do que os de enfiar ou encaixar como os conectores BNC por exemplo mas s o mais tralbalhosos de usar O uso de materiais especiais como o ouro pode ser uma solu o quando a corros o uma preocupa o como o caso de produtos que s o instalados no exterior O tamanho do encapsulamento est relacionado com a robustez e com a portabilidade Encapsulamentos maiores s o em geral mais robustos e portanto mais adequados em aplica es como as
9. necess rio portanto um sistema capaz de proceder ao transporte dessa informa o A um sistema desse tipo utilizado num computador d se o nome de barramento O objectivo ltimo de um barramento o de transmitir a informa o o mais rapidamente poss vel e com o menor custo associado Existem in meros tipos de barramento consoante o tipo de computador e mesmo o tipo de dispositivos envolvidos USB ISA PCI AGP MicroChannel PXI etc Cada um desses tipos de barramento tem caracter sticas ditadas pela necessidade de compromisso entre velocidade dist ncia flexibilidade privacidade pre o etc Por outro lado medida que tecnologia de fabrico de dispositivos electr nicos evolui permitindo circuitos mais pequenos e operando com sinais de maior frequ ncia novos tipos de barramento surgem tornando outros obsoletos Este cap tulo apresenta os conceitos fundamentais na rea dos barramentos e que s o comuns a todos os tipos de modo a permitir um entendimento dos factores que est o em jogo N o se pretende aqui descrever os diferentes tipos de barramentos existentes embora se apresentem pontualmente alguns exemplos pois essa informa o estaria rapidamente ultrapassada tendo em conta a constante evolu o e o surgimento de novos tipos de barramentos que melhoram esta ou aquela caracter stica para uma determinada aplica o 6 1 Representa o de Informa o Para que a informa o seja transmitida entre diferent
10. o Veja se o exemplo dos telem veis modernos que s o um misto de telefones e de assistentes digitais pessoais PDA Alguns utilizam o sistema operativo Windows Mobile da Microsoft Esse sistema operativo uma variante do sistema operativo vocacionado para os computadores pessoais d import ncia funcionalidade permitindo a instala o de in meras aplica es que podem correr em simult neo A interac o com o utilizador no entanto lenta na medida que o tempo que leva ao atendimento das interrup es desencadeadas pelo carregar de uma tecla pelo utilizador muitas vezes demasiado grande porventura devido ao facto que o processador est ocupado a realizar outra fun o Isso que um problema unicamente de software acaba por transmitir a ideia que o pr prio hardware que n o est a funcionar bem levando o utilizador a voltar a premir determinado bot o por achar que o software n o recebeu o comando Os telem veis da Apple iPhone por outro lado utilizam um sistema operativo propriet rio iPhone OS que al m de s permitir a execu o de uma aplica o de cada vez d especial import ncia a que o utilizador receba a retroac o da sua ac o o mais depressa poss vel O funcionamento do iPhone assim percebido como sendo mais gil Estudos mostram que se o tempo de resposta a uma ac o iniciada pelo utilizador for inferior a 50 ms este percebe a resposta como sendo instant nea e Design Um dos aspe
11. u GENERATOR CIRCUIT AMPLITUDE Figura 6 11 Exemplo de um diagrama de onda estacion ria de uma linha de transmiss o terminada com um curto circuito A imped ncia caracter stica de uma linha de transmiss o quer seja um cabo ou uma pista numa placa de circuito impresso ou num circuito integrado depende da sua geometria A presen a de curvas cantos entroncamentos cruzamentos vias soldaduras pinos de encapsulamento dos integrados wire bonds ou pads no caminho de um sinal leva inevitavelmente ao surgimento de ondas reflectidas devido desadapta o de imped ncia A Figura 6 12 ilustra as ondas na interface de dois tro os de linha com imped ncias diferentes mismatched transmission line interface transmission line Vincident Viransmitted gt gt Vretlected ZL Es q reflection coefficient p Figura 6 12 Ilustra o das ondas existentes na interface entre dois tro os de linha com imped ncias diferentes A onda incidente vinda da esquerda d origem a uma onda transmitida que segue para o tro o da direita e a uma onde reflectida que se propaga no sentido contr rio na mesma linha A amplitude dessas ondas est relacionada com a amplitude da onda incidente atrav s do coeficiente de transmiss o T e de reflex o T 258 To V transmitida e r ei 40 V incidente incidente Esses coeficientes dependem directamente das imped ncias caracter sticas dos doi
12. 266 Prea I d 22 47 med quando essa resist ncia est ligada a Vpop Considerando uma tens o de alimenta o de 5 V uma resist ncia de termina o de 100 Q e um ciclo de trabalho de 50 cada uma dessas solu es leva a uma pot ncia dissipada de 125 mW Este valor muito mais elevado do que o que consome um transistor CMOS o que faz com que este tipo de termina es n o seja utilizado em geral com circuitos CMOS A escolha da melhor solu o em termos de pot ncia dissipada depende portanto do valor m dio do ciclo de trabalho dos sinais que existiram na linha do barramento Ciclos de trabalho elevados favorecem a escolha da termina o cuja resist ncia est ligada a Vpop enquanto ciclos de trabalho reduzidos levam escolha da termina o cuja resist ncia est ligada massa Para evitar este tipo de escolha baseado no ciclo de trabalho do sinal pode se usar um outro tipo de termina o consiste em combinar as duas solu es anteriores num tipo de termina o conhecida como sendo do tipo Thevenin Ela constitu da por duas resist ncias uma ligada massa e outra alimenta o positiva Figura 6 23 Naturalmente que este tipo tem a desvantagem de necessitar do dobro dos componentes Figura 6 23 Termina o Thevenin constitu da por duas resist ncias ligadas massa e alimenta o positiva A imped ncia vista pela termina o da linha de transmiss o em direc o carga
13. O controlo do acesso mem ria SRAM feito atrav s das linhas de leitura escrita WE activa o da sa da OE e selec o do dispositivo CS A leitura e escrita da informa o s o desencadeadas pelo flanco negativo da linha CS O valor da linha WE nessa altura determina se para ler ou escrever os dados na mem ria valor alto significa leitura A Figura 5 43 mostra o diagrama temporal de um sequ ncia de opera es constitu da por uma leitura seguida de uma escrita 207 Tciclo Tacesso END ENDERE O XM ENDERE O X X ENDERE O X gt ty ty gt tis tu gt t e gt tg tps lt sour E or o n WE L HIGH Figura 5 43 Diagrama temporal dos sinais de controlo da mem ria SRAM As diferentes temporiza es de interesse numa mem ria deste tipo s o e taa access time for address tempo para obter os dados na sa da ap s depois de colocar novo endere o e tacs access time for chip select tempo para obter os dados na sa da ap s depois de activar o sinal CS e tor Output enable time tempo necess rio para os bufferes de 3 estados passarem do estado de alta imped ncia quando os sinais de CS e OE s o activados e toz output disable time tempo necess rio para os bufferes de 3 estados passarem ao estado de alta imped ncia quando os sinais de CS e OE s o desactivados e tow output hold time tempo que os dados de sa da se mant m v lidos ap s alterar
14. Os produtos parciais constitu dos pelo produto de um bit do multiplicando por um bit do multiplicador s o calculados usando uma porta l gica AND A segunda soma entre o resultado da primeira e o terceiro termo v lida assim que tiver sido completada a soma do segundo bit no somador Ripple Carry anterior Os produtos parciais s o asbo abo a1bo aobo lculadi rtas AND calculados com portas asb ab ab aob axbx axx eg asbs a2b3 asbs aob3 P Po Ps P P3 P P Po Figura 3 48 Diagrama de blocos de um multiplicador matricial do tipo Ripple Carry Este circuito bastante lento devido propaga o do bit de transporte Uma alternativa consiste em usar somadores Carry Save em vez de somadores Ripple Carry Os somadores Carry Save podem ser usados para realizar um multiplicador matricial da forma ilustrada na Figura 3 49 109 Os produtos parciais s o asbo azbo a bo aobo calculados com portas AND axbx a3b2 a 2b3 a3b3 P7 Ps Ps Po Figura 3 49 Multiplicador matricial usando a filosofia do somador Carry Save 3 4 2 Arquitecturas em rvore Outra forma de realizar um multiplicador consiste em utilizar uma arquitectura em rvore Uma dessas arquitecturas chamada de arquitectura em rvore de Wallace e consiste em reorganizar os produtos parciais da multiplica o de forma a formarem uma pir mide invertida uma rvore como ilustra a Figura 3 50 A reorganiza o dos produtos parciais consiste
15. Registo Q dl Figura 3 82 Ilustra o da evolu o dos registos num divisor SRT exemplo para 13 5 141 Registo Qm quociente 0010 e z0 MD Q ta ja O 0 359375 0 03125 0 0625 0 25 0 5 0 125 resto 0010 divisor 0001 0111 0011 0111x0011 0010 23 3 7 3 2 0 1796875 Registo R Come a com o dividendo e acaba com o resto Registo Q Registo Qm 0 001 0111 preciso normalizar o divisor pois menor do que 0 5 desloca D e R para 0000 0000 a esquerda N o preciso normalizar o dividendo pois menor do que 0 5 em m dulo 0 010 1110 Desloca para a esquerda 0 101 1100 Como os dois bits mais significativos de R s o 01 coloca gs 1 Subtrai D de R Desloca para a esquerda 1 111 1000 Como os dois bits mais significativos de R s o 11 coloca q2 0 Deslocar para a esquerda 1 111 0000 Como os dois bits mais significativos de R s o 11 coloca q 0 Deslocar para a esquerda 1 110 0000 Como os dois bits mais significativos de R s o 11 coloca go 0 1 110 0000 Como o resto negativo e o dividendo positivo preciso alterar o resto 1000 Om somando o divisor e subtrair 1 ao quociente Q 0111 0 100 0000 om Como o quociente j est em formato bin rio Q 0111 n o se precisa fazer nada a ele 0 100 0000 Como foi feita normaliza
16. ae m oi E Figura 5 63 Fotografia da EEPROM usada pelo fabricante para armazenar diversa informa o num m dulo de mem ria A Figura 5 64 mostra um exemplo das temporiza es de mem ria usadas num computador pessoal Note se como o tempo de ciclo tras a soma do tempo de pr carga das linhas de bit trp o atraso entre a linha RAS e a linha CAS trco e o tempo entre a activa o da linha CAS e a disponibiliza o dos dados tcu CPU Caches Mainboard Memory spD r General Type DDRZ size 4096 MBytes Channels Graphics About l Dual Dio pode Frequency Timings DRAM Frequency FSB DRAM CASH Latency CL RA amp SH to CASH Delay IRCD RAS Precharge RP Cycle Time tRAS Bank Cycle Time RC Command Rate CR 2659MHz 1 41 4 0 clocks 4 clocks 4 clocks 12 clocks 16cocks Figura 5 64 Valores das temporiza es de mem ria de um computador pessoal fornecidas pela aplica o CPU Z Veja se agora como exemplo qual a m xima largura de banda que se consegue com os m dulos de mem ria DRAM da Micron modelo MT16D232 atrav s do uso do modo de p gina r pido para 222 transfer ncia de blocos de 32 bytes N
17. composto por opera es de c lculo atribui o de vari veis ciclos de opera es while e por saltos condicionais if A forma comum de transpor o algoritmo desejado para uma implementa o em hardware usando circuitos digitais l gicos consiste em descrever a opera o do processador atrav s de uma m quina de estado finita Essa m quina de estados finita descreve n o s a unidade de controlo mas tamb m a unidade de processamento Por essa raz o costume designar se est descri o por m quina de estados finita com circuito de dados FSMD finite state machine with datapath Para se criar a FSMD h que associar um estado a cada passo do algoritmo A cria o desses estados para atribui es ciclos e saltos condicionais ilustrada na Figura 4 4 152 Atribui o Ciclo Salto Condicional f condi ol f while condi o n comol p como T l else corpo instru o Vo instru o anterior anterior msonononopanannnno unnnnnnamannnanana Icondi o condi o condi o1 Icondi o1 pocccconadanananana mssssanaqansnanaso po poses uu aa Aaa e eaa A pr xima pr xima msonsananonnananas Daoecccaaaaaaasassss Nunananannanananana Figura 4 4 Realiza o em m quina de estados finita de diferentes elementos de um algoritmo H ent o que construir a unidade de processamento onde se colocam os diferentes elementos
18. da raz o de existirem computadores Eles existem para fazer um trabalho que antes era feito pelo Homem nomeadamente o c lculo S o bem sucedidos porque executam o c lculo mais rapidamente n o erram n o se cansam e podem facilmente ser replicados 2 1 2 O Primeiro Computador Desde h muito tempo que existem dispositivos que ajudam o Homem a fazer c lculos como o baco 2400 AC os ossos de Napier 1617 e r gua de c lculo 1620 M quinas que efectivamente s o capazes de efectuar c lculos surgiram na Gr cia antiga por volta de 150 a 100 AC O mecanismo de Antikythera e o Astrol bio usados para estimar a posi o dos planetas do Sol e da Lua no c u s o alguns exemplos Esses dispositivos ainda n o eram verdadeiramente computadores pois n o eram capazes de fazer v rios c lculos de forma aut noma Faziam um c lculo nico de cada vez que tinha que ser iniciado manualmente pelo operador O Rel gio Castelo inventado por Al Jazari em 1206 e que era usado para indicar o zod aco e as orbitas solar e lunar podia ser reprogramado todos os dias de forma a ter em conta as diferentes dura es do dia e da noite que se verificam ao longo do ano Embora fosse program vel n o era no entanto um computador 20 Tendo em conta a defini o apresentada pode se considerar que o primeiro computador a ser concebido foi o Calculador Anal tico Esse computador projectado por Charles Babbage em 1833 e cuja
19. do terminal de entrada da carga Quanto maior essa corrente mais depressa o transistor deixa de conduzir VDD VDD durante a transi o a tens o aqui maior do que 0 Carga linha de transmiss o entrad a n vel l gico Figura 6 20 Ilustra o de uma porta NOT ligada a um MOSFET Caso em que a sa da da porta NOT est no n vel alto 264 A exist ncia de uma resist ncia sa da da linha de transmiss o ligada massa ou alimenta o positiva al m de absorver a energia vinda da fonte de modo a evitar a exist ncia de ondas reflectidas tamb m torna a mudan a de estado do transistor de entrada da carga mais r pida Para al m disso aumenta se o fan out o seja poss vel ligar mais transistores na carga ligados a esta entrada Cada uma das solu es apresentadas s tr s vantagens para um dos n veis l gicos Admitindo que os dois n veis l gicos s o igualmente prov veis de acontecer ciclo de trabalho de 50 ambas as situa es s o igualmente boas Nos circuitos CMOS no entanto isso n o bem assim A sa da de circuitos CMOS consegue mais facilmente absorver corrente do que fornecer corrente devido s diferentes resist ncias dos transistores NMOS e pMOS A maior mobilidade dos electr es quando comparada com a das lacunas faz com que os transistores nMOS tenham uma resist ncia entre fonte e dreno menor do que nos transistores PMOS caso ambos tenham as mesmas dimens es Assim
20. o paralelo de R1 e R2 Tem se portanto que ter RR EA 48 R R Para al m disso h que garantir que a corrente na sa da da fonte n o seja maior que ela consegue fornecer absorver Essa corrente depende do n vel l gico da sua sa da e designada por loHmax OU lLHma x e loHmax M xima corrente que pode ser fornecida pelo terminal de sa da output quando esta se encontra no n vel alto high Se a corrente absorvida for maior do que esta n o garantido que a tens o de sa da seja maior do que Vormi 26 e loimax M xima corrente que pode ser absorvida pelo terminal de sa da output quando esta se encontra no n vel baixo low Se a corrente absorvida for maior do que este valor n o garantido que a tens o de sa da seja menor do que Vomax Note se que em algumas folhas de especifica o de fabricantes n o indicado loHmax nem lormax mas sim o valor recomendado da corrente de sa da definida de fora para dentro do circuito quando o n vel l gico alto ou baixo Essas correntes s o designadas por lon e lor respectivamente O valor de lon especificado portanto negativo pois no n vel alto o dispositivo fornece corrente carga A Figura 6 24 ilustra o caso em que o n vel l gico baixo e em que a carga n o consome nem fornece nenhuma corrente no seu terminal de entrada l OLmax VoLmax Figura 6 24 Indica o das tens es e correntes numa termina o Thevenin quand
21. primeiro caso subtrai se Be no segundo caso subtrai se 2B Finalmente pode se encontrar o fim de uma sequ ncia de Is e o in cio de uma outra sequ ncia de Is 101 Nesta situa o subtra do o valor do multiplicando Tabela 3 9 Opera es realizadas no algoritmo de Booth de raiz 4 Coment rios 0 O N o uma sequ ncia de 1 s 1 O O A Final de sequ ncia de 1 s 2 O O A 1 Isolado 3 O 2A Final de sequ ncia de 1 s 4 O O 2A In cio de sequ ncia de 1 s 5 O A Final de sequ ncia de 1 s e in cio doutra 5 O A In cio de uma sequ ncia de 1 s 7 Sequ ncia de 1 s O algoritmo de Booth de raiz 4 envolve metade da itera es o que o algoritmo de Booth de raiz 2 Em geral o n mero de itera es para a multiplica o de palavras de N bits com um algoritmo de raiz m de a 20 log m O n mero de casos distintos no entanto maior 2m tamb m poss vel implementar o algoritmo de Booth com um multiplicador s rie em que a unidade aritm tica tem N bits em vez de 2N bits como ilustra a Figura 3 66 121 Multiplicando a Soma Subtrai Desloca para a direita Grava 2N 1 bits x a p N inicial Cont m 0 a e A inicialmente do multiplicador i Resultado da multiplica o Figura 3 66 Diagrama de blocos de um multiplicador utilizando o algoritmo de Booth de raiz 2 em que usada uma ALU de N bits O multiplicando car
22. 0 e 1 nos quais se baseia a representa o bin ria dos n meros 2 1 5 Dos Rel s s V lvulas A utiliza o de rel s em computadores como o Z3 marca o in cio da era electr nica dos computadores O passo seguinte que determina a elimina o completa de componentes mec nicos para o c lculo foi a introdu o das v lvulas Isso aconteceu com o computador Atanasoff Berry ABC projectado em 1937 por John Vincent Atanasoff e Clifford Berry As v lvulas n o foram inventadas com o fim de desenvolver computadores Como a maior parte dos avan os tecnol gicos elas surgiram de pequenas altera es a dispositivos existentes No caso concreto das v lvulas pode se viajar para tr s no tempo at 1857 para se encontrar o in cio do caminho que eventualmente iria permitir aplica es t o variadas como a l mpada o aparelho de televis o o receptor de r dio a radiografia e os computadores electr nicos Nesse ano 1857 Heinrich Geissler filho de um vidreiro alem o inventou um tubo mais tarde conhecido como tubo de Geissler que consistia num cilindro de vidro com um el ctrodo em cada extremidade O tubo era cheio de g s rarefeito n on ou rgon ar liquido merc rio ou mesmo s lidos ou minerais ioniz veis A aplica o de uma alta tens o entre os el ctrodos fazia com que surgisse uma corrente el ctrica dentro do tubo Essa corrente el ctrica por sua vez provoca a ioniza o do material dentro do tub
23. 269 A exist ncia destas margens de ru do permite que os circuitos funcionem correctamente mesmo que a tens o produzida por uma porta l gica seja ligeiramente corrompida por ru do ou ondas reflectidas que provoquem oscila es no sinal A Figura 6 22 mostra os valores das margens de ru do para os circuitos l gicos TTL e CMOS operando a 5 V Os circuitos CMOS t m margens de ru do maiores TIL margem de ru do 0 4 V entrada VbD 5V V 2 0 V V 0 8 V O CMOS margem de ru do alta 1 05 V margem de ru do baixa 1 25 V entrada Vpop 5V VH 3 85 V V 1 35 V Figura 6 22 Valores das margens de ru do dos circuitos digitais TTL e CMOS Ao usar se uma termina o paralela ligada massa a tens o de sa da aquando do n vel alto ser inferior que se teria sem termina o No caso de liga o alimenta o positiva o n vel baixo ter uma tens o superior Isso faz com que as margens de ru do diminuam A termina o paralela tem tamb m a desvantagem de desperdi ar energia na resist ncia inserida No caso da resist ncia ligada massa isso acontece quando o n vel l gico 1 No caso da resist ncia ligada alimenta o isso acontece com o n vel l gico 0 A pot ncia m dia dissipada assim dada por 2 Pe 0 oe 46 em que d o valor do ciclo de trabalho no caso em que a resist ncia da termina o est ligada massa e de
24. 3 3 2 Subtractor usando um somador e o complemento para 2 Qualquer dos circuitos somadores vistos pode ser combinado com um circuito que calcula o complemento para 2 do segundo operando para se obter a diferen a Esta a t cnica que mais utilizada pois leva a uma menor rea total de implementa o da ALU com um tempo de propaga o ligeiramente superior Os circuitos somadores subtractores t m uma entrada adicional que determina a opera o a realizar A Figura 3 45 ilustra este circuito baseado num somador ripple Carry no caso de palavras de 8 bits O complemento para dois consiste em inverter os Os e Is o que feito com portas ou exclusivo ligadas ao sinal de controlo da opera o a realizar S e aos bits do segundo operando Para al m disso preciso somar 1 o que feito atrav s do bit de transporte inicial mais direita ligando se a directamente o sinal de controlo da opera o x E t E i D A I MZ INZ A INZ IN FA kH FA FA kH FA kH FA kH FA J eh Pero de de Figura 3 45 Somador Subtractor Ripple Carry 3 4 Multiplica o A multiplica o uma das opera es aritm ticas mais comuns A sua realiza o baseia se em grande parte na adi o A Figura 3 46 relembra como se multiplicam dois n meros em base 2 usando papel e l pis 107 1010 1010 1010 lt multiplicando 0011 0011 0011 multiplicador 1010 1010 pareli 1010 1010
25. 4 Figura 3 15 Realiza o l gica alternativa do somador completo bloco FA Estes circuitos digitais podem ser implementados com transistores substituindo cada porta l gica pela sua implementa o respectiva Existem no entanto outros circuitos poss veis que d o lugar ao mesmo resultado Um desses exemplos o da Figura 3 16 85 Figura 3 16 Exemplo de implementa o em CMOS de um somador completo Veja se por exemplo a parte inferior do circuito que d origem vari vel x que a nega o do bit de transporte de sa da do circuito Essa parte constitu da por dois ramos em paralelo o que equivale em termos l gicos a uma soma e em termos booleanos a um OR O ramo mais esquerda tem o transistor comandado por ci ligado em s rie com o paralelo de dois transistores comandados por ai e bi A express o matem tica portanto C a b O ramo da direita cont m dois transistores em s rie comandados por ai e bi o que representa a b Os dois ramos em conjunto implementam a fun o l gica X a b c a b 6 Como se trata da parte inferior do circuito CMOS deve ser encarado como funcionando em l gica negativa Assim sendo o valor l gico de X a nega o de 6 O bit de transporte de sa da a nega o de X o que corresponde a 6 que o mesmo que 4 A parte superior do circuito implementa a mesma fun o mas em l gica complementar ou seja positiva O mesmo tipo de racioc n
26. Bin rio MSB LSB oc No caso de n meros inteiros negativos existem diversas formas de os representar 9 e Complemento para dois e Complemento para um e Sinal magnitude A escolha de uma destas representa es tem implica es nas ALUs projectadas levando a circuitos diferentes Com o seu desenvolvimento velo a verificar se que o uso do complemento para dois trazia benef cios em termos da rela o custo desempenho Isso deve se fundamentalmente ao facto que com a representa o de complemento para dois n o preciso ter circuitos individualizados para somar e para subtrair Basta ter um para somar e outro para calcular o complemento para 2 o que muito f cil basta trocar os 0 com os 1 e somar 1 A Tabela 3 2 apresenta alguns exemplos de n meros inteiros representados em bin rio com 4 bits usando complemento para 2 Observe se por exemplo como o sim trico de 7 0111 obt m se trocando o valor dos bits 1000 e somando 1 1001 Querendo realizar a opera o 7 1 por exemplo basta somar 7 0111 a 1 1111 o que d 6 0110 Apesar de ao contr rio do complemento para um n o ser necess rio detectar a passagem por zero verifica se na Tabela 3 2 que o sistema de numera o bin rio em complemento para dois n o sim trico existindo para N bits a representa o do n mero 2N mas n o a representa o do n mero 2N 1 11 10 10 00 Tabela 3
27. Creative Commons Attribution ShareAlike 3 0 Cria o de uma Camada de Di xido de Sil cio por Oxida o T mica Uma fina camada de di xido de sil cio colocada por cima do substrato de sil cio usando oxida o t rmica Tal conseguido aquecendo o sil cio na presen a de oxig nio o que pode ser feito inserindo as bolachas num forno com uma temperatura entre os 900 C e os 1200 C por onde feito circular oxig nio como ilustrado na Figura 2 56 10 Recipiente que aguenta temperaturas elevadas usado para conter materiais a muito alta temperatura 62 Tubo de Quartzo Barca de Quartzo Figura 2 56 Ilustra o do processo de crescimento de uma camada de di xido de sil cio em cima de uma bolacha de sil cio por oxida o t rmica A reac o qu mica que ocorre a seguinte Sa Oy PES SO 2 Em vez de oxig nio pode ser usado vapor de gua com os mesmos resultados f 900 1200 C S 2H0 5 DDS SO 5 2H iy 3 A Figura 2 57 mostra uma imagem de uma camada de di xido de sil cio por cima de um substrato de sil cio j com um padr o formado Figura 2 57 Imagem de uma camada de di xido de sil cio por cima de um substrato de sil cio j com um padr o formado Quanto maior for o tempo que dura o processo mais alta a camada de di xido de sil cio que criada O uso de oxig nio ou vapor de gua a alta press o permite uma maior rapidez e a poss
28. Este computador n o s era usado para modelar a economia mas tamb m como ferramenta de ensino para ilustrar os princ pios econ micos Essa fun o era especialmente apropriada dado a forma visual como era apresentada a informa o e o pr prio c lculo O MONIAC pode ser considerado um computador de acordo com a defini o adoptada pois uma m quina que capaz de efectuar uma sequ ncia de c lculos de forma aut noma a gua flui constantemente de uns tanques para os outros e de volta ao tanque superior 24 Os computadores anal gicos exploram as semelhan as do comportamento de vari veis f sicas como a posi o e o movimento de rodas ou o valor da tens o e corrente el ctricas em circuitos electr nicos e o comportamento de outros fen menos como a traject ria bal stica a in rcia a resson ncia a transfer ncia de energia etc Os computadores anal gicos funcionam portanto por analogia com o sistema sobre o qual efectuam c lculos De notar a origem comum das palavras anal gico e analogia assim como an logo No contexto dos circuitos electr nicos um sinal dito anal gico em oposi o a um sinal digital Essa distin o feita na medida em que um sinal digital s assume um conjunto discreto de valores numa dada gama enquanto um sinal anal gico pode assumir qualquer valor Um sinal digital usado num computador pode assumir s dois valores a que est o associados dois s mbolos
29. Existem neste caso dois multiplexers que selecionam as colunas de cada um dos bits da palavra de sa da Esta mem ria tem portanto a capacidade de 32 palavras 8 linhas e 4 palavras por linha Descodificador R es Ri a Ao So ik aD Endere o de Linha A e7 Si R4 bru ED Ag S2 R5 p R R a 5 C3 Endere o As e So Multiplexer So Multiplexer de Coluna A os S bi Do Figura 5 26 Exemplo da organiza o matricial das c lulas de mem ria numa mem ria de 64 bits com palavras de 2 bits 52 2 Barramentos Para minimizar o n mero de liga es ao circuito integrado que cont m a mem ria comum usar as mesma linhas para enviar o endere o da linha e da coluna Sinais de controlo s o usados para indicar qual dos endere os est presente no barramento de endere os e s o usados dois registos para manter os endere os de linha e coluna A Figura 5 27 ilustra o caso em que usado um barramento de endere os com 3 linhas e um de dados com duas linhas As linhas de controlo RAS row address trobe e CAS column address strobe determinam o armazenamento do endere o presente no barramento no registo de endere o de linha e de coluna respectivamente 190 Descodificador Ro Ri RAS lt R2 Registo de R3 Endere o de Sa Linha R4 S2 R5 R R7 Barramento de Endere o d C2 i Co C3 Co C
30. SE B a E Figura 5 46 Disposi o de v rias c lula de mem ria DRAM usando duas linhas de bit por coluna No layout do circuito integrado onde este tipo de mem ria implementada as duas linhas de bit de Uma mesma coluna s o entran adas como ilustra a Figura 5 47 Isso faz com que a interfer ncia electromagn tica provocada por circuitos pr ximo afecte tanto quando poss vel as duas linhas da mesma forma 211 Figura 5 47 Ilustra o do entrela amento das linhas de bit de uma mem ria DRAM usado um amplificador de leitura diferencial de modo a detectar o valor do bit guardado na c lula de mem ria Essa informa o armazenada na forma de carga el ctrica num condensador a presen a de carga representa um 1 e a aus ncia de carga representa um 0 Como as linhas de bit s o em geral bastante longas possuem uma capacidade significativa comportando se efectivamente como um condensador com uma capacidade que em geral superior dos pr prios condensadores usados para armazenar a informa o Assim sendo quando se liga um desses condensadores linha de bit a sua carga caso exista ir passar para a linha de bit fazendo aumentar a tens o desta Caso o bit guardado na c lula seja 0 o condensador ir receber carga da linha de bit fazendo com que a tens o desta des a por esta raz o que as linhas de bit s o pr carregadas a Vpp 2 e n o a Vpop para que a sua tens
31. bastante importante para o sucesso de um produto Essa gest o que deve naturalmente estar a cargo de pessoas com experi ncia nessa rea deve cobrir diferentes aspectos como a constitui o da equipe de desenvolvimento a divis o do desenvolvimento em partes a escolha de tecnologias de desenvolvimento o fornecimento de componentes a implementa o de procedimentos de valida o e verifica o do desenvolvimento adequados a planifica o da produ o em massa do produto e a cria o de uma estrat gia e campanha de marketing Uma das primeiras tarefas consiste em dividir o desenvolvimento em diferentes partes t o independentes quanto poss vel de modo a que o seu desenvolvimento possa ocorrem em paralelo tornando o mais r pido Essa divis o pode ser feita de forma hier rquica chegando no limite divis o em m dulos com uma nica fun o Um tipo de divis o em geral efectuado consiste na separa o do desenvolvimento do hardware e do software Outra escolha consiste na decis o do uso de m dulos de software e hardware j existentes no mercado ou desenvolvidos pela empresa em projectos anteriores Essa divis o do desenvolvimento em partes seguida pela cria o de equipas encarregues das diferentes partes Essas equipas s o criadas com base na rea de especialidade de cada engenheiro tendo em conta as suas rela es inter pessoais e n vel de experi ncia n o devem estar na mesma equipa pessoas que n o se d
32. entanto a desvantagens de terem de ser descartadas caso se queira alterar o programa Os cart es e fitas perfuradas s o um tipo de mem ria s de leitura no entanto a partir da d cada de 40 e 50 com o advento dos computadores electr nicos esse tipo de mem ria criado para trabalhar com computadores mec nicos n o era adequado Surgiu ent o uma mem ria electr nica s de leitura inspirada no fundo pelos cart es perfurados De entre todos os tipos de mem ria vistos at agora esse era o nico que se baseava no armazenamento da informa o no pr prio material de que era feito a mem ria cart o nesse caso A falta ou n o de material no cart o isto a exist ncia ou n o de um furo representava um 0 ou um 1 No caso dos restantes tipos de mem ria apresentados a informa o era armazenada utilizando uma propnedade do material As linhas de atraso utilizavam a press o do merc rio dentro do tubo onda ac stica o tubo de Williams Kilburn usava a carga el ctrica armazenada no ecr do tubo de raios cat dicos e a mem ria de tambor e de n cleo de ferrite usavam o valor do campo magn tico As primeiras mem rias electr nicas de computador s de leitura voltavam a usar o mesmo princ pio o do armazenamento da informa o atrav s da presen a ou aus ncia de material s que desta vez aplicado a um circuito electr nico o que era obviamente apropriado para ser usado num computador electr nico O exem
33. es matem ticas b Q a Q a 00 Qa 0Q0 1 x 00 Essas fun es podem ser implementadas com o circuito da Figura 2 46 Figura 2 46 Circuito de l gica combinat ria a usar na solu o do problema apresentado 2 2 5 Organiza o Interna Finalmente nesta breve resenha dos avan os tecnol gicos efectuados desde o surgimento do primeiro computador h que referir como evoluiu a organiza o interna dos computadores e que motivos levaram a que os computadores sejam constru dos da forma como o s o actualmente O primeiro computador o Calculador Anal tico projectado por Charles Babbage em 1833 era program vel atrav s do uso de um conjunto de cart es Existiam tr s tipos de cart es com n meros com a indica o da opera o aritm tica a realizar e com outras instru es como o carregamento de dados de e para a mem ria A programa o consistia na escolha dos cart es usados e na sua ordem O primeiro computador electr nico o Atanasoff Berry 1942 n o era program vel Foi constru do com o objectivo de resolver sistemas de equa es n o sendo capaz de ser usado para nenhuma outra fun o 53 Outros computadores mais recentes nomeadamente a maioria dos computadores criados no in cio da d cada de 1940 podiam ser usados para mais do que um objectivo mas necessitavam para isso de ser reconfigurados manualmente atrav s da conex o de cabos e interruptores Alguns exemplos s o o Colossus Mark 1
34. exemplo se o resultado O ou se ocorreu um overflow na opera o matem tica 167 2 O 1 Mem ria Figura 4 14 Diagrama de blocos da unidade de processamento de um processador de uso geral 4 2 3 Funcionamento da Unidade de Controlo A Unidade de controlo num processador de uso geral tal como nos processadores dedicados respons vel por configurar as opera es da unidade de processamento isto as opera es matem ticas executadas pela ALU e a leitura escrita nos registos Num processador dedicado no entanto essa configura o consistia no programa a executar diferentes programas implicam diferentes unidades de controlo Por seu lado num processador de uso geral o programa est armazenado na mem ria onde pode ser facilmente alterado e substitu do por outro O programa j n o constitu do por uma m quina de estados finita e pelas opera es executadas em cada estado atrav s da realiza o de fun es l gicas que determinam os sinais de 168 controlo enviados para a unidade de processamento mas sim por instru es gen ricas a serem executadas pelo processador O conjunto dessas instru es predefinido e constitui o instruction set do processador A fun o da unidade de controlo neste caso a de executar as opera es determinadas pelas instru es por que constitu do o programa e que se encontram na mem ria do computador Para o fazer a unidade de controlo tem que
35. g ml gt MERER o rea ocupada 8 Cil e Tempo de propaga o 3 Figura 3 14 Realiza o l gica do somador completo bloco FA 84 No caso da Figura 3 14 o circuito que calcula o bit de soma constitu do por duas portas XOR o que d uma rea ocupada de 4 e um tempo de propaga o de 4 J o circuito que efectua o c lculo do bit de transporte constitu do por duas portas OR e duas portas AND que operam em paralelo Assim a rea ocupada de 4 e o tempo de propaga o de 3 No total a rea ocupada pelo somador completo tal como implementado na Figura 3 14 de 8 Em alternativa ao circuito da Figura 3 14 pode se construir um circuito que tem uma rea ocupada menor custa de um maior tempo de propaga o para a sa da do bit de transporte Isso consegue se observando que a equa o 4 pode tamb m ser escrita como Cu a b c a 9b 5 A nica diferen a entre as duas equa es acontece no termo entre par ntesis S quando aie bi valem 1 que esse termo diferente No entanto nesse caso o termo aibi ser 1 o que faz com que Cir seja 1 independentemente do termo entre par ntesis A equa o 5 permite que se reutilze parte do circuito el ctrico usado para o c lculo da soma nomeadamente o ou exclusivo entre ai e bi que est presente em 2 Obt m se assim o circuito da Figura 3 15 q C S Tempo de propaga o 4 i rea ocupada 7 Oii nme Tempo de propaga o
36. gt INSTITUTO SUPERIOR TECNICO SISTEMAS ELEC TR NIC OS DE COMPUTADORES Leonel Augusto Pires Seabra de Sousa Francisco Andr Corr a Alegria 14 de setembro de 2015 CONTE DO INTRODU O 25 8 astaos asd ass ndo Dastos sa ssa des pasa Soc nas oa ALE soon a add a asi baia d silas nto baniu picasa 1 1 ELECTRONICA DE COMPUTADORES spmacenion asa ioiaaa ade Eid pena ESET ad OD Ga TR da 1 12 PROJECTO DESISTEMAS ELECTR NICOS sas ia is aa een ERA A sia Du sata aaa Tesla 3 LZE Gestao do PROJSCLO caia rrea tio eea dC EN A a a AE E A AEE EA EENE EEE NEEE E EEEE AEN 3 1 2 2 M tricas de Avalia o de Projecto usas ans a 3 12 3 Tecnologias de Projecto aiii ar ig araa PA AO AAS EAA TAERA EAEAN EAEn AA EAA AA AEA ANSAR EAA ERA EIAN 7 EXA Especifica o do PROQULO pa sisina a a a E RAS a E E 8 125 Escolha dos Componentes ieii a CM Eee TE E 8 1 2 6 Interface com o Utia d OT e a ac 10 Er E EE EAEan a AE A E EEE E E A E OTA E E 13 12 8 DOCUMENTA O sia a RN O UG SA SA 15 2 HIST RIA E ORGANIZA O DOS COMPUTADORES eeeeeeeereereeeererereeeereeerereros 19 2 EVOLU O DOS COM PUTADORE Sesmarias pa Oscar sai Ad ao O a a Rd RR Ra Rd A RO a Ara a 19 2 1 1 Defini o de Computador sed cs e 19 212 O Primeiro Computadora reistaa AEE A T A A 20 213 De Mecanico a EIECUT NICO aaa E E DS asa TAN 22 ZTA De AnaloBico a Digita bashes nin tedan ins ainda nado Cad ssa Sa a Ra CA A AS 23 215 iDos Reles as Valvulas as rec
37. lt e en ONn1 Os e1 dy 1 d do Figura 3 42 Diagrama de blocos do circuito subtractror do tipo Ripple Carry A tabela de verdade do subtractor completo a apresentada na Tabela 3 7 Tabela 3 7 Tabela de Verdade do subtractor completo 105 di 0 0 1 1 1 1 O 0 0 0 0 O 1 1 A sa da di do subtractor completo pode ser obtida usando d a Db Be 19 A sa da ei pode ser obtida com um mapa de Karnaugh como o representado na Figura 3 13 Figura 3 43 Mapas de Karnaugh para o problema proposto A express o matem tica portanto en a b a e b e 19 Esta express o pode ser escrita de outra forma colocando a vari vel e em evid ncia en abir e a b 19 Esta fun o l gica pode ser implementada por um conjunto de portas l gicas interligadas conforme se ilustra na Figura 3 44 qi bDi e rea ocupada 9 Rd TEMPO de propaga o 4 Ra Tempo de propaga o 4 Figura 3 44 Realiza o l gica do subtractor completo bloco FS O circuito que calcula o bit de diferen a di constitu do por duas portas XOR o que d uma rea ocupada de 4 e um tempo de propaga o de 4 J o circuito que efectua o c lculo do bit de 106 empr stimo e1 constitu do por uma porta NOT duas portas OR e duas portas AND que operam em paralelo Assim a rea ocupada de 5 e o tempo de propaga o de 4 No total a rea ocupada de 9 4 5
38. necess rio para representar por exemplo o n mero 30 Esses resultados incorrectos est o assinalados a cor de laranja no lado direito da Figura 3 6 Resultados Incorrectos Resultados Correctos k l Representa o com 4 bits overflow b 1000000000000000 096 o 6 n gt a A w N am T o e q MS DES E Gm q cj a O PEN 5 6 8 9 10 11 12 13 14 15 a Figura 3 6 Resultados obtidos na soma de dois n meros representados com 4 bits em complemento para 2 O resultados marcados a cor de laranja est o errados e s o fruto de overflow 9 A indica o da ocorr ncia de overflow pode ser obtida a partir do valor do ltimo bit de transporte No exemplo da Figura 3 4 por exemplo verifica se a ocorr ncia de overflow dado que o ltimo bit de transporte vale 1 Se os n meros forem representados em complemento para dois ent o o procedimento o mesmo caso os operandos sejam positivos ou negativos A Figura 3 7 mostra o exemplo da soma de 6 com 3 Note se que os bits dos operandos e do resultado s o exactamente os mesmos do que no exemplo apresentado na Figura 3 3 O bit mais significativo vale O no caso de n meros positivos e 1 no caso de n meros negativos 0010 ah sines gt 1010 O esta gt 0011 E gt 1101 Figura 3 7 Ilustra o da soma de dois n meros representados em complemento para 2 6 3 3 Enquanto que na representa
39. o e Molhada wet utiliza agentes qu micos na fase l quida altamente selectiva isto retira o material desejado deixando ficar os outros materiais Pode ser isotr pica isto igual em todas as direc es ou anisotr pica e Seca dry utiliza bombardeamento com i es anisotr pico e portanto menos suscept vel a remo o lateral indesejada N o no entanto selectivo e d se a um ritmo mais lento que a corros o molhada A Figura 2 64 apresenta alguns dos compostos usados para realizar a corros o molhada isotr pica 66 Material Composition of the etchant Etch rate um min Si HF 3 ml HNO 5ml 35 GaAs H SO 8 ml H20 1 ml 8 H 0 1ml SiO HF 28 ml H2O 170 ml 0 1 NH4F 113 g HF 15 ml HNO 10ml 0 012 H O 300 ml Si N4 Buffered HF 0 005 HPO4 0 01 Al HNO 1 ml CH COOH 0 035 4 ml HPO H20 1 ml Au KI 4g l 1 g HO 40 ml 10 Figura 2 64 Alguns materiais usados na corros o qu mica No caso de corros o molhada isotr pica h sempre material por baixo do material que serve de m scara material fotoresistente por exemplo que removido como se ilustra na Figura 2 65 N o portanto a t cnica adequada para o fabrico de MEMS a n o ser que se pretenda utiliz la para a cria o de vigas suspensas por exemplo Figura 2 65 Ilustra o do efeito de uma corros o molhada isotr pica Para materiais amorfos e homog neos a corros o
40. o H sempre que ter em conta diferentes m tricas como o custo a rea ocupada o consumo energ tico e a rapidez de execu o A cria o da FSMD atrav s da transposi o dos diferentes elementos do algoritmo usando os elementos apresentados na Figura 4 4 n o leva necessariamente m quina de estados mais compacta poss vel desej vel que a posteriori ela seja optimizada atrav s da jun o de estados diferentes ou elimina o de estados desnecess rios Quando o algoritmo cont m duas atribui es consecutivas de vari veis diferentes por exemplo poss vel juntar os dois estados resultantes num s j que essas opera es podem ser executadas em paralelo Relembre se que o uso de uma m quina de estados para implementar um circuito l gico tem impl cita a cria o de um algoritmo sequencial Como em qualquer algoritmo existem partes que s o independentes existe toda a vantagem em execut las em paralelo Outra rea onde poss vel realizar a optimiza o ao n vel do algoritmo Existindo diferentes formas de realizar uma certa fun o h que escolher o algoritmo que mais se adequa s necessidades da aplica o e do projectista O c lculo de x com xe y inteiros pode ser feito por exemplo usando um acumulador inicialzado com o valor de x e que em cada uma das y 1 itera es de um ciclo multiplicado por x Este algoritmo tem a vantagem de ser conceptualmente simples e de usar unidades aritm ti
41. o da resposta ack Os perif ricos est o ligados em cadeia ao processador sendo que o sinal reg flui do perif rico mais afastado para o mais pr ximo do processador enquanto o sinal ack flui do processador para o perif rico mais afastado Barramento Perif rico Perif rico Ack in Ack out Ack in Ack out Req out Req in Req out Req im Daisy chain Figura 6 8 Exemplo de uma arbitragem descentralizada do tipo Daisy chain 252 O perif rico ligado directamente ao processador o que tem maior prioridade pois tem a capacidade de bloquear os pedidos de servi o dos outros perif ricos Quando um dado perif rico recebe um pedido de um outro perif rico sua direita tendo em conta a ordem indicada na Figura 6 8 atrav s da activa o do sinal reg in activa o seu sinal req out s se ele pr prio n o tiver pedido j o servi o Quando o processador decide atribuir o servi o o uso do barramento a um perif rico que activa o seu sinal de sa da Inta que propaga se atrav s dos perif ricos at chegar aquele que tinha um pedido pendente Uma desvantagem desta forma de arbitragem que se houver uma avaria em um dos perif ricos nenhum dos outros perif ricos com menor prioridade ver os seus pedidos serem atendidos por n o serem transmitidos ao processador Outra desvantagem tem a ver com o facto de que a prioridade de cada perif rico fixa s podendo ser alterada atrav s da reordena o das liga es entre
42. o do divisor no in cio h que deslocar o resto quociente 0111 ara a direita 0 010 0000 j w Figura 3 83 Ilustra o da evolu o dos registos num divisor SRT exemplo para 23 3 A Figura 3 84 mostra a implementa o de um divisor SRT Divisor S N bits 3 Desloca esquerda Coloca o LSBa 1 Carrega Soma Subtrai Positivo Negativo Desloca para a direita Desloca para a esquerda Carrega 3 2N bits N Inicialmente o dividendo No fim cont m o resto na metade esquerda Figura 3 84 Diagrama de blocos de um divisor SRT 142 O algoritmo utilizado no divisor SRT tem em comum com o multiplicador do tipo Booth o facto de sequ ncias de Os ou Is no dividendo traduzem se por opera es de soma ou subtrac o s no inicio e fim das sequ ncias Relembre se que quando os dois bits mais significativos do resto parcial forem 00 ou 11 a estimativa do bit de quociente 0 e nada somado ou subtra do ao resto parcial A descri o apresentada do divisor SRT teve como objectivo introduzir unicamente as ideias usadas neste tipo de divisor Existem no entanto diversas alternativas que s o exploradas para tornar a implementa o mais eficiente em termos de rea ocupada e rapidez de execu o Um dos aspectos melhorados consiste no uso de um maior n mero de diferentes estimativas para os bits de quociente Em vez de se usarem s 3 como aqui descrito 1 0 e 1 existem alternativas onde s o us
43. o possa subir ou descer em rela o a esse n vel de refer ncia Wordlines PA Er E sensing voltage 4 agr Cfr e driver Bitline circuit ee circuit rar TH output H He input IHG L H write driver Bitline output SAN SAP EQ CSL WE Figura 5 48 Circuitos de leitura e escrita de numa c lula de mem ria DRAM 212 Essa transfer ncia de carga em geral lenta tendo em conta os padr es de rapidez de acesso existentes hoje em dia e depende do valor das capacidades do condensador e da linha de bit O amplificador de leitura ir consoante a varia o sentida na tens o da linha produzir sua sa da uma tens o baixa 0 ou alta Vpop de forma a representar a informa o lida da mem ria Esse amplificador do tipo diferencial tal como nas mem rias SRAM Uma das entradas ligada linha de bit da coluna desejada e a outra entrada ligada linha de bit de uma coluna adjacente servindo como valor de refer ncia pois essa linha de bit como todas as outras pr carregada a Vpo 2 Como essa linha de bit da coluna adjacente n o est nesse instante ligada a nenhuma c lula de mem ria a sua tens o manter se em Vpp 2 at o amplificador de leitura ser activado O amplificador de leitura constitu do por 4 transistores que formam um circuito bist vel isto com dois pontos de funcionamento poss veis em condi es estacion rias Figura 5 49 bitline e e o o bitline e e o o Figura 5 49 Amplif
44. o tamb m para o exterior s que neste caso n o constituem s por si o resultado da soma Por essa raz o s o designadas por ps partial sum S o conjunto das 4 sa das ps e das 4 sa das sc constitui o resultado da soma Esse resultado n o est no entanto representado da forma tradicional bin ria usando 4 bits como no caso da sa da do somador Ripple Carry Pode se encarar a sa da de cada somador de bit completo como sendo a soma do n mero de bits igual a 1 presente nas 3 entradas do somador completo como ilustrado na Tabela 3 6 Essa soma que pode assumir um valor entre O e 3 pode ser representada por dois bits ose sc Tabela 3 6 Rela o entre a entrada e a sa da de um bloco FA do ponto de vista de um somador Carry Save SCi ps 0 0 0 1 O 1 1 O 1 2 1 0 1 O 1 2 1 0 2 1 0 Na unidade Carry Save todos os somadores completos podem operar em paralelo Para se obter o valor da soma utilizando representa o bin ria preciso que eventualmente os bits de transporte se propaguem da direita para a esquerda at ao ltimo bit Isso pode ser feito por exemplo com um 100 somador Ripple Carry que some os bits ps com os bits s deslocados para a esquerda de uma unidade como ilustrado na Figura 3 37 as bs C3 ao bo a b Cj do bo Co PSo Somador baseado nos somadores Carry Save e 0 Ripple Carry a3 o So Figura 3 37 Somador Carry Save O somador Carry Save de 3 n meros
45. parcela 2 0000 0000 parela3 a 0000 0000 parcela 4 0011110 produto E Figura 3 46 Ilustra o da multiplica o de dois n meros em base 2 O multiplicando multiplicado por cada um dos bits do multiplicador dando origem a um n mero de termos igual ao n mero de bits do multiplicador Esses termos s o deslocados sucessivamente para a esquerda de uma posi o pois correspondem a bits do multiplicador com pesos cada vez maiores Os termos assim obtidos e posicionados s o somados coluna a coluna a come ar da direita tendo em conta o transporte que pode vir da coluna anterior A Figura 3 47 apresenta a designa o comum dada aos diferentes bits do multiplicando multiplicador e produto Apresenta se tamb m a constitui o dos diferentes produtos parciais de dois bits a3 a2 q ao multiplicando X b3 b2 b Do multiplicador o parcela 1 produtos parcela 2 parciais parcela 3 parcela 4 p7 ps ps p4 p3 p2 pi po produto Figura 3 47 Designa o dos termos usados na multiplica o A multiplica o de n meros negativos usando papel e l pis efectuada encarando o sinal e o n mero de forma separada Os n meros sem bit de sinal s o multiplicados como descrito e o sinal do produto determinado de forma independente a partir dos bits de sinal do multiplicando e do multiplicador Num processador os n meros negativos s o em geral repre
46. por dois factores as ideias inovadoras que os engenheiros t m e as capacidades de fabrica o existentes No caso da mem ria utilizando linhas de atraso ac sticas Eckert teve a ideia 175 para elas a partir do trabalho que tinha desenvolvido no passado em radares Ai ele teve a necessidade de eliminar os ecos provocados por objectos fixos e que dificultavam a detec o dos objectos m veis avi es Era ent o necess rio eliminar os sinais recebidos pela antena que demorassem sempre o mesmo tempo a ir e vir A ideia que surgiu na altura foi a de subtrair dos sinais recebidos pela antena uma copia do sinal recebido no impulso anterior Punha se ent o o problema de como criar essa copia Tal foi resolvido com uma linha de atraso O sinal recebido pela antena era atrasado de um intervalo de tempo igual ao espa amento entre os impulsos enviados Assim os sinais saiam da linha de atraso no exacto instante em que o eco correspondente ao impulso seguinte estava a chegar a antena Subtraindo os dois sinais era poss vel eliminar os ecos correspondentes a alvos fixos e assim apresentar no ecr unicamente a informa o correspondente aos alvos moveis A linha de atraso usava ondas ac sticas por propagarem se muito mais devagar do que as ondas electromagn ticas e assim ser poss vel ter linhas de atraso mais curtas At Ax v A mesma ideia foi portanto usada por Eckert para criar mem rias electr nicas A informa o era representada de for
47. produzindo duas sa das o bit de soma e o bit de transporte A Figura 3 36 ilustra essa diferen a Na configura o da esquerda a sa da de transporte de cada somador de bit completo est ligada entrada de transporte do somador de bit completo colocado sua direita Esta organiza o constitui um somador Ripple Carry como foi visto anteriormente O conjunto de sa das de soma dos somadores completos constitui o resultado dos dois n meros de entrada A diferen a entre este diagrama de blocos e o diagrama apresentado na Figura 3 11 que neste caso considerada a exist ncia de uma entrada de transporte co que pode ser conectada sa da 99 de transporte de um outro somador caso fa am parte de um somador com um maior n mero de bits Caso n o haja essa conex o basta fazer co 0 para que o funcionamento nos dois casos seja id ntico Somador Ripple Carry Somador Carry Save as bs a b a bi ao bo a3 b3 C3 a b2 C2 a b cc ado bo Co C4 So SC3 PS3 SC2 PS2 SC1 PS1 SCo PSo Figura 3 36 Diagrama de blocos do circuito somador do tipo Ripple Carry e da unidade Carry Save Na configura o da direita da Figura 3 36 cada somador de bit completo tem uma entrada de transporte que vem do exterior e a sua sa da de transporte n o est conectada a nenhum dos outros somadores Essa sa da designada por sc shift carmy vai para o exterior As quatro sa das da soma dos somadores de bit completos v
48. ria Tamp o Principal Conjunto 0 o NES EE 0000 0 Transferido para a posi o Conjunto 1 O o E 0001 ho O da Mem ria Tamp o e Etiquetas E 0110 610 Transferido para a posi o 0111 710 lda Mem ria Tamp o 1111 1510 Figura 5 79 Ilustra o do preenchimento da mem ria tamp o constitu da por dois conjuntos Neste caso o bit menos significativo do endere o usado para identificar qual o byte dentro do bloco e o segundo bit menos significativo usado para indicar qual o conjunto na mem ria tamp o onde determinado dado da mem ria principal guardado Figura 5 80 234 Endere o sv G T Identifica o dado dentro do bloco Identifica o conjunto dentro da mem ria tamp o onde est o dado Usado para comparar com a etiqueta guardada na mem ria tamp o Figura 5 80 Fun es dos diferentes bits do endere o de mem ria principal para acesso mem ria tamp o Note se que metade dos bytes da mem ria principal s o sempre guardados no conjunto O da mem ria tamp o enquanto a outra metade sempre guardada no conjunto 1 No caso do exemplo da Figura 5 79 se a palavra acedida de seguida fosse a palavra 1110 que n o est na mem ria tamp o o conte do do conjunto 1 seria descartado e preenchido com o bloco constitu do pelos bytes do endere o 101 e 110 Figura 5 81 Note se que este bloco vai para o conjunto 1 da mem ria tamp o porque o segundo bit menos significativo vale 1 M
49. s v lvulas transistores circuitos integrados o tipo de transistor utilizado jun o bipolar MOSFET a forma de representar a informa o anal gica digital em base 10 digital em base 2 o que armazenado em mem ria s programa s dados programa e dados o tipo de utilizador investigadores empresas particulares e mesmo o mbito das aplica es para que s o constru dos muito espec ficas de uso geral Tudo isto tem mudado ao longo dos anos naturalmente sempre em prol de uma maior rapidez de processamento e capacidade de c lculo e armazenamento 2 1 3 De Mec nico a Electr nico Por altura da inven o do 1 computador o Calculador Anal tico de Babbage em 1833 ainda n o havia sequer uma l mpada que pudesse ser usada em larga escala Isso s foi poss vel em 1879 com a inven o de Thomas Edison compreens vel portanto que no pensamento de Babbage quando planeava construir o seu computador n o estivesse o uso da electricidade Nessa altura o que era 22 comum eram m quinas constitu das por engrenagem e alavancas impulsionadas por motores a vapor O Calculador Anal tico n o mais do que o uso da tecnologia existente para um fim completamente inovador Um s culo depois no entanto j a situa o era bem diferente Por essa altura o uso da electricidade j era universal Por essa altura tamb m o Mundo estava envolvido numa guerra a Segunda Guerra Mundial As guerras em geral mas e
50. se de seguida forem pedidos os conte dos nas posi es pr ximas da mem ria eles se encontrem tamb m na mem ria tamp o j que foi transferido um conjunto de dados consecutivos da mem ria principal bloco para a mem ria tamp o localidade espacial Se de seguida for pedido pelo processador o dado contido no endere o 9 de mem ria ele n o vai ser encontrado na mem ria tamp o falha na mem ria tamp o cache miss Ele ter que ser acedido da mem ria principal Ao mesmo tempo os dados guardados na mem ria tamp o s o descartados e um novo bloco de dados desde o endere o 8 aoll armazenado na mem ria tamp o Mem ria Mem ria Tamp o Principal O ll 00002 Oio Etiqueta E Sie Bloco Transferido E 10102 Ojo para a Mem ria BM JO To Tamp o 11112 15o Figura 5 77 Ilustra o do preenchimento da mem ria tamp o com um conjunto consecutivos de palavras da mem ria principal endere os 8a 11 Para identificar qual o bloco de dados da mem ria principal est guardado na mem ria tamp o num dado instante usada uma etiqueta tamb m guardada na mem ria tamp o Essa etiqueta identifica o endere o do primeiro byte desse bloco na mem ria principal No caso do exemplo dado na Figura 5 76 e na Figura 5 77 existem 4 blocos diferentes sendo portanto necess rios 2 bits para identificar esse bloco a etiqueta tem 2 bits de comprimento Esses dois bits s o os 2 bits mais significativos do endere o das pala
51. subtra do 80x 2 160 Da mesma forma o algarismo da direita n o usado explicitamente ficando 17 16 9 3 2 4x200 8x20 6x2 486 x 2 1 c lculos efectivamente realizados dividendo divisor y a 9 Z 8 dividendo centenas E an i O 8 centenas 8 Sr 4 8 6 quociente 486 400 x divisor 8 O O a i F resto a 1 3 parcial a dezenas j O restos SE 80 x divisor parciais 6x2 n A resto o l 3 parcial Unidades i unidades 12 e edun 2 resto resto Figura 3 71 Ilustra o da divis o decimal de n meros inteiros usando papel e l pis 125 Note se que cada algarismo do quociente determinado de cabe a com base no valor do divisor e do dividendo ou restos interm dios No caso da Figura 3 71 por exemplo o algarismo mais significativo do quociente 4 determinado a partir do algarismo 9 do dividendo e do valor do divisor 2 De cabe a obt m se que o divisor deve ser multiplicado por 4 para se obter o maior n mero que ainda menor do 9 neste caso o 8 Essa divis o de cabe a em geral mais simples que a divis o completa pois envolve n meros menores Quanto mais pr tica mais r pida essa determina o O processo mental levado a cabo passa muitas vezes por testar diversas hip teses para o algarismo 3 5 1 Arquitectura em S rie No caso dos computadores no entanto n o existe um conhecim
52. 01 Soma A aos n bits mais significativos de P 0100 1010 1 e desloca para a direita 10 Subtrai A aos n bits mais significativos de P 1100 0101 0 e desloca para a direita Tamanho N Resultado da multiplica o N meros de 4 bits 4 passos Figura 3 68 Exemplo de uma multiplica o 6x 5 utilizando o algoritmo de Booth de raiz 2 com uma ALU de N bits Repare se que os 4 bits mais significativos do registo P s o inicializados com 0 sendo a representa o em complemento para 2 do multiplicador efectuada s com 4 bits ao contr rio do que acontece com o multiplicando no registo A do multiplicador com a ALU de 2N bits ver Figura 3 63 3 5 Divis o A divis o de dois n meros dividendo e divisor consiste em determinar quantas vezes o divisor cabe dentro do dividendo quociente parte que sobra d se o nome de resto Por exemplo no caso da divis o de 35 por 4 sabemos que divisor 4 cabe 8 vezes no dividendo 35 isto 4x8 32 e sobram 3 resto Relembre se que no caso da multiplica o de dois n meros de N bits d origem a um resultado que pode requerer 2N bits Assim sendo usual representar se no caso da divis o o dividendo com 2N bits e o divisor com N bits O quociente e o resto s o representados por N bits A divis o de dois n meros com 2N e N bits respectivamente pode no entanto requerer mais do que N bits ou seja mais do que poss vel representar necess rio
53. 1945 sobre o EDVAC Figura 2 49 Instru es Von Neumann Figura 2 49 Arquitectura do tipo von Neumann A arquitectura de von Neumann tem a vantagem de tornar poss vel que um programa altere o seu pr prio c digo Com o aparecimento de processadores cada vez mais r pidos esta arquitectura 8 J em 1936 Alan Turing tinha publicado um artigo intitulado On Computable Numbers with an Application to the Entscheidungsproblem onde descreve um computador hipot tico com uma mem ria infinita onde eram armazenados os dados e o pr prio programa Tamb m em 1936 o engenheiro alem o Konrad Zuse descreveu esse conceito sem ter conhecimento do artigo de Turing 56 come ou a sofrer de um problema conhecido por congestionamento de von Neumann von Neumann bottleneck A necessidade de carregar tanto as instru es como os dados da mesma mem ria gera um tr fego muito elevado entre o processador e a mem ria A solu o adoptada hoje em dia em muitos processadores armazenar os dados e as instru es em mem rias diferentes acedidas atrav s de barramentos separados Esta arquitectura conhecida como Arquitectura Harvard em refer ncia ao computador Harvard Mark e ao seu armazenamento separado de instru es e dados Figura 2 50 Ao contr rio do Harvard Mark em que era usada fita perfurada para guardar as instru es e contadores electromec nicos para armazenar os dados hoje em dia usado o mesmo tipo d
54. 2 Exemplos de n meros inteiros bin rios usando complemento para 2 Sola Bin rio Sallalle EE LSB oco 76 Na Figura 3 2 mostra se os n meros decimais correspondente a uma representa o bin ria com 4 bits No caso do uso de uma representa o sem sinal as 16 24 combina es poss vel com 4 bits s o usadas para representar os n meros decimais desde o 0 ao 15 Se os mesmos 4 bits forem interpretados como formando uma representa o em complemento para dois ent o o bit mais significativo representa o sinal alg brico e os outros 3 bits s o usados para representar 8 23 n meros decimais Temos assim 16 combina es poss veis uma para representar o 0 sete para representar os n meros positivos de 1a 7 e oito para representar os n meros negativos de 8 a 1 H portanto mais n meros negativos representados do que positivos o n mero 8 representado mas o n mero 8 n o Representa o bin ria em Representa o bin ria complemento para 2 4 Pedi sem bit de sinal Com 4 bits poss vel representar os n meros decimais desde 0als Com 1 bit de sinal mais 3 bits poss vel representar n meros decimais desde 807 7 6 Te p 8 8 0 WORE E 15 H lugar a overflow quando o n mero representado desce abaixo de 0 ou sobe acima de 15 H lugar a overflow quando o n mero representado desce abaixo de 8 ou sobe acima de 7 Figura 3 2 Ilustra o da representa o de n mero
55. 24 os endere os de cada perif rico existente Uma solu o de compromisso consiste em usar uma tabela com os endere os de mem ria das rotinas de interrup o e que indexada pelo perif rico A Figura 6 3 mostra a l gica de interrup es de um microcontrolador da Microchip Technology modelo PIC18F4550 Observa se que as interrup es t m um endere o fixo mas que existem dois n veis de prioridade diferentes que pode ser usados Existem diversos sinais de controlo flags que permitem seleccionar quais os perif ricos que podem provocar uma interrup o e qual a prioridade dessa interrup o A flag GlIE GIEH por exemplo permite desabilitar por completo todas as interrup es Wake up if in Sleep Mode TMROIF TMROIE p P TMROIP RBIF RBIE T RBIP INTOIF NoE ii Interrupt to CPU Vector to Location NTIE Bp 0008h Peripheral Interrupt Flag bit INT1IP Peripheral Interrupt Enable bit INT2IF T Peripheral Interrupt Priority bit INT2IE r INT2IP TMR1IF GIE GIEH TMRIIE gt TMR1IP From USB interrupt Logic ra J4 USBIP O Additional Peripheral Interrupts High Priority Interrupt Generation O Low Priority Interrupt Generation Peripheral Interrupt Flag bit Peripheral Interrupt Enable bit ES Peripheral Interrupt Priority bit a D interrupt to CPU Vector to Location 0018h TMROIF TMROIE z TMROIP TMR1IF A TMRIIE q p TMR1IP RBIF E3 gt RBIE From USB pci PE
56. 3 n meros de 6 bits cada usando um somador Carry Save As 3 primeiras linhas representam os 3 n meros a somar Os 6 rect ngulos verticais s o 6 somadores completos encarados como somadores Carry Save de 1 bit S o blocos que recebem 3 bits e produzem 2 bits como ilustrado no esquema da direita da Figura 3 36 No seu conjunto os 6 somadores de 1 bit produzem 12 bits de sa da 6 bits de soma parcial ps representados numa linha e 6 bits de transporte sc representados numa linha abaixo e deslocados de uma posi o para a esquerda 1 N mero a somar a Somador Carry Save de 6 bits 2 N mero a somar gt Somador completo 3 N mero a somar Bits de soma Somador Ripple Carry de 6 bits Bits de transporte gt O Resultado Figura 3 39 Ilustra o do funcionamento de um somador constitu do por um domador Carry Save e um somador Ripple Carry O exemplo apresentado ilustra como um somador Carry Save capaz de reduzir 3 n meros a dois n meros Esses dois n meros s o depois adicionados com um somador em que haja propaga o do bit de transporte Ripple Carry Select Carry Carry Lookahead etc Quando se pretende construir um somador para somar mais do que 3 n meros poss vel usar v rios somadores Carry Save organizados em diferentes n veis hier rquicos para ir reduzindo o n mero de 102 linhas at se ter duas Existem diferentes sol
57. 75 mostra a arquitectura tipica de um microcontrolador onde se pode observar os diferentes tipos de mem rias usados Figura 5 75 Arquitectura de mem ria de um microcontrolador 2 5 5 2 Organiza o da Mem ria Tamp o O Princ pio da Localidade determina qual a informa o a armazenar na mem ria tamp o A estrat gia mais simples seria a de cada vez que o processador tenta aceder a uma certa posi o de mem ria copiar da mem ria principal para a mem ria tamp o um bloco de dados consecutivo contendo o dado desejado A Figura 5 76 ilustra esta estrat gia para um caso em que a mem ria principal tem 16 bytes e a mem ria tamp o tem 4 bytes mais 2 bits para a etiqueta Isto faz com que s um quarto da mem ria principal possa estar na mem ria tamp o de cada vez 232 Mem ria Mem ria Tamp o Principal bamm PROC Gs soco rns cico t e o 00102 2 para a Mem ria E 0011 Jo Tamp o Etiqueta Dados 11112 15o Ne Endere o Figura 5 76 Ilustra o do preenchimento da mem ria tamp o com um conjunto consecutivos de palavras da mem ria principal endere os 0 a 3 No caso da Figura 5 76 o byte acedido pelo processador foi por exemplo o byte no endere o 2 Se o conte do da mem ria no endere o acedido for de novo pedido pelo processador ent o poder ser fornecido pela mem ria tamp o n o havendo necessidade que a mem ria principal forne a esse conte do localidade temporal Por outro lado
58. A Figura 5 9 Fotografia de uma mem ria de tambor onde se observa o tambor rotativo coberto por um material ferromagn tico e as cabe as de leitura e escrita O Flickr O tempo de acesso informa o na mem ria de tambor depende unicamente da sua velocidade de rota o ao contr rio dos discos r gidos modernos em que depende tamb m do tempo necess rio para posicionamento da cabe a de leitura escrita 178 Um dos primeiros computadores onde este tipo de mem ria foi utilizado foi o Manchester Mark em 1949 Este computador baseado na arquitectura de von Neumann utilizava n o s mem ria de tambor mas tamb m tubos de Williams Kilburn cujo tempo de acesso era menor 5 1 4 Cada Bit num Anel Magn tico Mem ria de N cleo de Ferrite As mem rias de n cleo de ferrite desenvolvidas no in cio da d cada de 50 tamb m usam o campo magn tico para armazenar informa o Neste caso s o usados pequenos an is de ferrite que s o magnetizados segundo duas direc es opostos para assim armazenarem um 0 ou um 1 Os an is de ferrite s o dispostos segundo uma grelha feita de fios condutores Cada anel colocado na intersec o desses fios Figura 5 10 Estas mem rias em geral utilizavam v rias grelhas para armazenar os diferentes bits de uma mesma palavra Cada palavra podia assim ser lida ou escrita em paralelo actuando se em cada grelha ao mesmo tempo 4 e sa 4 0 94 EE AT E SAAD TAE SK K E
59. E E O SC E E E a ot 149 a od AE OE LEON Ae EAT EEE RG RS E A O 150 AZ Projectos a a da a a a a a a a a a a aa a ao a E E a aa a 152 AS OPLIMIZA O a O a a at 154 ATA E E aS E E A A A E E T EE 155 42 IPROCESSADORES DE LISO GERAL ssa a a a e aa ae a EO a a a E 164 42 1 Arq itect ra ssena O aE ERER 165 4 2 2 Funcionamento da Unidade de Processamento rrenan e rara rear a era e rare rear a nada 166 4 2 3 Funcionamento da Unidade de Controlo ear e errar e rear e arara area aee rea area area arara aee re aeee ea nado 168 Do MEMORIA sr no DO DR a a da eai T Sl TIPOS DE MIEM RIAS sinirimi ASA DSG ipa RR RR O O PD RO A O RADAR RAS COR a eba 172 5 1 1 Usando Som para Guardar Informa o Linha de Atraso Ac stica tiiicccceeeeeeeeeeeeererreeeeeeeeaeeeananaaaaaeo 175 5 1 2 Mem ria no Ecr de um Televisor Tubo de Williams errar rear rara rara anna 177 Sl Memoriade Tambor sas bia da a E a A O ES aaa oan 178 5 1 4 Cada Bit num Anel Magn tico Mem ria de N cleo de Ferrite ceeeeeeeeeeererrrreeeeeeerenenenenenaaneeo 179 5 1 5 Perfurando um Circuito Integrado Mem ria de M scara nnneennesosssssserrrerrrerreeosssssssrrrreereeosssssssrrssrrrerrreeesssss 180 STG cCadaFusmel Cada Bit PROMISSOR A 182 517 EPROM EEPROM ERAS aussi ai ra bb bd eea Ei 183 So SRAN ras IR a DC SO O AG RO O TO A RR AR a Si 185 SO DRAM isa aa dai e EETA DD AAA DA Aa A
60. E Si _ q Gato do 4e 26 40 46 4 04 w FURER 7 K D E A AN o a VA Figura 5 10 Fotografia dos an is de ferrite e das linhas de leitura e escritas de uma mem ria de n cleo de ferrite Cada anel tem 1 mm de di metro Para mudar a polaridade do campo magn tico de um dado anel necess rio aplicar um campo magn tico com um valor superior a um certo limite Isso feito colocando no condutor horizontal e no condutor vertical uma corrente com metade do valor necess rio para se alterar a magnetiza o do anel Assim s o anel que se encontra na intersec o desses dois condutores ter a sua polariza o alterada porque todos os outros que se encontram na mesma linha ou na mesma coluna ter o s metade do campo necess rio Esta uma forma engenhosa de se aceder aos an is sem ter que se usar um condutor para cada um A escolha do sentido da corrente determina qual o sentido da polariza o imposta no anel A leitura do bit armazenado numa determinada posi o feita determinando se o sentido do campo magn tico do anel correspondente Isso consegue se fazer escrevendo nesse local o bit 0 Se esse anel j se encontrasse com o sentido de polariza o correspondente a um 0 nada aconteceria Se pelo contr rio esse bit fosse 1 ent o o sentido do campo sofreria altera o o que era iria induzir 179 uma corrente num terceiro fio condutor denominado de Sense que atravessa os an is ao
61. Igualando a O obt m se dP E 272 A solu o portanto ter um Zener com uma tens o de d Vcc Note se que este valor corresponde ao valor m dio da tens o na linha o que v lido mesmo que a tens o na linha n o varie entre O e Vcc como o caso da deriva o efectuada O equivalente de Thevenin da termina o da Figura 6 31 resist ncia R ligada a uma fonte de tens o com o valor Vrt Relembre se que para obter o valor da resist ncia do esquema equivalente de Thevenin o d odo de Zener comporta se como uma fonte e tens o pois est a impor uma tens o aos seus terminais quando est polarizado inversamente e portanto deve ser curto circuitado Conclui se assim que nesta termina o O valor da resist ncia R deve ser igual a Z e que o valor da tens o do d odo de Zener deve ser igual ao valor m dia da tens o na linha do barramento A termina o da Figura 6 32 uma termina o activa que usa um regulador para impor uma tens o DC na linha o que permite diminuir o consumo de energia tal como acontece com o uso do diodo de Zener O valor da tens o Vr usado no barramento S 100 o valor da tens o no n vel alto Von A resist ncia tem de ter um valor igual ao da imped ncia caracter stica da linha VDp Barramento o Figura 6 32 Termina o activa com regulador Outra solu o para uma termina o activa o uso de um amplificador operacional como ilustrado na Figura 6 33 Vbo Barrame
62. MEMORA AM A O a a a E mat mit A bi a a aa aaa aa a aa id 229 551 Organizacao da Memoria a SA a 229 5 5 2 Organiza o da Mem ria Tampi O sarriena iiie E EEEE EEEE EEE EEEE E aa 232 5 5 3 Pol ticas de Substitui o e Escrita e Estrat gia de Aloca o s nnnenneennsssssserrrerrreereeosssssssnrrrrereeessssssensssnrrerrreeesssse 237 DD EXCM PIO na ia E E CR E E E E T EA 240 6 1 REPRESENTA O DE INFORMA O meoradi a ai eE E R V E E E E EA E EERE 244 6 2 INTERFACE COM O PROCESSADOR ranira aa a aa a a a E a A O 246 Biz a ARG o1 Ao E E E E Sp OE EE EE EE E ES 247 6 2 2 Acesso Directo a Memonia assassina io SEO E N E O ss EN E aa RD 250 E SC BRRAGE Nos said oa O RD A a a CR DR A RD DD RA OD A PR RO 251 6 4 REALIZA O F SICR sa O MST OCS OA AD STS OE DRE dada aa a A 253 641 Conceitosdelinhas de TRANSMISS O sis gira ie guia a E a a a aa a a a a a a a Aa 253 6 42 TermINA ES cui ia E Ea eae Eaa a E E Ea a E EE E eaa aE e eRe aa T 262 6 4 3 Smaliza o Diferencial ossis ee rie aE REEE E EE a a 275 REFERENCIAS aana a a a aa DT 1 INTRODU O 1 1 Electr nica de Computadores Os computadores est o em todo o lado Por computador entende se n o s o que no dia a dia chamamos de computador como o computador de uso geral port til ou de secret ria mas todos os dispositivos electr nicos que cont m uma unidade de processamento de dados ou informa o como seja um microprocessador ou microcontrolador A utili
63. RO 18 MOV 0x8001 RO 19 RETI ISR return P2 Prog principal 100 instru o 101 instru o 0x8001 O processador depoisde completara instru o no endere o 99 verifica que int est activado e guarda o valordo PC 100 num registo especiale activa o sinalinta Mem ria programa ISR 16 MOV R0 0x8000 17 modifica RO 18 MOV 0x8001 RO 19 RETI ISR return Prog principal 100 instru o 101 instru o O processador salta para o endere o presente no barramento 16 onde se encontra a rotina de atendimento de intemup o que l os dadosdo registo 0x8000 de P1 modifica ose escreve o resultado no registo 0x8001 de P2 Depois da leitura de P1 este desactiva o sinal int Mem ria programa ISR 16 MOV RO 0x8000 17 modifica RO 18 MOV 0x8001 RO 19 RETI ISR return sla Int P1 P2 0x8000 Prog principal A 0x8001 Do 100 instru o 101 instru o O perif rico Pl activa o sinal int para indicarao processador que tem dadosnovos Mem ria programa ISR 16 MOV RO 0x8000 17 modifica RO 18 MOV 0x8001 RO 19 RETI ISR return Prog principal 100 instru o 101 instru o 0x8001 O penf rico P1 detecta que o sinal inta est activo e coloca o endere o da rotina de intemup o 16 no barramento de dados Mem ria programa ISR 16 MOV RO 0x8000 17 modifica RO 18 MOV 0x8001 RO 19 RETI 4ISR return P2 Prog principal 0x8000 0x8
64. Se considerarmos o refrescamento do tipo CAS antes de RAS observa se na folha de especifica es dos m dulos de mem ria Figura 5 70 que o refrescamento de uma linha necessita de pelo menos 40 ns durante o qual o sinal RAS est inactivo trr RAS precharge time o que corresponde a 5 ciclos de rel gio e mais 60 ns durante o qual o sinal RAS est activo tras RAS pulse width o que corresponde a pelo menos 8 ciclos de rel gio Ao todo s o preciso pois 13 5 8 ciclos de rel gio o que corresponde a 104 ns 227 CBR REFRESH CYCLE 2 Addresses DON T CARE tpp IRAS trp tRAS e Va RAS vi L DO ja TT OPEN Ye TUJ vor VOU V DON T CARE RA UNDEFINED NOTE 1 Although WE is a don t care at RAS time during an access cycle READ or WRITE the system designer should implement WE HIGH tor WRP and WRH This design implementation will facilitate compatibility with future EDO DRAMS FAST PAGE MODE AND EDO PAGE MODE TIMING PARAMETERS Figura 5 70 Extracto da folha de especifica es dos m dulos de mem ria DRAM da Micron refer ncia MT16D232 mostrando as temporiza es para refrescamento do tipo CAS antes de RAS O refrescamento das 1024 linhas que a mem ria DRAM tem demora portanto 13312 13 x 1024 ciclos de rel gio 106 496 us Segundo o fabricante esse refrescamento tem de ser executado pelo menos uma vez em cada 16 ms H ent o que planear como esse tempo usado para t
65. apresentado na Figura 3 37 n o mais r pido nem menor do que um somador formado por dois somadores Ripple Carry A vantagem de usar um somador Carry Save surge quando se tem uma maior quantidade de n meros a somar pois s ser necess rio em qualquer caso o uso de um somador Ripple Carry para fazer a propaga o do bit de transporte da direita para a esquerda Para ilustrar a constitui o e funcionamento de somadores Carry Save capazes de somar mais n meros torna se mais simples utilizar uma nota o um pouco diferente da usada at aqui Usam se pequenos c rculos para representar os bits e a sua localiza o para indicar quais s o somados com quais Considere por exemplo a Figura 3 38 A representam se os dois n meros a somar com 6 bits cada por duas linhas horizontais paralelas constitu das por 6 c rculos Numa terceira linha pode se representar o bit de transporte de entrada do somador No caso de ser utilizado um somador Ripple Carry por exemplo a sa da s o 7 bits representados por 7 c rculos abaixo da linha a tracejado Essa ilustra o traduz no fundo a disposi o dos bits numa soma efectuada com papel e l pis 101 Bit de transporte vindo de tr s O O O O Resultado Bit de transporte de sa da Figura 3 38 Representa o usando pontos para representar o ponto de vista da soma de dois n meros efectuada por um somador Ripple Carry A Figura 3 39 ilustra o caso da soma de
66. aten o ao n vel desses sinais de controlo CAS e WE O controlador de mem ria respons vel por gerar os sinais RAS e CAS para as SIMMs com a temporiza o adequada A interface que apresenta para o exterior isto para o CPU consiste nas linhas de rel gio de leitura escrita de selec o do dispositivo chip select e linha de READY para indica o de quando a opera o est conclu da Essa interface igual quer se trata de uma mem ria SRAM ou DRAM Esse aspecto transparente para o processador bem como o facto de existir OU n o mem ria tamp o cache por exemplo 198 A Figura 5 32 apresenta ent o a organiza o do plano de mem ria contendo os m dulos de mem ria o controlador o descodificador para as linhas RAS e o multiplexer para selec o das linhas de endere o enviadas para os m dulos de mem ria MT16D232 Airo A19 Do Dis O Ao Az A AO A9 RAS2 CASO Descodificador E E Azo a Do Ca OS im Y FEET EO CLK O da RAE o O O o ias da READY O o a A HY NE TE CO oO E E OOOO Oo l Q a E su OO o Multipelxer MT16D232 Figura 5 32 Organiza o do plano de mem ria do exemplo 5 3 Mem ria SRAM 5 3 1 C lula de Mem ria SRAM Como se viu anteriormente na mem ria SRAM usado um circuito bi est vel flip flop para armazenar a informa o Figura 5 23 O armazenamento de dados vol til isto se for desliga a alimenta o a infor
67. bit armazenado vale 1 condensador carregado inicialmente a carga do condensador vai diminuir e a tens o da linha de bit vai aumentar ligeiramente Logo que o amplificador de leitura ligado a tens o dessa linha de bit vai aumentar bastante devido sua ac o o que provoca o recarregamento do condensador que se mant m conectado linha de bit 215 Wordlines d K voltage nai sensing eq circuit mpu v circuit Vret aias write driver ref o output Precharge mou P write driver W ea E q Bitline output CSL WE 1 1 Vret r i di npu sensin voltage L ne v oirouit eq circuit e writo driver e rN Bitline E z E output Access E cs v ib 3 El r lt ir driver EDE output csL WE lt input oiy rp G write driver i output input E write driver 4 WE output j input sensing voltage 1 M circuit eq circuit write driver a output Restore gt T A il Input Gr a CY write driver Eca E o output Figura 5 54 Ilustra o do funcionamento dos circuitos de leitura e escrita de numa c lula de mem ria DRAM Em resumo para efectuar a leitura de um dado bit necess rio 1 Carregar as linhas de bit com Vvov 2 com o amplificador de leitura desligado 2 Desligar o circuito de pr carga Como as linhas de bit s o longas elas v o manter a carga 3 Activar a linha de palavra correspondente ao bit que se pretend
68. componentes discretos com base num MOSFET pode ser feita usando por exemplo o circuito Figura 2 27 sa da entrada o NOT Figura 2 27 Circuito el ctrico de uma porta l gica NOT usando componentes discretos Quando se coloca uma tens o nula na entrada o transistor n o conduz isto comporta se como um circuito aberto Devido resist ncia a tens o de sa da ser a tens o de alimenta o Vpop Para isso acontecer preciso que a corrente consumida pelo circuito a jusante seja pequena e que o valor da resist ncia seja alto A implementa o de uma resist ncia num circuito integrado requer no entanto uma rea muito grande Para resolver esse problema usa se um outro MOSFET neste caso do tipo pPMOS em vez da resist ncia como ilustra a Figura 2 28 Vpop entrada sa da NOT Figura 2 28 Circuito el ctrico de uma porta l gica NOT usando tecnologia CMOS Quando a entrada est no n vel l gico baixo o transistor nMOS est ao corte e o pMOS a conduzir e portanto o n vel de tens o de sa da alto Quando a entrada est no n vel alto o transistor AMOS que conduz o que faz com que a sa da passe a estar no n vel baixo 43 A Figura 2 29 mostra como s o constru das as portas NAND e NOR usando tecnologia CMOS A plica usada aqui para representar a nega o embora alguns autores usem uma barra horizontal por cima das vari veis AB e od A A B B NAN ID Figura 2 29
69. constru o ele nunca chegou a terminar era capaz de efectuar somas subtrac es multiplica es e divis es e tinha a possibilidade de execu o condicional e de realizar ciclos de processamento Era um computador de aplica o geral inteiramente mec nico alimentado por um motor a vapor Esse computador estava dividido em duas partes uma onde eram efectuados os c lculos e outra onde se armazenavam os dados Esta organiza o b sica id ntica aos computadores modernos Eram usados tr s tipos de cart es perfurados um para determinar a opera o aritm tica a realizar outro para armazenar as constantes num ricas e outro para enviar e recuperar os dados da unidade aritm tica O resultado do c lculo era apresentado tamb m atrav s da perfura o de um cart o O uso de cart es perfurados foi inspirado pelos teares mec nicos desenvolvidos em 1801 por Joseph Marie Jacquard Figura 2 1 Esses cart es eram usados para determinar qual o padr o criado no tecido A exist ncia ou n o de um furo no cart o determinava se determinado fio de uma certa cor seguia em frente ou n o Foi no entanto Babbage que teve a ideia que a presen a ou n o de um furo podia ser usada para representar uma grandeza abstracta Figura 2 1 Fotografia do tear de Jacquard e dos cart es perfurados usados para determinar o padr o criado no tecido Embora Babbage nunca tivesse chegado a construir o seu computador o Museu da Ci ncia em Lo
70. conta o que se disse anteriormente sobre o facto de que em circuitos CMOS comum a capacidade de um circuito de fornecer corrente menor do que a sua capacidade de absorver corrente comum escolher valores de Ri e Rz que levam a que a tens o na termina o V7 seja a 269 tens o m nima de sa da no n vel alto ou seja voHmin Isso corresponde ao ponto B na Figura 6 26 e a valores de resist ncia da termina o dados por 2Votmin Voo R g f VoHmin A l 54 R RZ R 4 Neste tipo de termina o a resist ncia R ajuda a puxar a tens o para cima nos n veis altos e a resist ncia R gt ajuda a puxar a tens o para baixo nos n veis baixo Isso leva a uma melhoria das margens de ru do Da mesma forma essas resist ncias ajudam a fornecer e absorver a corrente da carga aumentando o fan out A principal desvantagem deste tipo de termina o tem a ver com a corrente DC que consome independentemente do n vel l gico Outra desvantagem tem a ver com a necessidade de liga o tanto massa como alimenta o o que implica mais liga es no circuito Um outro tipo de termina o consiste na coloca o de uma resist ncia em s rie com a fonte como ilustrado na Figura 6 27 Figura 6 27 Termina o s rie O valor da resist ncia a colocar tem que ser R Z R 5 em que Ro a imped ncia de sa da da fonte de modo a que a resist ncia vista pelas ondas reflectidas seja igual imped
71. criado de forma autom tica Outra tecnologia usada para aumentar a produtividade usar no caso de software bibliotecas de fun es j existentes No caso de hardware tal tamb m poss vel fazer sendo designando se por propriedade intelectual o uso de circuitos electr nicos desenvolvidos e vendidos por outros 1 2 4 Especifica o do Produto Uma das primeiras actividades realizadas no desenvolvimento de um novo produto a compila o de um conjunto de especifica es que este deve satisfazer e funcionalidades que deve possuir Isso em geral feito atrav s de entrevistas ao cliente ou pessoa que prop s o desenvolvimento do produto em causa Na pr tica os clientes querem sempre tudo para ontem e sem custos A melhor abordagem n o perguntar o que querem que o produto fa a mas sim qual a sua fun o e quem o usar A partir da o engenheiro ser capaz de criar uma lista de especifica es e funcionalidades mais realista Essas especifica es devem ser ordenadas por grau de import ncia cobrir todas as facetas do produto n o devendo haver conflitos entre elas nem ambiguidade na sua interpreta o 1 2 5 Escolha dos componentes Na escolha do tipo de hardware a utilizar pode se considerar o desenvolvimento de hardware espec fico ou a utiliza o de hardware j existente A escolha nem sempre evidente Um circuito digital desenvolvido de prop sito para a uma dada aplica o nem sempre mais
72. da mem ria num computador em particular a sua hierarquia em diferentes n veis sendo dada especial import ncia estrutura e funcionamento das mem rias tamp o caches 5 1 Tipos de Mem rias Ainda mesmo antes de existirem computadores j existia a ideia de registar informa o num suporte para utiliza o por uma m quina Essa m quina era um tear mec nico criado por Joseph Marie Jacquard em 1801 que usava cart es perfurados 2 Figura 5 2 que continham diferentes padr es usados para criar desenhos nos tecidos fabricados A presen a ou aus ncia de um furo no cart o determinava a progress o dos fios coloridos usados para criar o tecido Figura 5 2 Fotografia dos cart es perfurados usados no tear mec nico de Jacquard Copyright by NicholasGessler 2002 2 Na verdade esse cart o era um rect ngulo de madeira r gido 172 Cada cart o continha um padr o fixo que era lido automaticamente pelo tear o que permitia a f cil cria o de desenhos complicados e a diminui o do n mero de trabalhadores necess rios para operar o tear 3 A escrita nos cart es era feita de forma manual e permanente Estes cart es foram os precursores dos cart es de mem ria usados nos primeiros computadores como o caso do computador mec nico projectado por Charles Babbage em 1837 e designado por Analytical Engine Babbage foi o primeiro a considerar que os cart es perfurados podiam ser usados para representar uma ideia abstracta c
73. da palavra N mero de bits do ndice de conjunto 5 5 3 Pol ticas de Substitui o e Escrita e Estrat gia de Aloca o Quando o processador pretende ler da mem ria e os dados n o est o na mem ria tamp o h que obt los da mem ria principal e guard los na mem ria tamp o No caso da mem ria tamp o de mapeamento directo o endere o onde esses dados s o colocados depende do endere o dos dados na mem ria principal Os dados da mem ria principal s o portanto colocados sempre no mesmo s tio da mem ria tamp o No caso da mem ria associativa a determina o da posi o ocupada consiste na determina o do conjunto e da via O conjunto tal como na mem ria tamp o de mapeamento directo depende s do endere o de mem ria J a via pode ser determinada de v rias formas 237 e Substitui o aleat ria RR escolhida uma via de forma aleat ria N o necessita que seja mantido nenhum registo sobre o uso das vias por isso a forma mais f cil de implementar usada por exemplo nos processadores do tipo ARM e Substitui o da posi o acedida menos recentemente LRU escolhida a via que foi acedida h mais tempo necess rio manter um registo de quando foi acedida cada via usando se para o efeito bits extras espec ficos para esta fun o bits de idade Quanto maior o n mero de vias mais complexo fica o circuito para determinar a via menos usada e Substitui o da posi o mais re
74. das tarefas leva que o circuito seja mais simples j que as diferentes unidades de c lculo internas podem transmitir os dados entre si n o sendo necess rio o uso de registos interm dios ou barramentos complicados Por outro lado o pr prio controlo da execu o mais simples n o sendo necess ria mem ria para armazenar o programa nem a l gica para implementar instru es desnecess rias Tudo isso faz com que o tamanho do circuito seja menor o que pode ser explorado por exemplo para realiza o de mais opera es em paralelo o que aumenta ainda mais a rapidez de execu o Os processadores dedicados muitas vezes s o usados ao lado de processadores de uso geral para implementar de forma ptima algumas fun es como a comunica o com perif ricos ou o armazenamento de dados em mem ria Existem mesmo caso de processadores de uso geral como microcontroladores que integram esses processadores dedicados dentro do mesmo encapsulamento OU circuito integrado N o deixam no entanto de ser processadores dedicados com tarefas bem definidas De seguida apresenta se a constitui o de um processador dedicado e d o se alguns exemplos concretos como forma de ilustrar o que est em jogo no projecto de um desses processadores 4 1 1 Arquitectura Devido complexidade da constitui o e funcionamento interno de um processador comum dividi lo em blocos organizados de forma hier rquica desde o n vel mais alto onde constitu
75. de 2N bits Veja se tamb m os dois casos extremos em que todos os bits do multiplicador s o O e s o 1 No primeiro caso se todos os bits s o 0 e o bit extra que se coloca do lado direito tamb m zero nunca se faz nada e portanto o registo P mant m durante todos os passos o valor O o que est correcto j que um n mero vezes O deve dar 0 No segundo caso em que todos os bits do multiplicador s o 1 s no primeiro passo que se tem que fazer alguma coisa pois os dois bits da direita do registo B valem 10 A opera o a realizar neste caso subtrair ao registo P que inicialmente tem 0 o valor do multiplicando O resultado pois o sim trico do multiplicando e esse valor mant m se durante todos os passos j que os dois bits de controlo v o valer sempre 11 Este resultado o esperado pois um n mero bin rio com representa o em complemento para 2 em que todos os bits valem 1 exactamente l10 O produto do multiplicando por 1 deve obviamente resultar no sim trico do multiplicando A Figura 3 65 ilustra a multiplica o de dois n meros de 8 bits nomeadamente de 0101 1001 8910 por 0011 1100 6010 8910 6010 Registo A multiplicando Registo B multiplicador Opera o Registo P produto 00 00 N o faz nada 00 00 N o faz nada 10 10 Subtrai P P A gt 11 11 N o faz nada 11 11 N o faz nada 11 11 N o faz nada Desloca para a direita 01 01 Soma P P A gt 00 00 N
76. de acordo com a aplica o a ser executada Figura 5 2 Mem ria Figura 4 13 Constitui o da Unidade de Processamento e da Unidade de Controlo num processador de uso geral A unidade de controlo por seu lado possui tamb m um controlador que no entanto n o armazena o algoritmo a ser executado Armazena sim os procedimentos necess rios para buscar o algoritmo as instru es mem ria externa descodificar essas instru es e execut las atrav s do carregamento de dados da mem ria nos registos da unidade de processamento controlo da ALU e armazenamento dos resultados de novo na mem ria Existem assim dois registos espec ficos que armazenam o endere o de mem ria onde se encontra a instru o a ser executada PC Program Counter e a instru o a ser executada IR Instruction Register O PC serve para ler da mem ria a instru o que ent o transferida para o IR O n mero de bits do PC determina o espa o de mem ria que pode ser 165 ocupado por uma aplica o Um PC com 32 bits por exemplo permite ter uma aplica o com 4 GB de tamanho Relembre se que o computador pode ter uma arquitectura de von Neuman ou de Harvard consoante os dados e as instru es sejam guardados na mesma mem ria ou em mem rias separadas Um exemplo do primeiro caso von Neuman s o computadores de secret ria que usam processadores AMD ou Intel por exemplo e do segundo caso Harvard s o computadores embebido numa t
77. de mem ria s o ligadas s suas linhas de bit e a varia o da tens o nessas linhas amplificada pelos amplificadores de leitura de 218 modo a ser interpretada como sendo um O ou um 1 Se a leitura seguinte for de uma palavra que se encontra na mesma linha vantajoso n o ter que desligar as c lulas das linhas pr carregar as linhas voltar a ligar as c lulas s linhas e amplificar a tens o destas O tempo de acesso bastante reduzido O espa o de mem ria organizado de modo a que endere os consecutivos estejam armazenados na mesma linha Por exemplo numa mem ria com 10 palavras por linha e 5 linhas 50 palavras ao todo as palavras com endere o O a 9 est o armazenadas na linha 0 as palavras com endere o 10 a 19 est o armazenadas na linha 1 e assim sucessivamente s palavras numa mesma linha d se o nome de p gina Neste exemplo portanto existem 5 p ginas linhas com 10 palavras cada Note se que neste caso as palavras de uma mesma p gina linha n o t m que ser acedidas de forma consecutiva para este modo trazer benef cios pois o endere o da coluna de cada palavra fornecido com cada acesso quando a linha CAS est no n vel baixo Se as palavras desejadas estiverem em linhas diferentes ent o a exist ncia deste modo de funcionamento FPM n o tr s vantagens Uma outra forma de aumentar a rapidez de acesso da mem ria consiste em usar registos de sa da que armazenam os valores de sa da
78. de v deo e os discos r gidos por exemplo Outras aplica es tradicionais deste tipo de mem rias s o as tabelas para c lculo num rico No caso das fun es trigonom tricas por exemplo eram muitas vezes guardadas tabelas com alguns valores pr calculados sendo depois feita interpola o consoante o valor desejado Como o conte do dessas tabelas nunca muda s o uma boa aplica o para as mem rias Mask ROM Uma outra aplica o j muito em desuso era a utiliza o em placas gr ficas para armazenar o desenho dos caracteres usados para representar texto Naturalmente que isso significava em geral que o tipo de letra n o podia ser alterado A Figura 5 13 mostra a fotografia de um peixe rob tico que canta quando algu m se aproxima Possui uma mem ria Mask ROM que armazena o programa para controlo dos motores que fazem a cabe a e barbatana mexer bem como 30 segundos de m sica Figura 5 13 Fotografia de um peixe rob tico que canta quando algu m se aproxima Possui uma mem ria Mask ROM que armazena o programa para controlo dos motores que fazem a cabe a e barbatana mexer e tamb m 30 segundos de m sica Tirada por RED Tuna Licen a Creative Commons Attribution CC BY 5 1 6 Cada Fus vel Cada Bit PROM As mem rias PROM programmable read only memory utilizam a mesma ideia das mem rias de M scara mas t m a vantagem de poderem ser escritas uma vez depois de constru das Isso conseguido usa
79. do por um bloco onde entram dados e instru es no caso de processadores de uso geral e de onde saem novos dados resultados do processamento Figura 4 1 at ao n vel mais baixo onde o processador descrito em termos de transistores resist ncias e outros componentes electr nicos fundamentais dados dados Figura 4 1 Descri o de um processador como um dispositivo de processamento de informa o Num segundo n vel da hierarquia comum representar um processador como sendo constitu do por dois blocos a Unidade de Processamento e a Unidade de Controlo Figura 4 2 A Unidade de Processamento datapath onde realizado o processamento dos dados isto onde s o efectuadas as computa es propriamente ditas A Unidade de Controlo por seu lado respons vel pelo controlo da Unidade de Processamento tanto a n vel do fluxo de dados atrav s dessa unidade como atrav s da selec o da opera o a realizar em cada instante 150 Unidade de Unidade de Processamento Controlo Figura 4 2 Descri o de um processador como sendo constitu do por uma Unidade de Processamento e por uma Unidade de Controlo Esta descri o necessariamente simplificada havendo lugar a varia es de processador para processador A Unidade de Controlo por exemplo pode receber sinais de controlo directamente do exterior assim como pode enviar sinais para o exterior com informa o sobre o estado do processador No c
80. dos amplificadores de leitura em vez de estes estarem directamente ligados ao barramento de dados Neste modo conhecido por Extended Data Out EDO as c lulas de mem ria podem ser mais rapidamente desligadas das linhas de bit e estas podem mais cedo come ar a serem recarregadas para o acesso seguinte pois o registo de sa da mant m os dados no barramento para serem lidos pelo processador Figura 5 59 RAS Row Activation E Column Read gar Transfer Overlap Data Transfer Address Row Column Column Column Address Address Address Address DQ Valid Valid Valid Dataout Dataout Dataout Figura 5 59 Ilustra o dos sinais no barramento de uma mem ria DRAM ass ncrona do tipo EDO Uma evolu o seguinte deste tipo de mem ria foi a mem ria Burst EDO BEDO Neste tipo de mem ria n o era necess rio fornecer o endere o de cada coluna Era fornecido o endere o da coluna da primeira palavra desejada e internamente esse endere o era incrementado para que em cada transi o do n vel alto para o n vel baixo do sinal CAS fosse lida uma nova palavra da mesma linha Figura 5 60 219 RAS Row Activation Column Read CAS Transfer Overlap 1 ERRO Data Transfer Address Row Column Address Address DQ Valid Valid Valid Valid Data Data Data Data Figura 5 60 Ilustra o dos sinais no barramento de uma mem ria DRAM ass ncrona do tipo BEDO Os tipos de mem ria DRAM apresentados at agora
81. e 2 1944 usados pelos Ingleses para quebrar os c digos usados pelos Alem es para codificar as suas mensagens durante a Segunda Guerra Mundial e o ENIAC 1946 criado para ser usado pelo ex rcito dos EUA para calcular tabelas de artilharia mas que foi usado primeiro para efectuar c lculos relacionados com o desenvolvimento da bomba de hidrog nio A configura o manual do computador era de facto uma opera o bastante demorada e um ponto fraco desses computadores Em 1944 a IBM desenvolveu o ASCC Automatic Sequence Controlled Calculator tamb m conhecido por Mark I na Universidade de Harvard para onde foi enviado quando conclu do O ASCC era um computador electromec nico em que o programa era lido de uma fita de papel perfurada Figura 2 47 Figura 2 47 Fotografia de uma fita de papel perfurada O uso de fitas de papel perfuradas permitia a execu o f cil de diferentes programas dispensando a reconfigura o f sica do computador As fitas usadas tinham 24 colunas que estavam organizadas em 3 conjuntos de 8 colunas cada Um desses conjuntos continha o n mero indicativo da opera o a ser executada cada unidade aritm tica tinha um n mero identificativo O segundo conjunto tinha o n mero do s tio de onde era lido o dado para realizar a opera o e que podia ser o acumulador um registo de entrada ou um conjunto de interruptores onde eram introduzidas manualmente as constantes O terceiro conjunto indicava onde de
82. e a da linha de bit complementar Vpo 214 est vel O cdi inst vel VpD 2 Figura 5 53 Comportamento do amplificador de leitura quando a tens o na linha de bit descer um pouco em rela o ao valor de refer ncia Vpo 2 Para que o amplificador diferencial funcione correctamente na detec o da direc o em que variou a tens o da linha de bit para cima ou para baixo e para que o fa a de forma r pida muito importante que inicialmente a tens o nas duas linhas de bit a que est conectado seja exactamente a mesma Isso conseguido por um lado com o circuito de pr carga e equaliza o da Figura 5 40 Note se que ao contr rio do que sucede na mem ria SRAM no caso da mem ria DRAM o uso de amplificadores de leitura obrigat rio pois os condensadores das c lulas de mem ria n o t m capacidade s por si de alterarem substancialmente o valor da tens o das linhas de bit Uma outra diferen a tem a ver com o facto de que quando se liga uma c lula de mem ria a uma linha de bit a informa o que l estava armazenada pode ser corrompida dado que o valor da carga armazenada altera se Isso no entanto n o problema j que o uso de um amplificador como o da Figura 5 36 em que n o h distin o entre entrada e sa da faz com que medida que a varia o da tens o da linha de bit vai sendo amplificada o n vel de carga dos condensadores vai sendo restabelecido Por exemplo no caso em que o
83. em 27 de Julho de 2009 de htto www appliancedesign com Articles Electronics Akhilesh Tyagi A Reduced Area Scheme for Carry Select Adders IEEE Transactions on Computers vol 42 n 10 Outubro de 1993 pp 1163 1170 Mike Hally Electronic Brains Stones from the Dawn of the Computer Age Joseph Henry Press 2005 Alice R Burks Arthur W Burks The first Electronic Computer The Atanasoff Story The University of Michigan Press 1988 Behrooz Parhami Computer Arithmetic Algorithms and Hardware Design Oxford University Press 2000 Karthik Ethirajan John Nemec Termination Techniques for High speed Buses Electronic Design Strategy News EDN Fevereiro de 1998 http www eng utah edu cs5830 Slides chapsx 6 paf Milos Ercegovac e Tomas Lang On the fly conversion of redundant into conventional representations Agosto de 1985 David Tawei Wang Modern DRAM Memory Systems Performance Analysis and Scheduling Algorithm Tese de Doutoramento University of Maryland 2005 278
84. em deslocar verticalmente os produtos parciais de modo a estarem o mais em cima poss vel _ Constru o da Arvore de Wallace Figura 3 50 Ilustra o do processo de forma o da rvore de Wallace no multiplicador com o mesmo nome O procedimento subsequente para constru o do multiplicador consiste em usar somadores completos soma de 3 bits 2 bits mais o transporte de entrada ou meio somadores soma de 2 bits para ir reduzindo as linhas de produtos parciais a come ar pela linha inferior Deve se tentar usar de cada vez o menor n mero de somadores e se poss vel meio somadores em vez de somadores completos de forma a eliminar uma linha de cada vez H tamb m que ter em aten o que a soma 110 de 2 ou 3 bits d origem a um transporte que deve ser colocado na coluna imediatamente esquerda por baixo dos produtos parciais j existentes nessa coluna Assim sendo o 1 passo usar um meio somador para somar os produtos parciais a b2 e aob3 Como se observa na Figura 3 51 a inclus o deste meio somador reduz o n mero de produtos parciais na coluna do meio de 4 para 3 mas devido ao bit de transporte aumenta o n mero de bits na coluna imediatamente esquerda de 3 para 4 N o assim cumprido o objectivo de eliminar a ltima linha de produtos parciais Ps Ps p4 Ps p2 p1 po Ps Ps p4 Ps p2 p1 Po Figura 3 51 Ilustra o da inclus o de um meio somador para efectuar a soma dos termos a b2 e a
85. encontradas na ind stria por exemplo J a portabilidade requerida em produtos como telem veis e computadores port teis por exemplo determina que se tenham encapsulamentos com o menor tamanho poss vel sendo o limite determinado pelos componentes que necess rio colocar no seu interior O uso de circuitos integrados o uso de componentes de montagem em superf cie e o uso de conectores miniatura s o solu es adequadas nestes casos A robustez e portabilidade est o intimamente relacionadas por outro lado com o material utilizado Materiais pl sticos s o mais leves mas menos resistentes enquanto o uso de metais como o alum nio ou o a o inoxid vel s o escolhas que permitem uma maior robustez embora custa de um maior peso Os circuitos electr nicos usados em computadores sistemas embebidos s o em geral de baixa pot ncia H no entanto que estudar a hip tese de serem necess rios mecanismos de arrefecimento Esses mecanismos passam pelo uso de dissipadores met licos em certos componentes para dissipar o calor por condu o o uso de ventoinhas para circula o do ar e a correspondente dissipa o de calor por convec o ou mesmo o uso de sistemas de refrigera o Estas duas ltimas solu es no entanto acarretam um maior consumo energ tico As ventoinhas por exemplo s o usadas em computadores de secret ria e port teis para dissipar o calor gerado principalmente pelo microprocessador Nestas aplica e
86. es l gicas para cada uma das 9 sa das do controlador poss vel escrever imediatamente essa fun o l gica por inspec o directa da tabela de verdade no caso dos sinais a sel n selez ld a sel Q2 n sel Q2 22 z Id Q0 0Q1 02 Para os outros sinais h que construir por exemplo mapas de Karnaugh para obten o das fun es l gicas Figura 4 10 160 Q1Qo Q1Qo 11 10 Qready_i 00 01 11 10 Qn po 00 01 11 10 o 7 o olo EH 220 okr a oTo Ed 22 E ago a 01 0 tiitio oia l iolo 2 y n o do fi aTa ola o Mi All ol4ilolo ED o MOR os ecos ea Figura 4 10 Mapas de Karnaugh usados para a determina o das fun es l gicas das sa das do controlador O resultado as seguintes fun es l gicas l Q Q 1 Q 0 0 0 0 0 0 0 Q 0 0 Q Q ready i done 0 0 0 0Q 0 Q a ld 0 0 n_ld Q Q Q Q Q E o Y 4 FE z 23 O passo final consiste em implementar estas fun es l gicas num circuito electr nico digital Figura 4 12 161 l gica combinat ria il done o Ei a sel ad n sel nd ads TE E E KIRI zid ready_i E je j n pos Rel gio Figura 4 11 Esquema da unidade de controlo Juntando a unidade de processamento Fig
87. executar os seguintes 5 passos 1 Transferir a instru o da mem ria do computador para um registo interno IR instruction register O endere o de mem ria onde essa instru o se encontra armazenado no seu registo interno PC program counter O valor desse registo depois automaticamente incrementado ou alterado para um valor diferente se for caso disso instru es de salto 2 Descodificar a instru o isto determinar a partir dos Os e Is de que constitu da a instru o qual a opera o a executar 3 Transferir se necess rio os operandos das opera es matem ticas a executar da mem ria do computador para os registos existentes na unidade de processamento 4 Executar a opera o matem tica colocando os operandos nas entradas da ALU e armazenando o valor presente na sa da da ALU num dos registos da unidade de processamento passado um intervalo de tempo adequado Algumas instru es consistem numa simples transfer ncia de dados de uns registos para ou outros e portanto a ALU n o chega a ser utilizada nesses casos 5 Transferir o resultado da opera o para a mem ria Se admitirmos que cada passo executado num ciclo de rel gio a execu o de uma instru o demora 5 ciclos de rel gio no entanto poss vel em alguns casos executar uma instru o por ciclo de rel gio se forem executados em paralelo diferentes etapas de diferentes instru es Por exemplo quando o processador est a ex
88. exemplo de um registo de deslocamento de 4 bits com entrada s rie e sa da paralela 4 bit Wide Parallel Data Output QA QB QC QD Serial Data in Data Out Figura 2 41 Registo de Deslocamento de 4 bits A mesma configura o tamb m funciona em modo de entrada s rie e sa da s rie se for usada a sa da Q do ltimo flip flop M quina de Estados Finita Um circuito digital importante em computadores a M quina de Estados Finita Associa se ao circuito l gico diferentes estados No caso mais b sico o de um interruptor o circuito pode ser descrito como tendo dois estados aberto e fechado A transi o entre estados condicionada pelo valor de vari veis externas vari veis de entrada e pelo estado actual da m quina Essas transi es s o em geral implementadas usando l gica combinat ria 50 Considere se por exemplo o problema da constru o de um circuito digital para reduzir a frequ ncia de um sinal de rel gio 4 vezes A ENTRADA UM SINAL DE REL GIO A SA DA DEVE SER UM SINAL COM UMA FREQU NCIA 4 VEZES MENOR Figura 2 42 Enunciado de um problema relacionado com a m quina de estados finita Um circuito para resolver este problemas pode ser uma m quina de estados com 4 estados A Figura 2 43 ilustra essa m quina de estados Em tr s desses estados a vari vel de sa da x colocada a 0 e s num desses estado estado 3 a vari vel de sa da colocada a 1 A m quina de e
89. forma a aumentar o n mero de bits dos operandos e resultado Como se viu anteriormente no caso de soma de n meros positivos a condi o de overflow pode ser detectada usando o ltimo bit de transporte Figura 3 18 an1 by 1 ar b do bo CN overflow SN 1 S1 So Figura 3 18 Diagrama de blocos do circuito somador do tipo Ripple Carry com indica o de overflow no caso de n meros sem sinal No caso de n mero com sinal o somador exactamente o mesmo caso sejam representados em complemento para dois no entanto o bit de overflow determinado de forma diferente Neste determinado realizando se o ou exclusivo dos dois ltimos bits de transporte Figura 3 19 87 ans Dus aq b1 do bo CN overflow Figura 3 19 Diagrama de blocos do circuito somador do tipo Ripple Carry com indica o de overflow no caso de n meros com sinal 3 2 2 Somador Carry Select O somador Ripple Carry de simples concep o mas lento pois a soma de cada bit tem de esperar pela soma do bit anterior Isso acontece porque necess rio esperar que o transporte do bit anterior seja conhecido Uma solu o para tornar o somador mais r pido dividir a palavra a meio e realizar a soma das duas metades em paralelo Como a soma da metade esquerda depende do transporte da metade direita o que o somador Carry Select faz efectuar dois c lculos da metade esquerda um presumindo que o transporte que vem d
90. hoje em dia microprocessadores com v rias centenas de milh es de 40 transistores num nico dispositivo com poucos cm de rea justo referir que Robert Noyce tamb m teve a ideia de construir um circuito integrado meio ano depois de Kilby mas que resolveu v rios problemas que esse primeiro circuito integrado tinha O integrado de Noyce era feito com sil cio ao contr rio do de Kilby que era de germ nio como s o at hoje constru dos os circuitos integrados Hoje em dia portanto a tecnologia amplamente utilizada para construir computadores baseia se em transistores de efeito de campo MOSFET e circuitos integrados de sil cio como se ver nas pr ximas sec es 2 2 O Computador Moderno 2524 Transistor de Efeito de Campo Os processadores hoje em dia s o circuitos digitais constru dos base de transistores implementados em circuitos integrados Os transistores mais usados hoje em dia s o os do tipo MOSFET Metal Oxide Semiconductor Field Effect Transistor Estes transistores s o constitu dos por 4 terminais porta G Gate substrato B Body fonte S Source e dreno D Drain Quando aplicada uma tens o suficientemente elevada entre a porta e o substrato cria se um canal entre a fonte e o dreno que possibilita a passagem de corrente Figura 2 24 Quando n o h tens o aplicada entre a porta e o substrato n o h fluxo de corrente entre fonte e dreno Um MOSFET assim capaz de fun
91. isto funcione em sequ ncias encostadas direita do n mero junta se um O direita do multiplicador antes de iniciar o varrimento Quando os dois bits consecutivos t m o mesmo valor o acumulador n o alterado j que isso corresponde a situa es em que o multiplicando seria multiplicado por O meio de uma sequ ncia de Is ou Os A Tabela 3 8 resume as 4 opera es que s o realizadas quando se encontram as 4 combina es poss veis dos dois bits analisados no algoritmo de Booth de raiz 2 Tabela 3 8 Opera es realizadas no algoritmo de Booth de raiz 2 Caso ai 1 i Coment rios N o uma sequ ncia de 1 s O 1 A Final de sequ ncia de 1 s 1 O A In cio de sequ ncia de 1 s Sequ ncia de 1 s 117 A Figura 3 61 apresenta o diagrama de blocos de um multiplicador de Booth de raiz 2 O registo A tem que ter 2N bits em que N o n mero de bits do multiplicando O multiplicando colocado nesse registo do lado direito sendo a metade esquerda preenchida com 0 Caso o valor do multiplicando seja negativo necess rio que a representa o seja em complemento para 2 e tenha 2N bits A cada passo do varrimento o registo A deslocado para a esquerda de uma posi o Isso equivale mulfiplica o por 2 O registo B tem N 1 bits e cont m o multiplicador do lado esquerdo O bit menos significativo inicializado com 0 Este registo deslocado a cada passo para a direita de uma posi o de modo a anali
92. j que cont m um n mero um n mero infinito de d gitos no entanto poss vel representar um grande conjunto de n meros reais Isso conseguido atrav s do uso de uma representa o que comum designar por representa o em v rgula flutuante Essa representa o semelhante nota o cient fica e o seu nome real a a diferen a para um outro tipo de representa o de n meros reais designada por representa o em v rgula fixa A principal vantagem da representa o em v rgula flutuante a muito maior gama de valores que capaz de representar A nota o cient fica uma forma de representa o que tenta por em evid ncia a ordem de grandeza de um n mero Isso feito separando a representa o de um dado n mero x em outros dois n meros designados por mantissa m e expoente e A Figura 3 88 ilustra como feita essa separa o O n mero representado pelo produto da mantissa por uma pot ncia da base b em que se esta a trabalhar Sal a Pad Expoente Xx mx bt Representado Figura 3 88 Nota o cient fica para usada representar um n mero No caso da base 10 por exemplo um expoente de 2 significa que o n mero representado 100 vezes 102 maior do que a mantissa Note se que al m da mantissa expoente e base que geralmente est subentendida necess ria ainda informa o de sinal s para indicar se o n mero positivo ou negativo O n mero real 1526 889
93. k for k 0 k lt 32768 k k 4 sum3 sum3 X k Qual a taxa de faltas para este c digo O vector X ocupa 128 KB j que tem 32 x 1024 inteiros que por sua vez ocupam 4 bytes cada No inicio a mem ria tamp o est vazia No primeiro ciclo s o efectuadas 32 k leituras da mem ria no entanto n o h 32 k faltas pois de cada vez que h uma leitura s o transferidos 64 bytes da mem ria Por exemplo quando se tenta ler o primeiro elemento do vector X 0 s o imediatamente transferidos para a mem ria tamp o 64 bytes ou seja 16 elementos do vector 4 bytes por elemento Isto significa que s 1 em cada 16 acessos que resulta em falta h uma falta ao aceder o elemento O mas n o h nenhuma falta ao aceder aos elementos 1 a 15 Volta no entanto a haver uma falta quando se tenta aceder o elemento 16 do vector Assim sendo no primeiro ciclo acontecem 32768 32 k acessos mas s 2048 faltas 32768 16 No fim do primeiro ciclo est armazenado na mem ria tamp o a ltima metade do vector X No segundo ciclo os elementos do vector s o lidos do fim para o princ pio sendo o indice decrementado de duas posi es em cada itera o S o assim efectuados 16384 acessos Como a leitura do vector feita a partir do fim a segunda metade do vector primeira metade lida vai estar na mem ria tamp o n o havendo portanto faltas 8192 acessos sem faltas Quando o ciclo chegar a meio os elementos do vector j n o estar
94. lan ado o produto este custo deixa de existir Quanto mais complexo o produto desenvolvido mais tempo preciso para o desenvolver e maior o n mero de pessoas envolvidas aumentando o custo Obviamente quanto menor o custo NRE melhor Algumas das formas de conseguir isso s o i usar uma equipa de desenvolvimento que j tenha experi ncia em desenvolver produtos semelhantes ii organizar o desenvolvimento em equipas bem dimensionadas e que usem formas eficientes de comunica o entre elas de forma a eliminar a sobreposi o de trabalho e focar o esfor o de cada membro da equipa tendo em conta a sua rea de especialidade iii adquirir m quinas e ferramentas apropriadas para aumentar a efici ncia do trabalho desenvolvido e iv optar por usar componentes existentes no mercado COTS Commercial Off The Shelf em vez de os desenvolver de raiz Isso poupa tempo e recursos no desenvolvimento e na manuten o e Custo Unit rio O custo de produzir uma nica unidade do produto Este custo exclui o custo NRE Quanto menor o custo unit rio maior pode ser a margem de lucro e ou menor pode ser o pre o final tornando o produto mais competitivo Este custo reduz se optando durante o desenvolvimento pelo uso de componentes mais baratos Pode ser justificado o desenvolvimento de raiz de alguns componentes em vez de usar COTS quando este muito espec fico ou n o exista no mercado um produto com as fun es desejadas ou com fun es a ma
95. longo das diagonais da grelha Portanto a detec o de uma corrente nesse condutor significa que estava armazenado um 1 e a n o detec o de corrente significa que estava armazenado um 0 Em ambos os casos depois da leitura o bit armazenado seria um 0 o que provoca uma destrui o da informa o armazenada Para evitar isso cada opera o de leitura seguida de uma opera o de escrita que rep e o valor do bit lido caso seja 1 As primeiras mem rias deste tipo tinham um tempo de acesso de 12 us o que j por si era muito melhor do que as mem rias existentes Em meados da d cada de 70 esse valor tinha sido reduzido para 1 2 us Este tipo de mem ria n o vol til pois n o necess ria alimenta o para manter a polariza o magn tica dos an is de ferrite 5 1 5 Perfurando um Circuito Integrado Mem ria de M scara At agora com excep o dos cart es e fitas perfuradas os dispositivos de mem ria referidos possibilitam a leitura e a escrita Estas primeiras formas de mem ria eram usadas para armazenamento de dados e portanto tinham mesmo de possibilitar a leitura e escrita de informa o Com o aparecimento de computadores que armazenavam tanto o programa como os dados em mem ria surgiu a possibilidade de se usarem mem rias s de leitura para armazenar o programa A principal vantagem dessas mem rias a sua simplicidade de constru o sendo portanto mais baratas T m no
96. m do seu uso nas v lvulas O emissor an logo ao filamento que emitia electr es quando aquecido devido ao efeito termi nico e o colector an logo placa que recebia os electr es que atravessavam o v cuo dentro do tubo da v lvula Enquanto nesta o fluxo de electr es era controlado pela tens o da grelha colocada entre o filamento e a placa no transistor bipolar esse fluxo controlado pela corrente injectada na base A designa o de base para este terceiro terminal do transistor bipolar vem da designa o dada ao el ctrodo sobre o qual era colocado o bloco de germ nio no transistor do tipo point contact A ideia por detr s da v lvula n o portanto muito diferente da ideia por de tr s do transistor de jun o bipolar Os fen menos f sicos e os materiais envolvidos s o diferentes Isso no entanto decisivo no uso do transistor de jun o bipolar pois torna o mais robusto mais pequeno mais r pido e mais f cil de fabricar em grandes quantidades Na d cada de 60 e 70 a maior parte dos computadores usava este tipo de transistor ou uma variante A partir do fim da d cada de 50 v rios tipos de circuitos l gicos usando transistores de jun o bipolares foram propostos Um primeiro tipo chamado de RTL Resistor Transistor Logic usava resist ncias e transistores A Figura 2 21 por exemplo mostra como constru da uma porta NOR usando l gica RTL Basta uma das entradas A ou B estar com uma tens o alt
97. m v rias palavras Uma mem ria tem de ser endere ada antes de poder ser lida ou escrita enquanto um registo n o O m dulo respons vel por ler e escrever os dados na mem ria e transferilos de e para os registos internos do processador tamb m tem outras fun es como por exemplo a determina o de como que uma dada instru o lida da mem ria executada Isso pode acarretar o accionamento de uma das fun es da ALU soma subtrac o etc ou simplesmente a leitura de um dado de um certo s tio na mem ria e a sua escrita num s tio diferente Outra das fun es desse m dulo de controlo a de determinar onde se encontra a pr xima instru o que deve ser executada O processador portanto constitu do para al m da mem ria tamp o pela ALU por um conjunto de registos e pelo m dulo de controlo Figura 2 53 Um processador tem v rios registos que s o usados para diferentes fun es Um dois ou mais s o usados para fornecer os dados para a ALU outro normalmente designado por PC program counter armazena o endere o de mem ria da pr xima instru o a ser executada e muitos outros t m fun es mais ou menos espec ficas Ao conjunto de registos dentro de um processador dado o nome de ficheiro de registos 3 Unidade de Controlo Mem ria Tamp o Figura 2 53 M dulos em que se divide tipicamente um processador 2 2 6 Fabrica o de Circuitos Integrados O dom nio dos circuitos integr
98. o bem nem constituir uma equipa s com pessoas que tenham pouca experi ncia Cada equipa deve ter um l der uma tarefa clara e prazos bem definidos Cada membro da equipa deve ter uma responsabilidade atribu da e deve ser avaliado continuamente para detec o de dificuldades problemas e inefici ncias H que prestar especial aten o comunica o entre equipas de modo a que o trabalho de cada uma possa facilmente ser integrado num nico produto numa fase final do projecto O desenvolvimento de cada uma dessas partes e do produto completo inicia se na concep o seguida da implementa o e constru o de prot tipos e finalmente do ensaio Nesse ponto pode se decidir voltar quantas vezes forem necess rias fase de projecto e constru o de prot tipos 1 2 2 M tricas de Avalia o de Projecto A cria o de um computador sistema embebido para determinada aplica o um processo que n o tem uma nica solu o Existem v rios factores que influenciam esse desenvolvimento e que acabam por determinar o produto final obtido Esses factores concorrem entre si sendo muitas vezes necess rio fazer compromissos de acordo com os constrangimentos impostos Existem diferentes m tricas usadas para caracterizar a implementa o de um sistema e Custo NRE O custo NRE Non recurring engineering representa o custo do desenvolvimento do produto e independente do n mero de unidades produzidas Depois de
99. o bin ria com 4 bits de n meros sem sinal alg brico poss vel representar o n meros de 0 a 15 no caso da representa o em complemento para dois os n meros represent veis com os mesmos 4 bits v o de 8 a 7 Pode acontecer que o resultado da soma n o seja poss vel de ser representado com o mesmo n mero de bits dos operandos No caso de somadores de 4 bits para n meros representados em complemento para 2 a soma de 4 com 5 d origem a 9 est fora da gama de n meros represent veis 8 a 7 Diz se que neste caso ocorreu um overflow Ao efectuar se a soma tal como anteriormente obt m se o resultado de 7 0100 E pe gt 0100 D sign gt 0101 O 7 Re 1001 Figura 3 8 Ilustra o da soma de dois n meros representados em complemento para 2 4 5 com 4 bits quando o resultado 9 n o pass vel de ser representados com os mesmos 4 bits A Figura 3 9 apresenta todos os resultados poss veis para a soma de dois n meros entre 8 e 7 lado esquerdo No caso do resultado ter de ser representado com 4 bits usando uma nota o em complemento para 2 existem diversos casos em que se observa overflow lado direito 80 Resultados Incorrectos Resultados Correctos Representa o em complemento para dois com 4 bits overflow po 0122417 0000000 aaa 2 245 7 000000 s 2a 0 1224507 00000 a Boa sas o Cs Da gb A Da OD qa o al as 1 ssssssssecessss 00 00 akcbrbrbr
100. o faz nada 00 00 N o faz nada Maio Os dois bits menos significativos determinam a opera o Desloca para a esquerda Mo NEN Figura 3 65 Exemplo de uma multiplica o 89 x 60 utilizando o algoritmo de Booth de raiz 2 com uma ALU de 2N bits 120 poss vel durante o varrimento do multiplicador analisarem se mais do que dois bits de cada vez Esses algoritmos de Booth modificados designam se por raiz m em que o n mero de bits analisados de cada vez log m 1 O algoritmo de Booth de raiz 4 por exemplo analisa 3 bits de cada vez O varrimento neste caso feito em saltos de 2 bits log m A Tabela 3 9 apresenta as v rias opera es que s o realizadas consoante o valor dos 3 bits analisados air ai e am No caso de tr s Os 000 ou tr s 1s 111 o valor do acumulador n o alterado Se for encontrado um 1 isolado 010 somado ao acumulador o valor do multiplicando devidamente deslocado para a esquerda B Existem duas hip teses para a detec o do fim de uma sequ ncia 001 ou 011 No primeiro caso somado ao acumulador o valor do multiplicando devidamente deslocado No segundo caso adicionado o dobro do multiplicando pois o bit a seguir ao fim da sequ ncia n o o ai mas sim o bit sua esquerda ai 1 o deslocamento de um bit para a esquerda representa a multiplica o por 2 Da mesma forma existem dois casos de in cio de sequ ncia nomeadamente o caso 110 e 100 No
101. o o seu funcionamento Enquanto estiver inactiva todas as sa das ficam no n vel l gico baixo Um somador soma dois n meros bin rios com o mesmo n mero de bits N A sa da um n mero bin rio tamb m com N bits e um sinal indicando se ouve overflow bit de transporte Um comparador compara o valor de duas palavras bin rias com o mesmo n mero de bits activando uma de tr s linhas de sa da conforme for o caso less equal greater 48 2 2 4 L gica Sequencial H no entanto circuitos digitais cuja sa da depende das entradas actuais e das entradas em instantes anteriores Esses circuitos como registos e contadores por exemplo s o chamados de circuitos de l gica sequencial Figura 2 38 Input Input Input n n Load Load Load Clock e Register Clock D Shift Register Clock E Counter Clear Clear n n Output Output Output Figura 2 38 Componentes de l gica sequencial Hip Hop Os circuitos de l gica sequencial s o baseados em flip flops que s o no fundo circuitos capazes de armazenar 1 bit de informa o Existem v rios tipos de flip flops e Tipo SR Armazenam um 1 quando a entrada S set est a 1 e armazenam um 0 quando a entrada R reset est a 1 S o usados tipicamente como registos e Tipo T O valor da sa da troca de cada vez que o sinal de rel gio tem um flanco caso a entrada T esteja no n vel alto S o usados por exemplo para fazer contadores e TipoJk Comporta se como um fl
102. posi o para a esquerda q 2q e r 2r 20 Finalmente coloca se um separador decimal direita do bit mais significativo bit de sinal 137 Depois destas duas normaliza es feitas o dividendo ser inferior em m dulo ao divisor O mesmo acontecer com o resto parcial ao longo da determina o dos bits do quociente poss vel agora introduzir a forma como feita a estimativa de um dado bit do quociente O divisor nunca muda ao longo de todo o procedimento sempre igual ou superior a 0 5 Os restos parciais por seu lado alteram se pois a eles somado ou subtra do o divisor e entre cada passo multiplicado por dois A estimativa efectuada olhado s para os dois bits mais significativos do resto parcial H ent o 4 possibilidades 1 Se o resto parcial for positivo e menor do que 0 5 ent o menor do que o divisor e o bit de quociente estimado O Isto acontece quando os dois bits mais significativos s o O 0 0000004 2 Se o resto parcial for maior ou igual a 0 5 ele pode ou n o ser maior do que o divisor pois este est entre 0 5 e 1 Esta condi o detectada se os bits mais significativos forem 0 e 1 0 Dooxxx Nesta caso a estimativa que o resto maior do que o divisor e portanto o bit de quociente 1 Essa estimativa pode estar errada Olhando s para os dois bits mais significativos do resto parcial e do divisor imposs vel saber 3 Seo resto parcial for menor do que 0 5 LO000xx qu
103. princ pio de funcionamento bastante simples Um tubo de raios cat dicos cont m uma fonte de electr es que produz electr es que s o depois acelerados em direc o a um dos extremos do tubo ecr que est coberto de f sforo de modo que quando atingido por electr es liberta luz vis vel Fazendo varrer o feixe de electr es ao longo do ecr e variando a intensidade desse feixe poss vel criar uma imagem vis vel a preto e branco no caso mais simples Os electr es que embatem no ecr provocam a liberta o de electr es por um processo chamado de emiss o secund ria Como resultado poss vel criar zonas de carga positiva no ecr Dividindo este em diferentes reas separadas poss vel criar uma matriz de bits que s o representados pela quantidade de carga com que fica o ecr Uma placa met lica do lado de fora do ecr usada para ler os valores dos bits A Figura 5 8 apresenta uma fotografia de uma destas mem rias Figura 5 8 Fotografia de uma mem ria do tipo Tubo de Williams Licen a Creative Commons Attribution ShareAlike 3 0 177 Como a carga acumulada no ecr dispersa se rapidamente necess rio estar constantemente a refrescar a carga armazenada em cada bit Este tipo de dispositivo de mem ria tal como a linha de atraso ac stica portanto vol til O Tubo de Williams Kilburn tem no entanto a vantagem de ser um ter um acesso aleat rio e n o sequencial tamb m mais r pido feito com
104. q gt teco 20 ns k gt e gt te 35nNns O Do se sa gt trsH 15 ns CAS i N oo e Ene eres eee r Doe dos sn a lt gt lt gt gt tcas 15 ns gt tcp 10 ns Endere o byte 30 byte 31 24 24x31 16x31 16 40 1320 ns Figura 5 66 Diagrama temporal dos sinais de controlo da mem ria DARM do exemplo A activa o e desactiva o dos sinais de controlo nomeadamente do sinal RAS e do sinal CAS requerem que se cumpram intervalos de tempo m nimos consoante o indicado na folha de especifica es da mem ria Suponha se que o sistema de mem ria a construir utiliza um controlador s ncrono com o processador Isto significa que o controlador executa uma m quina de estados finita havendo lugar a uma transi o de estado a cada ciclo de rel gio Considerando por exemplo uma frequ ncia de 125 MHz as transi es de estado acontecem no m nimo intervaladas de 8 ns 1 125 us Os sinais de sa da do controlador ligados s SIMMs s o portanto alterados de cada vez que se entra num novo estado Isso implica que o intervalo m nimo entre dois flancos do mesmo ou de sinais diferentes de 8 ns Tendo em conta esta resolu o temporal e os tempos m nimos impostos pela mem ria h que determinar o n mero de ciclos de rel gio transi es de estados da m quina de estado finita do controlador a utilizar entre os diferentes flancos dos sinais de controlo RAS e
105. que estar preparada para alterar o seu funcionamento normal quando verificar que esse sinal est activo Isso consiste em armazenar num registo especial o valor actual do program counter PC e carregar no PC um endere o onde na mem ria se encontra o in cio de um sub programa rotina de interrup o que respons vel por ler os dados do perif rico e armazen los na mem ria efectuando eventualmente algum processamento com eles Findo esse sub programa carregado no PC o valor que ele continha antes de ocorrer a interrup o e a execu o do programa principal continua normalmente Note se que em geral da responsabilidade da rotina de interrup o n o alterar o valor dos registos do processador pois podiam estar a ser utilizados pelo programa principal ou caso estes sejam alterados repor os valores originais antes de chegar ao fim Existem duas variantes quanto determina o do endere o de mem ria onde se encontra a rotina de interrup o interupt address vector Esse valor pode ser fixo para um dado processador fixed interupt ou ent o pode ser fornecido pelo perif rico vectored intemupt Esta segunda alternativa tem a vantagem de possibilitar que existam diferentes rotinas de interrup o para cada perif rico sendo portanto normalmente utilizada quando existem m ltiplos perif ricos ligados ao processador A segunda alternativa tem no entanto a desvantagem de que o programa tem que saber priori quais
106. r pido a executar as fun es pretendidas do que um microprocessador de uso geral Isso acontece porque os microprocessadores s o desenvolvidos por grandes equipas que t m tempo e recursos para optimizar O funcionamento do microprocessador tanto em termos de rapidez como de consumo Por outro lado um dispositivo que necessite de executar v rias fun es teria que ter v rios circuitos diferentes para cada uma dessas fun es os quais passariam a maior parte do tempo se ser usados O uso de um microprocessador por outro lado permite que o mesmo circuito o contido no microprocessador seja usado para as v rias fun es Obt m se assim um ganho em termos de tamanho e custo do hardware Uma pequena equipa sujeita a prazos apertados dificilmente consegue criar ensaiar e optimizar um circuito de forma a extrair todo o desempenho que em princ pio est dispon vel pela costumiza o a uma aplica o espec fica Essa solu o em geral s vale a pena para equipas grandes e quando o n mero de unidades produzidas seja grande de forma a amortizar os custos do desenvolvimento O uso de um microprocessador permite tamb m que o desenvolvimento do produto possa ser separado na vertente de hardware e software Para al m dos circuitos l gicos que efectuam a computa o propriamente dita microprocessador ou circuito l gico constru do de prop sito s o necess rios v rios outros componentes como mem ria e perif ricos par
107. ria DRAM tr s vantagens devido ao menor 229 tamanho da c lulas de mem ria e consequente reduzido pre o de fabrica o quando comparada com uma mem ria SRAM do mesmo tamanho Nos computadores pessoais por exemplo comum ter se hoje em dia v rios gigabytes de mem ria RAM que se fossem do tipo SRAM teriam um custo muito elevado A solu o adoptada no caso dos computadores pessoais o uso combinado de mem rias SRAM e DRAM Esta ltima usada como mem ria principal de grande capacidade enquanto uma mem ria do tipo SRAM usada entre o processador e a mem ria principal funcionando como um tamp o cache como ilustra a Figura 5 72 Muitas vezes essa mem ria tamp o integrada dentro do pr prio circuito integrado do processador de forma a maximizar o ritmo de transfer ncia com o processador em si Processador Mem ria Tamp o SRAM DRAM Figura 5 72 Ilustra o da utiliza o de uma mem ria tamp o entre o processador e a mem ria principal O tamanho da mem ria tamp o em geral v rias ordens de grandeza menor do que o tamanho da mem ria principal A primeira tem em geral alguns megabytes de capacidade enquanto a segunda alguns gigabytes Qual ent o a vantagem de se ter uma mem ria r pida entre os processador e a mem ria principal se esta s capaz de guardar 0 1 da informa o existente na mem ria principal Seria de prever que a maior parte das vezes que o processador necessitar de bu
108. sendo a liga o da resist ncia de termina o alimenta o positiva a mais indicada para circuitos CMOS Outro efeito causado pelo uso de uma termina o paralela a redu o das margens de ru do A margem de ru do de um circuito digital a diferen a entre o valor da sa da e o valor de entrada das portas l gicas As portas l gicas t m que produzir no caso do n vel l gico 0 uma tens o obrigatoriamente inferior a VoL output low e no caso do n vel l gico 1 uma tens o superior a VoH output high Por seu lado as portas l gicas t m que interpretar qualquer tens o inferior a Vi como sendo o n vel l gico 0 e superior a Vi como sendo o n vel l gico 1 Figura 6 21 Em resumo e Von tens o de sa da m nima que a porta fornece quando estiver ao n vel alto e VoL tens o de sa da m xima que a porta fornece quando estiver ao n vel baixo e VmHw tens o m nima que pode ser aplicada entrada e reconhecida como n vel alto e Vi tens o m xima que pode ser aplicada entrada e reconhecida como n vel baixo Do durante a transmiss o do sinal os n veis de tens o podem aumentar ou diminuir valor m nimo valor m nimo que yv que deve ter interpretado y uma sa da 1 como um 1 margem de ru do menor To o o 0 valor m ximo valor m ximo que que deve ter interpretado uma sa da 0 como um 0 Figura 6 21 Ilustra o da defini o de margem de ru do de um circuito digital
109. tem que ser introduzidos e armazenados no computador por outros 4 circuitos como a mem ria ou o barramento de entrada natural que seja adoptada uma mesma representa o nos v rios componentes de um computador Essa representa o usando O e 1 baseia se no sistema de numera o bin rio e hoje usada universalmente Em termos electr nicos esses dois s mbolos s o representados usando dois n veis de tens o ou corrente distintos Isto permite uma maior fiabilidade e imunidade ao ru do aquando da sua propaga o atrav s de circuitos electr nicos e meios de comunica o Em termos tecnol gicos tamb m mais f cil armazenar a informa o utilizando s dois s mbolos distintos Qualquer n mero portanto representado num computador usando base 2 Claro que em termos te ricos poderiam ser usadas outros sistemas de numera o posicionais com base diferente de 2 mas a simplicidade de representa o e a facilidade de c lculo com bases que s o pot ncias de 2 tornaram o uso destes sistemas de numera o em computador universal Um n mero bin rio com N algarismos ai dado por N X a2 5 i 0 O bit ao portanto o bit menos significativo LSB e o bit an o bit mais significativo MSB A Tabela 3 1 mostra os 16 n meros inteiros positivos que s o poss veis de representar com 4 bits Tabela 3 1 Representa o bin ria de n meros inteiros positivos Exemplo com 4 bits
110. tempo de acesso maior 201 linha de palavra Vpop linha de bit porta NOT porta NOT linha de bit complementar Figura 5 35 C lula de mem ria SRAM do tipo 4T SER Leitura Em mem rias pequenas como as encontradas nos registos dos processadores at em mem rias tamp o a sa da da c lula de mem ria pode ser usada directamente como indica o do valor do bit armazenado Em mem rias maiores no entanto devido ao elevado n mero de c lulas por coluna o tamanho das linhas de bit muito grande o que faz com que a sua capacidade seja elevada Isso por seu lado leva a que depois de ligada a c lula de mem ria linha de bit a tens o dessa linha demore algum tempo a atingir o valor imposto pela c lula Para tornar esse processo mais r pido comum encontrar em mem rias maiores amplificadores diferenciais ligados s duas linhas de bit complementares de uma coluna de modo a tornar mais r pida a determina o do valor do bit armazenado numa c lula A Figura 5 36 mostra o esquema el ctrico de um amplificador que constitu do por duas portas NOT cruzadas tal como na c lula de mem ria Este amplificador no entanto constru do com transistores maiores e que permitem uma maior corrente e portanto uma maior rapidez de carga e descarga das capacidades das linhas de bit 202 SAEN DOUT DOUT_B Figura 5 36 Amplificador de detec o na tens o nas linhas de bit Note se que este amplifi
111. tendo mesmo destru do alguns teares e agredido o pr prio Joseph Marie Jacquard Muitos exemplos existem onde o avan o da tecnologia levou perda de postos de trabalho embora estudos mostrem que no geral a tecnologia tem aumentado o n mero de empregos 4 O Congresso dos EUA e o rg o legislativo do governo federal dos EUA e e constitu do por duas c maras a C mara dos Deputados e o Senado Cada Estado tem direito a um certo n mero de deputados consoante a sua popula o O Senado constitu do por 2 senadores de cada Estado independentemente da sua popula o 173 demorasse ainda mais tempo Hollerith desenvolveu ent o uma m quina contendo um leitor de cart es perfurados um dispositivo mec nico baseado em engrenagens para realizar a contagem e um conjunto de indicadores anal gicos para indicar o resultado da soma Figura 5 4 Figura 5 4 Fotografia do computador mec nico criado por Herman Hollerith para realiza o do censo da popula o nos Estados Unidos da Am rica em 1890 Retirada de http www computersciencelab com ComputerHistory HistoryPt2 htm Com base nos cart es utilizados no tear de Jacquard que eram s de leitura Hollerith desenvolveu cart es perfurados de leitura e escrita Figura 5 5 Figura 5 5 Fotografia da m quina usada para perfurar os cart es usados para realizar o censo de 1890 nos Estados Unidos da Am rica Era registado o tipo de m quinas aur culas presentes
112. todos os seus algarismos Isso no entanto poss vel em alguns casos particulares Por exemplo para comparar os n meros 1001 91 e 0011 310 basta olhar para o bit mais significativo neste caso usou se nota o sem sinal Se um dos n mero tiver esse bit igual a 1 e ou outro n mero tiver esse bit igual a O como acontece neste exemplo ent o o n mero maior aquele cujo bit mais significativo 1 Se os bits mais significativos dos dois n meros forem iguais ent o preciso olhar para o bit seguinte direita e decidir com base nele o que pode n o ser poss vel se forem iguais Em certos casos pode ter que se analisar todos os bits at ao menos significativo para encontrar uma diferen a e se poss vel decidir qual o maior Obviamente quantos mais bits tiverem que ser analisados mais tempo demora a compara o No pior caso quando todos t m que ser analisados o tempo demorado o mesmo do que necess rio para subtrair um de outro O divisor SRT faz neste aspecto um compromisso Contenta se em analisar s dois bits mais significativos de um n mero para decidir se o resto parcial ou o divisor que maior Este procedimento muito mais r pido mas n o d uma resposta definitiva Dito de outro modo o divisor SRT faz uma estimativa de cada bit de quociente tendo em conta s o valor dos dois d gitos mais significativos do resto parcial Nem chega a olhar para os bits do divisor como se ver A estimativa de uma dad
113. uma palavra e n o do bloco e Write Back os dados s o escritos apenas na mem ria tamp o o Os blocos modificados s s o escritos na mem ria principal quando s o substitu dos o Para melhorar o desempenho usa se um bit adicional por bloco que indica se o bloco foi escrito dirty bit Na estrat gia Write Through s o usados tamp es para n o ter que se esperar que a mem ria acabe de escrever os dados O processador escreve dados em paralelo na mem ria tamp o e no tamp o de escrita Figura 5 85 O controlador de mem ria escreve o conte do do tamp o de escrita na mem ria principal 238 Processador Figura 5 85 Ilustra o do uso de um tamp o de escrita O tamp o de escrita normalmente do tipo FIFO first in frist out e costuma ter 4 ou 8 posi es de mem ria Esta estrat gia funciona bem se a frequ ncia de escrita for muito menor do que o inverso do tempo de ciclo da mem ria principal caso contr rio o tamp o de escrita enche Neste caso conveniente o uso de uma mem ria tamp o de n vel 2 Figura 5 86 Processador Figura 5 86 Ilustra o do uso de uma mem ria tamp o de n vel 2 A estrat gia Write Through tem a vantagens de que a mem ria principal est sempre actualizada Por outro lado na estrat gia de Write Back n o se repetem escritas para a mesma posi o da mem ria principal H tamb m duas estrat gias que se podem seguir quando a palavra que se quer
114. usava v lvulas mais de 300 e nascia assim o primeiro computador electr nico N o era no entanto program vel O primeiro computador electr nico program vel foi desenvolvido no Reino Unido por Tommy Flowers e denominado de Colossus O seu prop sito como n o podia deixar de ser estava intimamente relacionado com a guerra era usado para decifrar as mensagens cifradas dos Alem es Os computadores electr nicos persistem at aos dias de hoje mas isto n o significa que esta seja a tecnologia do futuro No futuro os computadores poder o ser pticos ou at usar outras tecnologias OU princ pios f sicos que ainda n o somos capazes de antever 2 1 4 De Anal gico a Digital Ao mesmo tempo que os computadores passaram a ser electr nicos tamb m a representa o de informa o sofre uma altera o marcante Deixou ser feita de forma anal gica para passar cada vez mais a ser feita de forma digital Muito antes do surgimento dos primeiros computadores a informa o era representada de forma anal gica como no caso do astrol bio Desde ent o muitas grandezas e medidas foram representadas e adoptadas como o comprimento a press o a tens o el ctrica e a corrente el ctrica suportadas em s lidos como a pedra ou a madeira no ar na gua e recentemente na carga el ctrica 23 O MONIAC por exemplo um computador anal gico que usa a gua Figura 2 3 Foi criado em 1949 por Bill Philips para modelar os processos ec
115. valor do divisor e ao mesmo tempo alterar o quociente somando ou subtraindo 1 Se o dividendo for negativo e o resto positivo como em 42 9x 5 3 20 h que subtrair 5 ai resto e subtrair 1 ao quociente Tem se assim 42 8x 5 2 20 O quociente ser positivo ou negativo consoante os sinais do divisor e dividendo s o iguais ou diferentes respectivamente H tamb m que converter o quociente de uma forma redundante para o formato bin rio em complemento para 2 Uma das formas de fazer isso consiste em preencher um registo Qr com os valores O e 1 consoante os bits estimados do quociente sejam O ou 1 e preencher outro registo QN com 0 ou 1 consoante os bits estimados do quociente sejam O ou 1 0 quociente em formato bin rio ent o obtido subtraindo Qn de Qr Q Q gt Q 20 H no entanto outra forma que permite determinar o valor do quociente sem ser necess rio realizar a subtrac o final 8 9 Consiste em ter se dois registos Q e Qm e em cada itera o desloc los para a esquerda ajustar o valor do bit menos significativo e eventualmente carregar o conte do de um deles no outro consoante o valor do bit estimado para o quociente e qi 1 desloca Q para a esquerda copia Q para Que coloca 1 no LSB de Q e qi 0 desloca Q e Qu para a esquerda Coloca 1 no LSB de Qu e qi 1 desloca Qm para a esquerda copia Qm para Q e coloca 1 no LSB de Q Veja se agora um exemplo da divis o de dois n mero
116. 001 100 instru o 101 instru o O registo PC reposto no seu valor inicial 100 e o processador retoma a execu o do programa principal Figura 6 5 Exemplo do atendimento de uma interrup o vectorizada Para al m das interrup es provocadas por perif ricos ligados ao processador tamb m existem interrup es despoletadas dentro do pr prio processador em particular pela sua ALU Essas interrup es podem assinalar por exemplo que o resultado de um c lculo demasiado grande tendo em conta o n mero de bits usados overflow 6 2 2 Acesso Directo Mem ria O acesso directo mem ria DMA Direct Memory Access permite que o conjunto de dados seja transferido de um perif rico para a mem ria do computador sem ocupar o processador O controlo dessa transfer ncia efectuado por um dispositivo dedicado o controlador de DMA O processador 250 indica ao controlador de DMA a origem e o destino dos dados e a partir da est livre para continuar a executar o programa principal Em arquitecturas Harvard em que os dados e as instru es est o em mem rias separadas o processador pode mesmo continuar a buscar instru es mem ria enquanto a transfer ncia de dados ocorre Se o processador precisar de aceder mem ria de dados ent o tem de esperar que a transfer ncia termine Mem ria programa Programa mem ria N o existe ISR N o existe ISR CtrlDMA 0x0001 ack 100 instru o
117. 0x8000 0x8001 101 instru o Do 19 RETI 4ISR return Prog principal 100 instru o 101 instru o O processador depoisde completara instru o no endere o 99 A rotina de interup o l osdadosdo registo 0x8000 do perif rico P1 verifica que int est activado e guarda o valordo PC 100 num e escreve o resultado no registo 0x8001 de P2 Depois da leitura do registo especiale coloca o endere o 16 endere o da rotina de valor do registo de P1 este desactiva o snal int atendimento de interrup o no PC Mem ria programa 16 MOV RO 0x8000 17 modifica RO 18 MOV 0x8001 RO 19 RETI 4 ISR return A PI P2 Prog principal a l 100 instru o k 0x8000 0x8001 instru 101 instru o Do O registo PC reposto no seu valor inicial 100 e o processador retoma a execu o do programa principal Figura 6 4 Exemplo do atendimento de uma interrup o com endere o fixo A Figura 6 9 apresenta um exemplo semelhante ao anterior mas onde usada uma interrup o vectorizada 249 Mem ria programa ISR 16 MOV RO 0x8000 17 amp modifica RO 18 MOV 0x8001 RO 19 RETI ISR return ne Int P1 P2 0x8000 6 Prog principal A 0x8001 O 100 instru o 101 instru o Enquando o processadorest a executaro programa principal entram dadosno perf rico P1 para o registo com o endere o 0x8000 Mem ria programa ISR 16 MOV RO 0x8000 17 modifica
118. 1 a4 b4 as b3 a2 b2 a b C4 C3 C2 C1 C1 Pas G43 P21 Go 1 P41 P2 1 P4 3 C3 G21 P21C1 C5 C1 G11 G4 3 P4 3 G21 C5 G41 P4 1 C1 Pai G41 Figura 3 33 Diagrama de blocos do circuito somador Carry Lookahead Passo 6 da exemplifica o do funcionamento Em rela o ao tempo de propaga o deste circuito somador Carry Lookahead em rvore o caminho cr tico representado na Figura 3 34 correspondente determina o do bit de soma sa 97 S4 S3 S2 S C1 C1 Pj P2 1 P43 3 Go 1 P21 C1 C5 C1 G41 G43 P43 G21 C5 G4 1 P41 C1 Pas G41 Figura 3 34 Diagrama de blocos do circuito somador Carry Lookahead Caminho cr tico para o c lculo da soma Para determina o do tempo de propaga o do circuito de soma do tipo Carry Lookahead h que considerar o seguinte e O c lculo de p e g demora 1 medida de tempo independentemente do n mero de bits pois esse c lculo feito em paralelo e Em cada n vel da rvore os P e G s o calculados a partir dos P e G ou p e g que v m do n vel anterior Esse c lculo tem um atraso de 2 e feito em paralelo para todos os grupos do mesmo n vel o Exemplo G2 g2 p2X gh e Cada rvore bin ria tem log2 N n veis em que N o n mero de bits mas para o tempo de propaga o dos bits de soma de n vel inferior da rvore n o efectua processamento necess rio pelo que esse n vel n o deve ser contabilizado e Depois de cheg
119. 16 G o G T Fa O Figura 3 30 Diagrama de blocos do circuito somador Carry Lookahead Passo 3 da exemplifica o do funcionamento Generalizando poss vel calcular os bits de gera o e propaga o de um grupo de bits a partir dos sub grupos de n vel inferior calculando Ri E ja P Gu Conta Gji l 17 em quei lt j lt j t lt k Tendo calculado os bits de gera o e propaga o poss vel calcular os bits de transporte Isso feito come ando no grupo de n vel mais alto at aos grupos de n vel mais baixo A Figura 3 31 por exemplo mostra o c lculo dos bits c3 e cs pelo grupo de mais alto n vel 99 aq b4 as bz a2 bo as b Pa1 PorPas C3 G21 P21 C1 C5 G41 G43 P43 G21 C5 G41 P4 1C1 P41 G41 Figura 3 31 Diagrama de blocos do circuito somador Carry Lookahead Passo 4 da exemplifica o do funcionamento as ba as bs a2 bo as b P41 P21 P43 C3 G21 P21 C1 C5 G41 G43 P43 G21 C5 G41 P4 1 C1 P41 G41 Figura 3 32 Diagrama de blocos do circuito somador Carry Lookahead Passo 5 da exemplifica o do funcionamento O c lculo dos bits de transporte efectuado de forma geral 18 Ck Gi ae Pki ao A Figura 3 32 mostra o c lculo dos bits c2 e ca realizado pelos dois grupos de 1 n vel 96 Finalmente tendo todos os bits de transporte calculados poss vel determinar os bits de soma usando 2 conforme se ilustra na Figura 3 33 S4 S3 S2 S
120. 52 b4 1023 53 Quad 1 15 112 128 16383 113 O formato Single por exemplo usa 32 bits para representar os n meros O bit mais significativo usado para o sinal os 8 seguintes s o usados para o expoente e os ltimos 23 s o usados para a mantissa que deve estar normalizada Figura 3 89 Sinal Expoente Mantissa ls o Bo n mero de bits Figura 3 89 Distribui o dos 32 bits de uma representa o em v rgula flutuante de acordo com a norma IEEE 754 No caso de representa o bin ria o 1 esquerda da v rgula n o representado explicitamente Figura 3 90 Note se que no caso decimal isso n o acontece pois existem 9 valor poss veis para o algarismo mais esquerda 0 01101 x 2010 1 10100 x 20010 N o representado explicitamente Figura 3 90 Exemplo da normaliza o de um n mero bin rio em v rgula flutuante Os 8 bits usados para representar o expoente cont m na verdade o valor do expoente somado de 127 Isso permite que esse valor seja sempre positivo o que torna a compara o entre n meros mais f cil A gama de valores poss veis para o expoente da nota o cient fica de 126 a 127 O valor que 147 de facto armazenado no campo do exponente 8 bits da sua representa o em v rgula flutuante um n mero entre 1 e 254 A norma IEEE 754 prev a representa o de diversos casos especiais indicados na Tabela 3 11 O n mero O por exemplo repre
121. A20 a A23 para atrav s de um descodificador 3 8 activar as 8 linhas de RAS dos m dulos SIMMs Esse descodificador recebe na sua entrada de habilita o enable o sinal RAS gerado pelo controlador de mem ria Assim enquanto o 197 sinal RAS estivar desactivado n vel alto nenhuma das sa das est activada n vel alto Quando o sinal RAS for activado ent o uma das sa das consoante os bits de endere o ser activada As restantes 20 linhas de endere o s o multiplexadas em 2 conjuntos de 10 linhas para fornecimento s SIMMs e DRAMs nelas contidas para indica o da linha e coluna a activar Esse multiplexer controlado pelo sinal geral de CAS Relembre se que o protocolo de acesso mem ria DRAM consiste em 1 colocar no barramento de endere os o endere o da linha 2 activar o sinal RAS 3 colocar no barramento de endere os o endere o da coluna 4 activar o sinal CAS depois de passado um certo tempo m nimo do flanco descendente do sinal RAS RAS to CAS delay time trcD Assim sendo quando o endere o de linha est no barramento de endere os o sinal CAS est no n vel alto e portanto o multiplexer coloca na sua sa da as linhas de endere o A10 a A19 que s o usadas para indicar a linha Quando o sinal CAS activado n vel baixo o multiplexer coloca na sua sa da as linhas de endere o AO a A que s o usadas para seleccionar a coluna Note se que esta escolha n o podia ser ao contr rio porque p
122. CAS Considera se que o in cio da transfer ncia acontece quando o sinal RAS activado flanco descendente Entre esse flanco e o flanco descendente do sinal CAS tem que existir um intervalo de 224 tempo igual ou superior a 20 ns taco RAS to CAS delay Isso corresponde portanto a 3 ciclos de rel gio pois 3 x 8 gt 20 De seguida h que activar o sinal CAS que deve manter se activo durante 15 ns tcas CAS pulse width o que corresponde a 2 ciclos de rel gio De seguida o sinal CAS desactivado e tem que se manter desactivado durante 10 ns tcp CAS precharge time o que corresponde tamb m a 2 ciclos de rel gio Esses dois tempos levariam a crer que o ciclo de activa o e desactiva o do sinal CAS necess rio para transferir cada byte poderia ocupar unicamente 4 ciclos de rel gio H no entanto que ter em aten o que a folha de especifica es indica que deve ocorrer um intervalo m nimo de 35 ns entre activa es consecutivas do sinal CAS tec FASTPAGE MODE READ or WRITE cycle time Isso corresponde a 5 ciclos de rel gio Escolheu se portanto usar 3 ciclos de rel gio para o intervalo de tempo que o sinal CAS est desactivado e 2 ciclos para o intervalo de tempo em que est activado Depois do 32 flanco descendente do sinal CAS quando realizada a leitura do 32 byte h que desactivar o sinal RAS O tempo que deve passar entre uma coisa e outra de 15 ns tr RAS hold time Isso corresponde
123. Co Registo de So So Endere o de Multiplexer Multiplexer Coluna S Si CAS Barramento de Dados Figura 5 27 Barramentos de endere o e de dados de uma mem ria O barramento de dados tem em geral um n mero de linhas igual ao n mero de bits de cada palavra Mesmo que sejam armazenadas v rias palavras numa mesma linha s uma colocada no barramento de dados de cada vez 5 2 3 Plano de Mem ria As aplica es e muitos dos dados utilizados no processamento s o armazenados de forma permanente num dispositivo de mem ria n o vol til como um disco r gido ou DVD Esses dispositivos s o muito lentos quando comparados com o processador e com as mem rias DRAM portanto de todo o interesse que o c digo de uma aplica o caiba todo na mem ria principal para que a sua Execu o possa ser a mais r pida poss vel Em computadores pessoais indispens vel hoje em dia que seja poss vel ter v rias aplica es a correr ao mesmo tempo Quanto maior for a capacidade da mem ria principal do computador mais aplica es podem estar a correr ao mesmo tempo sem terem que ser periodicamente retiradas da mem ria principal e escritas na mem ria secund ria disco r gido comum encontrar actualmente computadores com uma mem ria principal com capacidade entre 1 GB e 4 GB S existem no entanto circuitos integrados contendo mem rias DRAM com capacidades de algumas centenas de Mbit devido tecnologia e proc
124. ETAST OA DA O A SETENE A a AA 187 BA LO COM PArac O ara ni a SR RA E RA DR E E E A 188 5 2 SISTEMA DE MEMORIA tes a SI E A Cd DA ii Co Siad O Si a ada a 189 521 Organiza o das COTAS usar ip RE AEE E O E T E E E 189 5 22 AAAA E E E E E E E E E E E E E E EA 190 5 2 3 Plano de Mem ria s sssiirssesssasnearaidrsanasieiianrroinasarkodiA ci dA dae ad dA seia don SAN DR dr Ra ti 191 524 EXCMPIO paraiso e E A a a A a A E E O 195 5 53 MEMORA SRA M a tas Ca E O CR di E a EO a E E E EEE 199 5 3 1 C lula de Mem ria SRAM saia a Da a Ds O DD a O DA A R 199 DS E I EE aros sis E O a A EA EA EA A N AEAEE 201 5 3 3 Prezcarga e Eq aliZza aO vireen a a a a aa ae E E E EE aE 204 S34 lESCtaa ena a e E N a ENa a E a a a A a a a ENN ENT 205 Doo IRESUMO Siea iaaea AA A EAA A a a OA AEE E A A OE AA A A A AA Aa 206 5 53 60 Sinais de CONtrolO T a a a A i 207 SA MEMORIA DRAM vaa a E a a a 2 ER a a e aN 208 5 4 1 C lula de MemM ria o nenenensnsesenenrnsnsesererseserenrrsrsrserevsonrsivtrtrtrnrstorn istoer ereer es totoe rer ERA SEO SRD O CRS CORRER ARM ARA aaa PEPEPEPE SESE Seren enesenn 208 SA2 Leture ESCRITO AA RE E EA E E E EE T EARE 209 5 4 3 Sinais de Controlo das Mem rias DRAM c rrenan rare aaa trto ttre a aerea arara nene rara ea nada 218 Bia DEM PORIZA ES aion aah ade asian DA ir a is cd ada ada E EEO EE NULO A Na Ri a a E e aa 221 5 4 5 RefrescameNntO A asda do Da an plo A a O a AA a a A AAAA IE a EAAS IO TENNA TEER A a 225 5
125. IE GIEL interrupt Logic USBIE T GIE GIEH USBIP O INTHIF ai l INT1IE a ed AA Additional Peripheral Interrupts INTTP O INT2IF neJ INT2IP Figura 6 3 L gica que gere as interrup es num microcontrolador PIC 18F4550 da Microchip Retirado da sua folha de especifica es Copyright Microchip Technology Inc A Figura 6 4 mostra um exemplo do atendimento de uma interrup o com endere o fixo Neste caso a rotina de interrup o l um dado de um perif rico P1 efectua alguns c lculos e coloca o resultado no perif rico P2 O endere o da rotina de interrup o fixo e vale 16 neste exemplo 248 Mem ria programa Mem ria programa ISR ISR 16 MOV RO 0x8000 16 MOV RO 0x8000 17 modifica RO 17 modifica RO 18 MOV 0x8001 RO 18 MOV 0x800L RO 19 RETI ISR return 19 RETI ISR return ag P1 P2 Int PI P2 Prog principal Prog principal 100 instru o 0x8000 E 0x8001 100 T 0x8000 0x8001 101 instru o KH Do 101 instru o 6 Lo Enquando o processador est a executaro programa principal O perif rico P1 activa o sinalint para indicarao processador que tem entram dadosno perf rico P1 para o registo com o endere o 0x8000 dadosnovos Mem ria programa ISR 16 MOV RO 0x8000 17 modifica RO 18 MOV 0x8001 RO Mem ria programa ISR E 16 MOV RO 0x8000 17 modifica RO 18 MOV 0x8001 RO 19 RETI ISR return l PI P2 Prog principal 100 instru o l
126. Keyboard 6 AUGEND OR SUBTRAHEND Carry borrow input Unit delay 1 Carry borrow Carry borrow drum output Add substract Control lines Figura 2 15 Circuito l gico do somador subtractor usado no computador Atanasoff Berry Embora n o fosse da mesma forma como se realizaria a opera o hoje em dia como se ver mais adiante era um circuito que funcionava Cada porta NOT NAND e NOR bem como uma outra fun o chamada de 2 e cuja sa da tinha um n vel alto se pelo menos duas entradas tivessem o n vel alto eram implementadas com v lvulas e resist ncias dando origem ao circuito electr nico com 14 v lvulas representado na Figura 2 16 34 Figura 2 16 Circuito el ctrico do somador subtractor usado no computador Atanasoff Berry Como se observa a v lvula 9 n o era usada Ela est representada no esquema el ctrico porque eram usadas v lvulas duplas isto v lvulas que tinham no mesmo tubo de v cuo dois filamentos duas grelhas e duas placas separadas Eram assim usadas 7 v lvulas duplas como se observa na Figura 2 17 39 Figura 2 17 Fotografia do circuito somador subtractor do computador Atanasoff Berry constitu do por 7 v lvulas duplas 2 1 7 A Introdu o do Transistor e do Circuito Integrado O uso das v lvulas melhorou um dos problemas dos computadores mec nicos e electromec nicos a lentid o de opera o O ABC era capaz de efectuar 30 adi es ou subtra
127. OT est no n vel alto Quanto maior for o fluxo de electr es para longe da porta do transistor mais depressa ele muda de estado A exist ncia da resist ncia R ligada a Voo na entrada da carga faz com que haja um novo caminho para esses electr es chegarem fonte de alimenta o maior corrente na porta do transistor pois a tens o no terminal superior ser maior do que a tens o no terminal inferior durante a transi o de O para 1 Eventualmente o valor da carga positiva na entrada do transistor far com que a tens o entrada da carga seja igual a Voo deixando de fluir corrente i 0 os circuitos CMOS s consomem corrente quando est o a mudar de estado Por seu lado a liga o da resist ncia massa faz com que haja uma corrente que percorre essa resist ncia em direc o massa devido maior tens o entrada da carga em rela o massa escoando assim parte da corrente que vem da carga O resto da corrente flui em direc o fonte A Figura 6 19 ilustra a situa o em que a sa da da fonte muda do n vel l gico 1 para o O H assim uma corrente que flui atrav s do transistor nMOS da porta NOT em direc o massa Isso corresponde a um fluxo de electr es em direc o porta do transistor de entrada da carga que vai anular a carga positiva que l existia A exist ncia de uma resist ncia ligada massa faz com que haja uma corrente adicional em direc o massa o que aumenta a corrente que sa
128. Os transistor do tipo NPN como o representado na Figura 2 20 t m semicondutor do tipo p no meio e semicondutor do tipo n nas extremidades Nos transistores PNP acontece o inverso electr es Figura 2 20 Modelo do transistor de jun o bipolar criado por William Shockley No caso dos transistores NPN por exemplo uma tens o positiva aplicada jun o base emissor faz com que os electr es do emissor se desloquem em direc o base por ac o do campo el ctrico A base em geral muito fina de modo a que os electr es que a chegam vindos do emissor consigam atingir o colector antes de se recombinarem com as lacunas que existem em maior n mero na base semicondutor do tipo p Quando esses electr es chegam ao colector s o de novo impulsionados pelo campo el ctrico criado pela tens o positiva aplicada jun o colector base em direc o ao terminal colector do transistor Assim sendo e tendo em conta a Figura 2 20 os electr es viajam da esquerda para a direita atravessando o transistor desde o emissor at ao colector Quanto maior a 38 corrente injectada na base do transistor maior a corrente que atravessa o transistor do emissor ao colector Essa pequena corrente da base portanto capaz de controlar a quantidade de corrente entre o emissor e o colector de modo a que o transistor funciona como amplificador Os nomes dos terminais emissor e colector usados neste transistor adv
129. Refrescamento CAS antes de RAS RAS Dados Figura 5 68 Diagrama temporal dos sinais de controlo durante o refrescamento CAS antes de RAS de uma mem ria DRAM O modo de refrescamento escondido hidden refresh uma melhoria do modo CAS antes de RAS de que permite que se efectue um refrescamento a seguir a uma leitura normal da mem ria de tal forma 226 que os dados de sa da permanecem v lidos enquanto outras linhas s o refrescadas Num acesso normal a linha RAS activada primeiro do que a linha CAS Depois de disponibilizados os dados na sa da a linha CAS desactivada sendo seguida pela desactiva o da linha RAS Se no entanto a linha CAS for mantida activa e a linha RAS for desactivada poss vel voltar a activar a linha RAS e no fundo realizar um refrescamento CAS antes de RAS enquanto os dados de sa da permanecem v lidos Figura 5 69 Refrescamento Escondido RAS X refrescamento Ed endereco PAZ GEE Figura 5 69 Diagrama temporal dos sinais de controlo durante o refrescamento escondido de uma mem ria DRAM O refrescamento da mem ria deve ser efectuado periodicamente a um ritmo especificado pelo fabricante e que em geral de alguns milisegundos Os c lculos efectuados na sec o anterior relativos largura de banda m xima que era poss vel obter para a transfer ncia de blocos de 32 bytes n o tiverem em conta o tempo necess rio para efectuar o refrescamento da mem ria
130. T16D232 mostrando a sua organiza o interna Cada m dulo to tipo SIMM Single In line Memory Module como se pode ver na folha de especifica es possui 16 circuitos integrados de mem ria DRAM MT4C4001J com 1 M palavras com 4 bits de comprimento Tem uma 1 M palavras porque t m 10 linhas de endere o que s o usadas alternadamente para endere ar a linha e a coluna Imagina se ent o uma disposi o quadrada para 196 grupos de 4 c lulas de mem ria 1024 1019 linhas por 1024 colunas Estimam se que sejam grupos de 4 c lulas de mem ria pois cada DRAM tem 4 linhas de dados para o exterior Quanto ao controlo da mem ria embora haja uma linha de RAS e uma de CAS para cada circuito integrado DRAM 16 RAS e 16 CAS o todo para o exterior do m dulo SIMM s h 4 linhas de RAS e 4 de CAS Isto significa que essas linhas que s o acess veis do exterior controlam simultaneamente mais do que uma DRAM 4 circuitos integrados de cada vez neste caso As 4 linhas RAS por exemplo comandam ao mesmo tempo as 4 DRAMS de cada fila no diagrama de blocos apresentado na folha de especifica es 1 linha RAS para U1 U2 U3 e U4 RASO outra para U5 U6 U7 e U8 RAS2 outra para U9 U10 U11 e U12 RAS1 e outra para U13 U14 U15 e U16 RAS3 Da mesma forma as 4 linhas CAS comandam simultaneamente as DRAM U1 U2 U9 e U10 CASO U3 U4 U11 e U12 CAST U5 U6 U13 e U14 CAS2 U7 U8 U15 e U16 CAS3 Estas combina es permi
131. a 2 71 mostra o interior de um desses encapsulamentos onde se observa os fios que ligam o chip aos contactos do encapsulamento Esses fios t m o nome em ingl s de wire bond conex o por fio Figura 2 71 Fotografia do encapsulamento de um microcontrolador da Intel modelo 8742 Tirada por loan Sameli Licen a Creative Commons Atribui o Compartilhamento pela mesma Licen a 2 0 Gen rica Uma das desvantagens deste tipo de encapsulamento o seu grande tamanho relativamente ao chip em si o que leva a que rea ocupada numa placa de circuito impresso seja muito grande Desde o encapsulamento DIP houve muitas evolu es com o intuito de ocupar o menor espa o poss vel e de permitir a exist ncia de um maior n mero de pinos de real ar o encapsulamento SOIC smalloutlne integrated circuit muito usado hoje me dia 2009 que pertence a uma classe de encapsulamentos de montagem em superf cie isto em que a soldadura feita do lado da placa de circuito impresso onde assente o circuito integrado Usando um espa amento entre pinos menor e uma menor altura do encapsulamento poss vel ter um muito maior n mero de circuitos integrados numa placa de circuito impresso por unidade de rea Figura 2 72 70 Figura 2 72 Fotografia de uma placa de circuito impressa com v rios componentes de superf cie Tirada por John Fader Licen a Creative Commons Attribution Share Alike 3 0 o LGA land grd amay usa
132. a 2 ciclos de rel gio Finalmente para voltar a activar de novo o sinal RAS para dar in cio transfer ncia de mais um bloco de dados h que esperar 40 ns trr RAS precharge time Isso traduz se em mais 5 ciclos de rel gio O n mero de ciclos de rel gio a usar para cada fase da leitura dos dados est resumido no diagrama temporal apresentado 3 3 2 2 5 Note se que o 2 e o 3 n mero nesta sequ ncia s o repetidos 31 vezes para transfer ncia do byte O ao byte 30 O tempo total necess rio para a leitura de um bloco de 32 bytes em ciclos de rel gio portanto N 3 3 2 x31 2 5 165 ciclos 24 Em segundos isso equivale a 1320 ns 165 x 8 Conseguem se assim transferir 32 bytes a cada 1320 ns Isso equivale transfer ncia de 24 24x10 bytes por segundo A largura de banda portanto 23 12 MB s 24 24x10 1024 1024 5 4 5 Refrescamento As mem rias do tipo DRAM t m a particularidade de que a informa o nelas contida perdida com o tempo mesmo mantendo se a alimenta o Isso acontece porque os bits s o representados atrav s da carga el ctrica armazenada num condensador N o sendo poss vel isolar de forma perfeita o condensador do circuito que o rodeia a carga acaba por fluir para fora dele com o passar do tempo H portanto a necessidade de periodicamente restabelecer o n vel de carga de cada condensador da mem ria Este processo a que se d o nome de refrescamento realizado normalmente
133. a 5 16 Ilustra o da programa o numa mem ria baseada em transistores de efeito de campo com porta flutuante A remo o dos electr es presentes na porta flutuante limpeza nas mem rias EPROM feita atrav s da incid ncia de luz ultravioleta a qual provoca ioniza o dos tomos do diel ctrico que acabam por absorver os electr es da porta flutuante A Figura 5 17 mostra a fotografia de uma mem ria EPROM com a janela feita de quartzo atrav s da qual a luz ultravioleta pode incidir no chip pIES8ZSL Figura 5 17 Fotografia de uma mem ria EPROM Disponibilizada na Wikipedia Tirada por Poil Licen a Creative Commons Attribution ShareAlike 3 0 A remo o dos electr es presentes na porta flutuante limpeza pode ser conseguida usando o efeito de t nel Isso feito atrav s da aplica o de uma tens o de 9 V porta e de 6 V fonte Figura 5 18 184 Figura 5 18 Ilustra o da escrita de um 1 numa mem ria baseada em transistores de efeito de campo com porta flutuante A leitura do valor do bit armazenado feita atrav s da aplica o de uma tens o de 5 V porta e de 1 V ao dreno Se houver corrente entre a fonte e o dreno ent o porque existem electr es na porta flutuante e o bit armazenado 0 Figura 5 19 Caso contr rio o bit armazenado 1 Figura 5 19 Ilustra o da escrita da leitura do valor de um bit armazenado numa mem ria baseada em trans
134. a a direita de modo a que o bit mais direita no registo passa a ser o bit do multiplicador com peso 2 A sequ ncia ent o repetida N vezes No fim o resultado da multiplica o encontra se no registo P Existe no entanto uma alternativa ao circuito da Figura 3 56 que s necessita de um ALU de N bits em vez de 2N e que usa menos registos A ideia aproveitar o registo P para guardar inicialmente o valor do multiplicador O valor desse registo vai sendo sucessivamente deslocado para a direita de modo a que no fim s contenha o resultado da multiplica o Figura 3 57 114 Mulfiplicando a Desloca para a direita gt gt gt l Produto E Posi o inicial do multiplicador 2N bits Figura 3 57 Diagrama de blocos de um multiplicador Soma Desloca com uma ALU de N bits O multiplicador soma desloca s funciona com n meros inteiros A multiplica o de n meros com sinal pode ser realizada adicionando a este circuito a determina o do sinal alg brico do resultado a partir dos bits de sinal dos operadores e a convers o destes da representa o em complemento para 2 para uma representa o bin ria Se a conclus o for a de que o sinal do resultado negativo sinais dos operadores diferentes h que determinar o complemento para 2 do resultado obtido pelo multiplicador soma desloca Figura 3 58 115 In cio Convers o dos operadores da representa o em complemento para 2 para a re
135. a direita O e outro que 1 Depois de completadas as 3 somas ent o o somador selecciona usando um multiplexer qual das duas somas pr calculadas para os bits mais significativos deve usar tendo em conta o transporte da metade direita A Figura 3 20 mostra o diagrama de blocos desse somador para um caso concreto da soma de palavras de 8 bits e uso de 2 andares divis o das palavras em duas metades ATIBT ASIBS ti ri i E i ki 7 M LT k E O fi fa ST S56 55 54 Figura 3 20 Diagrama de blocos de um somador transporte Select de 8 bits e dois andares O tempo que demora a efectuar o c lculo de operandos de N bits portanto o tempo de c lculo de 1 somador de N 2 bits completos mais o tempo de propaga o de um multiplexer A desvantagem em rela o ao Ripple Carry que requer mais rea para ser implementado A Figura 3 21 mostra a arquitectura de um somador Carry Select com k andares sendo cada andar respons vel pela soma de w k bits em que w o n mero de bits da palavra a somar 88 S S val PP w k 1 k Figura 3 21 Arquitectura de um somador transporte Select de k andares Cada andar tem dois somadores Ripple Carry com w k bits com excep o do primeiro andar o mais direita que tem s 1 somador Ripple Carry pois o valor do transporte de entrada desse andar conhecido zero 3 2 3 Somador Carry Lookahead A rapidez com que pos
136. a interface com o utilizador ou outros sistemas H que pesar bem quanto hardware necess rio Se forem usados componentes a menos com o objectivo de reduzir o tamanho ou o custo por exemplo pode acontecer que o produto desenvolvido n o tenha todas as funcionalidades desejadas Por outro lado o uso de componentes a mais como por exemplo o uso de mem rias com muita capacidade leva a que o custo seja superior ao necess rio o que pode condicionar fortemente O sucesso de um produto no mercado especialmente tendo em conta a competi o existente Uma das condicionantes ao desenvolvimento de uma determinada solu o hoje em dia o consumo energ tico Numa altura em que cada vez mais se procuram produtos leves e port teis a alimenta o por bateria ou pain is solares cada vez mais comum Isto leva a que o sistema electr nico tenha que consumir o menos poss vel de modo a prolongar o per odo de funcionamento entre recargas Em certos casos os produtos desenvolvidos devem ser instalados em locais remotos de dif cil acesso em que se torna impratic vel o recarregamento frequente das baterias H portanto que escolher componentes de baixo consumo implementar um procedimento de desligar ou adormecer partes do circuito quando n o est o a ser usadas e escolher a frequ ncia de rel gio o mais baixo poss vel sem comprometer o desempenho do dispositivo Muitas vezes usar a maior frequ ncia dispon vel num dado processador n o faz senti
137. a num problema em que todas as vari veis se podem assumir como sendo complexas em geral dispensa se o uso da barra vertical por cima da vari vel 255 A amplitude das ondas de corrente est relacionada com a amplitude das ondas de tens o pela Imped ncia Caracter stica da Linha dada por R joL pen 35 4 G joC Cz Note se que em geral a imped ncia caracter stica n o a rela o entre a tens o e a corrente em cada ponto da linha mas sim a rela o entre a tens o e a corrente em cada ponto da linha para cada onda Tem se portanto que em geral EM 36 O nico caso particular em que isso acontece quando se tem s uma onda a propagar se na linha Isso verifica se em linha infinitas ou terminadas por cargas adaptadas Uma carga adaptada uma carga que tem uma imped ncia cujo valor o complexo conjugado da imped ncia caracter stica da linha Quando a frequ ncia alta os termos Re G que representam fen menos f sicos associados a perdas tornam se desprez veis face a joL e jo respectivamente Neste caso tem se dj L y jJovlC e Z E 37 que s o a constante de propaga o e a imped ncia caracter stica de uma linha sem perdas No caso da linha sem perdas a velocidade de propaga o dada por p 38 VLC A Figura 6 10 mostra o exemplo de uma placa de circuito impresso de 6 camadas Duas dessas camadas s o usada como plano de massa M2 e como plano de alimenta o M5 As outras 4
138. a par com o peso no caso de produtos que se pretende sejam port teis como telem veis e computadores port teis por exemplo No caso de circuitos electr nicos o n mero de transistores determina a rea ocupada num circuito integrado Quanto menor a rea menor o custo unit rio Por outro lado na fase de desenvolvimento diferentes circuitos integrados com pequena rea podem ser inclu dos no mesmo prot tipo de circuito integrado baixando o custo NRE No caso de software o n mero de bytes importante pois determina o tamanho da mem ria que necess ria incluir no produto para armazenar o programa e consequentemente o custo unit rio dessa mem ria O n mero de linhas de c digo importante porque por um lado determina o custo do desenvolvimento e por outro o custo de manuten o Desempenho quantificado com o tempo de execu o ou o ritmo de dados transmitidos OU processados Um maior desempenho em determinada rea permite uma maior competitividade em rela o a produtos semelhantes existentes no mercado e portanto um maior n mero de vendas Naturalmente que para obter um maior desempenho muitas vezes necess rio componentes mais caros o que aumenta o custo unit rio do produto Por outro lado um maior desempenho leva muitas vezes a um maior consumo energ tico o que pode ser indesejado em produtos alimentados por baterias como sensores telem veis ou computadores port teis O objectivo ltimo que todas as equipas
139. a para o transistor entrar em condu o e levar a que a tens o no terminal de sa da Q seja baixa Se ambas as entradas estivarem no n vel l gico baixo ent o o transistor fica ao corte e a tens o de sa da fica no n vel alto devido resist ncia de pull up R2 Esta montagem n o muito diferente da usada por Atanasoff e Berry no seu computador como se observa na Figura 2 13 nesse caso a l gica era negativa Vpop Vpop R3 R4 Figura 2 21 Porta l gica NOR constru da com l gica RTL Este tipo de l gica tinha a vantagem de necessitar de poucos transistores o que era fundamental nessa altura pois os transistores eram muito mais caros que as resist ncias Por outro lado a grande desvantagem era a grande dissipa o de energia devido corrente necess ria para polarizar convenientemente o transistor Rapidamente se desenvolveram outras l gicas com o objectivo de melhorar o desempenho dos circuitos l gicos Tendo em conta que o pre o dos d odos e transistores desceu rapidamente 39 aproximando se do custo das resist ncias criaram se l gicas baseadas essencialmente nesses componentes como a DTL Diode Transistor Logic e a TITL Tra nsistor tra nsistor Logic A Figura 2 22 mostra um exemplo de uma porta NAND usando l gica TTL O andar de entrada constitu do por um transistor de jun o bipolar com dois emissores Quando uma das entradas A ou B estava no n vel baixo o transistor de entrada conduz
140. a uma maior rapidez de opera o 154 4 1 4 Exemplo Veja se como exemplo o c lculo de x com xe y inteiros positivos Um algoritmo poss vel consiste em multiplicar x por si pr prio y 1 vezes A Figura 4 5 mostra o pseudo c digo desse algoritmo usada a vari vel a para guardar o resultado dos produtos sucessivos e a vari vel n para contar o n mero de vezes que falta efectuar as multiplica es Inicialmente o n mero de multiplica es necess rio igual ay 1 Cada vez que se efectua uma multiplica o esse valor decrementado de uma unidade Estado Pseudo c digo inta n 0 while 1 1 while Iready 2 3 done 0 4 daxi 5 a yi 6 n n l 7 while n gt 0 8 d x 9 n n 1 10 11 ZO Q 12 done 13 Figura 4 5 Pseudo c digo para implementa o do c lculo de x A vari vel ready representa o sinal externo que entra no processador e que indica quando que os dados de entrada x e y est o prontos de forma a dar se in cio ao c lculo A m quina de estados finita com circuito de dados FSMD obt m se do algoritmo apresentado Figura 4 6 A cada estado foi atribu do um n mero diferente come ando a numera o em O pois facilitar mais adiante a representa o do estado de forma bin ria 159 Figura 4 6 M quina de estados finita com data path para um processador dedicado que determina x Esta m quina de estados pode ser optimizada juntando v rios estado
141. ada relacionado com separadores decimais Depois desta normaliza o o divisor tem o seguinte formato Ixxx em que x representa um algarismo que pode valer O ou 1 Foram usados s 4 bits como forma de exemplo O divisor pode ter um n mero de algarismos qualquer Com este formato o menor n mero que se pode ter 1000 que equivalente a 0 5 em base 10 Por outro lado o maior n mero que se pode ter 1111 que exactamente o maior n mero poss vel antes do n mero 1 considerando n meros com 4 bits O divisor ficou assim normalizado entre 0 5 e 1 De seguida necess rio normalizar o dividendo Note se que o dividendo o valor que inicialmente o resto parcial assume O dividendo normalizado por forma a ser maior ou igual a 0 5 e menor ou igual a 0 5 Isso vai fazer com que o dividendo seja sempre menor do que o divisor Tanto o dividendo como os restos parciais podem ser n meros negativos T m portanto um bit de sinal e s o representados em nota o de complemento para 2 A normaliza o consiste em deslocar o dividendo para a direita uma vez se os dois bits mais significativo forem diferentes mantendo o bit mais significativo bit de sinal d Dxq rr 20 O n mero 01xx passara a 001x e 10xx passar a 110x Se isto for feito no fim do algoritmo obt m se valores de quociente q e resto r que precis o ser corrigidos multiplicando cada um por dois ou seja deslocando o conte do dos seus registos de uma
142. ade de valores enquanto um sinal digital est limitado a um n mero finito de possibilidades em instantes de tempo definidos Em termos pr ticos no entanto essa limita o suplantada pela exactid o que se consegue na presen a inevit vel do ru do Esse ru do somado com um sinal anal gico causa invariavelmente um erro na informa o por ele representada Por outro lado a presen a de ru do no caso digital pode n o alterar o s mbolo associado e consequentemente a informa o representada Por exemplo nos circuitos digitais do tipo TTL transistor tra nsistor logic o s mbolo 0 encontra se associado a qualquer valor de sinal entre O e 0 8 V e o s mbolo 1 entre 2 V e 5 V Por exemplo um s mbolo 0 representado com um sinal de 0 3 V se afectado por ru do com um valor de 0 2 V passar a ser um sinal com um valor diferente 0 5 V mas representando o mesmo s mbolo 0 pois menor do que 0 8 V Percebe se assim porque os sinais digitais s o mais resistentes presen a de ru do A maior imunidade ao ru do apresentada pelos circuitos digitais suplanta na maior parte das aplica es as desvantagens de uma resolu o finita A resolu o determinada pelo n mero de bits usados para representar um n mero sempre poss vel melhor la num sistema digital aumentando o n mero de bits usados para representar os n meros Hoje em dia os processadores de uso geral usados por exemplo em comput
143. adores de secretaria s o capazes de realizar opera es aritm ticas em n meros com 32 bits O uso de 32 bits permite representar mais de 4 mil milh es de n meros diferentes Isso mais do que suficiente na maior parte das aplica es Pelas raz es apresentadas hoje me dia e na maior parte dos casos a informa o representada armazenada e processada de forma digital Como foi referido o computador Atanasoff Berry ABC desenvolvido em 1937 considerado o primeiro computador electr nico digital Note se que este computador n o era program vel nem era completamente electr nico S a unidade aritm tica ou seja o cora o do computador era electr nica O ABC depois de completado em 1941 continha 280 v lvulas Este computador foi o primeiro a implementar quatro ideias fundamentais ainda hoje usadas e Representa o da informa o de forma digital em base 2 l gica bin ria e Uso de dispositivos electr nicos para a realiza o dos c lculos 30 e Separa o da parte onde eram armazenados os dados mem ria em linguagem actual da parte onde era efectuado o c lculo processador em linguagem actual e Armazenamento da informa o usando condensadores cuja carga precisava de ser regenerada periodicamente Hoje em dia este tipo de mem ria conhecido por DRAM Dynamic Random Access Memon A mem ria do ABC era constitu da por dois tambores que rodavam simultaneamente uma v
144. ados pela aplica o Existe normalmente um registo que a constante O RO outro registo para armazenar o endere o da pilha usada aquando de chamadas a fun es para guardar os argumentos das fun es etc Os registos espec ficos que cont m o endere o da instru o a executar PC e a pr pria instru o a executar IR considera se que fazem parte de unidade de controlo Naturalmente os registos t m a possibilidade de serem carregados com valores provenientes da mem ria e de verem os seus valores guardados em mem ria O carregamento dos registos normalmente feito no flanco ascendente do sinal que controla a grava o A Figura 4 14 mostra o diagrama de blocos da unidade de processamento de um processador de uso geral O multiplexer A permite qual dos registos presente na sa da do ficheiro de registos A ou B colocado numa das entradas d ALU ou enviado para a mem ria O multiplexer B por sua vez permite enviar para a ALU um dos registos do ficheiro de registos o que estiver presente na sa da B deste ou o conte do do registo que guarda a instru o Isto usado em instru es que cont m elas pr prias um dos operandos O multiplexer E por sua vez permite seleccionar o que escrito num dos registos do ficheiro de registos os resultados do c lculo efectuada pela ALU dados provenientes da mem ria ou o conte do do registo de alertas da ALU Este registo contem informa o sobre a opera o da ALU como por
145. ados 5 2 1 0 1 e 2 ou mais O caso aqui apresentado designado de divisor SRT de base 2 radix 2 em ingl s enquanto que aquele onde s o usadas 5 alternativas designado por divisor SRT de base 4 radix 4 em ingl s Outra melhoria consiste em usar somadores subtractores do tipo carry save para somar subtrair o divisor do resto parcial A vantagem que durante a determina o de cada bit de quociente as somas e subtrac es s o efectuadas sem propaga o de carry o que permite fazer a soma e subtrac o de todos os bits em paralelo Relembre se que o resultado da soma neste casa s o dois bits o bit de soma e o bit de carry S no fim do procedimento quando todos os bits do quociente foram determinados que feita a propaga o do carry obtendo se o valor do resto da divis o Neste caso tanto a ALU como o registo R t m de estar preparados para usar os restos parciais representados nessa forma Tamb m o bloco de controlo fica mais complicado pois deve decidir os bits de quociente com base nos bits mais significativos do resto parcial representado nesta forma A poupan a de tempo de execu o tanto maior quanto mais bits forem usados para representar os n meros Em casos de processadores de 32 ou 64 bits o ganho pelo uso dos somadores subtractores carry save tanto que at deixa de se justificar o uso do algoritmo aqui descrito quando comparado com os outros divisores mais simples pois o tempo que demora somar e sub
146. ados na electr nica moderna deve se n o s facilidade com que poss vel construir um circuito el ctrico complexo que n o tenha falhas mas principalmente t cnica de fabrica o que possibilita a produ o de quantidades enormes de circuitos integrados com um baixo custo por unidade Sem isso com certeza a prolifera o dos circuitos electr nicos e dos dispositivos electr nicos onde s o integrados n o seria t o grande como hoje Note se no entanto que as f bricas em si s o bastante dispendiosas n o s devido s m quinas utilizadas mas tamb m devido necessidade de manterem um ambiente absolutamente livre de sujidade Qualquer part cula transportada pelo ar por mais pequena que seja pode potencialmente estragar um circuito integrado onde o tamanho dos transistores e outros componentes menor do que um micron O custo da constru o e opera o da f brica no entanto dividido pelos bili es de circuitos integrados constru dos o que torna o seu pre o por unidade bastante reduzido A Figura 2 54 mostra o interior da f brica de mem ria do tipo flash NAND da IM Flash Technologies uma colabora o entre a Micron e a Intel Esta f brica desde Fevereiro de 2010 tem a capacidade de fabricar mem rias utilizando uma tecnologia de 25 nm Esta f brica possui um processo produtivo totalmente automatizado O pessoal de manuten o usa fatos completos que s deixam expostos os olhos e nariz de forma a manter ext
147. air SAGE a AS A A A 25 2 1 6 O Primeiro Computador Electr nico Digital ani nando eb 30 2 1 7 A Introdu o do Transistor e do Circuito Integrado seas sas arames on as iba and epa a Lea s 36 2 2 O COMPUTADOR MODERNO asma dra sanea dao E dana ua aaa ad nda di EE A TETE Asa Cien aaa a EAE Nas S ARDE sea UNET 41 2 2 1 Transistor de Efeito de Campo ar en a a a qn 41 22 2 Circuitos Digitais COMO S dos ua O ER SO a aA 42 2 2 3 L gica Comin ab Ria sz ta SI TEREE 45 2 24A LOBICA SEM UG ia 49 22 5 Organizacao INTE Nasa sos sia tao ia S RR Dos TRE RODA SAO CO a a GE GAROA oia AA Ra ORE Dn a doa ana 53 2 2 6 Fabrica o de Circuitos Integrados Jams anais sanasipans dica ndadadDadSaGUUN ID ainda CU ND a ad aa dia 60 3 UNIDADE ARITM TICA E L GICA eeeeeeeeeereeeeeerreeeecerreeererreeeecereeeecereeesceereeescererecesses 74 3 1 REPRESENTA O NTEIRA DE N MEROS sua des pros Sus aba dE aos ia Used DUDA AU A GS RE a A AU OS PAR SUS RD O O SS Ra uee 74 DEZ DI C O mesne qa a ana a A RS N A a a E NE a E N A NANE 77 3 2 1 Somador Rip ICAC a My eause eison E EE EENE EESE E A EEEE E E A E EE E EE NEEE EEA 82 3 2 2 SomadorCarry Select reene e e e E EEEE ERa EE AENA E EEEE a ERA E EE ea KA a eea e aE EE Ea e E EEES 88 3 2 3 Somador Carry E kahedd caia saga i aE E E E E E Eaa E E EEE EE EE EE E ER EEE 89 3 24 Somador Carry Lookahecad em BIOCOncp isiresn rinena iea A add Aia RAR A OA DA ERNA ha Raa aN 93 3 2 5 Somador Carry Lo kah
148. alavras de mem ria pertencentes a endere os consecutivos devem estar armazenadas na mesma linha de modo a por ser usar o modo r pido de p gina em que um conjunto de palavras cnamadas de p gina podem ser acedidas activando unicamente a linha CAS com o endere o de coluna apropriado no barramento de endere os sem ter que se activar e desactivar a linha de RAS entre cada acesso o que torna o procedimento mais lento devido necessidade de pr carga e equaliza o das linhas Note se ainda que em algumas mem rias os endere os devem estar no barramento um certo tempo antes das linhas de RAS ou CAS serem activadas Assim sendo e como no plano de mem ria proposto os endere os de coluna s est o na linha depois de o multiplexer os seleccionar o que s feito depois do sinal CAS ser activado preciso introduzir um atraso no sinal CAS entre a entrada do multiplexer e a entrada das SIMMs de modo a que a transi o acabe por acontecer na perspectiva da mem ria DRAM depois dos endere os estarem no barramento Isso pode ser feito introduzindo no caminho do sinal CAS duas ou mais em n mero par portas l gicas NOT As linhas de controlo CAS e WE s o tamb m ligadas em paralelo a todos os m dulos SIMM j que a sua activa o numa dada mem ria DRAM quando a linha RAS est inactiva n o tem qualquer influ ncia Assim sendo s a DRAM cuja linha RAS foi activada por interm dio do descodificador 3 8 usado que prestar
149. almente encontram se em desenvolvimento dispositivos de mem ria como as PRAM Phase change Memory que usam efeitos t rmicos para alterar o estado de um material de cristalino para amorfo e assim armazenar os bits atrav s do estado em que se encontra o material numa certa zona Vo AT a Hia MMA ANE E ETHEL ia Aeee q Figura 5 1 Fotografia de m dulos de mem ria DRAM Neste cap tulo come am se por apresentar diferentes tipos de mem ria que foram sendo criados ao longo dos anos O primeiro objectivo o de utilizar o desenvolvimento de dispositivos de mem ria como exemplo da forma como surgem as ideias que est o por detr s das inven es que todos os dias s o feitas um pouco por todo o mundo e que tem permitido o desenvolvimento tecnol gico sem precedentes que se tem verificado nas ltimas d cadas O segundo objectivo o de colocar em perspectiva as caracter sticas dos dispositivos de mem ria usados hoje em dia e como o compromisso 171 entre diferentes caracter sticas como rapidez de acesso e capacidade de armazenamento t m impulsionado a procura de solu es cada vez mais inovadoras De seguida estuda se em mais detalhe os dispositivos de mem ria mais utilizados hoje em dia como as SRAM e DRAM Apresentam se os sinais utilizados para ler e escrever a informa o bem como a forma como esses dispositivos de mem ria s o utilizados em aplica es reais Por fim dedicado algum tempo organiza o
150. antir que entre os flancos dos diversos sinais enviados decorra um intervalo de tempo superior ao valor especificado pelo fabricante No caso das mem rias funcionando de forma assincrona DRAM FPM EDO BEDO esses tempos m nimos s o especificados em segundos enquanto no caso das mem rias sincronas SDRAM DDR SDRAM esses tempos s o especificados em m ltiplos do per odo do sinal de rel gio Em geral as especifica es fornecidas s o as seguintes e tc CAS Latency Intervalo de tempo entre o envio do sinal CAS e a disponibiliza o dos respectivos dados e taco RASto CAS Delay Intervalo de tempo m nimo que tem que haver entre a activa o da linha e da coluna de uma determinada posi o de mem ria e tre RAS Precharge Intervalo m nimo necess rio entre a desactiva o do acesso a uma linha e activa o do acesso a outra e tras Active to Precharge Delay Intervalo necess rio entre um comando de activar linha e a pr xima ac o do mesmo tipo e CR Command Rate Intervalo que h entre a activa o do sinal de selec o do dispositivo CS chip select e qualquer outro comando Num computador pessoal os tempos usados entre os diversos sinais podem ser escolhidos pelo utilizador na BIOS Os valores apresentados por defeitos s o aqueles que o computador obt m dos pr prios m dulos de mem ria onde existe uma mem ria n o vol til EEPROM onde o fabricante programa esses valores Figura 5 63 221
151. ar ao n vel inferior da rvore tendo sido calculados todos os Ps e Gs preciso percorrer a rvore no sentido inverso para calcular os bits de transporte e no andar final o bit da soma Cada um desses passos tem um atraso de 2 O tempo total portanto 2x2xlog2 N 2 1 2 4X loga N 1 2 O tempo de propaga o do bit de transporte Tt que sa do somador dado por T 2log N 1 19 98 pois neste caso basta percorrer todos os n veis da rvore no sentido descendente S4 S3 S2 S as b4 as b3 o b a b C1 C1 G21 P21 C1 C5 C1 C5 G41 P41 C1 Pas G41 Figura 3 35 Diagrama de blocos do circuito somador Carry Lookahead Percurso cr tico para o c lculo do bit de transporte de sa da 3 2 6 Somador Carry Save Os somadores vistos at agora permitem a soma de dois n meros de cada vez Para se somar mais do que dois n meros usando esses somadores h que agrup los dois a dois at todos terem sido somados H no entanto circuitos somadores que s o vocacionados para efectuar a soma de tr s ou mais n meros apresentando nessas situa es vantagens em termos de rapidez e tamanho O que veremos nesta sec o chamado de somador Carry Save Um somador Carry Save em vez de usar o bit de transporte que sai da soma de um bit para a soma do bit seguinte guarda save esse bit para ser usado mais tarde Cada somador de bit completo efectua a soma do que no fundo s o 3 bits
152. aso de processadores de uso geral a Unidade de Controlo recebe do exterior as instru es com as opera es a realizar em cada instante enquanto nos processadores dedicados a Unidade de Controlo determina s por si a sequ ncia de opera es a realizar Num terceiro n vel hier rquico pode se descrever a unidade de processamento como sendo constitu da pela Unidade Aritm tica e L gica onde s o realizadas as opera es matem ticas soma subtrac o e l gico ou l gico deslocamento de bit etc e o Ficheiro de Registos constitu do por v rios registos onde s o armazenados temporariamente os operandos para as opera es matem ticas e os resultados dessas opera es Figura 4 3 151 Figura 4 3 Constitui o da Unidade de Processamento e da Unidade de Controlo num processador dedicado Nos processadores dedicados a Unidade de Controlo realizada atrav s da implementa o de uma m quina de estados finita Essa implementa o consiste num registo para armazenamento do estado actual da m quina de estados e de um circuito l gico respons vel por determinar os sinais de sa da e O pr ximo estado com base nos sinais de entrada e no valor do estado actual 4 1 2 Projecto O projecto de um processador dedicado consiste no desenvolvimento da Unidade de Processamento e da Unidade de Controlo O in cio do projecto consiste em descrever o algoritmo usando pseudo c digo ou um fluxograma Esse algoritmo
153. aso do Colossus Mark 1 e 2 e do ENIAC os c lculos efectuados podiam ser alterados mas tal era feito pela reconfigura o f sica do pr prio processador No Harvard Mark 1 os c lculos a efectuar eram 39 fornecidos pelo utilizador atrav s de uma fita perfurada colocada no dispositivo de entrada do computador Em 1944 John Macuchly e Presper Eckert propuseram a constru o de um computador em que tanto as instru es como os dados fossem armazenados no mesmo dispositivo de mem ria stored program computer o EDVAC John von Neumann que se tinha juntado equipa que constru a o EDVAC publicou em 1945 um documento onde descrevia a arquitectura desse computador e a ideia de armazenar o programa e os dados num mesmo dispositivo de mem rias Entretanto Frederic C Williams desenvolveu um dispositivo de mem ria capaz de armazenar 2048 bits Tubo de Williams Wiliams em conjunto com Tom Kilburn e Geoff Tootill construiu um computador para demonstrar esse dispositivo de mem ria a funcionar Esse computador o SSEM Manchester Small Scale Experimental Machine completado em 1948 armazenava o programa e os dados na mesma mem ria de leitura escrita de acesso aleat rio Mais tarde em 1949 outros computadores como o EDSAC o Manchester Mark 1 e o CSIRAC tamb m usaram essa filosofia que passou a ser praticamente a norma A esta arquitectura d se o nome de Arquitectura de von Neumann em grande parte devido ao documento publicado em
154. aso se verifique que negativo necess rio antes do passo seguinte voltar a colocar nesse registo o valor que tinha antes Isso conseguido voltando a somar o divisor registo D ao conte do do resto registo R Este pormenor tornado explicito na Figura 3 75 0000 1101 0101 0010 DON TON 0011 divisor 13 5 2 5 3 t Registo D Registo R onoono Registo Q 0000 o aa a e nao RR ANDO SR RR RR SR E Subtrai D Desloca Q para a esquerda A Como R negativo coloca LSB de Qa0 E gt 0000 o Desloca para r 5 Q irei oma e a direita e ocenaocnnoonnooono ion non nono Subtrai D Desloca Q para a esquerda Como R negativo coloca LSB de Qa0 mn 2 gt 0000 ON Desloca para 5 a direita soma D DO ds nr qse pan se nEEs ca DEREDES Subtrai D Desloca Q para a esquerda Como R negativo coloca LSB de Qa0 o 0000 OO Desloca para o gt a direita Soma D oa a Subtrai D Desloca Q para a esquerda Como R positivo coloca LSB de Qa 1 a 0001 Om POES c a direita ua E E E EEEE A Subtrai D Desloca Q para a esquerda A Como R negativo coloca LSB de Qa0 S Dei gt 0010 O esloca para O a direita Soma D A quociente 0010 resto 0011 Figura 3 75 Ilustra o da evolu o dos registos num divisor Subtrai Desloca com uma ALU de 2N bits Para implementar este algoritmo em hardware preciso uma ALU para somar e subtrair 3
155. asos como por exemplo em teclados num ricos onde o utilizador espera que os bot es estejam dispostos de determinada forma Neste caso esperado que estejam dispostos segundo uma matriz com 3 colunas e 4 linhas e ordenados da esquerda para a direita e de cima para baixo Figura 1 4 Organiza es diferentes s servem para confundir o utilizador e diminuir a percep o de qualidade Pode se ainda hoje em dia encontrar embora seja raro produtos que o fazem como o exemplo mostrado na Figura 1 5 Figura 1 4 Fotografia de uma m quina de venda autom tica cujo teclado num rico apresenta uma disposi o t pica anma DrEPET 1E m1 TEL EmN SPEA WLL E A E DEAL T pra roi dei ESTES RO Eri a feed CANETA Bra Figura 1 5 Fotografia de uma m quina de venda autom tica cujo teclado num rico apresenta uma disposi o at pica e Indica es Gr ficas O c rebro humano est bastante treinado para o reconhecimento de formas tamanhos e cores Isso deve ser usado na interface para transmitir indica es ao utilizador O uso de um tri ngulo equil tero apontando para a direita um s mbolo reconhecido facilmente como significado PLAY Deve portanto ser usado em detrimento de outros s mbolos para representar essa fun o As cores tamb m devem ser usadas para por exemplo distinguir diferentes grupos de controlos ou indicadores O tamanho tamb m uma maneira de diferenciar os comandos de uma interface principalm
156. bug era usado pelo menos desde 1889 para designar uma falha no entanto foi GraceHopper que introduziu o uso do termo debugging para designar o processo de elimina o das falhas nos programas de computadores 1 9 gr Oa hina shakh TAi 70 9 257 Sy 225 200 s boy e data TA 9 9337 YY Pes Sar Pesa HP ns EA Sra Da Go Vl S TLS py PRO Doyabyis Cory cd WETT TIAA Rens Gripe 032 ftd Ae ipod led ja um JA Pelos adm 1200 Sarted S Kiis Ri Eir SM IS4S j Re Log 70 Vanel CERAS lay First persa case buq beim found ro Qachan AEN S N 194 Jd j yaa Figura 5 6 Fotografia de uma p gina do di rio de Grace Hopper programadora de computadores onde se observa um insecto que foi encontrado por volta de 1950 numa fita perfurada e cujas asas impediam a correcta leitura da fita pelo computador Copyright IEEE 2002 5 1 1 Usando Som para Guardar Informa o Linha de Atraso Ac stica H medida que os computadores deixaram de ser mec nicos para passarem a ser electr nicos em meados do s culo XX tamb m o tipo de mem ria utilizado evolui dos cart es e fitas perfuradas para dispositivos electr nicos Uma das primeiras mem rias electr nicas foi a linha de atraso ac stica criada por J Presper Eckert por volta de 1943 aquando do desenvolvimento do computador electr nico EDVAC A evolu o do tipo de memorias electr nicas desenvolvidas e determinada tal como acontece em outras reas
157. bus e ilustrado na Figura 6 30 Neste caso a tens o na linha nunca negativa R3 Barramentoo Figura 6 30 Termina o Thevenin com dois d odos e condensador A resist ncia R3 polariza o diodo D2 directamente a tens o no seu nodo e no nodo de Di pois aproximadamente 0 7 V Quando a tens o no barramento desce abaixo de O diodo Di fica tamb m 271 polarizado directamente o que faz com que a tens o no seu c todo nunca seja inferior a O 0 7 inferior tens o no seu nodo que tem o valor de 0 7 V devido ao d odo Da A termina o da Figura 6 31 utiliza um diodo de Zener D4 polarizado inversamente por Ri de modo a impor uma tens o na linha do barramento V7 Ri Barramento Figura 6 31 Termina o usando um d odo de Zener No n vel l gico alto e assumindo que a tens o na linha vale Voo pior caso a pot ncia dissipada na resist ncia da termina o R 2 py e 56 em que Vr a tens o aos terminais do d odo de Zener No caso do n vel l gico baixo e assumindo que a tens o na linha O pior caso a pot ncia dissipada 2 ON Po Se 57 0 R 57 A pot ncia total considerando um ciclo de trabalho d portanto VoD NM vf P d P 1 d Ro d AdE 58 Para obter o valor de Vrt que minimiza a pot ncia consumida h que determinar a derivada de P ordem a Vr e igualar a O extremo da fun o Tem se assim dP 1 ao RL Voo Vr 2 1 d Vr 59
158. c es por segundo As v lvulas no entanto eram grandes pouco fi veis e consumiam muita energia Alguns anos depois de completado o ABC em 1947 uma nova tecnologia foi inventada que possibilitou a constru o de computadores cada vez mais pequenos e mais r pidos o transistor Em 1947 nos laborat rios Bell Labs da AT amp T John Bardeen e Walter Brattain constru ram um transistor feito de germ nio um material semicondutor a que se d o nome de Point contact transistor Esse transistor era constitu do por um bloco de germ nio dopado com impurezas para formar um semicondutor do tipo n colocado sobre uma base condutora terminal denominado de Base Na face superior do bloco de germ nio foram colocados dois contactos muito pr ximos um do outro e 36 feitos de ouro terminais denominados de Emissor e Colector como se ilustra na Figura 2 18 Ao fazer se passar uma corrente el ctrica entre o emissor e a base criava se uma pequena camada na superf cie do bloco de germ nio com uma defici ncia de electr es Verificou se que a corrente que se fazia passar entre o emissor e a base afectava a corrente que flu a entre o colector e a base quando era aplicada uma tens o entre os dois Verificou se ainda que uma pequena varia o no valor da corrente entre o emissor e a base levava a um grande varia o no valor da corrente entre o colector e a base Era assim poss vel usar este tipo de transistor para amplifica
159. c rabc 1 Estas express es matem ticas embora correctas n o s o as mais simples que poss vel construir Uma forma de as simplificar usando mapas de Karnaugh Esses mapas s o no fundo outra forma de representar a tabela de verdade desenhado um rect ngulo contendo do lado esquerdo uma ou duas das vari veis em causa e na parte de cima as vari veis que sobram Esse rect ngulo dividido em linhas e colunas de acordo com o n mero de poss veis valores que as vari veis podem ter No caso do problema apresentado existem 3 vari veis independentes a b e c Assim sendo constr i se um rect ngulo com duas linhas vari vel a e 4 colunas vari veis b e c como se ilustra na Figura 2 33 O a 00 01 11 10 O a 00 01 11 10 ecc O aee ee Figura 2 33 Mapas de Karnaugh para o problema proposto A numera o das linhas e colunas feita usando c digo Gray isto s uma das vari veis pode mudar de valor entre colunas ou linhas adjacentes Cada rea dentro do rect ngulo preenchida com 0 ou 1 de acordo com a tabela de verdade De seguida desenham se rect ngulos ou quadrados que contenham s 1s sejam o maior poss vel e que tenham uma largura e altura que sejam uma pot ncia de 2 2 4 8 Esses rect ngulos podem sobrepor se e podem sair de um dos lados para entrar no lado oposto n o o caso apresentado na Figura 2 33 A cada um desses rect n
160. cador accionado atrav s do sinal SAEN que s activado algum tempo depois de a c lula de mem ria ter sido ligada s linhas de bit De forma a diminuir o n mero de amplificadores necess rios em mem rias que tenham muitas colunas comum o uso de multiplexers antes dos amplificadores Esses multiplexers s o constituidos por dois transistores PMOS para cada coluna controlados por um sinal proveniente de um descodificador que recebe o endere o de coluna Como ilustra a Figura 5 37 v rias colunas s o assim ligadas a um s amplificador SENSE OUT Figura 5 37 Circuito de multiplexagem das colunas para leitura dos bits Em dispositivos de mem ria SRAM externos com capacidade de v rios megabit e em que o tamanho das palavras geralmente de 8 bits usam se v rios n veis de amplifica o e multiplexagem como ilustra a Figura 5 38 para o caso de 3 n veis 203 BITLINE MUX LOCAL SA Figura 5 38 Ilustra o do uso de v rios n veis de amplifica o e multiplexagem numa mem ria SRAM O valor de sa da do amplificador de leitura conectado a um registo cuja fun o armazenar o valor do bit lido para ser disponibilizado para o exterior enquanto os circuitos internos na mem ria podem come ar a efectuar a leitura ou escrita seguinte 5 3 4 Pr carga e Equaliza o Antes mesmo de se conectar as c lulas de mem ria s linhas de bit estas s o colocadas a uma tens o pr defi
161. camadas cont m as pistas que t m assim uma configura o de microstrip M1 e M6 ou stnpline M3 e M4 256 ico 1 4 mil FR4 Dielectric j width 8 mil height M2 ground plane gt MEA 5 mil M3 signal laye o M E E Er 4 2 L 0 25 nH mm M1 signal layer M4 signal layer EEE C100 fFimm M5 power plane yo mmm Rac 0 003 Q mm M6 signal layer gt pm ES fo 1 9 MHz 1 mil 0 001 inch Figura 6 10 Exemplo dos par metros constitutivos de uma mic ro trp No caso da stripline com as dimens es representadas na figura a velocidade de propaga o de 2x108 m s o que corresponde a aproximadamente 66 da velocidade das ondas electromagn ticas no V CUO Um par metro mais comum de se usar quando se tratam de pistas numa placa de circuito impresso ou num circuito integrado o inverso da velocidade dividido por 1000 que representa o tempo que as ondas levam a percorrer 1 mm tp T q 39 e 47000 22 No caso do exemplo anterior esse tempo de 5 ps mm Cada onda tem uma amplitude que depende das fontes de sinal e das termina es da linha Uma termina o por exemplo imp e uma certa condi o ao valor da tens o e ou ao valor da corrente que deve ser satisfeita nesse ponto da linha Se essa condi o n o for verificada pela onda de tens o corrente incidente surge uma onda reflectida de modo que a sua soma com a onda incidente verifique
162. cas relativamente simples como a multiplica o mas tem a desvantagem de ser lento e do tempo de c lculo aumentar com o valor de y Outra solu o seria por exemplo calcular o logaritmo de x multiplicar o resultado por y e finalmente calcular a pot ncia de 10 do resultado 21 Esta solu o tem a vantagem de ter um tempo de c lculo que n o depende de y mas necessitar de uma unidade aritm tica complexa para o c lculo do logaritmo e da pot ncia de 10 Para al m disso essas unidades aritm ticas teriam que operar com n meros em v rgula flutuante A constitui o da unidade funcional pode tamb m ser optimizada Pode se tentar por exemplo usar o menor n mero de vari veis poss vel com o objectivo de diminuir o n mero de registos presentes na unidade funcional data path No caso da realiza o das opera es matem ticas pode se optar por usar o menor n mero de unidades aritm ticas ou l gicas reutilizando as para diferentes fun es realizar o sim trico de um n mero com um subtractor que faz a diferen a entre O e o n mero em causa por exemplo ou pelo contr rio ter uma unidade dessas para cada opera o matem tica necess ria A primeira solu o permite ter um menor consumo e uma menor rea total do processador e consequentemente um custo mais reduzido enquanto a segunda solu o torna o projecto do processador menos complexo e permite que diferentes opera es sejam realizadas em simult neo levando
163. centemente acedida MRU escolhida a via que foi acedida mais recentemente Esta forma de escolha de via vantajosa em casos em que os dados que s o mais prov veis de serem necess rios s o os mais antigos Um exemplo quando se est a ler repetidamente um ficheiro de forma sequencial e Pseudo LRU PLRU um algoritmo que quase sempre determina uma das vias menos recentemente utilizadas Pode ser implementado com um bit que indica a via mais recentemente utilizada e depois escolhendo uma das vias adjacentes Usado por exemplo no Intel Pentium 4 e no Freescale PowerPC G4 usado pela Apple e Substitui o da posi o usada menos frequentemente LFU Usa um contador para determinar quantas vezes cada via usada A forma mais eficiente seria no entanto usar a via que cont m o dado que n o ser necess rio durante mais tempo Este algoritmo conhecido como algoritmo de Belady n o no entanto realiz vel na pr tica pois n o poss vel saber partida qual ser esse dado Pode ser no entanto usado para a avalia o a posteriori dos outros algoritmos Obviamente quando novos dados s o colocados na mem ria tamp o os dados que a se encontravam s o removidos Quando o processador pretende escrever na mem ria existem duas estrat gias que podem ser utilizadas quando se usa uma mem ria tamp o e Write Through os dados s o escritos na cache e na mem ria principal o A escrita de apenas
164. cia deve ter um valor igual imped ncia caracter stica da linha R Z 45 A liga o da resist ncia alimenta o ajuda a fonte a fornecer corrente carga pois a tens o entrada da carga ser tipicamente inferior tens o de alimenta o o que faz com que haja uma corrente a fluir da alimenta o para a carga que se soma corrente vinda da fonte A Figura 6 19 ilustra a situa o em que o n vel l gico sa da da fonte passa de O para 1 Isso faz com que a tens o sua sa da passe a ser aproximadamente Vpop Flui ent o uma corrente na direc o da carga atrav s da linha de transmiss o Essa corrente que consiste num deslocamento de electr es no sentido contr rio faz com que a carga el ctrica na porta do transistor de entrada do dispositivo Carga se torne positiva Relembre se que a porta de um transistor MOSFET comporta se com um condensador O seu carregamento neste caso consiste em remover electr es da porta que est o na banda de condu o do metal dessa porta o que por sua vez vai atrair electr es do substrato do transistor para perto da porta formando um canal entre a fonte e o dreno 263 VbD VDD Vpp Fonte l linha de transmiss o j entrada O o TR SS Carga E durante a transi o a DE c mm tens o aqui menor na e do que V n vel l gico q Ga Figura 6 19 Ilustra o de uma porta NOT ligada a um MOSFET Caso em que a sa da da porta N
165. cidade de mem ria atrav s da miniaturiza o 5 4 2 Leitura e Escrita Os circuitos electr nicos existentes nas mem rias DRAM s o semelhantes aos das mem rias SRAM Em particular s o usados tamb m circuitos de pr carga e equaliza o das linhas de bit embora neste caso a tens o a que s o colocadas essas linhas seja Vop 2 e n o Voo como acontece tipicamente com as mem rias SRAM Da mesma forma s o usados amplificadores de leitura e de escrita e multiplexers para a liga o desses amplificadores s colunas adequadas No caso das mem rias SRAM cada c lula est ligada a duas linhas de bit complementares No caso das c lulas na mem ria DRAM s necess ria uma linha de bit como se ilustra na Figura 5 44 Tendo em conta a organiza o matricial das c lula de mem ria normalmente utilizada ter se ia uma organiza o como a ilustrada na Figura 5 45 209 Linha de Bit 4 Linha de Bit 3 0 0 0 0 0 Linha de Palavra E Figura 5 45 Disposi o de v rias c lula de mem ria DRAM Na verdade para que a leitura seja feita da mesma forma do que nas mem rias SRAM cada coluna isto cada conjunto de c lulas ligada a uma linha de bit dividida em dois de modo que metade das c lulas de mem ria seja ligada a uma linha de bit e a outra metade a uma outra linha de bit como se ilustra na Figura 5 46 210 Linha de Bit 4 Linha de Bit 4 Linha de Bit 3 Linha de Bit 3 Linha de Palavra
166. cionar como um interruptor controlado pela tens o aplicada entre a porta e o substrato source drai Silicon substrate Figura 2 24 Constitui o de um MOSFET Os MOSFET s o feitos de sil cio dopado Existem dois tipos nMOS e pMOS consoante o semicondutor usado nos terminais porta e dreno do tipo n ou do tipo p respectivamente Figura 2 25 Em transistores discretos a fonte e o substrato costumam estar ligados entre si Nesses casos s saem para for do encapsulamento 3 terminais 41 p substrate Figura 2 25 Constitui o dos transistores nMOS e pMOS Enquanto no caso dos nMOS o interruptor est fechado ou seja permitida a passagem de corrente quando a tens o aplicada porta alta no caso dos pMOS acontece o contr rio Quando aplicada uma tens o porta os electr es s o impedidos de fluir entre o dreno e a fonte Os s mbolos el ctricos destes dois tipos de MOSFET traduzem esta diferen a com a presen a de um c rculo junto porta no caso dos pMOS Figura 2 26 fonte fonte porta i porta 4 i dreno dreno Figura 2 26 S mbolos el ctricos dos transistores nMOS e pMOS Embora este tipo de transistores contenha no nome a refer ncia ao uso de metal e xido referindo se ao tipo de material usado no terminal porta e na camada diel ctrica por baixo dele respectivamente hoje em dia comum o uso de polisil cio sil cio cristalino em vez de metal na porta Recentemente n
167. colunas da matriz e controlado pelos restantes bits de endere o como se ilustra na Figura 5 25 DER 7 C lula de Mem ria 1 bit Ro R R a i D aD Ao e i do ao Endere o 3 7 7 de Linha Ai S R4 fa fes n E R a 5 A TD eo 6 R E ED 7 E ED e Es Es 7 Co i Co As So bro a A4 O Si Multiplexer Figura 5 25 Exemplo da organiza o matricial das c lulas de mem ria numa mem ria de 64 bits De forma a minimizar o n mero de fios de liga o a matriz deve ser quadrada isto ter o mesmo n mero de linhas e de colunas No caso de uma mem ria com 1 Mbit de capacidade por exemplo deve se ter 1024 linhas e 1024 colunas 189 Na realidade a leitura e escrita da informa o na mem ria n o feita por bits mas sim por palavras que geralmente t m 8 16 ou 32 bits de largura Essas palavras s o constitu das por bits armazenados em c lulas ligadas mesma linha de forma tornar a sua leitura e escrita mais r pida Tendo em conta que a matriz deve ser aproximadamente quadrada em cada linha existir o v rias palavras armazenadas No exemplo anterior o de uma mem ria com 1 Mbit de capacidade e considerando palavras de 8 bits cada uma das linhas tem 128 palavras 1024 8 perfazendo um total de 131072 palavras armazenadas na mem ria 128 kbytes A Figura 5 26 mostra o exemplo de uma mem ria de 64 bits com palavras de 2 bits
168. componentes comuns e n o necessita de um controlo apartado de temperatura ou da tens o de alimenta o A ideia de usar como suporte de informa o algo que s consegue reter a informa o por breves milissegundos e a consequente necessidade de regenera o peri dica dessa informa o usada hoje em dia em mem rias do tipo DRAM e que se encontram em praticamente todos os computadores pessoais 5 1 3 Mem ria de Tambor Com o advento dos computadores utilizando a arquitectura de von Neumann em que tanto o programa como os dados s o armazenados no mesmo dispositivo de mem ria surgiu a necessidade de mem rias com maior capacidade de armazenamento A mem ria de tambor drum memory foi uma das solu es encontradas Figura 5 9 Inventada em 1932 por Gustav Tasuschek foi muito utilizada nas d cadas de 50 e 60 Este tipo de dispositivo consiste num tambor rotativo coberto de um material feromagn tico volta do tambor eram dispostas as cabe as de leitura e escrita Cada cabe a correspondia a uma pista diferente no tambor ao contr rio do que acontece hoje em dia nos discos r gidos utilizados na maioria dos computadores de secretaria e port teis onde as cabe as s o posicionadas na pista desejada por ac o de um motor passo a passo Outra diferen a entre a mem ria de tambor e os discos r gidos modernos que nestes ltimos o material feromagn tico disposto em discos planos e n o volta de um tambor PEFERDOTERS
169. ctos mais importantes na escolha de um dado produto por parte de um potencial comprador tem a ver com o seu design Ningu m escolhe um produto por ter dentro de si um circuito electr nico especialmente bem concebido ou dimensionado Escolhe com base na apar ncia pre o e em algumas especifica es que considere mais importante S o no entanto esses circuitos electr nicos que fazem com que seja poss vel implementar as fun es desejadas e que essas fun es tenham um desempenho melhor do que as de produtos concorrentes 1 2 7 Encapsulamento Um dos aspectos mais vis veis o seu aspecto visual exterior em particular o seu encapsulamento A sua escolha n o deve ser feita a posteriori mas sim planeada desde o inicio tendo em conta a fun o do produto e o tipo de utilizadores alvo O desenvolvimento do encapsulamento deve ser levado a cabo por equipas especializadas capazes de criar designs atractivos e funcionais mas que levem em conta tamb m algumas condicionantes e compromissos em termos de engenharia e de produ o em larga escala No que diz respeito ao design que ter em conta n o s as tend ncias existentes na altura do desenvolvimento mas tamb m o aspecto cultural Diferentes culturas t m gostos em termos est ticos diferentes Naturalmente que existe um compromisso entre custo de desenvolvimento e costumiza o de um mesmo produto para diferentes pa ses O design de um encapsulamento est relacionado n o s co
170. cuito electr nico de forma circular Isso feito com a ajuda de duas portas l gicas NOT 185 como ilustrado na Figura 5 20 A sa da de cada porta est ligada entrada da outra Existem assim dois pontos no circuito Q e Q que t m sempre n veis l gicos diferentes Esta c lula b sica armazena um 1 quando a tens o no ponto Q alta e no ponto Q baixa e armazena um 0 quando a tens o no ponto Q baixa e no ponto Q alta Este tipo de circuito o mesmo usado em flip flops Figura 5 20 Ilustra o do circuito b sico de armazenamento de um bit numa c lula de mem ria SRAM Tendo em conta a fun o de transfer ncia de uma porta l gica NOT apresentada na Figura 5 21 poss vel determinar os pontos de funcionamento poss veis para este circuito Figura 5 22 Ve Figura 5 21 Fun o de transfer ncia t pica de uma porta l gica NOT Destes 3 pontos de funcionamento s dois s o est veis O A e o B sendo usados para representar o O e O o A Figura 5 22 Pontos de funcionamento da c lula de mem ria SRAM As duas portas NOT s o em geral implementadas usando l gica CMOS como ilustrado na Figura 5 23 186 W Figura 5 23 Implementa o em l gica CMOS do circuito bi est vel usado na mem ria SRAM Este tipo de mem ria hoje em dia maioritariamente usada como mem rias tamp o em processadores devido sua rapidez de acesso uma mem ria vol til facilmente const
171. da unidade aritm tica e l gica consoante as fun es matem ticas contidas no algoritmo preciso tamb m incluir um registo para cada vari vel utilizada e multiplexers quando a uma mesma vari vel s o atribu das diferentes valores em diferentes partes do algoritmo diferentes estados da FSMD Cada registo precisa de um sinal de controlo que determina quando a palavra sua entrada armazenada Os multiplexers precisam de um ou mais sinais para determinar qual das suas entradas redireccionada para a sa da Quanto unidade de controlo necess rio criar a sua m quina de estados o que feito a partir da FSMD do processador substituindo as atribui es de vari veis e opera es matem ticas a existentes por altera es ou verifica es de valores de sinais de controlo necess rios pela unidade de processamento e com base nos sinais de indica o fornecidos por esta Finalmente h que implementar a l gica necess ria para determinar as transi es de estado escrevendo as express es l gicas dos sinais de controlo e simplificando as por interm dio por exemplo de mapas de Karnaugh Essas express es l gicas podem ent o ser implementadas atrav s de portas l gicas O tamanho do registo de estado da unidade de controlo depende do n mero de estados que a m quina de estados do controlador tem 153 4 1 3 Optimiza o O projecto de um processador dedicado para uma determinada fun o n o tem uma nica solu
172. da actualmente nos Outro encapsulamento digno de nota microprocessadores da Intel e da AMD Esse encapsulamento n o tem pinos mas sim superf cies metalizados que s o soldados directamente na placa de circuito impresso ou colocadas em contacto com os pinos de um socket Um exemplo encontra se na Figura 2 73 Figura 2 73 Vista inferior de um processador Pentium 4 num encapsulamento LGA Tirada por Eric Gaba Licen a Creative Commons Attribution Share Alike 3 0 7 A n o exist ncia de pinos leva a uma muito menor indut ncia nos contactos o que permite uma opera o a mais alta frequ ncia o que bastante importante nos microprocessadores modernos Este tipo de encapsulamento permite um muito maior n mero de contactos para o exterior j que usa quase toda a superf cie do encapsulamento 72 73 3 UNIDADE ARTIM TICA E L GICA O principal objectivo de um computador efectuar c lculos matem ticos o que hoje em dia feito com microprocessadores e integrando circuitos electr nicos digitais No centro dos microprocessadores encontra se a Unidade Aritm tica e L gica ALU servindo os restantes componentes para suportar a tarefa de efectuar c lculos matem ticos nomeadamente armazenando os dados que ser o objecto de c lculo e o resultado do mesmo armazenando as instru es que especificam exactamente o c lculo que para realizar realizando a interface com o utilizador para que este possa espec
173. das cargas maior do que a imped ncia caracter stica da linha 7 Uma baixa imped ncia de sa da significa que a fonte capaz de fornecer bastante corrente enquanto uma alta imped ncia de entrada significa que a carga consome pouca corrente Isso vantajoso por exemplo quando se pretende que uma determinada fonte de sinal esteja conectada a v rias cargas fan out o que t pico em circuitos digitais A desadapta o de imped ncias entre fonte linha e carga tem no entanto a desvantagem de levar exist ncia de reflex es de sinal que causam diversos problemas como o disparo provocado por sinais de rel gio em instantes errados interpreta o errada dos bits de dados endere os e linhas de controlo e aumento da interfer ncia electromagn tica causada em outros circuitos adjacentes Existem diversas t cnicas para realizar a adapta o das fontes e cargas s linhas Essas t cnicas podem classificar se em passivas usando resist ncias condensadores e diodos e activas onde s o usados reguladores ou amplificadores operacionais A t cnica mais simples para adapta o de uma carga a uma linha consiste na coloca o de uma resist ncia entre a linha e a alimenta o ou entre a linha e a massa como ilustrado na Figura 6 18 262 VDD Figura 6 18 Termina o paralela constitu da por uma nica resist ncia ligada massa Este tipo de termina o conhecida como temina o paralela A resist n
174. das funcionalidades ao produto e pelo reduzido custo unit rio j que o mercado desses processadores muito grande e portanto o fabricante amortiza os custos de desenvolvimento por um grande n mero de unidades Por outro lado esses processadores s o bem optimizados dando origem a um bom desempenho em aplica es onde s o realizados muitos c lculos b sicos As desvantagens que esta solu o tr s t m a ver com o desempenho em certas aplica es que pode ser baixo e com o tamanho e consumo energ tico j que esses processadores s o projectados para um conjunto gen rico de aplica es e portanto t m que prever funcionalidades e capacidades que podem n o ser necess rios numa dada aplica o Em certas casos estas desvantagens podem ser minoradas pela escolha de um processador de uso geral especializado para um dado tipo de aplica o ASIP application specific processor como o processamento de sinal ou o controlo O facto de existirem processadores desses no mercado faz com que as vantagens em termos de custo de desenvolvimento sejam as mesmas que no caso do uso de um processador de uso geral Por outro lado como s o espec ficos para esses tipos de aplica es conseguem ser mais r pidos Os microcontroladores por exemplo s o um exemplo de ASIP vocacionados para o controlo Possuem assim entradas e sa das anal gicas e digitais bem como interfaces do tipo RS232 USB I2C SPI e CAN O seu uso evita portanto que s
175. de desenvolvimento procuram alcan ar o de ter uma ideia inovadora e engenhosa capaz de levar constru o de um circuito mais r pido com menos consumo e mais barato Consumo Energ tico O consumo energ tico est intimamente relacionado com o tempo de vida da bateria Por outro lado um maior consumo energ tico leva normalmente a uma maior dissipa o de energia e consequente aumento da temperatura o que leva a uma maior necessidade de arrefecimento Isso por sua vez em geral leva a um maior custo unit rio e a um maior tamanho do produto final Hexibilidade A flexibilidade mede qu o f cil mudar ou acrescentar as fun es de um produto Isso tr s vantagens em termos competitivos pois permite reagir de forma r pida a desenvolvimentos efectuados por empresas concorrentes Em produtos cujo tempo de desenvolvimento longo alguns anos muitas vezes acontece que durante esse desenvolvimento surgem no mercado produtos concorrentes com novas fun es que n o tinham sido previstas no inicio do desenvolvimento Para que o produto lan ado seja competitivo muitas vezes necess rio alteralo de modo a incluir essas fun es disponibilizadas pela concorr ncia Um produto flex vel permite faze lo com o menor custo e atraso poss vel O software muito mais flex vel do que o hardware Esta portanto uma das raz es que faz as equipas de desenvolvimento optarem por implementarem certa funcionalidade em software quando existe a po
176. dere o Dados Comandos Chip Select dispositivo de mem ria Endere o Dados Comandos Chip Select Endere o Dados Comandos Chip Select Endere o Dados Comandos Chip Select Endere o Dados Comandos Chip Select Figura 5 28 Exemplo de uma mem ria constitu da por dois ranks com 4 dispositivos de mem ria cada A organiza o da mem ria de um computador em partes independentes como o caso dos bancos de mem ria dentro dos circuitos integrados e dos ranks permite uma maior rapidez de opera o atrav s da utiliza o de intercalagem A intercalagem consiste em dividir o espa o de mem ria de forma a que palavras consecutivas sejam armazenadas em bancos ou ranks diferentes Isso aumenta a largura de banda pois essas palavras podem ser lidas ou escritas em simult neo A Figura 5 29 mostra um exemplo em que n o usada intercalagem S o usados dois bancos com a capacidade de N palavras cada dando origem a uma mem ria com 2N palavras O espa o de mem ria dividido a meio sendo a primeira metade armazenada no banco 0 e a segunda no banco 1 Neste caso o acesso consecutivo das palavras nos endere os O e 1 por exemplo tem que ser feita uma depois da outra isto s quando a palavra no endere o O tiver sido lida que se pode ler a palavra no endere o 1 193 Banco O Banco 1 oo oo 0 barramento Figura 5 29 Exemplo de uma organiza o de mem ria co
177. detectar esses casos e activar uma indica o de que houve overflow Imagine se que N 4 Se por exemplo o dividendo for 90 0101 1010 e o divisor for 2 0010 o quociente 45 0010 1101 e o resto 0 O n mero 45 requer mais do que 4 bits para ser representado o que mais do que o dispon vel para o efeito O caso limite quando o divisor O Nesse caso o quociente seria infinito 123 Isto acontece sempre que o dividendo for maior ou igual a 2N vezes o divisor A forma mais simples de determinar o quociente e o resto seria ir subtraindo o divisor do dividendo repetidamente at que o resto fosse menor do que o divisor O n mero de vezes que fosse poss vel fazer essa subtrac o seria o valor do quociente Figura 3 69 Jim Sr 2 Dividendo Divisor 2 RR ER No quociente Figura 3 69 Ilustra o de um procedimento de divis o que envolve a subtrac o sucessiva do divisor Este processo muito ineficiente pois pode requerer um n mero muito elevado de subtrac es N o usado nem mesmo quando queremos fazer a divis o usando papel e l pis A t cnica que costume usar consiste em subtrair do dividendo m ltiplos do divisor cada vez mais pequenos em vez de subtrair sempre o mesmo valor do divisor Isso tem a ver com a forma como representamos os n meros usando algarismos que correspondem a m ltiplos da unidade O n mero 142 por exemp
178. dispositivo electr nico dando origem a toda uma era a era da electr nica Em 1907 Lee De Forest colocou um fio condutor entre o filamento e a placa met lica e verificou que a tens o aplicada a esse fio condutor mais tarde chamado de grelha determinava a quantidade de electr es que chegavam placa vindos do filamento Era assim criado o tnodo Figura 2 8 Glass envelope Plate anode Grid Filament cathode Figura 2 8 Ilustra o da constitui o de tubos de v cuo triodo 29 Esta foi a primeira vez que foi poss vel amplificar um sinal el ctrico utilizando um dispositivo n o mec nico Muitos outros dispositivos se seguiram com o objectivo de controlar o fluxo de electr es Note se a distin o que se faz entre a electr nica e a electricidade Esta ltima abrange a produ o distribui o de energia el ctrica enquanto que a electr nica diz respeito ao controlo do fluxo de electr es com um determinado fim amplifica o rectifica o filtragem etc S o exactamente este tipo de dispositivos e a sua associa o em circuitos complexos criados com o objectivo de efectuar a execu o aut noma de c lculos num ricos por uma m quina o computador que o objectivo desta disicplina e o foco do resto deste documento a electr nica dos computadores 2 1 6 O Primeiro Computador Electr nico Digital Em termos de resolu o um sinal anal gico apresenta vantagens j que pode assumir uma infinid
179. do j que o desempenho limitado por outros factores como o tempo de acesso mem ria ou a necessidade de esperar pela introdu o de dados por parte do utilizador Existem directivas da Uni o Europeia que imp em certas restri es aos materiais utilizados de modo a minimizar o impacto que os produtos electr nicos t m no ambiente A directiva 2002 95 EC conhecida como directiva RoHS Restrction of Certain Hazardous Substances pro be o uso de C dmio Merc rio Cr mio Hexavalente Bifenilos Polibromados teres Difenil polibromados e Chumbo A directiva 2002 96 EC conhecida por WEEE Waste from Electrical and Electronic Equipment por outro lado atribui aos fabricantes a responsabilidade pela reutiliza o ou destrui o de forma ecologia de produtos el ctricos e electr nicos descartados 1 2 6 Interface com o Utilizador H muitos computadores embebidos que passam despercebidos ao utilizador do sistema Isso acontece muitas vezes por exemplo nos autom veis H no entanto muitos outros sistemas contendo computadores em que uma das principais fun es a interface com o utilizador Nesses casos preciso prestar especial aten o ao seu desenho e constru o Do ponto de vista do engenheiro envolvido na cria o de um produto e que tem que desenvolver o hardware ou software a interface com o utilizador encarada como sendo o sistema que permite que a informa o e os comandos cheguem ao computador e que po
180. dor q iHd iHd a a tl tl ul Ao Ooh Eaa A Co e End EN as ii O eH o mm Dados D Ds Ds Da Ds D gt D Do Linhas de Endere os Figura 5 12 Ilustra o da constitui o de uma mem ria de M scara integrada Naturalmente que os dados armazenados neste tipo de mem ria s o determinados na altura da fabrica o n o podendo depois ser alterados O nome deste tipo de mem ria adv m exactamente das m scaras que s o usadas para fazer o circuito integrado utilizando t cnicas de litografia Estas s o fabricadas tendo em conta os transistores que se deseja e a sua localiza o Pelo facto de ser caro fabricar as m scaras o pre o deste tipo de mem rias s competitivo se forem produzidas dezenas de milhar de circuitos integrados id nticos 181 A Mem ria de M scara portanto um tipo de mem ria que n o usado durante o desenvolvimento de um novo produto S quando o seu desenho est conclu do e se deseja ent o iniciar a produ o em larga escala que se passa a usar este tipo de mem ria que hoje em dia principalmente encontrada em microcontroladores para armazenar o programa inicial que corre assim que este ligado procedimento conhecido por booting Antigamente era usado tamb m em computadores compat veis com o IBM PC para armazenar a BIOS Basic Input Output System que o programa que corre inicialmente no computador para inicializar os perif ricos como a placa
181. e 13 por 5 usando representa o em base 2 embora a indica o dos valores seja feita em base 10 127 Quociente 2 ja a 13 9 2x5 83 Dividendo Divisor 1x 80 1x 40 1x 10 DRE resto 3 2 x divisor subtrac o demasiado grande X XXX N O EST ESCALA Figura 3 73 Ilustra o de um procedimento de divis o de dois n meros em base 2 mas onde usada base 10 para indicar os valores O mesmo exemplo apresentado na Figura 3 74 indicando se agora os valores em base 2 bem como o nome dos registos utilizados na arquitectura apresentada na Figura 3 76 divisor N Registo D 0000 1101 0101 0010x 0101 0011 01010000 1011110 00101000 00011 010 0001 0100 tiii 100 0000 1010 oo000011 00000101 HITINO 2 x divisor Ne resto 0011 quociente 0010 X 4X xx Registo Q 0000 0000 0000 0010 quociente Desloca para a esquerda e insere O Desloca para a esquerda e insere O Desloca para a esquerda e insere 1 Desloca para a esquerda e insere 0 N O EST ESCALA Figura 3 74 Ilustra o de um procedimento de divis o de dois n meros em base 2 128 Na realidade o resultado de cada subtrac o colocado no registo R C
182. e coloca los num encapsulamento que os proteja do meio ambiente e que permita a sua f cil manipula o e soldadura numa placa de circuito impresso Inicialmente o material usado para realizar o encapsulamento era a cer mica sendo mais tarde substitu do por pl stico por ser mais barato H no entanto aplica es que requerem ainda o uso de encapsulamentos de cer mica j permitem a opera o numa gama de temperatura mais alargada 55 a 125 C comparada com a gama de 40 a 85 C dos encapsulamentos pl sticos o que necess rio por exemplo em aplica es militares perfura o e no espa o Um dos requisitos das aplica es espaciais o da resist ncia h humidade o que conseguido usando encapsulamentos herm ticos de cer mica Os primeiros encapsulamentos inventados em 1965 pela Fairchild continham duas filas paralelas de contactos e eram chamados de encapsulamentos DIP dual in line package embora s vezes tamb m sejam designados por DIL A Figura 2 70 mostra um exemplo Figura 2 70 Fotografia de circuitos integrados em encapsulamentos DIP 69 Este tipo de encapsulamento apropriado para uso em placas de circuito impresso com furos sendo os contactos soldados na parte de baixo da placa de circuito impresso tamb m de f cil manuseamento por m quinas de coloca o autom tica de componentes em placas de circuito impresso que s o depois todos soldados em simult neo em banho de solda A Figur
183. e definem a rela o entre tens o e corrente ao longo da linha et Spa Me 29 oi z t Pio zt OZ ot 254 Em regime sinusoidal a tens o e a corrente podem ser descritas por amplitudes complexas V Veit E 30 le Reescrevendo 30 usando as amplitudes complexas leva a Q Nene o 31 Z l no Z G joC 2 Aplicando a derivada em ordem a znos dois membros das equa es permite chegar a aV 2 da 7 N 2 dia mal Z 2 pez A I 2 em que y R joL G joC 33 vari vel y d se o nome de constante de propaga o Esta constante depende dos par metros constitutivos da linha e da frequ ncia angular dos sinais sinusoidais A fun o matem tica que satisfaz equa es diferencias de 2 ordem como as que se tem em 32 a fun o exponencial podendo o argumento ser positivo ou negativo A solu o gen rica portanto uma combina o linear destas fun es 34 Esta solu o pode ser interpretada como representando a soma de duas ondas que se propagam em sentidos contr rios da linha Note se que a soma de um qualquer n mero de exponenciais tamb m solu o de 32 Podem portanto existir na linha um n mero arbitr rio de ondas a propagarem se nos dois sentidos 7 Uma das formas de indicar que determinada vari vel representa uma amplitude complexa o uso de uma barra horizontal por cima de uma letra mai scula Quando se trabalh
184. e ler Isto liga o condensador de c lula linha de bit provocando uma redistribui o de carga entre o condensador e a linha Como as linhas de bit s o longas e os condensadores s o pequenos a perturba o da tens o na linha de bit vai ser m nima 4 Ligar o amplificador de leitura Isso vai fazer com que uma das linhas de bit da coluna atinja VDD e a outra O consoante o valor do bit armazenado 5 Ler o valor das linhas de bit seleccionadas a partir do endere o de coluna Podem nessa altura ser lidas v rios bits da mesma linha de palavra 6 Durante a leitura das linhas de bit existe corrente que flui entre o condensador e a linha de bit e que o vai carregar ou descarregar retornando a sua carga ao valor inicial Devido ao valor elevado de capacidade das linhas de bit este processo demorado 7 Alinha de palavra desliga terminando se o processo de leitura No caso da escrita imposta uma tens o nas linhas de bit que amplificada pelo amplificador de leitura e que leva ao carregamento ou descarregamento do condensador da linha de palavra seleccionada 216 1 0 4 pe SAP EE SAN circu m write driver 0 W ki nO mene T da Bitline f output h bi A dl E N write driver D i Bitline CSL WE output gt Access Sense Restore Precharge Write Recovery r trco ny twr frp Figura 5 55 Ilustra o da escrita de um bit numa c lula de mem ria DRAM Como se v
185. e mem ria capaz de leitura escrita e acesso aleat rio Essas mem rias podem no entanto ter larguras de palavras diferentes A mem ria de dados tem em geral 8 bits de largura enquanto a mem ria de instru es tem geralmente mais bits por palavra Outras caracter sticas podem tamb m ser diferentes como a temporiza o e o endere amento GS HARVARD A O Mem ria de Mem ria de Instru es DioTo 0N Figura 2 50 Arquitectura do tipo Harvard A vantagem da arquitectura Harvard a maior rapidez na execu o do programa e as desvantagens s o a maior complexidade de programa o devido exist ncia de dois espa os de endere os separados e ao maior n mero de pinos que tem que ter o circuito integrado o que dificulta o desenho das placas de circuito impresso Para obviar as desvantagens de cada arquitectura e usufruir das suas vantagens v rias t cnicas foram desenvolvidas Uma dela tem a ver com o compromisso que h entre o tamanho da mem ria e a rapidez de acesso quanto mais pequena mais r pida Assim sendo em vez de se usar um nico n vel de mem ria usam se v rios n veis Dentro do processador colocada uma pequena mas r pida mem ria mem ria tamp o ou cache e fora do processador colocada uma mem ria maior mas necessariamente mais lenta Figura 2 51 Isto beneficia as instru es e dados mais usados que s o encontrados na mem ria tamp o n o sendo portanto esperar q
186. e n o fazer nada quando qi 0 ou subtrair quando qi 1 Note se que nesta etapa o peso do divisor em rela o ao resto parcial menor do que na etapa anterior Isto porque em cada etapa o divisor dividido por dois Na pr tica por forma a facilitar a implementa o o resto parcial que multiplicado por 2 entre cada etapa O resultado no entanto o mesmo o valor que subtra do ao resto parcial em cada etapa cada vez menor Por esta raz o uma determinada estimativa errada numa dada etapa pode n o ser corrigida totalmente na etapa seguinte Depende de qu o negativo ficou o resto parcial aquando da estimativa errada do bit do quociente Por forma a tornar esta explica o mais clara vai se apresentar um exemplo num rico Antes disso no entanto h que apresentar alguns detalhes sobre a implementa o do divisor SRT Em primeiro lugar h que explicar como que poss vel estimar um bit de quociente olhando s para dois bits do resto parcial e sem olhar para nenhum bit do divisor Antes de se come ar o procedimento de determinar os bit do quociente o circuito altera o valor do divisor D de modo a que ele tenha um valor igual ou maior do que 0 5 e menor do que 1 normaliza o do divisor Isso feito em duas fases 1 ajuste do sinal e 2 escalamento da magnitude Caso o sinal for negativo calculado o sim trico do divisor e do dividendo fazendo o complemento para 2 tornando se esses valores o novo diviso
187. e outras portas requerido das portas l gicas 92 3 2 4 Somador Carry Lookahead em Bloco Uma solu o para o problema referido na sec o anterior passa pela combina o das t cnicas Ripple Carry e Carry Lookahead para o projecto dos circuitos de soma Os bits s o agrupados em blocos O c lculo em cada bloco efectuado por um somador Carry Lookahead sendo o bit de transporte propagado entre os blocos que assim constituem um somador Ripple Carry Figura 3 25 X3 Y3 AZ Y2 Xl Y1 x YO 8 rock 1 EH Brock 0 s1 s0 Figura 3 25 Estrutura de um somador transporte Lookahed em bloco Carry lookahead logic Block poss vel tamb m usar dois n veis de somadores Carry Lookahead como ilustrado na Figura 3 26 X3 Y3 AZ Y2 Al 1 x Y Block 3 a Block 2 a Block 1 4 Block O ad p3 63 LIS p2 62 1 2 rica JJ St ro Gol JJ SO cl Carry lookahead logic Figura 3 26 Somador Carry Lookahead de dois n veis 3 2 5 Somador Carry Lookahead em rvore Uma outra solu o frequentemente utilizada usa esquemas hier rquicos para o projecto de somadores Carry Lookahead em rvore A Figura 3 27 mostra o primeiro passo na constru o deste circuito o c lculo em paralelo dos bits de gera o e propaga o correspondentes a cada par de as bs a bz as b1 ao bo Ps 93 p2 g2 p1 91 Po go Figura 3 27 Diagrama de blocos do circuito somador Carry Lookahead Passo 1 da exemplifica o do funcionam
188. e se ent o escrever g a b avo 10 90 Os valores de gi e pi podem ser calculados em paralelo para todos os bits sendo o tempo de propaga o igual a 1 A rea ocupada por estes circuitos de c lculo dos bits de gera o e propaga o de 2N para operandos a e b de N bits A equa o 10 pode se aplicar recursivamente para obter cm apenas a partir de gk pk para k lt 1 e Co Cia 9 P Ci 0 P 9 Pi E es 9 Pi Jia Pit Po 9 Pro Cio E Q Pi 0 t Pi Poa Go P Po Pio Ds Pi Poco Pr Po Com base em 11 verifica se que uma vez calculados os gi e pi para cada bit poss vel calcular os ci de todos bits em dois n veis As portas desses n veis t m no entanto um elevado n mero de entradas Como se observa em 11 o c lculo do ltimo bit de transporte consiste numa soma de N 1 termos sendo o ltimo desses termos um produto de N 1 termos Qn 1 CN Tempo de propaga o 2 loga N 1 Pn 1 Co N 1 entradas rea ocupada 2 N N 1 entradas Figura 3 23 Realiza o l gica alternativa do somador completo bloco FA De acordo com o modelo de Tyagi o tempo de propaga o do circuito l gico para o c lculo do transporte do bit mais significativo 2 log2 N 1 2 tendo em conta um tempo de propaga o de 2 para o c lculo dos valores de pie gi A rea ocupada pelo circuito para o c lculo de cada bit de transporte a soma da rea da porta OR com i entradas c
189. e tenha que criar o hardware necess rio para implementar essas fun es como conversores anal gicos digitais que n o existem em processadores de uso geral Naturalmente que numa aplica o em que s fosse preciso por exemplo a interface USB e as entradas digitais ganharia em termos de consumo e tamanho se fosse projectado um processador especializado que s tivesse mesmo essas interfaces Na maioria dos casos no entanto o custo muito maior de desenvolvimento n o justifica a escolha dessa op o A escolha pelo desenvolvimento de um processador de raiz especializado para realizar a fun o pretendida pode no entanto ser a mais acertada em alguns casos especialmente nos casos em que essa fun o seja bem definida n o suscept vel de ser alterada no futuro e que o mercado para o produto seja suficientemente grande de forma a ser poss vel amortizar o custo de desenvolvimento naturalmente mais alto do que no caso do uso de um processador de uso geral existente no mercado pelas unidades produzidas Tamb m o desempenho pode ser melhor e o tamanho e consumo menores 1 2 3 Tecnologias de Projecto O desenvolvimento de um produto hoje em dia feita de cima para baixo isto come ando de um n vel de abstrac o superior e refinando se as solu es at implementa o concreta dos circuitos electr nicos ou do software No n vel superior o sistema especificado usado linguagem natural ou uma linguagem do tipo C A especif
190. ead em rvores n ainaani e Ea a AA AE a Eaa ea Aaaa AS Ra 93 3 2 6 Somador Carry Sa Vetit aa asia aE Ar E nadar sd a ada nda E AEO 99 So OUE RAO AO cassio coa ind e A a A E N dd O E E E NE a TN 105 3 3 1 S ptractor Ripple Cary e a A E aa SS AA 105 3 3 2 Subtractor usando um somador e o complemento para 2 s essssssnesssssrrersessrreesressserrerssssrrerssssrreessssrrereresssereressserreresss 107 SC MULTIPLICA CA O cen a Ra RA ROO O O oi Us O DO qo DO di ge AD a O ad dA o Dia soda DR 107 34 1 Arg itect ras Matricida eenn pa OO O OS OO ST 109 342 Arquitecturas em AVO enan nero da aa SSIS RAT 110 3 43 Arduitect ras SEE id ne a a TEA E EAE TE EO REN EEA E O EEOAE TAE O EEE AAR E A aa EEEE N E RE 113 344 Algorntmode BOOEN anne SOGRO S S a 116 DVI A OA ao Di A dd RD ir a a a a MA o 123 3 5 1 Arquitectura eM SERIE ss SS nean AA d nas dhean 126 3 5 AISO LIDER T arra eA E oA ERR Aa A E E 134 SO CIRCUITOS DE DESLOCAMENTO anren ai NNa TO T A N TO Dae A aa ad 143 36 1 Utilizando Multiplexe Sumienie cdr DLC A TO RN A OR RA Ea a 144 3 6 2 Utilizando uma Matriz de TranSISTOreS sra a 144 3 7 REPRESENTA O EM V RGULA FLUTUANTES assa ses maos Reina US dia sd RO a a a E O O Sn SE 146 3 1 INOLac o CIENCIA a 146 3 7 2 Representa o em V rgula Flutuante Segundo a Norma IEEE 754 eeeeeeeeeeeeerrereeeeeaeeaeenanenaaaaaeeea 147 Sis Opera es ATILMELICAS ci cama E EE A E E E ENTER 148 4 PROCESSADORES DEDICADOS enua a E E A CCD O
191. ecutar o 2 passo de uma instru o descodifica o da instru o poss vel ao mesmo tempo executar o 1 passo da instru o seguinte transferir a instru o da mem ria para o processador Este tipo de funcionamento designado por funcionamento em pipeline A execu o dos 5 passos referidos pode ser encarada como a execu o de um programa N o o programa principal que o computador est a executar mas um programa simples normalmente designado por micro programa cuja fun o executar o programa principal armazenado na mem ria do computador Assim sendo a implementa o do micro programa pode ser feita como nos processadores dedicados isto usando registos e l gica combinat ria para implementar uma 1 A mem ria em geral endere ada ao byte enquanto as instru es podem ter desde 1 a 8 bytes cada O incrementar o apontadador contido no registo PC pode significar somar por exemplo 4 bytes de cada vez para instru es com 4 bytes de comprimento 169 m quina de estados finita De certo ponto de vista um processador de uso geral um processador dedicado a executar um programa gen rico Tal como no caso dos processadores dedicados ganha se em versatilidade se em vez de se implementar a m quina de estados usando l gica combinat ria se usar uma mem ria ROM assim possivel por parte do projectista alterar facilmente o micro programa armazenado na ROM de modo a tornar o processador mais efici
192. eles 6 4 Realiza o F sica 6 4 1 Conceitos de Linhas de Transmiss o Os sinais electromagn ticos n o se propagam nos condutores que constituem um barramento de forma instant nea Uma varia o de tens o provocada por um dispositivo num dos extremos da linha demora algum tempo a se reflectir numa varia o de tens o no outro extremo da linha Para al m disso a velocidade de propaga o depende da frequ ncia do sinal Uma sequ ncia de Os e Is constitui um sinal rectangular que por sua vez pode ser descrito por uma soma de sinus ides com diferentes frequ ncias amplitudes e fases iniciais A propaga o dessas sinus ides de diferentes frequ ncias com velocidades diferentes leva a uma deforma o do sinal el ctrico Quando o tempo de propaga o das ondas electromagn ticas que constituem os sinais da ordem de grandeza do tempo de transi o desses sinais deixa de se poder considerar a transmiss o instant nea como se faz normalmente com sinais de baixa frequ ncia Os fen menos f sicos que t m lugar nas linhas de transmiss o podem ser calculados de forma rigorosa usando as equa es de Maxwell que descrevem de forma geral o comportamento do campo electromagn tico O resultado da aplica o dessas equa es a uma linha de transmiss o constitu da por dois condutores leva a que essa seja descrita por uma sucess o de sec es infinitesimais cujo comportamento pode ser equiparado ao de um circuito el ctrico igua
193. elevis o por exemplo que usam microcontroladores da Atmel ou da Microchip por exemplo O n mero de bits que se diz ter um processador diz respeito ao comprimento das palavras processadas pela ALU armazenadas nos registos e transferidas atrav s dos barramentos para a mem ria Em computadores embebidos comum encontrar processadores com 8 16 ou 32 bits enquanto em computadores port teis ou de secret ria comum encontrar processadores com 32 ou 64 bits 4 2 2 Funcionamento da Unidade de Processamento A unidade de processamento de um processador de uso geral semelhante de um processador dedicado A diferen a consiste no n mero de circuitos usados para a realiza o de opera es matem ticas contidos na ALU e no n mero de registos e sua liga o ao exterior e ALU A ALU de um processador de uso geral capaz de realizar um vasto leque de opera es matem ticas As mais comuns s o as enumeradas na Tabela 4 2 Tabela 4 2 Lista de opera es matem ticas normalmente encontradas num processador de uso geral Era tuga 166 Os registos presentes na unidade de processamento s o em geral em grande n mero entre 30 e 100 e t m a capacidade de serem todos eles conectados s diversas entradas da ALU O resultado de sa da da ALU tamb m pass vel de ser armazenado em qualquer dos registos existentes Note se que normalmente h registos que t m fun es espec ficas e que n o devem ser alter
194. em ria Mem ria Tamp o Principal Conjunto 0 00 Es EE 0000 Ow Transferido para a posi o Conjunto 1 AO E E 0001 Ji O da Mem ria Tamp o Etiquetas 0 1010 Transferido para a posi o l 1da Mem ria Tamp o Figura 5 81 Ilustra o do preenchimento da mem ria tamp o constitu da por dois conjuntos Este tipo de mapeamento da mem ria tamp o designado por Mapeamento Directo pois cada byte da mem ria principal vai sempre para o mesmo s tio na mem ria tamp o A Figura 5 82 mostra o circuito de aceso a uma mem ria tamp o de mapeamento directo 235 Endere o Mem ria Tamp o Validade Etiqueta Dados Palavra com Ea nb bits nam Conjunto com TA ent E E 2 P palavras ea Dado A capacidade da mem ria nb x 27px 2rc bits Encontrado Figura 5 82 Circuito de acesso mem ria tamp o com mapeamento directo Existe uma outra forma de organizar a mem ria tamp o de modo a que cada palavra da mem ria principal possa ser armazenada em qualquer lugar da mem ria tamp o Esse tipo de organiza o chama se de Completamente Associativa Neste caso a mem ria tamp o constitu da por um s conjunto constitu do por v rios blocos que podem ser acedidos em paralelo Figura 5 83 Etiquetas Endere o E e e O e Vie p te FP E qi a ne A nb x 2np nv vias 4 neste exemplo nb Palavra A capacidade da mem ria nb x 29 x nv bits Figura 5 83
195. entada uma porta NOT 120 V 50K Ohms from plate to grids of of driving s gt moder driven triodes lt Plate madida lt Grid lt Cathode m E E Input Grid Output Input Output Voltage Voltage Voltage Bit Bit a b c a c 100 15 35 0 l 35 25 100 l 0 120V OV Eae e Figura 2 11 Porta l gica NOT implementada com v lvulas Ao sinal de entrada ponto a aplicado um divisor de tens o ligado a uma alimenta o de 120 V Quando a tens o de entrada tem um n vel de tens o de 100 V 0 a sa da do divisor de tens o fica com uma tens o positiva de 15V Essa tens o aplicada grelha da v lvula faz com que haja passagem de electr es do filamento para a placa e uma tens o de sa da no ponto c de 35 V que um n vel baixo de tens o e corresponde a um 1 Um 0 entrada d portanto origem a um 1 sa da No caso contr rio quando s o aplicados 35 V entrada 1 a tens o sa da do divisor 32 resistivo e entrada da grelha da v lvula passa a ser negativa 25 V o que faz com que n o haja praticamente passagem de electr es do filamento para a placa A tens o no ponto c devido resist ncia de pull up ligada aos 120 V nesse caso de 100 V o que representa um 0 Da mesma forma eram constru das outras portas l gicas como portas NAND Figura 2 12 e portas NOR Figura 2 13 120 V Input Grid Output Input Out
196. ente a que isso deve acontecer estando para al m disso assinalado esse local usando eventualmente cores ou materiais diferentes do resto do encapsulamento O utilizador tamb m espera que haja um bot o para iniciar a leitura do DVD e que esse bot o seja designado por PLAY certo que se esse bot o se chamar GO START ou algo semelhante o utilizador acabar por perceber que esse o bot o a utilizar para essa fun o N o no entanto o que estava espera Estes exemplos podem parecer pouco importantes mas de facto t m peso na percep o que o utilizador tem da qualidade do produto mesmo que isso aconte a de forma inconsciente e Organiza o A interface deve estar organizada de acordo com as fun es que o produto desempenha Se a fun o de determinado produto for executar uma sequ ncia de passos como no caso de algumas m quinas usadas na ind stria os controlos e indicadores deve estar agrupados de acordo com o passo a que dizem respeito e dispostos sequencialmente da esquerda para a direita ou de cima para baixo no painel principal Se a fun o executada 10 estiver organizada de forma hier rquica ent o os controlos e indicadores devem estar dispostos usando por exemplo uma rvore Seja qual for o produto importante que o utilizador n o fique confundido com a fun o dos controlos que podem existir no painel e que em alguns casos podem ter que ser em grande n mero H certos c
197. ente Uma dessas altera es como se referiu consiste no uso de pipelining Existem no entanto muitas outras evolu es ao micro programa b sico dos 5 passos como a divis o das instru es em micro instru es a execu o das instru es fora de ordem ou a previs o da execu o futura de um programa 170 5 MEM RIA A mem ria um componente indispens vel de um computador tanto para armazenar os dados e resultados dos c lculos efectuados como para armazenar o pr prio programa A par com o desenvolvimento do computador tamb m os dispositivos de mem ria sofreram significativos avan os n o s em termos de capacidade de armazenamento como em rapidez de acesso leitura e escrita e fiabilidade As tecnologias empregues para a constru o de mem rias s o muito diversas e utilizam fen menos f sicos de praticamente todos os dom nios Os primeiros tipos de mem ria utilizavam fen menos mec nicos como no caso dos cart es e fitas perfuradas ou nas mem rias utilizando linhas de atraso ac sticas nomeadamente atrav s do uso de materiais piezoel ctricos e ondas ac sticas A partir da foram usados o campo el ctrico no caso do tubo de Williams Kilburn e das mem rias SRAM e DRAM Figura 5 1 o campo magn tico no caso das mem rias de tambor de n cleo magn tico e nos modernos discos r gidos e mesmo a radia o electromagn tica nomeadamente a luz vis vel usada nos CDROMs DVDs e discos BlueRay por exemplo Actu
198. ente para dar a ideia da sua import ncia relativa Naturalmente que o tamanho de um bot o tem impacto na sua funcionalidade Bot es usados mais frequentemente devem ser maiores para facilitar o seu uso Bot es relacionados com fun es menos importantes e ou usadas menos vezes podem ser mais pequenos e Retroac o importante que o produto informe o utilizador do que est fazendo pois isso transmite ao utilizador uma maior sentido de controlo Por outro lado informa o utilizador de que os seus comandos foram de facto recebidos ou de que est espera de alguma indica o por parte do utilizador No caso de fun es que levam algum tempo a ser executadas importante indicar o tempo previsto para a sua conclus o Isso pode ser feito com o recurso por exemplo a uma barra de progresso ou um conjunto de leds A aus ncia dessa indica o agrava no utilizador a sensa o de falta de controlo levando s vezes mesmo ao desespero por se estar espera de uma resposta h muito tempo e n o se saber quanto tempo falta ainda para o fim e Responsividade A responsividade traduz qu o imediato a retroac o obtida a um comando iniciado pelo utilizador Uma resposta mais r pida transmite a ideia ao utilizador de que o produto bom j que parece funcionar depressa Mesmo que de facto as computa es efectuadas n o sejam r pidas um tempo de resposta curto traduz se por parte do utilizador numa impress o de facilidade de interac
199. ento bits dos operandos 93 Esses bits s o ent o usados para calcular os bits de gera o e propaga o de grupos de dois bits consecutivos no caso de rvores bin rias No caso da Figura 3 29 s o formados dois grupos o da direita constitu do pelos bits O e 1 o da esquerda constitu do pelos bits 2 e 3 Para cada um desses grupos poss vel determinar os bits de gera o e propaga o que determinar o o bit de transporte de sa da do grupo de bits respectivo dado o transporte de entrada desse grupo Figura 3 28 a1 b do bo P1 0 Pop1 G10 g1 P 9o Figura 3 28 Ilustra o do c lculo dos bits de gera o e propaga o de um grupo de dois bits Neste caso tem se para determina o dos bits de gera o e propaga o de grupo a partir dos bits de gera o e propaga o iniciais as seguintes express es Po Po P Gio 09 p 9 15 Po Po Ds Gs Q P3 93 as b3 a2 b2 P32 G32 Pio Giro Figura 3 29 Diagrama de blocos do circuito somador Carry Lookahead Passo 2 da exemplifica o do funcionamento De forma semelhante com base nesses dois grupos poss vel formar um outro grupo que os engloba e que representa todos os bits todas das palavras a somar Figura 3 30 Os bits de gera o e propaga o deste grupo maior podem ser calculados de forma semelhante a partir dos bits de gera o e propaga o dos dois grupos elementares 94 3 0 Bo Ee
200. ento priori de qual ser o melhor valor para o algarismo As possibilidades s o testadas come ando em 9 e indo at O fazendo se o produto desse algarismo pelo divisor e verificado se menor do que o resto parcial ou n o No caso do algarismo mais significativo do quociente da Figura 3 7 1 9x2 18 maior do que 7 8x2 16 maior do que 9 e assim sucessivamente at se chegar a 4x 2 8 que j menor do que 9 126 973 2 4x200 8x20 6x2 1 486x2 Dividendo Divisor demasiado grande Dos 2x200 E x Ro axa 750 x o Z x B 75 x subtrac o B o V a os 7 x quociente cmo 8x20 E o 2 EF 9x2 5 x ES z 8x2 ocosa X ES 7x2 E x m tiplos 1 E S 6x2 No resto N O EST ESCALA Figura 3 72 Ilustra o de um procedimento de divis o que envolve a subtrac o sucessiva de m ltiplos do divisor Na verdade os computadores n o usam representa o em base 10 mas sim em base 2 o que torna esse procedimento muito mais simples pois cada algarismo do quociente s pode assumir dois valores O e 1 Por outro lado os m ltiplos do divisor usados n o s o pot ncias de 10 10 100 1000 etc mas sim pot ncias de 2 2 4 8 16 etc A Figura 3 73 exemplifica o caso da divis o d
201. er demasiado grande para ser representado com o mesmo n mero de bits dos operandos A Figura 3 4 apresenta um exemplo A soma del0 com 12 devia dar 22 mas esse n mero demasiado grande para ser representado com 4 bits o m ximo 15 O valor obtido 6 01105 que o que se obt m removendo o bit mais significativo de 22 representado com 5 bits 101105 1000 U ses gt 1010 Te dra gt 1100 Figura 3 4 Ilustra o da soma de dois n meros representados com 4 bits sem sinal 10 12 O resultado obtido est errado devido a overflow A Figura 3 5 ilustra a rela o entre os n meros envolvidos na soma de 10 com 12 no caso de uma representa o bin ria sem sinal com 4 bits O resultado obtido 6 em vez de 22 devido ao valor m ximo pass vel de se representar com 4 bits sem sinal 15 e portanto menor do que o resultado correcto 78 Figura 3 5 Ilustra o da soma de 10 com 12 usando uma representa o de n meros em formato bin rio sem sinal com 4 bits Devido a overflow o resultado errado 6 em vez de 22 A Figura 3 6 apresenta todos os resultados poss veis da soma de dois n meros entre O e 15 Esses n meros s o os que se podem representar com 4 bits numa nota o bin ria sem sinal Se o resultado tiver que ser representado tamb m com 4 bits ent o n o pode ser maior do que 15 Em todos os casos em que isso acontece o resultado armazenado ser errado fruto da elimina o do 5 bit que seria
202. er dizer que a estimativa anterior do bit de quociente estava errada O resto parcial obviamente menor do que o divisor A ele deve ser somado o divisor para corrigir esta situa o A hip tese escolhida para o bit de quociente a l 4 Se o resto parcial for negativo mas maior do que 0 5 1 bDoooxx ent o tamb m houve um erro de estimativa num dos bits de quociente anteriores A op o usual no entanto de n o corrigir o resto parcial nesta altura A correc o possivel seria soma o divisor ao resto parcial Como o divisor tem um valor entre 0 5 e 1 essa correc o podia levar o novo resto parcial a ter um valor maior do que 0 5 0 1 1 0 9 por exemplo o que demasiado Nos passos seguintes em que o peso relativo do divisor menor ser mais adequado fazer a correc o e portanto neste caso a estimativa qi 0 A estimativa do bit de quociente a partir do resto parcial do passo anterior feita do seguinte modo se 2r 20 5 q 40 se 0 5 lt 2r lt 0 5 20 1 se 2r lt 0 5 A Figura 3 81 mostra o fluxograma do procedimento usado no divisor SRT 138 In cio Colocar o divisor no registo D Colocar o dividendo do registo R Normalizar o divisor Normalizar o dividendo Deslocar o resto para a esquerda 01 Testa os dois bits mais 10 significativos do resto 00 0uU 11 O O Subtrai o divisor ao resto Soma o divisor ao resto Executado N vezes Sim N o Converte o quociente num n mero bi
203. ere os serem colocados nas linhas de barramento linhas endere os e o sinal enable deixar de estar inactivo n vel baixo deve existir um intervalo de tempo m nimo dado por tsetup Da mesma forma indicado que desde que o sinal enable fica activo n vel alto at que os dados lidos do dispositivo est o dispon veis nas linhas do barramento deve existir um intervalo de tempo m nimo de tieitura 6 2 Interface com o Processador Como se viu anteriormente a principal fun o de um processador efectuar c lculos matem ticos e o seu funcionamento consiste em ler da mem ria a instru o a executar ler os dados eventualmente necess rios para efectuar os c lculos efectuar os c lculos e eventualmente guardar o resultado na mem ria O computador n o est no entanto contido em si mesmo isolado do mundo exterior A origem e o destino dos dados podem ser externos ao computador necess rio portanto adequar o ciclo de funcionamento t pico h necessidade de interagir com dados que n o est o na mem ria do computador 246 Um das formas poss veis consiste em alterar o programa executado pelo processador para periodicamente verificar se em cada perif rico existem dados novos para ser lidos Est solu o chamada de pooling tem a vantagem de n o requerer nenhum hardware adicional j que a altera o consiste no programa que executado Tem no entanto duas desvantagens importantes Por um lado existe o temp
204. erminar cada d gito do quociente qi necess rio efectuar uma subtrac o resto parcial divisor Caso o resultado dessa subtrac o seja positivo ent o o valor correcto de qu 1 e o resto parcial passa a ser o resultado dessa subtrac o At aqui n o h nenhum desperd cio a subtrac o realizada era mesmo necess ria No entanto se o resultado da subtrac o for negativo ent o o valor correcto de qi 0 e o resto parcial mant m se A subtrac o efectuada foi ent o um desperd cio j que o seu resultado descartado Na verdade o resultado da subtrac es foi logo escrito no registo R sendo preciso voltar a colocar a o valor anterior Nos exemplos dados anteriormente a reposi o era feita voltando se a somar ao registo R o valor do divisor que tinha sido usado para efectuar a subtrac o Outra alternativa seria guardar o conte do do registo R em outro registo tempor rio antes da subtrac es por forma a efectuar o recupera o do valor do resto parcial a partir desse registo tempor rio Seja como for nos casos em 134 que qi O h subtrac es que foram realizadas desnecessariamente O algoritmo SRT evita isso como se ver de seguida A subtrac o e teste do sinal do resultado realizado pelo divisor Subftrai Desloca serve para determinar se o resto parcial maior ou menor do que o divisor na verdade um m ltiplo do divisor N o poss vel em geral comparar a magnitude de dois n meros sem usar
205. es componentes electr nicos como processadores mem rias perif ricos necess rio que ela seja representada de uma forma el ctrica Isso feito utilizando campos electromagn ticos gerados por cargas em movimento Esses campos propagam se no espa o e com eles a informa o transportada de ponto para ponto A propaga o pode ser guiada isto sustentada por exemplo num cabo de cobre ou numa fibra ptica ou pode ser em espa o livre usando ondas electromagn ticas no dom nio ptico ou das radiofrequ ncias No caso concreto dos computadores a propaga o entre componentes como o processador e a mem ria efectuada hoje em dia de forma guiada tendo em conta que os dispositivos interligados se encontram pr ximos uns dos outros Assim sendo n o se justifica a utiliza o da propaga o em espa o livre que mais complexa e consequentemente mais cara e que n o permite transmitir a 244 informa o de forma t o r pida como a propaga o guiada A r dio propaga o no entanto cada vez mais utilizada em computadores para liga o dos seus perif ricos como seja os teclados e ratos com o objectivo de minimizar os inconvenientes da utiliza o de cabos Isso poss vel hoje em dia dado que a quantidade de informa o transmitida entre esses perif ricos baixa No entanto j poss vel antever num futuro pr ximo a utiliza o de r dio propaga o para liga o de perif ricos como monitores e un
206. escrever n o est na mem ria tamp o e Write Allocate Transfere se o bloco para a mem ria tamp o e depois escreve se a a nova palavra e Write Not Allocate Escreve se apenas na mem ria principal N o se transfere o bloco para a mem ria tamp o Apesar de se poder utilizar a estrat gia de aloca o independentemente da pol tica de escrita o que faz sentido s o as combina es e Write through write not allocate e Write back write allocate 239 5 9 4 Exemplo Considere se uma mem ria tamp o de dados de n vel 1 LI do processador AMD Athlon arquitectura K7 com uma capacidade de 64 KB associativa de duas vias e com blocos de 64 bytes A mem ria utiliza as estrat gias write back e write allocate e o processador tem um comprimento de palavra de 32 bits e disp e de 32 bits de endere o endere ando individualmente o byte Na mem ria associativa com 2 vias existem 512 conjuntos de 64 bytes por via cada perfazendo os 64 KB da mem ria tamp o S o portanto precisos 6 bits para endere ar a palavra dentro de conjunto 26 64 e 9 bits para endere ar o conjunto 2 512 Sobram assim 17 bits para a etiqueta 32 6 9 17 A Figura 5 87 mostra a organiza o desta mem ria Endere o Mem ria Tamp o 1 byte q E 0 E j E j E mn E En l 0 512 conjuntos q E 0 H MM mu EM EE EM E ES 32 kbytes EE O por via th ET Eii Bi i Ea o O f 512
207. ess rio um condutor para levar a corrente de uma fonte para uma carga e de outro condutor para a trazer de volta fonte Tipicamente os circuitos electr nicos utilizam um condutor comum como refer ncia para todos os sinais nesse circuito que necessitam assim de um nico condutor para interliga o entre os diversos componentes A vantagem naturalmente a simplicidade de implementa o e uma redu o de custo devido ao menor comprimento de cabo utilizado Esse tipo de sinaliza o de modo comum single ended usado por exemplo no protocolo RS 232 porta s rie dos computadores n o permite a opera o com elevadas frequ ncias pois o efeito da indut ncia e capacidade distribu das pelos condutores semelhante a um filtro passa baixo Por outro lado o uso de tens es elevadas em cabos compridos requer uma pot ncia de transmiss o elevada Isso pode reduzir se baixando os valores de tens o utilizados mas a determinada altura o ru do presente acaba por corromper os sinais mesmo sendo digitais Quando se pretende operar a alta frequ ncia de modo a aumentar a quantidade de informa o transmitida a solu o adoptada usar sinaliza o diferencial differential signaling isto usar dois condutores para cada sinal Este m todo usado por exemplo nos barramentos PCl Express para liga o de placas de expans o a computadores de secret ria no protocolo USB para liga o a perif ricos e no protocolo Serial ATA para
208. esse modo v rios bytes da mesma linha podem ser transferidos sem ter que se fornecer individualmente o endere o de linha Figura 5 65 MICRON MT8D132 X MT16D232 X 1 MEG 2 MEG x 32 DRAM MODULES FAST PAGE MODE READ CYCLE RASP RE as We Na yj im in e ie eso cam A re a 12 TO 7 E 7 7 ST N e NE V A DON T CARE REA UNDEFINED FAST PAGE MODE TIMING PARAMETERS Figura 5 65 Extracto da folha de especifica es dos m dulos de mem ria DRAM da Micron refer ncia MT16D232 mostrando as temporiza es em modo r pido de p gina Observando o diagrama temporal fornecido na folha de especifica es da mem ria para o caso de uma leitura usando o modo r pido de p gina conclui se que a leitura de por exemplo um bloco de 32 bytes requer 1 a coloca o do endere o de linha no barramento de endere os 223 2 a activa o do sinal RAS 3 a coloca o do endere o de coluna no barramento de endere os 4 a activa o do sinal CAS 5 a leitura dos dados presentes no barramento de dados 6 a desactiva o da linha CAS 7 arepeti o dos passos 3 a 5 para a leitura de cada um dos 32 bytes Depois de 32 flanco descendente do sinal CAS h que desactivar o sinal RAS de modo a se poder come ar a transferir outro bloco repetindo se as mesmas opera es Figura 5 66 3 ciclos 3ciclos 2ciclos 2 ciclos 5 ciclos 24 ns 24 ns 16 ns 16 ns 40 ns CLK m
209. essidade de ter m dulos funcionais encarregues da realiza o dos c lculos propriamente ditos Para fazer c lculos necess rio fornecer os operandos geralmente designados por dados por isso necess rio um m dulo de entrada que permita ao utilizador fornecer os dados ao computador O resultado do c lculo em si deve por sua vez ser apresentado ao utilizador portanto necess rio tamb m um m dulo de sa da O que distingue um computador de uma m quina de calcular a capacidade de efectuar de forma autom tica uma sequ ncia de c lculos e n o um s c lculo de cada vez Isso leva necessidade de armazenamento tempor rio dos dados entre cada c lculo o que corresponde a um m dulo de mem ria Figura 2 48 Mem ria Figura 2 48 M dulos de um computador Estes termos s o os utilizados hoje em dia para designar as diferentes partes dos computadores No in cio da era dos computadores outros termos eram usados dependendo do computador em causa Outros termos usados hoje em dia s o instru o que significa o tipo de c lculo ou opera o a realizar pelo computador soma leitura de uma certa posi o de mem ria saltar para uma certa instru o etc programa que se refere ao conjunto das instru es que devem ser executadas e dados designados por operandos e os resultados das opera es No caso do Atanasoff Berry os c lculos efectuados pelo processador eram sempre os mesmos No c
210. essos de fabrico utilizados De forma a construir um computador com mais mem ria do que essa necess rio associar v rios circuitos integrados existindo v rias formas de o fazer 191 Em primeiro lugar pode ser necess rio associar v rios dispositivos de mem ria de forma a aumentar o tamanho de palavra poss vel ligar por exemplo 4 dispositivos de mem ria com tamanhos de palavra de 16 bits de forma a construir uma mem ria com palavras de 64 bits Todos esses dispositivos recebem os mesmos sinais de controlo e endere o sendo o barramento de dados constitu do pela jun o dos barramentos de dados dos v rios dispositivos A um conjunto de dispositivos de mem ria ligados dessa forma d se o nome em ingl s de rank Por outro lado de forma a aumentar o n mero de palavras da mem ria devem se ligar v rios dispositivos de mem ria ou ranks que partilham as mesmas linhas de dados e cujo espa o de endere amento dividido normalmente em blocos de igual tamanho No exemplo da Figura 5 28 tem se uma mem ria com um tamanho de palavras de 64 bits constru da a partir de dois ranks com 4 dispositivos de mem ria que possuem 16 bits de tamanho de palavra O n mero de palavras desta mem ria o dobro dois ranks do n mero de palavras existente em cada dispositivo de mem ria 192 Endere o Dados Comandos Chip Select Endere o Dados Comandos Chip Select Endere o Dados Comandos Chip Select En
211. ez por segundo em torno no mesmo eixo Cada tambor continha 1600 condensadores que estavam organizados em 32 bandas de 50 condensadores cada Figura 2 9 Duas dessas bandas eram sobresselentes Cada banda continha n meros de 50 bits Figura 2 9 Fotografia do tambor de mem ria do computador Atanasoff Berry a nica pe a original ainda existente desse computador Os c lculos eram efectuados simultaneamente aos 30 n meros lidos dos tambores Cada tambor tinha um dos argumentos da adi o ou subtrac o Figura 2 10 Este funcionamento hoje em dia conhecido como SIMD Single Instruction Multiple Data e usado por exemplo em placas gr ficas 31 Leitor de Cart es Perfurador de Cart es 30 Figura 2 10 Diagrama de blocos do computador Atanasoff Berry ilustrando a liga o entre a mem ria dois tambores e a unidade de processamento que continha 30 m dulos id nticos de soma subtrac o ASM Atanasoff e Berry descobriram como realizar opera es l gicas usando v lvulas e a representa o bin ria de n meros No seu computador usaram um n vel alto de tens o para representar um 0 e um n vel baixo para representar um 1 o que hoje chamamos de l gica negativa Os n veis de tens o de entrada e de sa da das portas l gicas constru das n o eram no entanto os compat veis Eram usados divisores resistivos para tornar esses n veis compat veis A Figura 2 11 mostra como era implem
212. f cil Muitas das actividades do Homem podem ser realizadas de forma mais r pida e melhor com o aux lio de computadores como seja o editar de um livro ou a comunica o dist ncia Por outro lado usando computadores podemos fazer coisas que de outro modo seriam praticamente imposs veis como por exemplo evitar a colis o entre autom veis em piso molhado com o sistema ABS Anti lock Braking Syste m N o h d vida que a produtividade do Homem aumentou consideravelmente com o advento dos computadores No entanto ao contr rio do que seria de esperar o tempo de lazer n o aumentou na mesma propor o Na verdade at diminuiu embora isso n o seja devido unicamente ao computador Seja como for continuamos a querer ter computadores que fa am mais coisas e sejam mais r pidos No fundo gostar amos que o computador fosse de facto inteligente n o s para facilitar 1 Originalmente o acr nimo ABS advinha da express o alem Antiblockier Bremssystem dado que foi criado pela empresa alem Bosch em 1978 a interac o com ele mas tamb m para que fosse capaz de fazer muitas das coisas que temos que fazer e n o gostamos No dia em que a chegarmos com certeza arranjaremos outros trabalhos e obriga es para nos mantermos ocupados 1 2 Projecto de Sistemas Electr nicos 1 2 1 Gest o do Projecto A gest o de um projecto de electr nica uma tarefa complicada especialmente em produtos complexos no entanto
213. gulos vai corresponder um termo chamado de mini termo na express o final da fun o Esses mini termos s o obtidos multiplicando as vari veis independentes cujo valor n o varia ao longo da extens o do rect ngulo negada se esse valor que n o varia for 0 Por exemplo no caso da fun o y a nica vari vel que n o varia ao longo do rect ngulo azul a vari vel a J no caso do rect ngulo castanho nem b nem c variam Esse mini termo portanto bc O resultado que se obt m para o problema posto portanto y a bc 1 z ab b c bc Como se observa estas express es s o muito mais simples do que as obtidas directamente da tabela de verdade eg 1 46 Finalmente o circuito l gico pode ser constru do representando cada soma por uma porta OR e cada produto por uma porta AND As nega es das vari veis s o naturalmente efectuadas com recurso a portas NOT Figura 2 34 a y b C Z Figura 2 34 Circuito l gico solu o do problema proposto Note se que para um n mero de entradas maior do que 6 n o poss vel sintetizar circuitos optimizados a partir das equa es l gicas Existem v rias ferramentas de desenho assistido por computador CAD para s ntese de circuitos A ferramenta Espresso criada por Robert Brayton da IBM por exemplo gratuita e f cil de usar Os circuitos como o representado na Figura 2 35 s o circuitos de l gica combinat ria pois a sa da obtida como uma comb
214. ia o que impunha um n vel baixo de tens o na base do transistor de sa da que assim ficava ao corte levando a sa da Q a ter o n vel alto de tens o Vo Vpp Figura 2 22 Porta l gica NAND constru da com l gica TTL A l gica TTL introduzida em 1961 foi a mais utilizada a partir da tendo se criado variantes como a low power TIL L a high speed TIL H a Schottky TIL S a low power Schottky TIL LS a fat TIL F e a advanced Schottky TIL AS A Figura 2 23 por exemplo mostra um circuito integrado contendo 4 portas l gicas NAND usando l gica low power Schottky TIL Figura 2 23 Fotografia do circuito integrado 74LS00 contendo 4 portas NAND usando l gica low power Schottky TIL O transistor bipolar viria a ser substitu do para o desenvolvimento de computadores pelo MOSFET Metal Oxide Semiconductor Field Effect Transistor proposto em 1925 por Julius Edgar Lilienfeld mas cuja constru o pr tica s aconteceu muito mais tarde Estes transistores t m a vantagem de possu rem um muito baixo consumo o que faz com que hoje em dia dominem quase na totalidade o mercado dos computadores Em 1958 deu se um novo avan o na tecnologia dos computadores com a inven o do circuito integrado por Jack Kilby da Texas Instruments o que lhe valeu o pr mio Nobel em 2000 Passou a ser poss vel integrar num nico dispositivo m ltiplos componentes electr nicos Sem isso n o seria poss vel ter se como acontece
215. iam n o sejam comuns com outros estados de verifica o de condi es que dependam de vari veis diferentes No exemplo em causa isso passa se para os estados 1 e 5 No estado 1 a condi o verificada diz respeito ao sinal ready i Escolheu se numerar os 2 estados de destino com o n mero 1 0012 e 3 0112 de modo a que s o 2 bit menos significativo varie No estado 5 a condi o verificada diz respeito ao sinal n pos Escolheu se numerar os 2 estados de destino com o n mero 6 1102 e 7 1112 de modo a que s o bit menos significativo varie Se a condi o verificada dissesse respeito ao sinal ready ient o devia ser o 2 bit menos significativo a variar e uma solu o seria escolher os n meros 4 1002 e 6 1105 esta a raz o porque os estados 2 e 3 t m uma ordena o que parece pouco natural primeira vista O datapath cont m os registos e as unidades funcionais Neste caso s o precisos registos para as vari veis a en e para guardar o valor final z Em rela o s unidades funcionais preciso unidades para a multiplica o para decrementar uma unidade a um valor e para verificar se um n mero maior do que zero necess rio tamb m um multiplexer para seleccionar o que guardado no registo a a vari vel de entrada x i ou o resultado de uma multiplica o e outro multiplexer para seleccionar o que guardado no registo n a vari vel de entrada y iou o resultado da decrementa o 157 DATAPATH
216. ibilidade de se trabalhar a mais baixas temperaturas A partir da densidade de sil cio e do xido de sil cio poss vel demonstrar que uma camada de di xido de sil cio com a altura x consome uma camada de sil cio com a altura 0 44x Na pr tica conseguem se criar camadas de di xido de sil cio utilizando este m todo com uma espessura at 2 um Deposi o Qu mica por Vapor Outra t cnica que permite criar camadas de diferentes materiais inclusive de di xido de sil cio ou sil cio policristalino utilizando deposi o qu mica por vapor CVD chemical vapour deposition A 63 estrutura ilustrada na Figura 2 58 semelhante da oxida o t rmica mas em que n o h reac o com o material j existente na bolacha O material que se quer depositar criado dentro no forno na forma gasosa atrav s da introdu o dos gases apropriados e da escolha da temperatura certa Pressure sensor 3 zone furnace Load door 3 zone furnace Gas inlet Figura 2 58 Ilustra o do processo de deposi o qu mica por vapor CVD Para a deposi o de uma camada de di xido de sil cio s o usados silano e oxig nio SH 0 E S0 2H 4 O polisil cio criado usando se unicamente o silano a uma temperatura entre os 600 e os 650 C SH Cc 5 2H 5 O silano temperatura ambiente existe na forma gasosa Utilizando uma press o entre 25 e 150 Pa consegue se uma taxa de crescimento entre 10 e 20 nm por m
217. ica o ent o refinada de modo a distribui la por processadores de uso geral ou dedicados dando origem a especifica es comportamentais Essas por sua vez s o refinadas em c digo assembly no caso de processadores de uso gen rico ou em componentes de transfer ncia entre registos e m quinas de estado no caso de processadores dedicados Essa especifica o por sua vez refinada em termos de equa es booleanas Finalmente chega se implementa o atrav s de c digo m quina em processadores de uso geral e atrav s de circuitos l gicos digitais no caso de processadores dedicados Figura 1 3 Sequential program code e g C VHDL Behavioral synthesis O EN 1990 5 Compilers 1960 s 1970 s AE TS o Register transfers E E E RT synthesis Assembly instructions 19805 19905 Logic equations FSM s Assemblers linkers l l 1950s 1960 s Logic synthesis 19705 19805 A A O AR Microprocessor plus Implementation VLSI ASIC or PLD program bits implementation software hardware Figura 1 3 Ilustra o dos diferentes refinamentos efectuados nas componentes de software e hardware Um dos avan os recentes em termos de desenvolvimento consiste no uso da compila o no caso do software e na s ntese no caso do hardware para refinar uma especifica o desde o n vel mais alto Isso aumenta a produtividade pois o engenheiro concentra a o seu esfor o na especifica o de alto n vel e o resto
218. icador de leitura Este circuito bist vel n o s o mais do que duas portas NOT Figura 5 50 As suas alimenta es positiva e negativa est o ligadas s linhas SAP e SAN respectivamente bitline e e bitline e e e Figura 5 50 Amplificador de leitura constitu do por duas portas NOT 213 A liga o de ambas as alimenta es de uma porta NOT a Vpp 2 faz com que ambos os transistores n o estejam a conduzir e portanto a sa da da porta est livre de ter um qualquer valor de tens o Figura 5 51 Nesta caso as sa das das duas portas NOT ir o ter nas suas sa das o valor de tens o das linhas de bit a que est o ligadas Vpop Vpp 2 Sa da flutuante entrada sa da Vpo 2 Porta NOT Ligada KOICENOIEDENIECE Figura 5 51 Porta NOT ligada e desligada O amplificador de leitura tem uma fun o de transfer ncia que resulta da combina o das fun es de transfer ncia das duas portas NOT Ub est vel o inst vel Ub Vpo 2 P est vel 0 Ua Vpo 2 Vpop Ua Figura 5 52 Fun o de transfer ncia do circuito bist vel constitu do por duas portas NOT Quando um condensador onde est armazenado o bit a ler ligado sua linha de bit a tens o dessa linha ir subir ou descer ligeiramente em rela o ao valor de Vpo 2 A Figura 5 53 mostra o caso em que essa tens o desce um pouco A dando origem a um ponto de funcionamento est vel em que a tens o da linha de bit 0
219. icativa de R Deslocar para a esquerda Como o registo R tinha um valor negativo h que colocar o LSB a 0 gt lt Subtrai D da metade mais significativa de R Como o registo R tem um valor negativo h que repor o valor anterior soma de D metade mais significativa de R Deslocar para a esquerda Como o registo R tinha um valor negativo h que colocar o LSB a O Subtrai D da metade mais significativa de R Deslocar para a esquerda Como o registo R tinha um valor positivo h que colocar o LSBa 1 Subtrai D da metade mais significativa de R Como o registo R tem um valor negativo h que repor o valor anterior soma de D metade mais significativa de R Deslocar para a esquerda Como o registo R tinha um valor negativo h que colocar o LSBa O PACATA TA TC TA lt Deslocar a metade mais significativa para a direita resto 0011 quociente 0010 Figura 3 80 Ilustra o da evolu o dos registos num divisor Subtrai Desloca com uma ALU de N bits 3 5 2 Algoritmo SRT O algoritmo SRT um algoritmo muito popular cujo nome adv m das iniciais de 3 pessoas que o criarem de forma independente praticamente em simult neo Sweeney Robertson e Tocher Este algoritmo consegue obviar uma grande desvantagem do algoritmo usado no divisor Subtrai Desloca s o realizadas opera es matem ticas somas e subtrac es que posteriori percebe se que n o eram necess rias Isto acontece porque para det
220. idades de armazenamento externas onde a quantidade de informa o transmitida muito maior Controlando as caracter sticas dos campos electromagn ticos de acordo com a informa o que se deseja transmitir poss vel efectuar a comunica o entre dois pontos Na rea das telecomunica es isto designa se tradicionalmente por modula o Esquemas mais ou menos complexos existem dependendo do meio utilizado Em propaga o guiada de curto alcance utiliza se o esquema mais simples que consiste em representar a informa o de forma bin ria isto unicamente com dois simbolos designados tradicionalmente por 0 e 1 e modificar o valor de uma tens o el ctrica constante consoante o s mbolo transmitido A Informa o a transmitir entre dois ou mais componentes de um computador divide se normalmente em tr s componentes e Controlo Informa o necess ria para controlar o fluxo de informa o entre os dispositivos e que pode ser um sinal de rel gio por exemplo que permite que todos os dispositivos ligados ao barramento funcionem de forma s ncrona Outro exemplo de sinal de controlo por exemplo a indica o se pretendido ler ou escrever dados num determinado dispositivo como a mem ria e Endere os Informa o que identifica o destinat rio e s vezes tamb m a emissor de certa informa o que est presente no barramento e Dados Os dados que efectivamente se querem enviar a um ou mais dispositi
221. ificar os dados e c lculos desejados bem como visualizar os resultados etc Esse circuito electr nico fulcral designado por ALU que vem do ingl s Arthmetic Logic Unit capaz de realizar diferentes opera es b sicas e Opera es aritm ticas Adi o subtrac o multiplica o divis o e deslocamentos aritm ticos de bits e Opera es l gicas NOT AND OR XOR e deslocamentos l gicos de bits As opera es mais completas nem sempre s o realizadas por hardware pois a rea de circuito integrado que requerem pode ser demasiado elevada Em alternativa essas opera es podem ser realizadas num circuito integrado especializado externo ao microprocessador ou por programa Foi John von Neumann que prop s pela primeira vez que um computador precisava de ter uma ALU aquando do desenvolvimento do EDVAC em 1945 pois era para ele bvio que um computador precisava de fazer c lculos matem ticos e portanto tinha que ter um circuito especializado para o efeito A Figura 3 1 mostra o s mbolo usado normalmente para representar uma ALU A B Figura 3 1 S mbolo tipicamente usado para representar uma ALU De seguida apresenta se e analisam se diferentes algoritmos e circuitos electr nicos digitais para projectar e implementar ALUs 3 1 Representa o Inteira de N meros O projecto de uma ALU depende da forma como s o representados os dados neste caso n meros Tendo em conta que esses dados
222. ina o das entradas Outros componentes que podem ser feitos da mesma forma s o por exemplo multiplexers descodificadores somadores comparadores etc A A B n n n Adder Comparator B n n Carry Sum Less Equal Greater input control output Figura 2 35 Componentes de l gica combinat ria 7 Est dispon vel para download por qualquer um na p gina da Internet da Universidade de Berkley em hitp embedded eecs berkeley edu pubs downloads espresso 47 Um multiplexer selecciona qual das suas v rias entradas redireccionadas para a sa da com base no valor de uma ou mais linhas de controlo Funciona como um selector s que em vez de ser mec nico electr nico Figura 2 36 out out sel sel Figura 2 36 Ilustra o da equival ncia entre um multiplexer com duas entradas e um interruptor Se existirem m entradas tem se um multiplexer mx 1 e s o necess rias logz m linhas de controlo Um multiplexer 16 x 1 tem 16 entradas 1 sa da e 4 linhas de controlo A Figura 2 37 mostra o circuito l gico de um multiplexer 4x 1 Sa da Figura 2 37 Circuito l gico de um multiplexer 4x 1 Um descodificador possui diversas sa das Uma e s uma delas activada consoante o valor da palavra bin ria presente na sua entrada Havendo m sa das t m de haver logz m entradas comum um descodificador ter uma entrada de controlo extra usualmente chamada enable que permite habilitar ou n
223. inha se ent o dois n meros negativos que somados deram resultado a um n mero positivo o que indica a ocorr ncia de overflow 81 3 2 1 Somador Ripple Carry A forma mais directa de criar um circuito para somar dois n meros replicar o procedimento seguido por n s quando somamos com papel e l pis A Figura 3 11 mostra o diagrama de blocos de um circuito para realizar este procedimentos Cada opera o de soma de dois bits efectuada por um circuito representado pelo bloco FA somador completo Full Adder cujas entradas s o os bits das palavras a somar ai e bi e o bit de transporte da soma anterior ci Esses blocos t m duas sa das o resultado da soma s e o bit de transporte resultante da soma Cir ans Dbys aq b do bo CN CN 1 C2 C1 SN 1 S1 So Figura 3 11 Diagrama de blocos do circuito somador do tipo Ripple Carry No caso da soma dos bits mais direita primeira soma n o h nenhum transporte a entrar O circuito somador de bits neste caso chamado de meio somador ou em ingl s half adder bloco HA A tabela de verdade do meio somador a representada na Tabela 3 3 Tabela 3 3 Tabela de verdade do meio somador HA ERA O O O O O Matematicamente as sa das do bloco HA s o dadas por s ab ab a eb Ci a b 1 Estas fun es l gicas s o implementadas com o circuito l gico da Figura 3 12 82 qi Di s gt GAEIL eee A
224. inuto Fotolitografia A cria o de padr es num material consiste em dois passos e Deposi o e cria o de um padr o numa camada preliminar e Transfer ncia do padr o criado nessa camada para o material final No processo mais utilizado a fotolitografia a camada preliminar feita de um material fotoresistivo photoresist Esse material um pol mero sens vel radia o ultra violeta ainda na forma l quida depositado sobre o substrato o qual feito rodar em torno do seu centro de modo a espalhar o pol mero de forma uniforme e depois cozido de forma a solidificar e aderir ao material sobre o qual se encontra Figura 2 59 64 Figura 2 59 Fotografia do processo de coloca o do material fotoresistivo na bolacha A Figura 2 60 ilustra a primeira etapa do processo a coloca o do material fotoresistivio Photoresist GH sio NEN SD hi Si substrate Figura 2 60 Ilustra o do pol mero fotoresistivo aplicado sobre a camada de di xido de sil cio na qual se quer criar um padr o De seguida colocada uma m scara com o padr o desejado e feito incidir luz ultravioleta A luz que atravessa a m scara na zona onde n o est desenhado o padr o atinge a bolacha e o material fotoresistivo alterando as suas propriedades Figura 2 61 TERE 2 SS Na EN z Photomask A O ES SSSSSSSSSSES O Figura 2 61 Ilustra o da coloca o po
225. io pode ser aplicado ao resto do circuito da Figura 3 16 dando origem equa o 2 O menor tempo de propaga o para o circuito do somador Ripple Carry consegue se implementado os somadores completos de um bit como os da Figura 3 14 Nesse caso o tempo de propaga o at sa da do ltimo bit de transporte de 1 3 N 1 correspondente um meio somador e a N 1 somadores completos O tempo de propaga o do ltimo bit de soma semelhante com a excep o do tempo de propaga o atrav s do ltimo somador completo que de 4 em vez de 3 Tem se assim um tempo de propaga o para a soma de 1 3 N 2 4 Figura 3 17 86 ans Dns as b1 ao bo Tempo de propaga o 1 3 N 1 eim Cn 1 C2 SN S1 So tempo de rea ocupada 3 8 N 1 Tempo de propaga o 1 3 N 2 4 propaga o Figura 3 17 Diagrama de blocos do circuito somador do tipo Ripple Carry A rea ocupada de 3 8 N 1 3 devido ao meio somador e 8 devido a cada um dos somadores completos O somador Ripple Carry tem a vantagem de ser simples mas a desvantagem de ser lento e do tempo de propaga o aumentar proporcionalmente com o n mero de bits das palavras a somar Cada bloco FA s pode efectuar o c lculo ap s o bloco anterior ter conclu do devido ao bit de transporte O bit de transporte de sa da do somador o originado no ltimo bloco FA cn Esse bit pode ser usado por exemplo para liga o a outro somador do mesmo tipo por
226. ip flop SR Quando ambas as entradas R e S s o 1 o valor de sa da troca de n vel l gico e Tipo D A sa da assume o valor da entrada D em cada flanco ascendente ou descendente do rel gio T m tamb m uma entrada S para for ar a sa da a 1 e uma entrada R para for as a sa da a 0 S o usados por exemplo para fazer registos de deslocamento A Figura 2 39 mostra o circuito l gico de um flip flop do tipo SR Se a entrada S estiver a e a entrada R estiver a O ent o a sa da da porta NAND Y tem que ser 1 j que uma das suas entrada O a entrada R Assim ambas as entradas da porta X est o a 1 o que faz com que a sua sa da seja 0 Tem se assim que a sa da Q fica com o valor 1 e a sa da Q com o valor 0 Figura 2 39 Hlip flop do tipo SR 49 O flip flop do tipo D baseado no flip flop do tipo SR e em mais tr s portas l gicas duas AND e uma NOT que obrigam a que as entradas S e R do flip flop SR sejam sempre diferentes Figura 2 40 Figura 2 40 Flip flop do tipo D Registo Um registo de N bits feito usando por exemplo N flip flops do tipo SR Registo de Deslocamento Um registo de deslocamento desloca os bits de uma palavra digital um certo n mero de posi es Pode ser constru do com flip flops do tipo D encadeados As entradas e sa das deste tipo de registo pode ser em s rie ou em paralelo Isto usado para converter um sinal de s rie para paralelo e vice versa A Figura 2 41 mostra um
227. is que n o s o precisas Em situa es t picas no entanto o uso de COTS torna mais barato o produto final devido ao grande n mero de unidade dos COTS vendidas Outra forma de reduzir o custo unit rio consiste em produzir o produto em s rie e optimizar os processos de produ o de modo a diminuir a quantidade de m o de obra necess ria usando m quinas e automatizando processos e Custo Total O custo total da cria o de um produto comercial tem portanto duas componentes o custo de desenvolvimento e o custo de produ o Este ltimo por sua vez igual ao custo unit rio multiplicado pelo n mero de unidades produzidas e Custo Real O custo real de uma unidade produzida a soma do custo de produ o de unidade custo unit rio com o custo de desenvolvimento NRE dividido pelo n mero de unidades produzidas Por exemplo no caso de um produto que custou 200000 a desenvolver e do qual se produziram 1000 unidades com um custo unit rio de 50 o custo real de cada unidade de 250 200000 1000 50 A amortiza o do custo de desenvolvimento portanto de 200 por unidade Quanto mais unidades forem produzidas mais o custo real se aproxima do custo unit rio e Tamanho Quontifica o volume ocupado pelo produto acabado o n mero de transistores usados no caso de um circuito integrado ou o n mero de linhas de c digo ou bytes ocupados no caso de software O tamanho do produto acabado assume maior import ncia
228. istores de efeito de campo com porta flutuante Quando nenhuma tens o est aplicada ao transistor o valor da carga na porta flutuante mant m se constante e a informa o preservada As mem rias EEPROM s o de acesso aleat rio sendo poss vel ler e escrever um nico byte de cada vez As mem rias flash no entanto s permitem a escrita de um conjunto de bytes Isso permite a elimina o de alguma da l gica de endere amento o que aumenta a capacidade de armazenamento 5 1 8 SRAM Hoje em dia como se viu o processamento de informa o levada a cabo pelos computadores feita por circuitos electr nicos digitais baseados em transistores do tipo MOSFET N o de estranhar portanto que o mesmo seja usado para o armazenamento de informa o Isso no entanto s poss vel em mem rias vol teis ou seja naquelas em que a informa o s guardada enquanto o circuito electr nico estiver alimentado De entre estas mem rias vol teis destacam se dois tipos b sicos mem rias est ticas designadas por SRAM static RAM e mem rias din micas designadas por DRAM dynamic RAM No primeiro caso a informa o depois de escrita mantida na mem ria enquanto esta estiver alimentada enquanto no segundo caso a informa o armazenada tem de ser periodicamente reescrita na mem ria de forma a n o se perder As mem rias SRAM armazenam os bits de informa o num sinal el ctrico de tens o que percorre o mesmo cir
229. iu anteriormente os bits de um dispositivo de mem ria est o organizados numa matriz com linhas e colunas Cada vez que se quer ler ou escrever h que pr carregar e equalizar todas as linhas de bit Em mem rias muito grandes isso leva a um consumo desnecess rio pois muitas dessas linhas provavelmente n o ser o utilizadas num dado acesso Por essa raz o comum dividir o dispositivo de mem ria em v rias matrizes independentes chamadas de bancos O endere amento da informa o dentro do dispositivo de mem ria passa ent o pela indica o do banco linha e coluna Figura 5 56 CKE control Bank 0 CL logic TIT Bank 1 Ea Cn aaa ra 5 Htt Array Bank 2 WE So EHEHEHE O e DOT Bank 3 CA Eg HHHOH AT O O T RASH STE 7 sense amp arra mode p y register data out addr register bus read data latch register E address Ta 11 counter column q decoder Figura 5 56 Organiza o interna de um dispositivo de mem ria DRAM 217 5 4 3 Sinais de Controlo das Mem rias DRAM Ao longo do tempo as mem rias DRAM sofreram diversas evolu es com o objectivo de acompanhar o aumento de rapidez dos processadores A partir de meados da d cada de 70 as mem rias DRAM eram ass ncronas sendo a sua opera o controlada pelos sinais RAS e CAS activos no n vel baixo Quando o n vel do sinal RAS transitava do n vel alto para o n vel baixo a mem ria lia das linhas de endere o do ba
230. ivamente A Figura 5 73 ilustra uma organiza o gen rica da mem ria num computador onde s o utilizados dois n veis de mem ria tamp o Est tamb m representada uma mem ria secund ria que normalmente n o vol til onde os programas e dados s o guardados de forma permanente Esse tipo de mem ria em geral um disco r gido no caso dos computadores pessoais ou uma mem ria EEPROM ou Flash no caso de sistemas embebidos Processador Mem ria Secund ria Figura 5 73 Ilustra o gen rica da forma como est organizada a mem ria num computador A organiza o da mem ria pode ter um qualquer n mero de n veis As m tricas correspondentes aos diferentes n veis s o as ilustradas na Figura 5 74 Uma organiza o deste tipo fruto das limita es das diferentes tecnologias existentes para a constru o de mem rias Se fosse poss vel integrar dentro de um circuito integrado mem rias com tempos de acesso inferiores ao nanosegundo capacidades de v rios terabytes a um custo de alguns Euros por Terabyte ent o n o seria necess rio haver diferentes n veis de mem ria no que diz respeito ao desempenho do computador Isso n o significa que n o fossem usados diferentes n veis por outras raz es como a comodidade ou flexibilidade de utiliza o 231 Velocidade Tamanho Custo VAV Figura 5 74 Compara o dos diferentes n veis de mem ria em termos das m tricas velocidade tamanho e custo A Figura 5
231. l ao representado na Figura 6 9 z t Raz Ee 2 42 t GAZ V z 4Az t Figura 6 9 Circuito el ctrico equivalente de uma sec o infinitesimal de uma linha de transmiss o 259 Os 4 componentes representam 4 fen menos f sicos que est o presentes na linha de transmiss o e Resist ncia R Resist ncia el ctrica dos fios condutores e Condut ncia G Condut ncia do meio entre os condutores e Indut ncia L Auto indut ncia devido ao campo magn tico que envolve os condutores e Capacidade C Capacidade entre os dois condutores devido carga presente neles A tens o e a corrente na sa da de cada sec o de linha dependem da tens o e corrente na sua entrada e dos 4 par metros constitutivos da linha Estes 4 par metros s o definidos por unidade de comprimento v zt R AZ i zt L AZ aiz V Z Az 26 ov z AZt as Zt G Az v z AZt C Az E i z Az Estas equa es podem ser reescritas de forma a evidenciar a varia o de tens o e corrente por unidade de comprimento ao longo de uma sec o de linha v z 4zt v zt ne z j 7 oi z t AZ ot 27 i z Az t i z t j Ie t C v Z Az AZ ot No limite em que o comprimento do tro o AZ tende para zero tem se a derivada espacial da tens o e da corrente v z azt v zt ov zt hp STA Ss AZ gt 0 AZ OZ 28 ii i z Azt i zt E oi z t AZ gt 50 AZ e OZ Obt m se assim as equa es diferencias qu
232. lica o por um n mero com uma sequ ncia de 1s pode ser substitu da pela multiplica o por um n mero que tem um nico 1 esquerda da sequ ncia de Is menos a multiplica o por um n mero que tem um nico 1 na posi o do d gito mais direita da sequ ncia Figura 3 59 116 E a Si M xooio M x 0100000 M x 0000010 M x 3010 M x 3210 M x 210 Figura 3 59 Ilustra o da ideia por de tr s do algoritmo de Booth Diminui o do n mero de 1s do multiplicador Isto pode ser generalizado para um n mero com v rias sequ ncias de Is e mesmo para 1s isolados embora neste ltimo caso haja um aumento do n mero de 1s 00100 01000 00100 Estas situa es s o ilustradas na Figura 3 60 Figura 3 60 Ilustra o do algoritmo de Booth num multiplicador com diversas sequ ncias de 1s A t cnica acabada de descrever pode ser implementada por um circuito electr nico que faz o varrimento do multiplicador da direita para a esquerda e que subtrai ou soma o multiplicando devidamente deslocado para a esquerda a um acumulador consoante encontra o in cio ou o fim de uma sequ ncia de 1s A identifica o do inicio e fim de uma sequ ncia pode ser feita comparando 2 bits consecutivos durante o varrimento da direita para a esquerda do multiplicador A exist ncia de um O seguido de um 1 assinala o in cio de uma sequ ncia de uns A exist ncia de um 1 seguido de um O assinala o fim da sequ ncia Para que
233. lificador de leitura G s AR aa Activar o registo de sa da No caso da escrita os passos s o os seguintes 1 Pr carregar as linhas de bit com Vpop 2 Seleccionar a linha adequada o que faz com que as c lulas de mem ria sejam ligadas s linhas de bit 3 Ligar o amplificador de escrita coluna adequada A quantidade de carga que preciso colocar nas linhas de bit depois de uma escrita maior do que depois de uma leitura j que a as linhas de bit nunca chegam a atingir a tens o O Por essa raz o s o usados dois circuitos de pr carga e equaliza o das linhas de bit um para depois da leitura e outro para depois da escrita O circuito de pr carga usado depois das escritas maior e por isso mesmo consome mais energia raz o pela qual n o usado tamb m depois das leituras Como as linhas ligadas entrada do amplificador de leitura s est o conectadas s linhas de bit das colunas depois do multiplexer de leitura ter sido activado necess rio pr carregar e equalizar essas linhas ao mesmo tempo que se pr carrega e equaliza as linhas de bit das colunas O circuito completo para uma coluna numa mem ria SRAM apresentado na Figura 5 42 206 RD BL PRE WR BL PRE LWL nm BL BLB COL_RD COL_WR SENSE_PRE lt F DATA IN SENSE EN LATCH ENg DATA OUT DATA OUT Figura 5 42 Circuito el ctrico usado numa coluna de uma mem ria SRAM 5 3 7 Sinais de Controlo
234. liga o a discos r gidos No protocolo USB existe s um par de condutores para os dados e mais dois para a alimenta o Os v rios bits t m portanto de ser transmitidos em s rie um a seguir ao outro Em outros protocolos que 275 necessitam de uma maior taxa de transfer ncia de dados como o PCl Express ou o HyperTransport estes s o transmitidos em paralelo usando se v rios pares de condutores um para cada bit Um dos sistemas de sinaliza o diferencial mais comum o LVDS low voltage differential signaling O transmissor injecta uma corrente de 3 5 mA num dos condutores de forma a transmitir um 1 ou um O Do lado do receptor existe uma resist ncia com um valor igual imped ncia caracter stica da linha de transmiss o tipicamente 100 Q de modo a provocar uma queda de tens o da ordem do 350 mV Figura 6 34 O receptor determina a polaridade do sinal de forma a interpret lo como sendo o simbolo O ou o simbolo 1 A tens o de modo comum mantida nos dois condutores aproximadamente 1 25 V gt Figura 6 34 Diagrama de uma liga o diferencial do tipo LVDS Receiver LVDS 028 2 6 277 REFER NCIAS 1 2 S 4 5 6 7 8 10 Fundamental Principles of Switching Circuits and Systems AT amp T Bell Telephone Laboratories 1961 Lance Zheng Electronics Memory for Micros Appliance Design Webpage 2008 Extra do
235. lo representa a soma de 1 centena com 4 dezenas e 2 unidades Assim quando estamos a efectuar a divis o de um n mero com 3 algarismos come amos por subtrair centenas de divisores at o resto ser menor do que 100 vezes o divisor De seguida fazemos o mesmo com dezenas de divisores e finalmente com divisores at obtermos um valor menor do que o divisor o resto Este procedimento est ilustrado na Figura 3 70 124 973 2 4x200 8x20 6x2 1 486x2 Dividendo Divisor subtrac o demasiado grande L S S 1027 sucessivas de diferentes 5 ltiplos d E oo ER pi N 4x200 8x20 6x2 EN m tiplos do divisor Re resto 1 quociente 486 N O EST ESCALA Figura 3 70 Ilustra o de um procedimento de divis o que envolve a subtrac o sucessiva de m ltiplos do divisor A Figura 3 71 ilustra a forma comum de fazer a divis o usando papel e l pis com base na subtrac o do dividendo de m ltiplos do divisor unidades dezenas centenas etc Esse procedimento come a com o maior m ltiplo do divisor que menor do que o dividendo No caso do exemplo da Figura 3 71 esse m ltiplo o correspondente s centenas A primeira subtrac o feita 9 menos 8 na verdade a subtrac o 973 menos 800 mas os dois algarismos da direita s o ignorados para j O passo seguinte diz respeito s dezenas Ao resto da subtrac o anterior 173
236. ltado dispon vel na sa da As vari veis a e n possuem associadas 2 sinais cada uma a sel n sel usado para controlar o multiplexer e a Id n Id usados para escrever nos registos Finalmente existe mais um sinal de controlo para o registo z z Id que controla a escrita do resultado da computa o Escolheu se deixar em branco as c lulas da tabela de verdade cujo valor indiferente Foram introduzidas 8 linhas 1 para cada estado tendo depois sido introduzidas uma segunda linha para os estados que dependem de vari veis de entrada Neste caso a linha do estado 1 foi desdobrada em duas para ter em conta os dois poss veis valores da vari vel ready e a linha correspondente ao estado 5 foi desdobrada tamb m em duas linhas para ter em conta os dois poss veis valores da vari vel de entrada n pos 159 Note se que as colunas dos sinais de carregamento dos registos a ld n ld e z Id n o t m c lulas vazias Nos estados em que os registos t m de ser carregados atribui o das vari veis esses sinais s o colocado a 1 e nos restantes casos s o colocados a O Quanto aos sinais de selec o dos multiplexers a sele n sel s necess rio garantir que t m o valor certo quando houver uma grava o no registo correspondente Tabela 4 1 Tabela de verdade do controlador As c lulas em branco representam casos cujo valor indiferente Entradas SLED Doom DEDOS DEE O passo seguinte consiste em obter as fun
237. m a forma e as cores utilizadas mas tamb m com o posicionamento dos controlos e indicadores 13 e por exemplo o tipo de letra ou s mbolos usados para as indica es A Figura 1 6 por exemplo mostra um aspirador rob tico com um design moderno 2009 Figura 1 6 Fotografia de um aspirador rob tico da Romba O desenho do encapsulamento est naturalmente condicionado pela fun o do produto e pelo ambiente onde vai ser usado No caso de produtos de mercado global o custo um dos factores mais importantes j que a prioridade sempre criar um produto com um menor custo unit rio poss vel de forma a aumentar a penetra o no mercado Noutras reas como na ind stria por exemplo dada bastante import ncia robustez e durabilidade do encapsulamento Na rea m dica a import ncia dada seguran a Na rea militar as prioridades s o a robustez e a fiabilidade As condi es ambientais contribuem de forma decisiva para a escolha de um dado tipo de encapsulamento Os equipamentos militares por exemplo t m que suportar n o s temperatura e valores de humidade extremos mas tamb m varia es bruscas dessas condi es o que em geral coloca mais dificuldades devido expans o e contrac o dos materiais com a temperatura Os equipamentos m dicos t m que resistir a serem lavados e desinfectados regularmente Os electrodom sticos t m que suportar quedas de alturas modestas da ordem de 1m Em certas aplica
238. m a porta flutuante ao contr rio do que acontece com a porta o substrato a fonte e o dreno Figura 5 15 Constitui o de um transistor de efeito de campo com porta flutuante O armazenamento de um bit de informa o feito atrav s de armazenamento de electr es na porta flutuante A presen a de electr es corresponde ao bit 0 e a aus ncia ao bit 1 A diferen a entre os tr s tipos de mem ria tem a ver com a forma como s o programadas e apagadas Tabela 5 1 Tabela 5 1 M todos usados para programa o e limpeza de mem rias EPROM EEPROM e Flash EPROM Injec o de Portadores Quentes Luz Ultravioleta EEPROM Efeito de T nel Efeito de T nel 183 Injec o de Portadores Quentes Efeito de T nel A programa o pela injec o de portadores quentes feita atrav s da aplica o de uma tens o elevada entre o dreno e a fonte tipicamente 7 V o que faz com que fluam electr es entre a fonte e o dreno com elevada energia cin tica portadores quentes Ao mesmo tempo aplicada uma tens o entre a porta e o substrato tipicamente 12 V de forma a direccionar esses electr es para a porta flutuante onde s o injectados depois de atravessarem a camada diel ctrica que geralmente feita de di xido de sil cio Figura 5 16 Ao atravessar o diel ctrico os electr es provocam a sua degrada o o que limita o n mero de programa es que poss vel fazer Appia 12 W had Figur
239. ma o perdida No entanto ao contr rio da c lula de mem ria DRAM a 199 informa o n o desaparece com o tempo Nas mem ria DRAM a informa o aramzenda como carga el ctrica num condensador Essa carga vai com o tempo escoando para o meio evolvente A liga o desse circuito matriz de endere amento feita usados dois transistores de acesso Q5 e Q6 controlados pela mesma linha de palavra como ilustrado na Figura 5 33 linha de palavra Vpp Q5 A Q6 Y trans stor de acesso transistor de acesso linha de bit porta NOT porta NOT linha de bit complementar Figura 5 33 C lula de mem ria SRAM tipo 6T Note se que s o usadas duas linhas de dados complementares para transfer ncia do bit armazenado de e para o exteriorEmo A origem da refer ncia n o foi encontrada O dimensionamento do tamanho dos transistores MOSFET usados cr tico para que se consiga ter a menor rea e consumo poss vel e ao mesmo tempo manter a informa o armazenada sem erros o mais tempo poss vel ser capaz de ler essa informa o de forma r pida sem a destruir e escrever nova informa o de forma a garantir que fica armazenada na c lula A Figura 5 34 mostra a organiza o de uma mem ria SRAM onde as duas linhas de bit complementares s o ligadas a um amplificador antes de chegarem ao multiplexer de selec o de coluna 200 Linhas de Bit Complementares 1 N X
240. ma bin ria utilizando impulsos el ctricos A presen a de um impulso correspondente a um 1 levava a cria o de uma onda ac stica que era transmitida de um dos lados da linha de atraso por um transdutor piezoel ctrico e recebida no outro extremo tamb m por um transdutor piezoel ctrico que convertia a onda ac stica de novo num sinal el ctrico Esse sinal el ctrico era ent o amplificado e enviado para o outro extremo da linha para ser de novo introduzido nesta Figura 5 7 Para manter a informa o armazenada era preciso continuamente criar as ondas ac sticas isto e a informa o tinha que ser regenerada Obviamente que neste caso a informa o perdia se caso a alimenta o do circuito electr nico de regenera o fosse cortada A mem ria baseada na linha de atraso ac stica portanto vol til MERCURY DELAY LINE perecrino AMPLIFIER it READ CONTROL PULSE SHAPING CIRCUIT TRANSDUCER DRIVER TIMING PULSES INPUT eeemememeneo E WRITE CONTROL OUTPUT ERASE contro Figura 5 7 Diagrama de blocos de uma memoria do tipo Linha de Atraso Ac stica Este tipo de memoria capaz de armazenar v rios bits atrav s de um padr o de 0 e 1 que flui constantemente na linha de atraso A divis o do tempo de propaga o pelo n mero de bits determina quanto tem que ser o intervalo entre os v rios bits As primeiras mem rias deste tipo usava co
241. ma forma semelhante aos somadores ou pode ser feita por um circuito somador e um circuito que calcula o complemento para dois Esta t cnica consiste em realizar a subtrac o de dois n meros atrav s da soma de um n mero com o sim trico do outro 3 3 1 Subtractor Ripple Carry A subtrac o de dois n meros pode ser realizada com topologias semelhantes s utilizadas nos circuitos somadores apresentados Em vez de somadores completos que somam duas palavras de um bit tendo em conta o transporte que vem de tr s direita e produzindo o um transporte para o bit seguinte esquerda substituido por subtractores completos que subtraem dois bits Cada vez que se tem que subtrair 1 de O 0 1 tem de se pedir emprestado ao bit da direita um 1 O resultado dessa subtra o portanto 1 e vai 1 para ser subtra do do bit direita Nos outros casos n o h lugar a empr stimo 1 1 0 1 0 1 0 0 0 A Figura 3 41 ilustra o caso da subtrac o 10 3 empr stimo a 11 111 111 1010 1010 1010 1010 0011 0011 0011 0011 21 A 310 mm 1 11 111 0111 Figura 3 41 Ilustra o da subtrac o de dois n meros em base 2 A Figura 3 42 mostra o diagrama de blocos de um circuito para realizar este procedimentos S o usados neste caso subtractores completos FS do ingl s full subtractor Cado bloco al m dos dois bits a subtrair tem os bits de empr stimo de entrada e de sa da ei ans Dus aq b1 ao bo so
242. mentado a rapidez de processamento Quanto ao processador em si para al m de conter uma ou mais mem rias tamp o tamb m cont m outros circuitos que podem ser organizados em diferentes m dulos O m dulo principal cont m os circuitos respons veis por efectuar os c lculos aritm ticos e l gicos Tipicamente esse m dulo designado por ALU Arnthmetic Logic Unit Como se ver no pr ximo cap tulo os circuitos electr nicos digitais usados para implementar esses c lculos s o circuitos combinat rios isto combina es de portas l gicas NOT NAND NOR etc que realizam as suas fun es sobre os dados colocados nas suas entradas a sa da uma combina o das entradas Num computador os dados sobre os quais se quer efectuar os c lculos n o s o sempre os mesmos Esses circuitos combinat rios n o sabem nada sobre como buscar dados mem ria S sabem calcular o valor de sa da com base nos valores presentes nas entradas em cada instante portanto necess rio que haja outro circuito que seja respons vel por ir buscar mem ria os dados correctos e coloc los na entrada da ALU mais especificamente em registos que armazenam temporariamente os dados enquanto a ALU efectua o c lculo Os registos s o no fundo um tipo de mem ria Diferem no entanto do que normalmente chamamos de mem ria na medida em que s armazenam um item de informa o de cada vez uma palavra enquanto uma mem ria propriamente dita cont
243. mo linha de atraso um tubo contendo merc rio Este material foi escolhido por ter uma imped ncia ac stica semelhante dos pr prios transdutores 176 piezoel ctricos o que diminu a substancialmente as perdas por reflex o devido a desadapta o de imped ncia ac stica O merc rio era mantido a uma temperatura de 40 C para melhorar a adapta o de imped ncias Al m de ser vol til este tipo de mem ria de acesso serie ao contr rio das mem rias actuais de acesso aleat rio O tempo de acesso m ximo pior caso determinado pelo tempo de propaga o das ondas ac sticas na linha de atraso e que da ordem do milissegundo 5 1 2 Mem ria no Ecr de um Televisor Tubo de Williams Outro exemplo de uma tecnologia existente ser usada para outro fim o caso do receptor de televis o e como o seu dispositivo de base o tubo de raios cat dicos foi usado para criar uma memoria para computador Isso aconteceu em 1946 quando Freddie Williams come ou a desenvolver o que mais tarde viria a ser chamado de Tubo de Williams Na verdade este tipo de mem ria tamb m chamado de Tubo de Williams Kilburn pois Williams s conseguiu armazenar 1 bit antes de ter mudado de emprego do Telecommunications Research Establishment TRE para a Universidade de Manchester Foi Tom Kilburn que continuou o desenvolvimento da mem ria baseada no tubo de raios cat dicos tendo em 1947 conseguido armazenar 2048 bits durante algumas horas O
244. n rio O dividendo negativo e o resto O dividendo positivo e o resto positivo N o negativo gi im Sim Subtrai o divisor ao resto e subtrai Soma o divisor ao resto e subtrai 1 ao quociente ao quociente Corrige o quociente se houve normaliza o do divisor Corrige o resto e quociente se houve normaliza o do dividendo Fim Figura 3 81 Fluxograma do divisor SRT O procedimento acaba quando o resto for menor do que o divisor Ao realizar se a divis o de dois n meros positivos tanto o quociente como o resto devem ser positivos No caso do divisor SRT devido possibilidade de estimativas erradas dos bits do quociente pode ser necess rio no fim corrigir o resto somando a este o divisor Nesse caso tamb m necess rio subtrair 1 ao quociente Por exemplo imagine se que a divis o de 42 por 5 resultou num quociente de 8 e um resto de 3 139 42 9x5 3 20 O resto corrigido obt m se somado ao valor negativo obtido 3 o valor do divisor 5 dando origem a assim a um resto de 2 Para al m disso o quociente passa de 9 para 8 subtrac o de 1 de modo a ter se AD 8540 20 Quando o dividendo e ou o divisor s o negativos h uma complica o adicional Deve o resto ser positivo ou negativo Por conven o o resto deve ter o mesmo sinal do dividendo devendo ser em m dulo menor do que o divisor Para que isso aconte a no fim da divis o pode se necess rio somar ou subtrair ao resto o
245. nal alg brico do resto parcial O divisor SRT n o tenta voltar a tr s mudando o valor de gi e corrigindo o resto parcial com a reposi o do valor anterior como faz o divisor Sulbtrai Desloca O divisor SRT mant m esse resto parcial negativo e delega para a etapa 135 seguinte determina o do bit de quociente direita menos significativo a correc o desse resto parcial negativo A correc o de um resto parcial negativo conseguida acrescentando uma terceira hip tese estimativa de um bit de quociente Em vez de poder ser s O ou 1 esse bit pode ter tamb m um outro valor que s vezes representado por 1 outra vezes por algo como 1 Pode se encarar esses tr s s mbolos 0 1 e 1 como representando tr s hip teses diferentes e n o necessariamente 3 algarismos que constituem um n mero o quociente da divis o A cada bit do quociente atribu do um desses 3 s mbolos ao longo do desenrolar do calculo obtendo se no fim algo como 01 01 1100 Isto n o representa um n mero bin rio Representam s as estimativas efectuadas na determina o de cada bit do quociente Numa ltima etapa do funcionamento do divisor SRT essa representa o transformada num n mero bin rio Essa terceira hip tese para um dado bit de quociente 1 significa que o resto parcial demasiado baixo muito negativo e que portanto deve agora ser somado o divisor ao resto parcial para corrigir esse facto em vez d
246. ncia caracter stica da linha O valor da onda incidente metade do valor da tens o de sa da da fonte Como a imped ncia da carga em geral alta surge uma onda reflectida com uma amplitude semelhante da onda incidente Para diminuir o consumo da termina o paralela causada pela corrente DC que percorre a resist ncia pode se inserir em s rie com esta um condensador como ilustra a Figura 6 28 de modo a eliminar essa corrente Este tipo de termina o conhecido por Temmina o AC 270 Barramento Rj T Figura 6 28 Termina o AC O valor da resist ncia deve ser igual ao valor da imped ncia caracter stica da linha de modo a eliminar reflex es Em alguns casos importante tamb m garantir que a tens o na linha n o tenha um valor negativo causado por reflex es pois isso pode levar a um funcionamento incorrecto dos circuitos que a ela est o ligados Uma forma de garantir isso com o circuito da Figura 6 29 usado por exemplo nos barramentos Multibus e Unibus VbD Ri Barramento Figura 6 29 Termina o Thevenin com d odo O paralelo de Ri e R gt deve ser igual imped ncia caracter stica da linha 2 Neste caso a tens o na linha nunca desce abaixo do valor da tens o directa do diodo que no caso de um diodo normal aproximadamente 0 7 V e num d odo Schottky est entre 0 15 Ve 0 45 V Um outro tipo de termina o com o mesmo objectivo o usado no barramento Euro
247. ncluem tipicamente a descri o dos ensaios a realizar para detec o da origem da falha bem como os esquemas el ctricos do produto de forma a permitirem a substitui o dos componentes que eventualmente estejam danificados H ainda a documenta o com o intuito promocional cujo destinat rio um potencial comprador do produto Nesta classe distinguem se os seguintes tipos e Folheto Serve para apresentar um dado produto chamando aten o para as suas vantagens Al m de conter uma ou mais imagens do produto cont m geralmente a marca modelo aplica o e principais caracter sticas que o distinguem de produtos concorrentes e Apresenta o T cnica Cont m uma lista das especifica es que permitem compar lo com outros produtos com a mesma fun o criados pela mesma ou outra empresa 2 HIST RIA E ORGANIZA O DOS COMPUTADORES Este cap tulo na primeira de duas partes versa sobre a evolu o dos computadores desde o seu surgimento at hoje com o intuito de dar a conhecer as ideias que foram surgindo para resolver os problemas encontrados na constru o de computadores cada vez mais potentes Outra dos objectivos desta primeira parte o de introduzir a organiza o dos computadores modernos tornando claro as suas componentes mais importantes Os cap tulos seguintes dedicam se ao estudo e an lise de cada uma dessas componentes em particular forma como as diferentes fun es s o realizadas em circuit
248. ndependente da tecnologia alvo segundo 3 migo oo fo fo oro o O O INV BUFF Inversor Buffer Interliga o p N Portas b sicas de 2 entradas AND NAND OR NOR Portas compostas de 2 XOR XNOR 2 2 entradas Portas de m entradas ANDm NANDm ORm NORM XORm XNORm m logs m No caso do circuito da Figura 3 12 existe uma porta XOR e uma porta AND o que corresponde a uma rea total de 3 O tempo de propaga o para a sa da da soma determinado pela porta XOR e portanto 2 enquanto o tempo de propaga o para a sa da do bit de transporte determinado pela porta AND e portanto vale 1 A fun o l gica entre as entradas e sa das do bloco FA pode ser expressa atrav s da seguinte Tabela de Verdade Note se que co 0 Tabela 3 5 Tabela de Verdade do somador completo 83 0 0 0 0 0 0 0 0 A sa da s do somador completo pode ser obtida de 1 usando 3 vari veis s a Ob Oc 2 A sa da C pode ser obtida com um mapa de Karnaugh como o representado na Figura 3 13 a Figura 3 13 Mapas de Karnaugh para o problema proposto A express o matem tica portanto Ci a b a c b c 3 Esta express o pode ser escrita de outra forma colocando a vari vel ci em evid ncia Cun a b c a b 4 Esta fun o l gica pode ser implementada por um conjunto de portas l gicas interligadas conforme se ilustra na Figura 3 14 qi bDi Ci
249. ndo fus veis em vez de transistores A mem ria sai da f brica com todos os bits a 1 Durante a escrita os zeros s o armazenados fundindo determinados fus veis atrav s do uso de uma tens o elevada A Figura 5 14 mostra a fotografia de um circuito integrado fabricando em 1983 contendo uma mem ria PROM e usado no computador Sinclair 48k ZX Spectrum 182 NEC g406X9 D23128 057 PRERSRER Figura 5 14 Fotografia de um circuito integrado fabricando em 1983 contendo uma mem ria PROM e usado no computador Sinclair 48k ZX Spectrum Tirada por Bill Bertram Licen a Creative Commons Attribution CC BY Este tipo de mem ria foi inventado em 1956 por Wen Tsing Chow a pedido da for a a rea dos Estados Unidos da Am rica que procurava uma forma f cil de armazenar algumas constantes no computador Atlas E F ICBM usado em m sseis bal sticos intercontinentais 5 1 7 EPROM EEPROM e Flash As mem rias EPROM erasable programmable read only memory EEPROM electncally erasable programmable read only memory e Flash s o mem rias n o vol teis Este tipo de mem ria baseado em transistores de efeito de campo com porta flutuante FGMOS Um transistor de efeito de campo com porta flutuante tem uma constitui o semelhante a um transistor de efeito de campo Possui no entanto um material condutor entre a porta e o subtrato porta flutuante como se observa na Figura 5 15 N o existe nenhuma liga o el ctrica co
250. ndres tem exposto uma parte desse computador constru da em 1910 pelo seu filho mais novo Figura 2 2 21 J e 4 a ces j ais A Ni XR N n w Ve q Figura 2 2 Fotografia de parte do Calculador Anal tico projectado por Charles Babbage em 1833 Esta s uma parte desse computador constru do em 1910 pelo seu filho mais novo Tirada por Marcin Wichary Distribu da atrav s da licen a Creative Commons Attribution O ritmo da evolu o que hoje o computador conhece tem crescido de uma forma cont nua Muitas vezes essas melhorias s o incrementais baseadas no avan o da tecnologia H no entanto e de forma cada vez mais frequente melhorias em termos da arquitectura e do funcionamento dos computadores e seus componentes O que hoje conhecemos como um computador e a forma como projectado e implementado que o foco da disciplina de Electr nica de Computadores t o diferente da forma como o mesmo era feito nas primeiras m quinas a que podemos efectivamente chamar computadores que quase incompreens vel como dispositivos t o diversos podem pertencer mesma categoria Na verdade tal s poss vel porque a defini o de Computador bastante lata Comparando um computador moderno com os diferentes computadores que foram sendo criados ao longo dos s culos quase tudo diferente desde as entidades f sicas usadas mec nicas vs electr nicas os componentes utilizados rel
251. nida em geral Voo Essa opera o tamb m designada de pr carga pois implica a transfer ncia de carga el ctrica para as linhas de bit que se comportam como condensadores Depois de as c lulas de mem ria se ligarem s linhas de bit uma delas de cada coluna ser puxada para O pela c lula enquanto a outra manter se no n vel alto A Figura 5 39 mostra a evolu o temporal da tens o das linhas de bit BL e BLB e da sa da do amplificador SENSE OUT depois de activada a linha de palavra WL e seleccionada a coluna COLSELx SENSE OUT COLSELXx Figura 5 39 Evolu o temporal da tens o das linhas de bit BL e BLB e da sa da do amplificador SENSE OUT depois de activada a linha de palavra WL Como foi referido necess rio que as linhas de bit sejam pr carregadas O valor de tens o em ambas as linhas deve inicialmente ser exactamente o mesmo para que o amplificador possa operar correctamente A Figura 5 40 mostra o esquema el ctrico de um circuito tipicamente utilizado para a 204 pr carga e equaliza o constitu do por 3 transistores pMOS que quando activados pelo sinal comum de pr carga PRE amp conectam as linhas de bit a Voo e entre si PRE BL BLB Figura 5 40 Circuito de pr carga e equaliza o Sono Escrita No caso da escrita de um valor na c lula de mem ria necess rio for ar as linhas de bit complementares da coluna desejada a um n vel de te
252. no fim da linha a condi o imposta pela termina o Por exemplo no caso de uma termina o em curto circuito a condi o imposta a de que a tens o no fim da linha tem que ser zero Se a tens o que a onda incidente tem quando chega ao fim da linha n o for zero surgir uma onda reflectida com um valor no fim da linha sim trico ao valor da onda incidente Essa onda propagar se no sentido contr rio ao da onda incidente Em geral em cada ponto da linha a tens o resultante da soma das ondas incidente e reflectida n o ser zero Isso s acontece no fim da linha e em pontos que distam um n mero inteiro de vezes meio comprimento de onda do fim a linha A onda reflectida no fim da linha e que se propaga no sentido contr rio ao da onda incidente poder eventualmente dar origem a uma nova onda reflectida no in cio da linha onde a onda incidente tinha sido criada Essas reflex es podem ocorrer sucessivamente em ambas as extremidades da linha de tal modo que o n mero de ondas aumenta com o tempo A soma dessas ondas em cada ponto da linha tende para um valor O diagrama desse valor da soma vectorial das amplitudes complexas 257 de cada onda em fun o da dist ncia ao fim ou ao in cio da linha chamado de diagrama de onda estacion ria Figura 6 11 o valor presente nesse diagrama que poss vel medir com um volti metro ou visualizar num oscilosc pio e n o o valor da amplitude de cada onda individual LINE
253. ns o alto e baixo Isso feito com dois transistores nMOS ligados a O e controlados pela linha de dados externa Como as linhas de bit s o pr carregadas no n vel alto s preciso que um dos transistores de escrita seja activado para a escrita de um bit Os transistores de escrita t m que ser maiores do que os transistores das c lulas de mem ria para serem capazes de os contrariar quando se pretende mudar o valor do bit armazenado na c lula usado tamb m um multiplexer para ligar os amplificadores de escrita coluna onde se encontra a c lula em que se deseja escrever A linha de dados ligada a duas portas NOT que funcionam como buffers e que criam duas tens es complementares para controlo dos transistores de escrita conectados s linhas de bit complementares de uma coluna A Figura 5 41 mostra o conjunto dos circuitos usados para ler e escrever numa c lula de mem ria do tipo SRAM BITLINE O BITLINE 1 WR BLO WR BL1 4 WRITE MUX WR DATA TO SENSE AMPS 4 WRITE AMP Figura 5 41 Circuitos de leitura e escrita nas c lulas de mem ria SRAM 209 5 3 6 Resumo Resumindo a leitura de um valor de um bit ou conjunto de bits de uma mem ria SRAM consiste nos seguintes passos A Pr carregar as linhas de bit com Vpop Seleccionar a linha para que a c lula de mem ria seja ligada s linhas de bit Ligar o amplificador de leitura coluna adequada Activar o amp
254. nstitu da por dois bancos sem a utiliza o de intercalagem A Figura 5 30 por outro lado mostra uma mem ria com a mesma capacidade constitu da por bancos com o mesmo tamanho mas em que as posi es de mem ria alternam entre um e outro banco O endere o 0 armazenado no banco 0 o endere o 1 no banco 1 o endere o 2 no banco 0 e assim sucessivamente Um acesso consecutivo aos endere os 0 e 1 por exemplo duas vezes mais r pido pois a leitura da informa o da mem ria pode ser feita simultaneamente 194 Banco O Banco 1 oo oo 0 barramento Figura 5 30 Exemplo de uma organiza o de mem ria constitu da por dois bancos em que usada intercalagem No exemplo dado a velocidade do barramento pode ser o dobro quando usada intercalagem 5 2 4 Exemplo Imagine se que se pretende projectar um sistema de mem ria din mica baseado em circuitos integrados do tipo MT16D232 numa organiza o com um nico plano de mem ria e que o sistema deve dispor de um total de 32 MB organizados em palavras de 32 bits A Figura 5 31 mostra um extracto da folha de especifica o destes m dulos de mem ria 195 MICRON a MT8D132 X MT16D232 X 1 MEG 2 MEG x 32 DRAM MODULES FUNCTIONAL BLOCK DIAGRAM MT16D232 X 8MB FAST PAGE MODE U1 U18 MT4C4001J EDO PAGE MODE U1 U16 MT4C4007JDJ Figura 5 31 Extracto da folha de especifica es dos m dulos de mem ria DRAM da Micron refer ncia M
255. nto Figura 6 33 Termina o usando um amplificador operacional O amplificador diferencial usado em montagem seguidora de forma a impor na linha a tens o V7 determinada pelo divisor resistivo constitu do por R e R2 A resist ncia R deve ter um valor igual a Z para que a linha esteja adaptada Os dimensionamentos efectuados para as termina es s o feitos de modo a que as linhas do barramento estejam adaptadas quando n o existe nenhuma placa conectada a este A introdu o de uma placa no barramento faz aumentar a capacidade deste Esse aumento val alterar a sua 273 imped ncia caracter stica que deixar de ser igual imped ncia da termina o e portanto levar a que a linha fique desadaptada Essa desadapta o traduz se na exist ncia de uma onda reflectida que ao ser somada com a onda incidente vi provocar uma varia o da tens o total ao longo da linha Essa varia o tem que ser menor do que a margem de ru do admitida para que todos os dispositivos ligados ao barramento funcionem correctamente A varia o da tens o na linha pode ser expressa pelo factor de onda estacion rio s max 61 V min No caso do n vel l gico alto a onda incidente vale no pior caso Von Tem se portanto um valor m ximo para o factor de onda estacion ria de lt 62 max VO NM 62 No caso do n vel l gico baixo a onda incidente vale no pior caso Vor e portanto tem se To lt VOL NM 63 ax VO NM
256. o Janela de Mercado Tempo Figura 1 2 Ilustra o da janela de mercado e Seguran a Mede a probabilidade que o produto desenvolvido tem de funcionar de forma incorrecta e provocar ferimentos ao utilizador Se isso acontecer al m do custo de indemniza o incorre se em enormes custos em termos de marketing e de aceita o do produto por parte dos potenciais compradores e Preocupa o ambiental O uso eficiente de energia e a n o utiliza o de materiais nocivos para o ambiente um requisito exigido por certos pa ses e um bom argumento de marketing que pode contribuir para o sucesso de um produto Um produto pequeno seguro amigo do ambiente com um ptimo desempenho baixo consumo baixo custo unit rio e baixo NRE e desenvolvido em poucos meses seria o ideal Na pr tica h que fazer compromissos entre estas diferentes m tricas de forma a criar um produto funcional com boa aceita o no mercado e que origine lucro Na escolha do tipo de processador por exemplo v rias destas m tricas t m que ser consideradas sendo o equil brio ideal dependente da aplica o A escolha mais acertada na maioria dos casos ser a de um processador de uso geral existente no mercado A principal vantagem o reduzido custo NRE e tempo de desenvolvimento j que n o preciso desenvolver o hardware do processador S o software Outras vantagens passam pela flexibilidade j que facilmente podem ser alteradas e acrescenta
257. o endere o 5 4 Mem ria DRAM 5 4 1 C lula de Mem ria Uma das diferen as em rela o s mem rias SRAM tem a ver com a c lula de mem ria que neste caso constitu da por um condensador e um transistor MOS ligado entre este e a linha de bit e controlado pela tens o nas linhas de palavra Figura 5 44 208 Linha de Palavra asa ERES Transistor de acesso ES A carga armazenada representa a informa o O sem carga 1 com carga Linha de Bit Figura 5 44 C lula de mem ria DRAM A informa o representada pela carga el ctrica armazenada no condensador Um bit O corresponde a um condensador sem carga e um bit 1 corresponde a um condensado com carga A capacidade t pica usando se um processo de fabrico de 90 nm da ordem dos 30 fF 10 O transistor de acesso quando a tens o de porta 0 n o tem uma resist ncia infinita como seria desej vel A corrente de fuga tipicamente de 1 fA 10 Isto faz com que o condensador s consiga manter um valor de carga suficiente para que n o haja perda de informa o durante algumas centenas de milissegundos Por forma que em toda a mem ria n o haja um nico bit de informa o que se perca todas as c lulas s o refrescadas pelo menos uma vez em cada 32 ou 64 ms Quanto mais pequenos foram os condensadores e transistores menor ser a carga armazenada e maior ser a corrente de fuga nos transistores de acesso o que dificulta muito o aumento de capa
258. o Quando os electr es libertados voltam a recombinar se com os i es formados d se a liberta o de fot es e uma consequente produ o de luz o princ pio usado hoje em dia nos reclames luminosos A inven o deste tipo de tubo por Geissler deveu se aos conhecimentos aprendidos com o seu pai e o seu interesse pela f sica 25 A Figura 2 4 mostra o desenho de alguns tubos de Geissler constru dos para efeitos decorativos Esses tubos tinham formas variadas e complexas e eram eles pr prios colocados dentro de um outro tubo de vidro Figura 2 4 Desenho de v rios tubos de Geissler decorativos apresentado num livro de f sica de 1869 Observou se que em certas condi es a extremidade positiva do vidro exterior tamb m brilhava Isso era tanto mais evidente quanto menos g s existisse dentro do tubo A Figura 2 5 ilustra o fen meno esquerda representado um tubo com uma certa quantidade de g s Verifica se que luz produzida pelo g s que se encontra entre o el ctrodo negativo c todo e cada um dos dois el ctrodos positivos nodos No caso da direita em que o v cuo mais forte h menos ar a parte do vidro oposta ao c todo emite luz sugerindo que existe algo que emitido pelo c todo e que embate no vidro A esse algo foi dado o nome de raios cat dicos tendo mais tarde descoberto que se tratava de electr es 2 No YouTube pode se observar um v deo que mostra alguns tubos de Geissler em f
259. o a sa da esta ao n vel baixo A corrente que sai da termina o divisor de tens o Ri R2 que vale h iz n o pode ser maior do que a corrente que a fonte capaz de absorver para garantir que a sua sa da n o maior do que VoLmax i 49 10 l7 lt ais Nessas condi es 49 fica Voo ZV ina VoLmox lt Lmax 50 R R So 50 Por seu lado quando a sa da encontra se no n vel l gico alto a tens o de sa da n o deve ser menor do que VotHmin e a corrente m xima que a fonte capaz de fornecer para que isso aconte a loHmax Figura 6 25 loHmax VoHmin Figura 6 25 Indica o das tens es e correntes numa termina o Thevenin quando a sa da esta ao n vel baixo 268 portanto necess rio garantir que b lt limor 51 o que leva a Votmin Voo Votimin lt a 52 R R max Escrevendo as equa es 48 50 e 52 com 1 R Gi em fun o de 1 R gt G2 obt m se SM l OLmox OLmox 53 Voo MV O Lmoax GV l gt 2 OHmin O Hmax Voo o Vo Hmin G G Estas equa es est o representadas na Figura 6 26 Os valores permitidos para G1 e G2 s o os que se encontram sobre o segmento de recta que liga os pontos A e B G1 Voo L 4 lo Lmax Voo V O Lmax valores poss veis para G1 e G O a 4 Figura 6 26 Determina o gr fica dos valores poss veis para as resist ncias da termina o Thevenin Tendo em
260. o bit de quociente usada ent o para calcular o novo resto parcial Se a estimativa do bit de quociente for O q 0 o resto parcial mant m se inalterado nenhuma subtrac o efectuada tal como no caso do divisor Subtrai Desloca Como se explicar adiante o divisor nunca se engana quando estima qi 0 Se a estimativa do bit de quociente for 1 por exemplo o divisor subtra do do resto parcial Se essa estimativa estiver certa algo que o circuito n o sabe o resto parcial era de facto maior do que o divisor e portanto depois da subtrac o ficou menor do que o divisor como suposto acontecer No entanto se a estimativa qi 1 estiver errada isto se o resto parcial afinal for inferior ao divisor o resultado da subtrac o que n o devia ter sido feita mas que foi ficar negativo Numa divis o normal feita a papel e l pis por exemplo isto nunca acontece No caso do divisor SRT isto uma consequ ncia de se usar um valor estimado de qi n o o valor correcto devido a querer se decidir o seu valor mais rapidamente O divisor SRT est no entanto preparado para que isto aconte a Um valor negativo para o resto parcial significa que foi retirado do resto parcial anterior mais do que se devia ter tirado foi tirado o divisor quando n o se devia ter tirado nada Nesta altura j est dispon vel informa o sobre o facto de o bit de quociente correcto nesse caso ser 0 e n o 1 como foi estimado basta olhar para o si
261. o de corros o seca s o usados uma s rie de m todos subtractivos em que a superf cie do material a corroer removida por diferentes gases Plasma muitas vezes usado para aumentar a taxa de corros o Essa corros o pode acontecer fisicamente atrav s do bombardeamento com i es quimicamente atrav s de uma reac o qu mica na superf cie do material ou com uma combina o dos dois processos Uma corros o f sica em geral produz fronteiras mais verticais do que a corros o qu mica que tem a vantagem por outro lado de ser mais selectiva ao material que corro do O ltimo passo do processo de litografia consiste na remo o do material fotoresistente Figura 2 68 es ir ES S Remove resist d 4 s s s ALLL ISSS SNS S Final image Figura 2 68 Ilustra o da remo o do material fotoresistente O processo de deposi o cria o de padr es e transfer ncia de padr es pode ser repetido v rias vezes para cria o de estruturas complexas Figura 2 69 68 Mask fabrication Laver Pattern a Patterning i modification transfer Front end Process deposition Back end Process Final test Figura 2 69 Ilustra o do processo de produ o de uma MEMS Layer Dicing Wafer level Release testing e Enc a psula mento O passo final na constru o de um circuito integrado consiste em cortar a bolacha de sil cio de modo a separar os circuitos
262. o em massa a procura do lucro atrav s da redu o do pre o de produ o e a cria o de computadores para os pa ses subdesenvolvidos 2 1 1 Defini o de Computador A primeira pergunta que surge quando se inicia o estudo de computadores inclusive da sua electr nica de onde vem a palavra Computador Essa palavra foi usada desde o in cio do s culo XVII at meados do s culo passado para designar a pessoa cujo trabalho era efectuar sucess es de c lculos computa es com o objectivo de determinar por exemplo tabelas de navega o mapas de mar s e posi es de planetas para almanaques de astronomia Note se que um Computador n o era uma pessoa que sabia efectuar c lculos mas sim uma pessoa cujo trabalho era efectuar uma sucess o de c lculos com um determinado fim S a partir do fim do s culo XIX que come ou a ser usada para designar a m quina que efectuava esses c lculos sendo hoje em dia usada exclusivamente com esse significado Embora esta seja a origem da palavra Computador n o se constitui uma defini o do que um computador Na verdade n o se encontra uma defini o exacta e universalmente aceite do que um computador Por essa mesma raz o dif cil identificar luz do que se entende hoje qual foi o primeiro computador a ser concebido ou constru do A dificuldade est em distinguir o que uma m quina de calcular e o que um computador O ponto de vista que se adopta aq
263. o entanto alguns fabricantes de circuitos integrados como a Intel desenvolveram uma nova tecnologia de fabrica o de MOSFET que usa de facto um metal no terminal da porta e substitui O di xido de sil cio como diel ctrico por h fnio que um material que tem uma maior constante diel ctrica chamado pela Intel de high x Isto permite evitar a passagem de electr es da porta para o canal por efeito de t nel que ocorre quando se tenta reduzir as dimens es dos transistores e em particular da espessura do diel ctrico abaixo dos 3 nm o que corresponde a aproximadamente 12 tomos de espessura Este tipo de transistor usado na fam lia de microprocessadores Core 2 e Core i7 da Intel criados com a tecnologia de 45 nm A principal vantagem do transistor MOSFET para uso em circuitos integrados o seu baixo consumo energ tico Na verdade s consome energia quando o canal ligado ou desligado Em regime est tico n o consome praticamente nenhuma energia 2 2 2 Circuitos Digitais CMOS Os MOSFET s o usados para criar as portas l gicas que s o a base dos circuitos digitais existentes nos computadores Essas portas s o criadas com uma tecnologia chamada de CMOS Complementary 42 Metal Oxide Semiconductor Esse nome traduz o facto de que s o usados sempre pelo menos dois MOSFET complementares um NMOS e um pMOS A porta l gica mais simples a nega o NOT No caso da constru o de uma porta destas utilizando
264. o na mem ria tamp o Devido transfer ncia de 16 elementos consecutivos de cada vez a leitura dos restantes 8192 elementos resultam em faltas a 1 em cada 8 acessos Acontecem portanto 1024 faltas 8192 8 O fim do 2 ciclo a primeira metade do vector est na mem ria tamp o No terceiro ciclo o ndice incrementado de 4 unidade sendo a leitura do vector feita do in cio at ao fim 8192 acessos Da mesma forma que no caso do 2 ciclo a primeira metade das leituras 4096 241 acessos n o originar nenhuma falta Na segunda metade devido transfer ncia de blocos de 16 elementos de cada vez haver 1 em 4 faltas ou seja 1024 faltas ao todo Resumindo tem se o n mero de acessos e de faltas em cada ciclo indicado na Tabela 5 3 Tabela 5 3 Resumo do n mero de acessos e faltas na execu o do c digo do exemplo dados Ciclo C digo Segundo for k 32766 k gt 0 k k 2 sum2 sum2 X k 16384 1024 Total 57344 4096 A taxa de faltas portanto 7 1 4096 57344 242 243 6 BARRAMENTOS A principal fun o de um computador processar informa o o que pode ser feito com uma ou mais unidades de processamento CPU A informa o a ser processada e o resultado do processamento necessitam de ser transferidos de e para fora do processador Essa informa o pode estar armazenada num dispositivo de mem ria ou ent o transferida para um outro dispositivo interno ou extemo ao computador
265. o perdido a verificar se h dados novos no perif rico Muitas vezes n o h de facto dados novos e portanto o tempo que demora a verifica o um tempo perdido Por outro lado tendo em conta que essa verifica o s ocorre quando o programa o previr h a possibilidade de se perderem dados que estavam dispon veis nos perif ricos e que entretanto foram substitu dos por outros dados antes que a execu o do programa tivesse de novo chegado parte onde feita a verifica o de dados nos perif ricos Refira se que a leitura e escrita de dados nos perif ricos feita da mesma forma que na mem ria do computador podendo o espa o de endere amento dividido em duas partes uma para a mem ria e outra para os perif ricos Esta forma de entrada sa da de dados externos designa se por memory mapped I O Outra alternativa consiste em usar um sinal espec fico do barramento para distinguir quando o acesso mem ria ou a um perif rico sendo os endere os usados os mesmos nos dois casos Esta forma designada por O mapped Existem duas alternativas ao pooling que n o possuem as desvantagens referidas mas que requerem no entanto algum hardware espec fico uso de interrup es e o acesso directo mem ria DMA direct memory access o Interrup es O uso de interrup es consiste em usar um sinal espec fico para avisar o processador que existem dados no perif rico A unidade de controlo do processador tem portanto
266. o tempo Para gerir esses conflitos e estabelecer as prioridades necess rio um rbitro 251 Esse rbitro pode ser centralizado de modo que cada perif rico solicite ao rbitro um determinado recurso A Figura 6 7 ilustra esta situa o em que existem 2 perif ricos ligados de forma independente ao rbitro que por sua vez gere os conflitos e as prioridades requisitando o uso do barramento ao processador O rbitro est ligado tamb m ao barramento apenas para poder ser configurado pelo processador prioridades Ireql Iack1 Ireq2 Iack2 Figura 6 7 Exemplifica o da realiza o de arbitragem com um rbitro centralizado Existem duas formas de estabelecer as prioridades e Prioridades Fixas Cada perif rico tem uma ordem de prioridade pr estabelecida Uma ordem superior implica escolha priorit ria aquando de solicita es simult neas e Prioridades Rotativas round robin Prioridades alteram se em fun o da hist ria dos servi os Isso permite uma distribui o mais equilibrada deste especialmente entre perif ricos com exig ncias de prioridade semelhantes A arbitragem pode tamb m ser efectuada de forma descentralizada pelos pr prios perif ricos quer com circuitos internos quer com l gica externa A Figura 6 8 mostra o exemplo de uma arbitragem descentralizada do tipo Daisy chain Cada perif rico tem sinais de entrada e de sa da para requisi o do servi o reg e para confirma
267. o tipo de ilumina o usado em casa e o n mero de pessoas a viverem em determinada casa entre outras coisas O Australian PC Authority 2009 15 Hollerith teve essa ideia ao observar que os condutores dos comboios n o se limitavam a furar os bilhetes dos passageiros mas faziam no segundo um determinado padr o que dependia das caracter sticas f sicas do passageiro como a altura peso ou cor dos olhos por forma a evitar que esses bilhetes fossem reutilizados indevidamente por outro passageiro 174 Hollerith foi bem sucedido tendo sido poss vel realizar o censo de 1890 em 3 anos tendo se poupado milh es de d lares Depois disso ele criou uma empresa chamada de Tabulating Machine Company que eventualmente deu origem IBM O principal neg cio da IBM nessa altura era os cart es perfurados que eram usados em in meras aplica es como por exemplo na factura o do g s consumido ou na determina o do valor da portagem numa estrada Um dos maiores problemas com o uso de cart es perfurados na altura foi o facto de serem cada vez precisos mais cart es o que levava a que facilmente sa ssem da ordem Isso foi resolvido pela utiliza o de uma fita de papel em v s de um conjunto de cart es Grace Hopper programadora de computadores guardou no seu livro de registos um insecto que foi encontrado por volta de 1950 numa fita perfurada e cujas asas impediam a correcta leitura da fita pelo computador Figura 5 6 O termo
268. ob3 num multiplicador de Wallace Para que isso aconte a necess rio usar um segundo meio somador para adicionar os produtos parciais a2b2 e a b3 como ilustrado na Figura 3 52 b o E a bs3 o D6 ps pa ps D2 D1 Do Ps ps pa ps p2 D1 po Figura 3 52 Ilustra o do 1 passo na constru o do multiplicador de Wallace elimina o da 4 linha de produtos parciais Como se observa na metade direita da Figura 3 52 existem agora s 3 linhas de produtos parciais O passo seguinte ser eliminar de novo a ltima dessas linhas Isso pode ser feito com 1 meio somador e 3 somadores completos Figura 3 53 111 Figura 3 53 Ilustra o do 2 passo na constru o do multiplicador de Wallace elimina o da 3 linha de produtos parciais Finalmente pode se usar somador Ripple Carry para efectuar soma das duas linhas restantes Figura 3 54 Figura 3 54 Ilustra o do 3 passo na constru o do multiplicador de Wallace soma das duas ltimas linhas que restam poss vel agora criar o multiplicador de Wallace com base nos somadores determinados Figura 3 55 12 Produtos Parciais P3 ps p Po Figura 3 55 Multiplicador de Wallace com operandos de 4 bits 3 4 3 Arquitecturas S rie Os multiplicadores matriciais e em rvore t m uma arquitectura paralela na medida em que o c lculo dos produtos parciais feito em paralelo portas AND e a soma desses prod
269. oi ligado externamente ao filamento atrav s de um galvan metro tendo se verificado que por ele passava uma corrente caso a placa met lica tivesse uma carga positiva em rela o ao filamento mas n o passava qualquer corrente caso a carga fosse mais negativa Figura 2 7 Al m disso Edison verificou que a corrente atrav s do galvan metro aumentava rapidamente com o aumento da tens o aplicada entre a placa e o filamento 3 No YouTube pode se observar um v deo de um destes tubos de Crooke em funcionamento Endere o http www youtube com watch v Xt ANEDZ Gl 4 Bremsstrahlung em alem o significa radia o que trava 28 aquecido Figura 2 7 Ilustra o da constitui o de um d odo usando um tubo de v cuo O facto de haver corrente num sentido e n o no outro deve se a que o filamento era aquecido e a placa n o Os electr es eram libertados no filamento e atra dos pela placa que se encontrava ligada ao terminal positivo da bateria ligado placa Quando o terminal positivo da bateria era ligado ao filamento os electr es a libertados eram repelidos pela placa e portanto nunca chegavam a sa r da l mpada tubo de v cuo Este efeito Efeito de Edison foi utilizado por John Ambrose Fleming em 1904 para criar um dispositivo capaz de rectificar um sinal o diodo Fleming demonstrou que esse dispositivo podia ser usado para detectar ondas de r dio O diodo baseado num tubo de v cuo foi o primeiro
270. om a das i portas AND eo ii 3 1 rea para o c lculo de c i gt k i 12 E 2 2 2 A rea necess ria para o c lculo de todos os bits de transporte At N 1 N N N N D 2N A gt Sid S30 N N 1N N I 2N 1 5 N2 ns 13 EINZ 2 2 2 2 6 6 Depois de conhecidos os ci e os pi basta usar 9 para calcular os s o que demora o tempo de atraso de mais uma porta um XOR isto 2 As N portas XOR correspondentes aos N bits do somador ocupam uma rea de 2N 91 O tempo de propaga o total portanto de 5 2 loga N 1 A rea total rea total 4 833N N 0 166N 14 A Figura 3 24 mostra o circuito l gico usado para implementar o somador Carry Lookahead usando como refer ncia o somador Ripple Carry Sa C3 S2 Co S G P C So aipa Vara to aaa a aa aaa a a dio adia mo ek aaa e EC dig lt a CE Co e ia a aa ee Si Rr a a Ripple Cany nn h a Ga Pa C G Pa CG G P C Go Po Co Carry Lookahead Figura 3 24 Compara o dos circuitos l gicos para implementa o dos somadores Carry Lookahead e Ripple Carry Este somador tem a vantagem de ser mais r pido do que os somadores Ripple Carry e Carry Select mas tem a desvantagem de possuir portas l gicas com muitas entradas e portanto ocupar uma grande rea Outra desvantagem est relacionada com o grande fan in N 1 portas ligadas entrada de uma mesma porta e fan out a sa da de uma porta ligada a N 1 entradas d
271. ome a cada canal mostrar texto envidado junto com o sinal de imagem teletexto mudar o tamanho da imagem no ecr e aplicar diversos filtros imagem Existem no entanto diversas aplica es em que os c lculos e opera es a realizar s o sempre os mesmos e pela mesma ordem como por exemplo um controlador para um visor LCD A nica coisa que tem que fazer receber os dados e enviar os sinais certos para o visor de modo a acender os segmentos luminosos apropriados Outro exemplo o de um controlador de motor passo a passo A nica coisa que precisa fazer receber os sinais de comando que indicam a direc o e ritmo do movimento e aplicar as correntes adequadas aos enrolamentos do estator do motor passo a passo Nenhuma destas aplica es necessita de um processador de texto ou de ser capaz de tirar fotografias Nestas aplica es utilizam se Processadores Dedicados Este tipo de processador projectado com um objectivo muito espec fico e por essa raz o a sua arquitectura algo diferente da dos processadores de uso geral H processadores dedicados que s o gen ricos na medida em que podem executar uma fun o bem definida que pode ser til em diversas aplica es Alguns exemplos s o os temporizadores interfaces de entrada sa da e rel gios de tempo real Por outro lado h tamb m processadores dedicados que s o costumizados isto desenvolvidos com um produto especifico em vista Processadores para uso num telef
272. omo o algoritmo ou os dados de um programa Para al m disso Babbage tamb m teve a ideia de usar esse meio de guardar informa o para armazenar o resultado interm dio de computa es o que tornou poss vel a realiza o de algoritmos complexos que necessitassem de mais do que uma passagem pelos cart es perfurados Figura 5 3 INPI NNTTRPPEPPPEPPOSIIA C E lt ege ee a O E e TE e CEE u o 0 E me o m 1 UH i Figura 5 3 Fotografia do Anaytical Engine projectado por Charles Babbage em 1837 e constru do para o Museu da Ci ncia de Londres em 1992 Tirada por Bruno Barral licen a CC BY SA 2 5 A mesma ideia foi desenvolvida de forma independente por Herman Hollerith em 1890 para resolver um problema muito concreto e relevante para a altura Esse problema consistia em reduzir o tempo necess rio para realizar um censo popula o dos Estados Unidos da Am rica EUA A constitui o dos EUA obriga a que a popula o do pa s seja contada a cada 10 anos de forma a determinar a representatividade de cada Estado no Congresso 4 Em 1880 esse censo demorou sete anos e meio Tendo em conta o aumento da popula o era de prever que uma d cada mais tarde em 1890 3 Este e um dos primeiros exemplos dos efeitos sociais da tecnologia Os trabalhadores da ind stria t xtil na altura revoltaram se pelo uso destes teares mec nicos que lhes retiravam o emprego
273. ompara o A Tabela 5 2 apresenta as caracter sticas mais importantes dos diferentes tipos de mem ria usados hoje em dia Tabela 5 2 Compara o dos diferentes tipos de mem ria modernas 2 Caracter sica Custo Velocidade Program vel Vol til Consumo 188 5 2 Sistema de Mem ria 5 2 1 Organiza o das C lulas As mem rias modernas usadas hoje em dia em computadores quer sejam SRAM ou DRAM s o constitu das por c lulas id nticas de 1 bit organizadas de forma matricial Isso permite reduzir o n mero e tamanho dos condutores necess rios para aceder a cada c lula isto a cada bit A mesma ideia era j utilizada nas mem rias de an is de ferrite onde os bits eram armazenados atrav s do sentido de magnetiza o desses an is A leitura e escrita da informa o necessitavam da aplica o de uma corrente el ctrica suficiente grande para altera o do sentido da magnetiza o De forma a reduzir o n mero de fios necess rio esses an is eram organizados de forma matricial passando por cada anel dois fios perpendiculares Para aceder a um desses an is era colocada metade da corrente no condutor vertical e metade no condutor horizontal que por ele passavam Nas mem rias modernas parte dos bits de endere o s o usadas para activar com um descodificador uma linha de c lulas de mem ria A c lula desejada ent o seleccionada com um multiplexer ligado s diferentes
274. on micos do Reino Unido 4 constitu do por tanques de pl stico transparentes conectados por tubos Cada tanque representa um dado aspecto da economia e o fluxo de gua entre os tanques representa o fluxo de dinheiro na economia Na parte de cima do computador existe um tanque que representa o tesouro A gua flui desse tanque para outros tanques colocados mais abaixo representando por exemplo os sectores da sa de ou da educa o Para aumentar a verba gasta em sa de por exemplo basta abrir a torneira ligada ao tubo colocado entre o tanque do tesouro e o tanque da sa de Por outro lado a gua dos tanques pode ser bombeada para o tanque superior tesouro o que corresponde cobran a de impostos Diferentes valores de velocidade de bombeamento correspondem a diferentes valores de taxa de imposto Neste caso por exemplo a vari vel taxa de imposto representada atrav s da velocidade do fluxo de gua na bomba uma grandeza anal gica O fluxo de gua entre os tanques determinados pelas torneiras colocadas nos tubos de liga o determinado por princ pios econ micos O utilizador ajustava os diferentes par metros do computador para simular diferentes modelos econ micos Quando um dado modelo era vi vel o sistema atingia o equil brio e os seus par metros podiam ser lidos em escalas graduadas colocadas nos tanques Figura 2 3 Fotografia do computador anal gico MONIAC tirada no Banco Reserva da Nova Zel ndia
275. one fixo ou em brinquedos electr nicos ou para controlar um airbag num autom vel s o exemplos de processadores dedicados costumizados O que leva escolha do tipo de processador a usar fundamentalmente o custo sendo tamb m importante a aplica o o tamanho o consumo energ tico e o desempenho Um processador dedicado gen rico ter um custo baixo pois s o produzidas muitas unidades o que amortiza o custo do desenvolvimento Nesses casos o fabricante de um dado produto n o precisa de ele pr prio realizar o desenvolvimento do processador Esse o principal motivo que leva a que mesmo em aplica es que seriam adequado o uso de um processador dedicado costumizado como em brinquedos electr nicos os fabricantes acabem por escolher processadores de uso geral como microcontroladores Evitam assim ter que desenvolver um processador dedicado O custo do pr prio processador muito mais baixo No caso de microcontroladores por exemplo o n mero de unidades produzidas t o grande que o seu custo praticamente irrelevante sendo poss vel encontrar microcontroladores que custam algumas dezenas de c ntimos 149 O desenvolvimento de um processador dedicado costumizado tem no entanto a vantagem de permitir optimizar o desempenho para a aplica o espec fica a que se destina N o s as tarefas executadas podem ser realizadas em menos ciclos de rel gio tamb m a pr pria frequ ncia de rel gio pode ser maior A especificidade
276. ors broca no overflow Figura 3 9 Resultados obtidos na soma de dois n meros representados com 4 bits em complemento para 2 O resultados marcados a cor de laranja est o errados e s o fruto de overflow No caso da soma de n meros com sinal a situa o de overflow acontece quando os dois ltimos bits de transporte s o diferentes No exemplo da Figura 3 8 onde se soma 4 com 5 verifica se que o pen ltimo bit de transporte 1 e o ltimo 0 Como o soma dos bits mais significativos n o deu origem a um bit de transporte quer dizer que o bit de transporte anterior deu origem a uma soma igual a 1 ou seja uma soma negativa Os dois bits mais significativos dos operandos tinham que ser zero caso contr rio haveria lugar a um bit de transporte depois de somados os ltimos bits A soma de dois n meros positivos deu origem a um n mero negativo ou seja a um overflow A Figura 3 10 apresenta se outro exemplo Neste caso a soma de 3 com 8 neste caso os dois ltimos bits de transporte tamb m s o diferentes Figura 3 10 Ilustra o da soma de dois n meros representados em complemento para 2 3 8 com 4 bits quando o resultado 12 n o pass vel de ser representados com os mesmos 4 bits Como o pen ltimo bit de transporte 0 e o ltimo bit de transporte 1 isso significa que os dois bits de sinal dos operandos s o 1 A soma desse dois 1 d origem a 0 e vai 1 O resultado da soma assim positivo T
277. os O processo mais comum para criar essas bolachas o processo de Czochralski Esse processo permite criar cilindros de polisil cio sil cio cristalino com o di metro desejado e com uma altura que pode chagar aos 2 m e que depois cortado em discos Este processo consiste nos seguintes passos Os tamanhos utilizados variam desde os 25 4 mm at aos 450 mm O di metro de 300 mm no entanto o mais usado 6 1 Sil cio com elevada pureza derretido dentro de um cadinho de quartzo A dopagem do sil cio pode ser feita juntando boro ou f sforo de forma a criar sil cio tipo n ou tipo p respectivamente 2 Uma pequena vara de polisil cio colocada dentro do cadinho Esta vara serve de semente a partir da qual o cristal de sil cio formado medida que a sua temperatura decresce 3 Essa vara retirada lentamente do cadinho 1 a 10 mm por hora ao mesmo tempo que rodada Durante esse processo a temperatura a que mantido o polisil cio l quido vai sendo diminu da A velocidade de extrac o e de rota o da vara juntamente com o ritmo de descida de temperatura determinam o di metro do cilindro final obtido O fim deste processo um cilindro s lido de polisil cio Figura 2 55 que cortado em discos circulares usando l minas de diamante Esses discos s o ent o polidos e lavados Figura 2 55 Fotografia de um cilindro de polisil cio Fonte Wikipedia publicada por Stahlkocher Licen a
278. os electr nicos O resto deste cap tulo consiste numa revis o sobre as tecnologias usadas para construir processadores e sobre os circuitos electr nicos digitais que formam a base de um computador moderno 2 1 Evolu o dos Computadores O primeiro passo para a compreens o de como s o constru dos os computadores electr nicos o de perceber o princ pio de funcionamento e a sua constitui o Essa constitui o ou arquitectura tal como a encontramos hoje em dia um processo evolutivo muito dependente da tecnologia Melhoramentos s o feitos alterando e ou complementando sistemas j existentes Isso feito atrav s de novas ideias ao n vel da arquitectura ou organiza o que surgem para resolver problemas ou defici ncias existentes ou pela utiliza o e aplica o de novas e mais desenvolvidas tecnologias Tendo em conta esse processo evolutivo torna se importante conhecer como surgiram as ideais e quais os avan os tecnol gicos que conduziram arquitectura dos computadores usada hoje em dia Por um lado para aprendermos com essas ideais para uso pr prio em futuros projectos e desenvolvimentos nesta ou em outras reas mas tamb m para sermos capazes de perceber o estado actual dos computadores e as suas principais limita es importante perceber as for as motrizes de ndole moral social e econ mica que levam a certos desenvolvimentos e a certas escolhas Alguns exemplos s o a cria o de armas de destrui
279. pelo controlador de mem ria existindo 3 formas de o efectuar e S RAS e CAS antes de RAS 225 e Escondido O refrescamento S RAS RAS ONLY efectuado activando se uma linha atrav s do sinal de controlo RAS tal como se faz num acesso normal mem ria e fornecendo se o endere o da linha a activar Figura 5 67 O controlador mant m um contador com o endere o da linha a refrescar e incrementa o de modo a percorrer todas as linhas da mem ria Os acessos mem ria podem ter que ser atrasados de modo a terminar o processo de refrescamento Refrescamento S RAS RAS N refrescamento cid Endere o 2 GA Dados SSIS Figura 5 67 Diagrama temporal dos sinais de controlo durante o refrescamento S RAS de uma mem ria DRAM Para evitar ter que se usar um contador externo para determinar o endere o na linha a refrescar poss vel implementar esse contador dentro do m dulo de mem ria Neste caso o controlador s tem que indicar ao m dulo de mem ria que deve refrescar uma linha e deixado ao pr prio m dulo a gera o do endere o da linha a refrescar em cada momento Essa indica o feita activando se o sinal de controlo CAS antes de se activar o sinal RAS o que n o permitido num acesso normal ao conte do da mem ria Figura 5 68 Este modo chama se por isso refrescamento CAS antes de RAS CAS before RAS Este o modo mais utilizado hoje em dia em especial nas mem rias SDRAM
280. plo O processador tamb m respons vel pela produ o dos avisos sonoros ao utilizador e por processar o som capturado com um microfone Este sistema electr nico embebido tem como nica fun o tirar e armazenar fotografias eventualmente associadas a som para f cil cataloga o As maiores preocupa es no projecto de um sistema deste tipo que seja pequeno e leve de modo a ser facilmente transport vel que tenha um baixo consumo de modo a estender ao m ximo o tempo de vida das baterias usadas para o alimentar que funcione de forma r pida possibilitando a recolha de v rias fotografias em sucess o r pida e que tenha uma interface com o utilizador reactiva de modo a proporcionar uma boa experi ncia de utiliza o Battery and USB Status amd Zoom Lens Voltage Monitoring Control Buttons Positioning AF Shutter lt Motor Driver Status LCD CCDICMOS User Interface or W Driver i L Flash Memory Packie SE MMCE XD Memory Stlck Audio Amp i l l i I E Optional Cm Mlerophone LEGEND OD Processor O Interface Figura 1 1 Diagrama de blocos de uma c mara fotogr fica digital Copyright Texas Instruments Retirada de http focus ti com docs solution folders print 80 htmil A import ncia primordial que os computadores t m hoje em dia na vida de cada um explica se de forma resumida numa nica frase Os computadores tomam a nossa vida mais
281. plo mais antigo deste tipo de mem rias desenvolvido na d cada de 60 chamado de Mem ria de M scara Mask ROM consistia em dois conjuntos de condutores um para o endere o da posi o de mem ria e outro para a sa da dos dados armazenados O s mbolo 1 era ent o armazenado atrav s da liga o de um d odo entre a linha de dados correspondente ao bit em causa e a linha de endere o correspondente posi o de mem ria a ser lida Figura 5 11 180 Vbo D Do Descodificador o o Wo Wa Ao As A2 Linhas de Dados x Linhas de R R Endere os Figura 5 11 Ilustra o da constitui o de uma mem ria de M scara feita com componentes discretos Quando uma das linhas de endere os est no n vel alto Wo por exemplo a tens o Vpop aplicada aos diodos que a ela est o ligados Esses diodos ficam a conduzir impondo a tens o Vbo linha de dados a que est o ligados D2 no caso do exemplo o que corresponde a um 1 Nas linhas de dados que n o t m nenhum diodo ligado a tens o permanece zero devido resist ncia de pull down que cada uma tem Com o advento dos circuitos integrados este tipo de mem ria passou a ser realizada usando transistores em vez de diodos Tamb m as resist ncias de pull down s o substitu das por transistores de pull up pois os transistores ocupam menos espa o no circuito integrado Figura 5 12 VbD VbD VbD Vpop VbD VbD VbD VbD VbD Descodifica
282. por exemplo pode ser representado em nota o cient fica usando 1 526889 x 103 A mantissa 1 52889 o expoente 3 e a base 10 Essa nota o n o no entanto nica A representa o 15 26889 x 102 outra possibilidade em que a mantissa dez vezes maior e o expoente uma unidade inferior do que no caso anterior A primeira vers o chama se de representa o normalizada por s conter um algarismo esquerda da v rgula A representa o em nota o cient fica tem duas vantagens Por um lado transmite facilmente uma indica o sobre a ordem de grandeza do n mero e por outro lado p e em evid ncia os algarismos 146 significativos A massa do electr o por exemplo pode ser expressa usando 9 1093822 x 103 kg em vez de ser expressa usando 0 00000000000000000000000000000091093822 kg O expoente 31 d imediatamente uma ideia sobre a ordem de grandeza do n mero DEZ Representa o em Virgula Flutuante Segundo a Norma IEEE 754 Existem diferentes formas de implementar o uso da nota o cient fica num computador A adoptada normalmente a definida na norma IEEE 754 Essa norma especifica diferentes formatos com precis es diferentes Tabela 3 10 Tabela 3 10 Formatos de representa o de n meros em v rgula flutuante previstos na norma IEEE 754 2008 Type Sign Exponent Significand Total bits Exponent bias Bits precision Half EEE 7154 2008 1 5 10 16 15 11 Single 1 8 23 32 127 24 Double 1 11
283. presenta o sinal m dulo Muliplica o dos operadores usando o multiplicador soma desloca Determina o da representa o em complemento para 2 do resultado do produto Os bits de sinal dos operadores diferente Figura 3 58 Fluxograma do funcionamento de um multiplicador para c lculo do produtor de dois n meros com sinal baseado no multiplicador soma desloca 3 4 4 Algoritmo de Booth Como se viu a multiplica o bin ria consiste na soma de v rias parcelas que podem ser O ou o multiplicador deslocado eventualmente para a esquerda Tendo em conta que a soma de uma parcela cujo valor O n o necessita efectivamente de ser efectuada a multiplica o t o mais r pida quanto mais parcelas com o valor O houver isto quantos mais bits do multiplicador forem 0 O algoritmo de Booth explora esta caracter stica da multiplica o Este algoritmo consiste em reescrever o multiplicador como uma diferen a de dois n meros No caso decimal por exemplo poss vel escrever 999 como 1000 1 Um n mero que tinha tr s algarismos diferentes de O pode ser escrito como a diferen a de dois n meros que no seu conjunto s t m 2 algarismos diferentes de 0 No caso bin rio tem se por exemplo que o n mero 011110 3010 pode ser escrito como 100000 000010 3210 210 A sequ ncia de 4 d gitos com o valor 1 foi substitu da por dois n meros que no seu conjunto t m 2 bits iguais a 1 Repare se como a multip
284. put Voltages Voltage Voltage Bits Bit a o b c a a c 110 110 5 35 q j 110 35 15 110 i l 35 110 5 110 120V OV 35 35 35 110 Figura 2 12 Porta l gica NOR implementada com v lvulas 120 V a a Input Grid Output Input Output Voltapes Voltage Voltage Bits Bit vi a b E a a a 110 110 35 35 i i l 0 35 35 i l 35 110 Ui 35 l 120V OV 35 L35 15 EO 0 Figura 2 13 Porta l gica NAND implementada com v lvulas Essas portas eram usadas para realizar um circuito capaz de somar e subtrair n meros A Figura 2 14 mostra a tabela de verdade criada por Atanasoff e Berry para realizar a soma de dois n meros bin rios Esse somador subtractor efectuava a soma ou subtrac o bit a bit em s rie Dados dois bits dos n meros a somar ai e 8 e o transporte do bit anterior n calculava o bit de soma a e o bit de transporte para a soma seguinte x 33 variable Inputs Settmas Addend Augend Carry in F ja al ia Intermediate Switching Points anA 1 o 1 jofijofijofiji jo o jojifojojifiji jo EM 1 1 jotifojojoji fi HER o qr Figura 2 14 Tabela da verdade criada por Atanasoff e Berry para realiza o da soma de dois n meros bin rios A Figura 2 15 mostra o circuito l gico que implementa esta tabela de verdade e a da subtrac o Sum or Counter difference o Gi ADDEND OR MINUEND
285. r cima da bolacha de uma m scara atrav s da qual vai passar luz ultra violeta A bolacha ent o colocada numa solu o que remove o material fotoresistivo processo de revela o como ilustrado na Figura 2 62 65 N s mA Positive resist ee iio Nesative resist Ni ad i p Develop ag Figura 2 62 Ilustra o do efeito de revela o do material fotoresistivo para dois tipos de materiais positivos e negativos Existem dois tipos de materiais fotoresistivos os que se tornam mais sol veis pela exposi o radia o ultravioleta chamados de positivos e os que se tornam menos sol veis chamados negativos Assim a utiliza o de materiais fotoresistivos positivos deixa na bolacha s o material fotoresistivo que estava coberta pelo padr o da m scara e no caso da utiliza o de mat rias fotoresistivos negativos s fica o material que n o estava coberto pelo padr o da m scara De seguida efectuada a remo o da camada de di xido de sil cio n o protegida pelo material fotoresistivo Figura 2 63 num processo designado por corros o Positive resist Negative resist m ad io PO N 4 Develop a Due E Da a DD DD Each material C i meee a D TR o TSE LTS Figura 2 63 Ilustra o do processo de remo o da camada de di xido de sil cio n o protegida pelo material fotoresistivo Existem dois tipos de corros
286. r e dividendo respectivamente O sinal do resultado obviamente ficar inalterado A segunda fase desta normaliza o consiste em eliminar os d gitos mais significativos que tenham valor O Isso consegue se fazendo um deslocamento para a esquerda do conte do do registo onde est armazenado o divisor D at que o bit mais significativo seja 1 Considere que o n mero de deslocamentos efectuados k Essa opera o consiste no fundo em multiplicar o divisor por uma pot ncia de 2 2k Desloca se ent o o dividendo tamb m k posi es para a esquerda de modo a manter o mesmo quociente da divis o Por exemplo imagine se que se pretendia efectuar a divis o de d por D de modo a determinar o quociente q e o resto rtal que d Dxq r 20 136 Se em vez desta divis o se efectuar a divis o de 4d por 4D obter se um valor de resto diferente r 4d 4D xq r 20 Para obter se os valores desejados de r basta dividir r por 4 ou seja gt 20 Isto pode se provar inserindo 20 em 20 e verificando que obt m se 20 Resumindo no fim do algoritmo quando r for conhecido basta deslocar o resto k posi es para a direita dividindo por 2 Na segunda fase de normaliza o tamb m acrescentado um separador decimal esquerda do bit mais significativo que nesta altura j 1 Este acrescento do separador decimal uma opera o conceptual para melhor se compreender o algoritmo A implementa o em hardware n o usa n
287. r outro lado o destino da informa o resultante do processamento executado Esse ponto de vista no entanto demasiado estrito resultando muitas vezes em produtos que at podem ser muito bons em termos de funcionamento mas que t m uma m interface com o utilizador Como sabido especialmente hoje em dia a apar ncia e a percep o que as pessoas t m dos produtos t o ou mais importante que o produto em si ela no fundo que dita as vendas e o sucesso de um produto O desenvolvimento da interface com o utilizador tanto na vertente de hardware como de software deve ser encarada do ponto de vista do utilizador e n o do ponto de vista do engenheiro que desenvolve o produto N o deve ser esquecido que o produto desenvolvido criado para servir o utilizador Alguns dos aspectos a ter em aten o s o por exemplo e Expectativa do Utilizador Ao desenhar a interface com o utilizador para um dado produto deve se fer em conta o que o utilizador do produto espera deste Por exemplo se um utilizador adquire um leitor de DVD ele espera que haja um tabuleiro ou ranhura onde colocar o DVD Essa opera o ser por ventura a primeira realizada quando come a a usar um produto novo Ao desenhar se o leitor de DVD deve se portanto tornar claro para o utilizador onde deve ser introduzido o DVD Isso passa por n o colocar essa entrada na parte de tr s ou de lado do leitor Os utilizadores esperam que o DVD seja colocado na parte da fr
288. r se com o tomo libertam um fot o bastante energ tico fluoresc ncia de raios X Os princ pios f sicos estudados com os tubos de Crooke s o os mesmos usados para criar os raios X para as radiografias e os raios cat dicos para os televisores tradicionais comuns antes do surgimento dos televisores de ecr plano Tanto nos tubos de Geissler como nos de Crookes os electr es s o criados por ioniza o do material que se encontra dentro do tubo Existe no entanto outra forma de criar electr es livres cnamada de emiss o temi nica Esse fen meno foi inicialmente observado por Frederick Guthrie em 1873 numa esfera de ferro em brasa Ele observou que se essa esfera estivesse carregada positivamente acabaria por perder essa carga com o tempo Verificou tamb m que se a esfera estivesse carregada negativamente isso n o acontecia O mesmo efeito foi estudado tamb m mais tarde por Thomas Edison 1880 quando tentava descobrir a raz o porque os filamentos que ele usava para criar uma l mpada acabavam por se partir A emiss o termi nica consiste na liberta o de electr es de um material quando aquecido O aumento de temperatura leva a um aumento da energia cin tica dos tomos e electr es do material Alguns electr es adquirem assim energia suficiente para se libertarem dos seus tomos Nas suas experi ncias Edison introduziu dentro da l mpada uma placa met lica a uma certa dist ncia do filamento Esse el ctrodo met lico f
289. r um sinal el ctrico Spring Emitter lead Collector lead Gold foil Germanium N Base lead Metal base Figura 2 18 Modelo de um transistor do tipo Point contact constru do por John Bardeen e Walter Houser Brattain em 1947 A Figura 2 19 mostra uma r plica do primeiro transistor constru do 5 Para construir esses contactos foi colocada uma folha de ouro sobre dois dos lados de um triangulo tendo se depois raspado ligeiramente o v rtice do triangulo para formar separar a folha de ouro em duas partes formando assim dois el ctrodos separados 37 A replica of the first transistor ou K tabs microelectronics group invented aeS 194 ecombe nas O 50 Years and Counting que tudos err Figura 2 19 Fotografia de uma r plica do primeiro transistor constru do Este tipo de transistor foi usado por Dai Edwards e Doug Web da Universidade de Manchester no Reino Unido em 1953 para construir o prot tipo do primeiro computador com transistores Embora na altura fossem ainda menos fi veis do que as v lvulas os transistores tinha a vantagem de consumirem menos energia n o havia nenhum filamento que necessitasse de ser aquecido e a potencialidade de se tornarem mais pequenos e mais r pidos do que as v lvulas Em 1948 William Shockley inventou o transistor de jun o bipolar Este transistor criado pela jun o de tr s blocos de material semicondutor dopados do tipo n e do tipo p
290. ransferir dados blocos de 32 bytes e para efectuar o refrescamento Em 16 ms existem 2 milh es de ciclos de rel gio Retirando os 13312 que s o necess rios para o refrescamento sobram 1986688 ciclos Tendo em conta que a transfer ncia de 32 bytes requer 165 ciclos de rel gio conseguem se efectuar 12040 transfer ncias de bloco 1986600 ciclos de rel gio Ficam a sobrar 2000000 13312 1986600 88 ciclos de rel gio A transfer ncia dos 1204 blocos de dados mais o refrescamento das 1024 linhas demora 1999912 1986600 13312 ciclos de rel gio ou seja 15 999296 ms Nesse per odo de tempo conseguem se transferir 385280 bytes Figura 5 71 A largura de banda pois de aproximadamente 24081059 bytes s ou seja 22 97 MB s 226 385 280 bytes Largura de Banda 12 cicl l gi e 999 912 ciclos de rel gio 22 97 MB s 13777 22615 32 bytes refrescamento 12 049 transfer ncias 1 024 linhas refrescadas 2 t E ic 13 312 ciclos de rel gio 1 986 600 ciclos de rel gio 106 496 ns 15 892 800 ns Figura 5 71 Esquema mostrando as transfer ncias efectuadas e a sua dura o no exemplo dado 5 5 Mem ria Tamp o 5 5 1 Organiza o da Mem ria Como foi visto nas sec es anteriores as mem rias mais r pidas que existem hoje em dia SRAM e DRAM s o baseadas na tecnologia CMOS e fabricadas em circuitos integrados Estes dois tipos de mem rias s o vol teis e de acesso aleat rio O papel da mem
291. re 101 instru o 0x8000 Ted Ctrl DMA 0x0001 ack 100 instru o req 101 instru o 0x8000 Prog principal Prog principal O processador j configurou o controlador de DMA e est a executar O perif rico P1 activa o sinal reg para solicitar o servi o do o programa principal controlador de DMA que por sua vez activa Dreg para solicitar ao processador o controlo do barramento Mem ria programa Mem ria programa progr N o existe ISR N o existe ISR Ctrl DMA 0x0001 ack 100 instru o 100 instru req o 101 instru o E 101 instru o 0x8000 eq Prog principal Prog principal O processador depois de executar a instru o 99 detecta o sinal O controlador de DMA activa i sinal ack l os dados do registo 0x8000 Dreg activo liberta o barramento activa Dack e continua a do perif rico e escreve os dados no endere o 0x0001 da mem ria execu o do programa Essa execu o s suspensa se o processador precisar de novo do barramento Mem ria programa N o existe ISR Ctr DMA 0x0001 ack 100 instru o re 101 instru o 0x8000 teq Prog principal O controlador de DMA desactiva Dreg e ack terminando o protocolo de aperto de m o com o perif rico P1 Figura 6 6 Exemplo de um acesso directo mem ria 6 3 Arbitragem Existindo diversos perif ricos ligados ao mesmo barramento pode acontecer que mais do que um perif rico solicite o seu uso ao mesm
292. rea oc pada Elio CHT gt lempo de propagacao i Figura 3 12 Circuito digital de um meio somador Para avaliar a efici ncia dos circuitos digitais h dois par metros que devem ser consideradas em primeira an lise a rea ocupada e o tempo de propaga o isto o tempo que leva a sa da do circuito a reflectir uma mudan a das suas entradas Para al m deste dois par metros mais importantes o consumo de pot ncia tem vindo a ter uma import ncia crescente na caracteriza o dos circuitos O tempo de propaga o depende n o s do tipo de porta l gica como do n mero de entradas e n mero de sa das n mero de outras portas que podem ser ligados sa da de uma dada porta e da tecnologia utilizadas para implementar a porta l gica Uma forma simplificada de fazer a contabiliza o do tempo de c lculo de um circuito l gico bem como da rea ocupada usar um modelo simplificado como o proposto por Akhilesh Tyagi em 3 Esse modelo considera que todas as portas l gicas b sicas t m um tempo de propaga o unit rio com excep o da porta XOR quando implementada em CMOS que tem o dobro do tempo de propaga o e o dobro da rea ocupada A presen a de inversores buffers e interliga es n o contabilizada nem para o tempo nem para a rea A Tabela 3 4 resume esse modelo simplificado Tabela 3 4 Modelo te rico para calcular o tempo de propaga o e rea ocupada por diferentes portas l gicas que i
293. regado no registo A que tem o mesmo n mero de bits das palavras a multiplicar e o multiplicador colocado no registo P uma posi o afastado do lado direito do registo Os outros bits desse registo s o inicializados com 0 A Figura 3 67 ilustra a evolu o do conte do dos registos do produto de 5 por 6 com este multiplicador 510 X 610 Registo A multiplicando Registo P produto tamanho 2N 00 N o faz nada e desloca para a direita 10 Subtrai A aos n bits mais significativos de P 0101 0011 0 e desloca para a direita 00 N o faz nada e desloca para a direita 01 Soma A aos n bits mais significativos de P 1100 0100 1 e desloca para a direita v Tamanho N Resultado da multiplica o N meros de 4 bits gt 4 passos Figura 3 67 Exemplo de uma multiplica o 5 x 6 utilizando o algoritmo de Booth de raiz 2 com uma ALU de N bits 122 Note se que o deslocamento para a direita do registo P um deslocamento aritm tico isto o bit mais significativo bit de sinal mant m o valor em vez de passar a ser O como no caso do deslocamento l gico A Figura 3 68 ilustra o mesmo multiplicador a realizar o mesmo produto mas com os operandos trocados o Registo A multiplicando Registo P produto tamanho 2N 10 11 01 IR 01 Ra 10 Subtrai A aos n bits mais significativos de P 1010 1011 0 e desloca para a direita 00 N o faz nada e desloca para a direita
294. registos para guardar o divisor D o quociente Q e os restos parciais R e uma unidade de controlo A unidade de controlo recebe indica o da ALU se o resultado da soma subtra o positivo ou n o e controla os sinais de deslocamento de registo selec o de opera o na ALU e escrita de O ou 1 no LSB no registo Q Estes circuitos s o interligados como ilustra a Figura 3 76 129 Posi o Inicial do divisor N Pa D Desloca para N bits a direita Quociente 2N bits Desloca para LSB a esquerda Soma Subtrai Positivo Negativo Grava 2N bits o Inicialmente o dividendo No fim cont m o resto Figura 3 76 Diagrama de blocos de um divisor Subtrai Desloca com uma ALU de 2N bits A unidade de controlo implementa o de uma m quina de estados finita com os estados descritos na Figura 3 77 130 Inicio Colocar o dividendo no registo R Subtrair o divisor do resto R R D s Sim O resto negativo Repor o valor do resto R R D Deslocar o quociente para a esquerda colocando o LSB a O Deslocar o quociente para a esquerda colocando o LSB a Desloca o divisor para a direita Efectuadas N 1 repeti es Sim Fim Figura 3 77 Fluxograma do divisor Subtrai Desloca com uma ALU de 2N bits Tamb m com o caso da divis o poss vel usar uma arquitectura semelhante mas em que usado uma ALU de N bits em vez de 2N bits Figura 3 78
295. remamente limpo o ar dentro da f brica menos de 10 part culas por cada 10 m 60 Figura 2 54 Fotografia do interior da f brica de mem ria do tipo flash NAND da IM Flash Technologies uma colabora o da Micron e da Intel Fotografia retirado da p gina da Internet da HotHardware com A tecnologia de fabrica o de um circuito integrado hoje em dia assente na litografia e no uso do sil cio Qualquer evolu o que passe pela altera o do processo de fabrico de sobremaneira dispendiosa que n o na pr tica implementada a n o ser que traga benef cios incr veis em termos de desempenho Veja se por exemplo o caso dos circuitos pticos Hoje em dia estuda se a possibilidade do uso da luz em vez do uso de electr es para a realiza o de microprocessadores Com isso procura se atingir velocidades de opera o ainda mais altas que as conseguidas com os circuitos electr nicos existentes No entanto a n o ser que o processo de fabrico de circuitos pticos OU optoelectr nicos seja compat vel com os processos usados hoje em dia ser muito dif cil que haja produtos de largo consumo competitivos com os existentes actualmente Cria o de uma Bolacha de Sil cio O primeiro passo na cria o de um circuito integrado a produ o das bolachas de sil cio wafer em ingl s Uma s bolacha de forma circular com 300 mm de di metro e uma espessura de 0 775 mm ir conter muitos circuitos integrados id ntic
296. ria num computador moderno o de armazenar os dados e as instru es dos programas que se pretende sejam executados pelo processador Esta divis o entre processamento e armazenamento de informa o tr s o problema da transfer ncia dessa mesma informa o entre o processador e a mem ria A rapidez do processador o tempo de acesso mem ria e o ritmo de transmiss o da liga o entre os dois condicionam directamente o desempenho do computador Hoje em dia o processador em geral o componente mais r pido tendo normalmente que esperar que a informa o v e venha da mem ria A escolha adequada em termos do projecto de um computador seria o de uma mem ria com o menor tempo de acesso poss vel e a sua coloca o o mais perto do processador poss vel de modo a minimizar o comprimento das linhas de barramento Como se ver no pr ximo cap tulo dedicado aos barramentos no caso da interface entre processador e mem ria escolhe se em geral ter um barramento paralelo que permite transmitir v rios bits ao mesmo tempo de forma a aumentar o ritmo de transmiss o n mero de bits por segundo A escolha ideal de mem ria tendo em conta a rapidez de funcionamento do computador a do tipo SRAM que tem tempos de acesso da ordem dos nanossegundos A rapidez no entanto n o a nica m trica a ter em conta Muitas vezes a quantidade de informa o que poss vel armazenar na mem ria mais importante Nessa perspectiva a mem
297. rramento o endere o da linha que se pretendia aceder Passado um certo intervalo de tempo o sinal CAS podia transitar do n vel alto para o n vel baixo indicando que o endere o da coluna que se pretendia aceder j se encontrava no barramento para o dispositivo de mem ria o ler Passado um certo intervalo de tempo os dados lidos ficam dispon veis na sa da do dispositivo de mem ria Para ler outra palavra era necess rio repetir este procedimento mesmo que a palavra estivesse no mesmo endere o Figura 5 57 RAS w Row Activation DO o q Column Read CAS Data Transfer Address Row Column Row Column Address Address Address Address DQ Valid Valid Dataout Dataout Figura 5 57 Ilustra o dos sinais no barramento de uma mem ria DRAM ass ncrona A evolu o seguinte deste tipo de mem ria consiste no modo r pido de p gina FPM fast page mode que permite a leitura seguida de v rias palavras que estejam armazenadas na mesma linha da matriz de mem ria sem ter que se desactivar e voltar a activar a linha RAS Figura 5 58 RAS Row Activation E Column Read CAS Transfer Overlap Data Transfer Address Row Column Column Column Address Address Address Address DQ Valid Valid Valid Dataout Dataout Dataout Figura 5 58 Ilustra o dos sinais no barramento de uma mem ria DRAM ass ncrona em modo r pido de p gina Isto vantajoso porque cada vez que uma linha activa todas as c lulas
298. rs 3 6 2 Utilizando uma Matriz de Transistores A Figura 3 86 mostra parte do circuito de um registo de deslocamento aritm tico constitu do por uma matriz de transistores barrel shifter As linhas so S S2 e S seleccionam quais os transistores que est o a conduzir Se s a linha S estiver com o n vel alto por exemplo a sa da bo ficar ligada entrada a a sa da b entrada az e assim sucessivamente D se assim um deslocamento para a direita de uma posi o 144 O bs 02 O O b2 d O O b Jo O O bo Figura 3 86 Diagrama de blocos de parte de um registo de deslocamento aritm tico para a esquerda constitu do por uma matriz de transistores A Figura 3 87 mostra um circuito de deslocamento l gico em vez de aritm tico q3 O O bs 02 O O bs q O O bj Jo O O bo Figura 3 87 Diagrama de blocos de parte de um registo de deslocamento l gico para a direita constitu do por uma matriz de transistores Note se que a maior parte do espa o ocupado por este circuito num circuito integrado devido s liga es e n o aos transistores utilizados 145 3 7 Representa o em Virgula Flutuante 3544 Nota o Cient fica Muitas aplica es necessitam de trabalhar com n meros que n o s o inteiros isto com n meros reais Tendo em conta que um computador tem uma capacidade de mem ria limitada n o poss vel representar um n mero arbitr rio qualquer como por exemplo x
299. ru da usando as t cnicas tipicas de constru o de circuitos integrados 5 1 9 DRAM A mem ria DRAM dynamic random access memory armazena informa o como carga num condensador O acesso a essa informa o feito atrav s de um transistor MOSFET como ilustrado na Figura 5 24 L T Figura 5 24 C lula de mem ria DRAM Devido a correntes de fuga a carga armazenada no condensador depressa desaparece Esse problema resolvido atrav s do constante refrescamento da informa o que consiste no recarregamento peri dico do condensador no caso do armazenamento de um 1 Devido ao menor n mero de componentes de que constituida a c lula de mem ria DRAM conseguem se construir mem rias deste tipo com maior capacidade do que as mem rias SRAM sendo hoje em dia usadas como a mem ria principal em computadores port teis e de secret ria As mem rias DRAM t m no entanto a desvantagem de terem um tempo de acesso maior devido necessidade de efectuar a carga e descarga do condensador S o da mesma fam lia as mem rias conhecidas como SDRAM synchronous DRAM Essas mem rias t m a mesma c lula de armazenamento do que as mem rias DRAM Figura 5 24 mas o seu funcionamento s ncrono com um sinal de rel gio externo Outra variante deste tipo de mem ria s o as mem rias DDR SDRAM que permitem a leitura e escrita de informa o nos dois flancos de rel gio o que duplica a largura de banda 187 5 1 10 C
300. s 140 0 62510 A divisor 0000 1101 0101 0010x0101 0011 13 5 2 5 3 Registo R lt Come a com o dividendo e acaba com o resto Registo D i 0 101 0 000 1101 0101 00001101 0 101 0 001 1010 0101 00011010 0 101 0 011 0100 0101 0 0110100 0 101 i 0 110 1000 0 101 0 001 1000 0 101 5 0 011 0000 0 101 0 011 0000 0 101 0 011 0000 0 101 0 011 0000 0 101 0 011 0000 resto 0011 eA keai oaa kaa a aa T A aa aa ar a N o preciso normalizar o divisor pois maior do que 0 5 N o preciso normalizar o dividendo pois menor do que 0 5 em m dulo Desloca para a esquerda Como os dois bits mais significativos de R s o 00 coloca qs 0 Desloca para a esquerda Como os dois bits mais significativos de R s o 00 coloca q2 0 Deslocar para a esquerda Como os dois bits mais significativos de R s o 01 coloca g 1 Subtrai D de R Deslocar para a esquerda Como os dois bits mais significativos de R s o 11 coloca go 0 Como o resto positivo e o dividendo positivo n o preciso alterar o resto Como o quociente j est em formato bin rio Q 0010 n o se precisa fazer nada a ele Como n o foi feita nenhuma normaliza o no in cio n o h que corrigir o quociente nem o resto
301. s 3 4 8 9 e 11 12 e eliminando os estados desnecess rios que foram introduzidos no fim dos ciclos 2 10 e 13 como se observa na Figura 4 7 Note se que o estado 5 foi mantido estado 2 na m quina optimizada porque sempre necess rio haver um estado entre dois estados onde feita uma atribui o a uma mesma vari vel vari vel n neste caso Isso acontece porque os sinais de controlo mudam eventualmente de valor na entrada dos estados e porque os registos armazenam as palavras na sua entrada nos flancos dos sinais portanto preciso que o sinal que controla o carregamento do registo esteja no n vel O antes de entrar no estado onde feita a atribui o Isso n o acontece se no estado anterior houve uma atribui o mesma vari vel Neste caso no estado 2 o sinal de controlo do registo associado vari vel n ser reposto a O para que no estado 4 possa haver uma nova transi o para o n vel 1 156 Figura 4 7 M quina de estados finita com data path optimizada para um processador dedicado que determina X A escolha do n mero de ordem de cada estado pode ser totalmente aleat ria no entanto h algumas escolhas que podem simplificar a determina o das fun es l gicas das sa das do controlador Uma recomenda o a de escolher n meros para os estados destinos de estados em que verificada uma condi o que na sua representa o bin ria variem o menor n mero de bits e que esse ou esses bits que var
302. s especialmente nos computadores de secret ria a prioridade dada ao desempenho J no caso dos telem veis e assistentes digitais pessoais s o escolhidos processadores que dissipam menos energia e tamb m consomem menos energia e que portanto dispensam o uso de ventoinhas Note se que em aplica es em que a robustez e resist ncia ao choque e vibra o sejam extremamente importantes o uso de ventoinhas ou qualquer outro componente com pe as m veis altamente desencorajado pois os rolamentos usados acabam por se deteriorar rapidamente 1 2 8 Documenta o Qualquer produto desenvolvido necessita de ter documenta o Muitas vezes isso feito depois de conclu do o desenvolvimento do produto Essa n o no entanto a forma mais correcta sendo mesmo praticamente imposs vel faz lo em projectos complexos Existem diferentes documentos que precisam ser criados e que variam no tipo de destinat rio e na informa o que cont m Por um lado h documentos que s o destinados a engenheiros envolvidos no desenvolvimento do produto quer sejam elementos da mesma equipa e que trabalham em diferentes partes do projecto quer sejam elementos de uma futura equipa cujo objectivo seja desenvolver uma nova vers o do produto em causa ou mesmo criarem um produto inteiramente novo mas que beneficia do conhecimento adquirido pelos elementos da empresa em desenvolvimentos anteriores At no caso em que os elementos de uma equipa s o substit
303. s o todos assincronos na medida que os sinais de controlo RAS e CAS produzem um efeito imediato na mem ria A evolu o seguinte j no in cio da d cada de 90 consistiu em usar um sinal de rel gio para controlar o funcionamento da interface de mem ria SDRAM synchronous DRAM Continuaram a ser usados os sinais de controlo RAS e CAS no entanto a mem ria s reage ao seu valor nos flancos ascendentes do sinal de rel gio Figura 5 61 Row Activation Transfer Overlap DataTransfer Figura 5 61 Ilustra o dos sinais no barramento de uma mem ria DRAM s ncrona SDRAM Tal como no caso da mem ria BEDO existe um contador interno que incrementa o valor do endere o de coluna de modo a serem lidas posi es consecutivas de mem ria As palavras lidas s o disponibilizadas para o exterior tamb m nos flancos ascendentes do sinal de rel gio As mem rias DDR SDRAM double data rate SDRAM funcionam da mesma forma que as mem rias SDRAM mas os dados s o disponibilizados nos dois flancos do rel gio duplicando a largura de banda Figura 5 62 220 Clock Row Activation ES Column Read Transfer Overlap Data Transfer Valid Valid ValidlValid Data Data Data Data Figura 5 62 Ilustra o dos sinais no barramento de uma mem ria DRAM s ncrona DDR SDRAM 5 4 4 Temporiza es Para o correcto funcionamento dos dispositivos de mem ria h que gar
304. s vel somar dois n meros est sempre limitada pelo transporte que se propaga de bit para bit O somador Carry Lookahead permite melhorar a rapidez da soma prevendo se determinado bit ou conjunto de bits vai dar origem a um transporte nos bits seguintes Existem tr s casos que podem ser distinguidos Figura 3 22 e Aniquila o Se os dois bits a somar forem O o bit de transporte sempre O independentemente do transporte que vem do lado direito e Gera o Se os dois bits forem 1 ent o a sua soma d sempre origem a um transporte independentemente de receber um transporte vindo da direita e Propaga o Se um dos bits for 1 e o outro for O ent o essa soma d origem a um transporte se e s se receber um transporte vindo do sua direita 89 Aniquila o Propaga o Gera o Figura 3 22 Ilustra o do comportamento do bit de transporte Cout em fun o dos dois bits a somar a e b Matematicamente os dois ltimos casos podem ser expressos pelas seguintes vari veis g a b p a 0b 7 O transporte de um dado bit i pode ser determinado a partir do transporte do bit direita Ci juntamente com o valor de gie pi Cn 9 PC 8 A soma dos dois bits pode ser obtida usando s Pp C 2 Tendo em conta 8 observa se que o XOR presente em 7 pode ser substitu do por um OR pois quando os dois bits t m o valor 1 gi ser tamb m 1 o que leva a que Ci seja 1 independente de pi Pod
305. s e ensaios efectuados e que foram usados para o desenho de certo produto Isso pode dizer respeito por exemplo ao dimensionamento dos valores dos componentes el ctricos utilizados Os di rios de engenharia s o tamb m usados para descrever o resultado dos ensaios efectuados e como estes condicionaram a aceita o ou a reformula o do projecto de determinada solu o de engenharia e Folhas de Especifica o Apresentam as especifica es de determinado circuito com o intuito de informar o utilizador desse circuito de como deve conecta lo a outros circuitos como deve ser configurado como deve ser ensaiado e em que condi es deve operar Outra classe de documenta o a que se destina a ser fornecida ao utilizador de um produto Uma m documenta o pode prejudicar o sucesso de um produto que seja bom Em geral n o h maus produtos que tenham uma boa documenta o Se o fabricante teve o cuidado em criar uma boa documenta o provavelmente tamb m teve o cuidado de criar um bom produto Neste caso distinguem se os seguintes tipos que podem em alguns casos ser integrados no mesmo documento e Manual de Instala o Destina se a explicar como determinado deve ser instalado de forma correcta e Manual de Utilizador Descreve para o utilizador as diferentes funcionalidades do produto e como podem se acedidas e usadas e Manual de Repara o Destina se a t cnicos respons veis pela repara o do produto e i
306. s em formato bin rio sem sinal e em formato bin rio em complemento para 2 Exemplo para palavras com 4 bits 3 2 Adi o A adi o a opera o aritm tica mais simples e est na base de todas as outras opera es aritm ticas Existem diversos circuitos capazes de realizar a soma de dois n meros existindo um compromisso entre tempo de processamento rea ocupada e consumo energ tico As caracter sticas destes diferentes circuitos podem ainda ser optimizadas tendo em conta a tecnologia alvo A soma de dois n meros efectuada com papel e l pis consiste em alinhar os dois n meros direita e somar algarismo a algarismo a come ar pela direita Caso a soma seja maior do que 9 temos que somar um 1 extra soma de algarismos seguinte e vai 1 Diz se assim haver lugar ao transporte de um 1 cany em ingl s No caso dos computadores os n meros t m todos o mesmo n mero de bits e portanto n o preciso alinh los Como usada base 2 vai 1 se os dois algarismos forem 1 ou se um deles for 1 e o bit de transporte tamb m for 1 A Figura 3 3 mostra um exemplo 10 3 13 7 Passo 1 Passo 2 Passo 3 Passo 4 transporte Eni E 0 10 010 0010 1010 1010 1010 1010 0011 0011 0011 0011 Sto e m 1 01 101 1101 Figura 3 3 Ilustra o da soma de dois n meros em base 2 10 3 13 A soma de dois n meros positivos pode dar origem a overflow isto o resultado pode s
307. s nos dois extremos da linha o que faz com que o n mero de ondas que viajam na linha aumente com o tempo A tens o em cada ponto da linha vai tender para o valor 2 V que era a tens o imposta pelo gerador passado algum tempo como se ilustra na Figura 6 14 para o fim da linha Volts Vioad 2 5v 2 0v 1 5v 0 5v O 250 500 750 1000 1250 1500 1750 Time ps Figura 6 14 Ilustra o da evolu o da tens o no fim da linha para o exemplo num rico apresentado Este exemplo mostra que quando h uma varia o brusca de tens o num extremo de uma linha a tens o no outro extremo sofre algumas oscila es at se aproximar desse valor passado algum tempo 260 Quando existem v rios dispositivos ligados a uma linha de transmiss o como acontece por exemplo num barramento usado para ligar um processador a v rios circuitos integrados de mem ria existir o potencialmente v rias ondas reflectidas em cada uma dessas conex es Figura 6 15 chip o DRAM PCB trace E input signal o a a ia Ra E e i anda e D e ai oq Figura 6 15 Barramento com v rias liga es A liga o de um dispositivo a um barramento n o d origem a uma s descontinuidade mas a v rias pois constitu da por diferentes interfaces No caso da Figura 6 16 onde se representa o barramento num sistema de mem ria DDR SDRAM observa se a interface da linha com o socket do socket com o m dulo de mem ria des
308. s tro os de linha No caso da figura tem se N Z A 41 N N NI A Figura 6 13 ilustra o caso de uma linha de transmiss o com uma imped ncia caracter stica de 100 Q deixada em aberto carga com imped ncia infinita estimulada por um gerador de sinal com uma imped ncia de 50 O Vs Z VL Assume D a TE E DD Zo 100 Q 1 ER 0 Q di i IRN 4S l Z Zs 509 p source 0 3333 TD 250 ps Z inf L ES sa es 5 a V Vi 2V Time ps n f Vs initial V 0 1 33 v y 0 S T i i 2 66 500 0 43 n 2 22v lt dc s 0 443 v VLI 1000 f 0 148 R 1 92v lt is Figura 6 13 Ilustra o da evolu o da tens o nos extremos de uma linha desadaptada O gerador de sinal imp em uma tens o de 2 V o que d origem a uma onda com uma amplitude de 1 33 V Esse valor obt m se da divis o de tens o provocada pela imped ncia do gerador e pela imped ncia caracter stica da linha V nedant 2x 2A ROS 138 V 42 Aa 100 50 Assume se que a fase inicial da onda incidente nula no instante t 0 No instante inicial em que o gerador ligado a tens o no extremo esquerdo da linha 1 33 V e no extremo direito O pois a onda gerada ainda n o teve tempo de percorrer a linha S passado esse tempo 250 ps no caso do exemplo da figura que a onda incidente atinge o fim da linha Essa onda n o satisfaz a condi o fronteira impos
309. sar os dois bits seguintes do multiplicador Consoante o valor desses dois bits de acordo com a Tabela 3 8 nos casos 1 e 2 o m dulo de controlo instrui a ALU para somar ou subtrair o valor do registo A multiplicando deslocado para a esquerda do valor acumulado no registo P e instrui o registo P para armazenar o resultado proveniente da ALU Nos outros dois casos nada feito em termos da ALU permanecendo o registo P inalterado O registo P tem 2N bits de comprimento pois o produto de dois n meros de N bits pode no m ximo ter 2N bits Valor Inicial O Posi o Inicial Posi o Inicial do Multiplicando do Multiplicador EEE EEE Es Desloca para a esquerda N 1 bits 2N bits Desloca para a direita 2N bits Soma ou Subtrai No 2N bits Produto Figura 3 61 Diagrama de blocos de um multiplicador utilizando o algoritmo de Booth de raiz 2 em que usada uma ALU de 2N bits A Figura 3 62 mostra a m quina de estado do controlador usado num multiplicador que usa o algoritmo de Booth de raiz 2 118 Inicio da Opera o N o chegou ao fim do varrimento Chegou ao fim do varrimento Figura 3 62 M quina de estado do controlador de um multiplicador utilizando o algoritmo de Booth de raiz 2 O multiplicador de Booth funciona mesmo com n meros negativos representados em complemento para 2 como se ilustra na Figura 3 63 510 X 610 Regis
310. scar informa o mem ria essa estar armazenada na mem ria principal Com certeza que n o seria economicamente vi vel utilizar uma mem ria que j de si cara para s ser usada 0 1 do tempo Na pr tica no entanto a exist ncia da mem ria tamp o mesmo com esse tamanho reduzido bastante vantajosa Isso acontece porque a informa o que o processador normalmente necessita de aceder num determinado instante n o est numa posi o completamente aleat ria de mem ria mas est com uma probabilidade significativa em certas localiza es de mem ria espec ficas que podem ser previstas Isso acontece devido forma como os programas s o criados Na maior parte das vezes os programas s o elaborados tendo em conta um conjunto de passos que se sucedem um ao outro Isso faz com que depois de acedido um certo item da mem ria seja prov vel que esse item seja necess rio novamente assim como os itens adjacentes Este facto pode ser enunciado num princ pio conhecido como Princ pio da Localidade 230 A organiza o de mem ria ilustrada na Figura 5 72 um caso simples onde usada uma mem ria tamp o H casos em que n o usada nenhuma mem ria tamp o ou em que a mem ria principal do tipo SRAM como no caso dos microcontroladores Existem tamb m situa es em que existem mais do que um n vel de mem ria tamp o normalmente designadas por LI e L2 level 1 2 e implementadas dentro e fora do processador respect
311. se podem encontrar num processador de uso geral s o as mais gen ricas e abrangentes poss veis como a soma a subtrac o a multiplica o e a divis o v rias fun es l gicas e ou nega o etc e v rios tipos de deslocamento A escolha das pr prias opera es matem ticas implementadas bem como o tipo de dados que s o poss veis de usar N meros inteiros em v rgula flutuante ou escalares vectores tendo em conta o tipo de aplica es a que se destina o processador de uso geral d origem ao aparecimento de processadores espec ficos ASIP Application Specific Instruction set Processor Exemplos desses processadores s o os microcontroladores usados em aplica es de controlo em que importante por exemplo a exist ncia de temporizadores e processadores de sinal digitais DSP Digital Signal Processor usados em aplica es que fazem uso de opera es matem ticas sobre vectores de n meros representados em virgula flutuante 164 4 2 1 Arquitectura Um processador de uso geral cont m os mesmo dois blocos que um processador dedicado nomeadamente a unidade de processamento datapath e a unidade de controlo As diferen as d o se ao n vel de como s o implementadas A unidade de processamento constitu da por uma unidade aritm tica e l gica ALU que capaz de executar v rias opera es matem ticas gen ricas e por um conjunto de registos que podem ser usados para armazenar diferentes vari veis
312. sentado com o valor O na mantissa e no expoente N meros que s o demasiado pequenos para serem normalizados s o representados com um 0 no campo do expoente Um valor de 255 no campo do expoente permite representar o valor infinito ou que n o se trata de um n mero NaN Nota number consoante a mantissa Tabela 3 11 Casos especiais previstos na norma IEEE 754 Do Ts is O RR o E O E 3 7 3 Opera es Aritm ticas A multiplica o de dois n meros em nota o cientifica realiza se multiplicando as mantissas e somando os expoentes A divis o por seu lado consiste na divis o das mantissas e subtrac o dos expoentes No caso da adi o e subtrac o o procedimento mais complexo pois necess rio ter dois n meros com o mesmo expoente de forma a somar ou subtrair as mantissas 148 4 PROCESSADORES 4 1 Processadores Dedicados Cada vez mais encontramos dispositivos que s o capazes de realizar in meras fun es tornando se mais parecidos com computadores de secret ria Um telefone que antes limitava se a estabelecer uma chamada telef nica baseada nas teclas que eram carregadas e enviar receber os sinais de voz hoje em dia capaz de fazer muito mais desde guardar uma lista com o nome e n mero de telefone de v rias pessoas como tirar fotografias e aceder internet Uma televis o que limitava se a sintonizar os canais e mudar o volume satura o e brilho da imagem hoje capaz de associar um n
313. sentados usando o complemento para dois e n o acrescentando um bit de sinal esquerda do n mero A multiplica o usando complemento para dois n o pode ser feita com o mesmo algoritmo que usamos para a multiplica o de n meros positivos Na cria o de um circuito electr nico digital para a realiza o da multiplica o existem dois caminhos O primeiro caminho consiste em converter os n meros a multiplicar da representa o de complemento para 2 para uma representa o com bit de sinal separado efectuada a multiplica o 108 do valor absoluto dos n meros e o c lculo do complemento para dois do resultado caso esse seja negativo tendo em conta os bits de sinal O outro caminho usar um circuito capaz de multiplicar os n meros directamente a partir da sua representa o em complemento para dois mas utilizando um algoritmo diferente do usado para a multiplica o com papel e l pis Tal como na adi o existem diversos circuitos para a realiza o da multiplica o de n meros representados de forma bin ria De seguida apresentam se alguns desses circuitos Eles apresentam compromissos em termos de propaga o rea ocupada e complexidade das interliga es entre os m dulos 3 4 1 Arquitecturas Matriciais A Figura 3 48 mostra o diagrama de blocos de um multiplicador matricial que calcula a soma entre dois termos usando um somador Ripple Carry constitu do por somadores completos FA e meio somadores HA
314. ssa em particular s o ambientes prop cios a avan os tecnol gicos em muitas reas Hoje em dia por outro lado o capitalismo e a procura do lucro que impulsiona o avan o tecnol gico Por altura da Segunda Guerra Mundial um dos servi os mais importantes para al m da ilumina o era o tel grafo e o telefone Por essa altura as centrais telef nicas j eram comuns Um dos componentes fundamentais dessas centrais era o rel Foi exactamente o uso comum de rel s que levou o alem o Konrad Zuse em 1941 a us lo para construir um computador denominado de 73 que reconhecido como sendo o primeiro computador electromec nico D se a ent o a primeira revolu o na constru o dos computadores que at a eram mec nicos O uso dessa nova tecnologia na constru o de computadores permitiu abrir caminho para melhorias significativas em particular em termos de rapidez Qualquer dispositivo mec nico est iremediavelmente constrangido pela lei de in rcia Isso limita em termos pr ticos a capacidade de acelerar e indirectamente a rapidez de c lculo O passo seguinte seria naturalmente o de abandonar por completo a mec nica OU seja fazer um computador completamente electr nico Com a guerra Zuse estava isolado do resto do mundo n o estando a par dos desenvolvimentos que ocorriam por exemplo nos Estados Unidos da Am rica A John Vincent Atanasoff e Clifford E Berry desenvolveram o Atanasoff Bemry Computer ABC que
315. ssibilidade de o fazerem em hardware muitas vezes at com benef cios em termos de desempenho Time to prototype Tempo que demora o desenvolvimento de um produto at ser constru do o primeiro prot tipo Esse marco importante pois valida as escolhas efectuadas e demonstra que o produto projectado de facto tem o desempenho apropriado Muitas vezes o custo dos prot tipos maior do que o custo unit rio do produto pois criado de forma muitas vezes manual e em pequeno n mero Um curto tempo de desenvolvimento at ao primeiro prot tipo essencial pois d mais liberdade para redesenhar o produto caso seja necess rio leva a um tempo de entrada em mercado mais curto e permite satisfazer as exig ncias dos investidores existentes e angariar novos investidores e Time to market Tempo necess rio para desenhar e produzir o produto de forma a estar pronto para venda Um curto tempo de chegada ao mercado pode trazer enormes lucros devido a uma menor concorr ncia que existe quando um produto novo e que entretanto val aumentado quando as empresas concorrentes desenvolverem produtos semelhantes O atraso de alguns meses apenas pode ter um grande impacto no lucro obtido Hoje em dia este tempo em m dia de 8 meses e Janela de mercado o intervalo de tempo em que um produto tem a mais alta taxa de vendas Figura 1 2 Ter um produto no mercado durante esse intervalo muitas vezes imp e um per odo de desenvolvimento curto Lucr
316. stados transita de estado sequencialmente de cada vez que h um novo impulso no sinal de entrada a Figura 2 43 Diagrama de estados correspondente ao problema apresentado O circuito l gico para implementar esta fun o necessita de um registo para guardar o valor do estado actual e um circuito de l gica combinat ria para determinar as transi es de estado Figura 2 44 Como h 4 estados o registo tem de ser capaz de armazenar 2 bits O circuito de l gica combinat ria ter portanto 3 entradas a entrada do sistema e os dois bits de estado e 3 sa das a sa da do sistema e dois bit que determinam o pr ximo estado da m quina 91 C Modelo de implementa o L gica combinat ria Registo de estados Figura 2 44 Circuito l gico referente ao problema apresentado Observando o diagrama de estados Figura 2 44 pode se construir a tabela de estados tabela de Moore apresentada na Tabela 2 2 Tabela 2 2 Tabela de verdade das fun es descritas no problema exemplo I1 12 X 0 0 0 0 0 1 0 0 0 0 1 0 0 Usando mapas de Karnaugh poss vel determinar as fun es l gicas a realizar pela l gica combinat ria Figura 2 45 QIQ Q 0 E 01 11 10 E 01 11 10 0 1 l1 O Qp a Q4 FQ Do lo Q TQ x Q Q Figura 2 45 Mapas de Karnaugh usados para obter as express es matem ticas do problema apresentado 52 Obt m se assim as seguintes express
317. ta pelo circuito aberto corrente nula A corrente da onda incidente 13 33 mA 299 Vincidente 133 13 33 MA 43 100 incidente Z Nasce portanto uma onda reflectida com uma amplitude de corrente de 13 33 mA A tens o dessa onda de 1 33 V Relembre se que a rela o entre a amplitude da tens o e da corrente de uma onda que viaja no sentido contr rio ao convencionado como positivo o sim trico da imped ncia caracter stica ver 34 N o h neste caso nenhuma onda transmitida nem nenhuma pot ncia dissipada na carga A onda reflectida com 1 33 V de amplitude viaja at ao in cio da linha onde d origem a uma nova onda desta vez com uma amplitude de 0 443 V calculado a partir do coeficiente de reflex o no in cio da linha Z Z 50 100 PE Sac Do 44 Z Z 50 100 Note se que neste caso devido imped ncia do gerador parte da energia da onda que atingiu o gerador onda com amplitude 1 33 V dissipada no gerador A energia restante constitui a segunda onda incidente que parte em direc o ao fim da linha no instante 500 ps O gerador est continuamente a injectar o sinal na linha pelo que as ondas nunca desaparecem A partir do instante 500 ps existem 3 ondas a viajar na linha A tens o em cada ponto da linha a soma da tens o de cada onda Logo a seguir ao instante 500 ps por exemplo a tens o no in cio da linha de 2 22 V 1 33 1 33 0 443 Vai portanto existir reflex e
318. tados finita s o usados como endere o para leitura de uma palavra da mem ria ROM O conte do dessa mem ria consiste nos valores que os diferentes sinais de sa da devem ter para cada combina o dos sinais de entrada No fundo armazenado na ROM a parte da tabela de verdade do controlador que diz respeito aos sinais de sa da Dispensa se assim a deriva o das fun es l gicas e a sua implementa o usando portas l gicas fundamentais o que pode ser uma grande vantagem quando se pretende construir um processador usando componentes discretos Uma evolu o desta ideia consiste em usar a mem ria n o s para guardar a opera o do controlador mas o pr prio algoritmo que se pretende implementar Usando uma mem ria de leitura e escrita tr s ainda a vantagem acrescida de se poder facilmente alterar a fun o executada pelo processador esta a ideia por detr s de um processador de uso geral Obviamente que dar a liberdade ao utilizador de se poder escolher o algoritmo que o processador executa sem ter que se alterar o hardware implica que esse hardware seja capaz de realizar v rias opera es matem ticas que podem ou n o ser utilizadas por uma determinada aplica o carregada na mem ria A desvantagem que isto tr s um maior rea ocupada pelo circuito electr nico do processador bem como o maior consumo energ tico devido exist ncia de mais circuitos electr nicos em funcionamento As opera es matem ticas que
319. te com os circuitos integrados com a mem ria DRAM socket memory module interface gt H DRAM devices gt H CW Controller socket i PCB traces on system board fis TE data bus dm pasa pa memory module Figura 6 16 Representa o de um barramento num sistema de mem ria DDR SDRAM Outro problema que se encontra em barramentos devido velocidade finita de propaga o dos sinais tem a ver com diferentes comprimentos das pistas referentes a um conjunto de linhas que transmitem uma palavra em paralelo como o caso t pico dos dados ou endere os Esses diferentes comprimentos fazem com que os flancos dos sinais que estavam temporalmente alinhados na fonte n o estejam alinhados quando chegam ao se destino Para minimizar esse problema tenta se sempre que poss vel ter pistas com o mesmo comprimento como se observa por exemplo na Figura 6 17 26 Figura 6 17 Placa de circuito impresso mostrando pista cujo comprimento foi tornado propositadamente mais longo do que seria de esperar 6 4 2 Termina es Uma das formas de minimizar as reflex es existentes numa linha de transmiss o o uso de dispositivos que tenham uma imped ncia de sa da e uma imped ncia de entrada o mais pr ximo da imped ncia caracter stica da linha Tipicamente sucede que a imped ncia de sa da das fontes de sinal menor do que a imped ncia caracter stica da linha e que a imped ncia de entrada
320. tem sempre de ser isotr pica Em materiais cristalinos como o sil cio a corros o pode ser anisotr pica Isso poss vel porque a taxa de corros o diferente consoante o plano do cristal A Figura 2 66 mostra os diferentes planos tipicamente usados e E D Figura 2 66 Planos principais numa rede c bica de sil cio a sua designa o Solu es com diferentes compostos t m diferentes taxas de corros o consoante o plano Na Figura 2 67 listam se algumas solu es utilizadas para a corros o do sil cio poss v lt el verificar por exemplo que rela o entre as taxas de corros o do sil cio pelo hidr xido de pot ssio KOH nos planos 100 e 111 de 400 Isto significa que a corros o d se principalmente segundo o plano 100 sendo a corros o segundo o plano 111 negligenci vel 67 100 Si Etch rate Mask Boron Solution etch rate etch rate etch stop um min isca nm min cm KOH H0 400 for 44g 100ml L4 100 111 3 5 SiO2 gt 10 30 wt l 600 for lt 0 01 SisN4 rate 20 85 C 110 111 TMAH HO 30 for 28g 100ml 100 111 0 2 SiO2 4 10 22 wt Q l 50 for lt 0 01 SiN4 rate 40 90 C 110 111 EDP Ethy lene diamine 0 5 SiO2 pyrocatechol 195 39 for 0 1 SisN4 7 10 H20 750ml na 100 111 0 Au Cr rate 50 120g 240ml Ag Cu Ta 115 C Figura 2 67 Subst ncias usadas na corros o anisotr pica do sil cio No cas
321. tem usar a mesma SIMM para construir diferentes planos de mem ria No caso do presente exemplo pretendem se palavras de 32 bits H portanto que usar 8 DRAMs de cada SIMM para construir uma palavra Como a SIMM tem 16 DRAMs poss vel ter 2 palavras de 32 bits para cada valor de endere o da SIMM linhas AO A9 A selec o entre uma ou outra palavra feita activando simultaneamente as linhas de comando RASO e RAS2 para uma palavra ou RASI e RAS3 para a outra palavra que partilha o mesmo endere o Cada SIMM pode ser encarada portanto como tendo 2 mega palavras de 32 bits Para se construir o plano de mem ria desejado com 32 MB ou seja 8 mega palavras de 32 bits 8 M x 4 bytes 32 MB s o precisas 4 SIMMS As 4 SIMMs encaradas como tendo duas metades cada metade de cima e metade de baixo do diagrama de blocos da SIMM perfazem 8 blocos que s o activados atrav s das seguintes linhas de controlo e RASO RAS2 da SIMMI e RASI RAS3 da SIMMI e RASO RAS2 da SIMM2 e RASI RAS3 da SIMM2 e RASO RAS2 da SIMM3 e RASI RAS3 da SIMM3 e RASO RAS2 da SIMM4 e RASI RAS3 da SIMM4 Estas linhas de controlo s o activadas uma de cada vez de acordo com os endere os da mem ria total Como o plano de mem ria tem de ter 8 M palavras de 32 bits cada s o necess rias 23 linhas para endere ar essas palavras 22 8 M palavras Admitindo que n o se usa intercalagem ser o usados os 3 bits mais significativos da palavra de endere o
322. to A multiplicando Registo B multiplicador Opera o Registo P produto 2 2 S 510 00 N o faz nada Oo O 1010 k 10 Subtrai P P A gt 1010 S a S 2010 o 11 11 N o faz nada 1010 gt O E o 4010 Q 01 01 Soma P P A gt 3010 O o o Q a P Sa P 3010 Os dois bits menos significativos tamanho 2N tamanho N determinam a opera o tamanho 2N N meros de 4 bits gt 4 passos Figura 3 63 Exemplo de uma multiplica o 5 x 6 utilizando o algoritmo de Booth de raiz 2 com uma ALU de 2N bits Tenha se em aten o que a determina o da representa o em complemento para 2 do multiplicando para inicializa o do registo A deve ser feita com 2N bits 8 bits no caso do exemplo anterior e n o com N bits que o tamanho da palavra a multiplicar A Figura 3 64 ilustra o mesmo produto com os operadores trocados agora o valor negativo o do multiplicador 119 610 X 510 Registo A multiplicando Registo B multiplicador Opera o Registo P produto E e a 10 10 Subtrai P P A 610 o o 11 11 N o faz nada 610 s 1 01 Soma P P A 1810 10 10 Subtrai P P A 3010 S Ser 3010 Os dois bits menos significativos tamanho 2N tamanho N 1 determinam a opera o tamanho 2N N meros de 4 bits gt 4 passos Figura 3 64 Exemplo de uma multiplica o 6x 5 utilizando o algoritmo de Booth de raiz 2 com uma ALU
323. trair dois n meros da mesma ordem de grandeza do que o tempo da l gica necess ria para seleccionar o bit de quociente correcto 3 6 Circuitos de Deslocamento Os circuitos de deslocamento possibilitam deslocar uma palavra bin ria para a esquerda ou para a direita de um dado n mero de posi es Existem diversos tipos de circuito consoante o que acontece com o valor do bit correspondente posi o que ficou livre no caso do deslocamento de uma posi o o bit mais significativo ou o bit menos significativo e Circuito de deslocamento l gico a posi o vaga preenchida com 0 e Circuito de deslocamento aritm tico a posi o vaga mant m o valor anterior e Circuito de deslocamento rotativo a posi o vaga preenchida com o bit que sai do registo no outro extremo 143 De seguida apresentam se dois circuitos que possibilitam o deslocamento de uma palavra usando multiplexers e usando uma matriz de transistores 361 Utilizando Multiplexers A Figura 3 85 apresenta o diagrama de blocos de um circuito constitu do por multiplexers que possibilita o deslocamento do conte do de um registo de um n mero de posi es definido pelos bits So S1 s2 Por exemplo caso esses bits tenham o valor 110 a sa da bo vai conter o valor da entrada as H assim um deslocamento de 3 posi es para a direita da palavra a Figura 3 85 Diagrama de blocos de parte de um registo de deslocamento constitu do por multiplexe
324. u es poss veis e que consistem em agrupar os n meros a somar em conjuntos de 3 e usar somadores Carry Save para reduzir cada conjunto de 3 num conjunto de 2 De seguida volta a agrupar se novamente os n meros iniciais e os resultados das primeiras somas em novos grupos de 3 de forma a serem reduzidos a grupos de 2 atrav s do uso de somadores Carry Save A Figura 3 40 ilustra a soma de 7 n meros de 6 bits cada Mais informa o sobre os somadores nomeadamente sobre o somador Carry Save pode ser encontrada em 6 103 Somador Carry Save 7 n meros com bits cada Procedimento Agrupar por colunas os bits em grupos de 3 Usar um somador completo para reduzir esses 3 bits a 2 bits soma e transporte Colocar a soma na mesma coluna e o transporte na coluna esquerda A ordem e posi o dos bits dentro de uma coluna pode ser trocada e alterada Repetir o procedimento at restarem s duas linhas Usar um somador com transporte Ripple Carry etc para determinar a soma final Somador Completo N O E es E A ud A i Soma Transporte N O C E N e E gt O A Soma Transporte N O Kan E N Somador com Transporte O O O N D Transporte Soma Figura 3 40 Ilustra o de um somador Carry Save que soma 7 n meros de 6 bits cada 104 3 3 Subtrac o A subtrac o pode ser feita por circuitos especializados que funcionam de u
325. u dos a documenta o essencial para que o novo elemento possa continuar o trabalho desenvolvido pelo colega que abandonou a equipa A experi ncia mostra que o tempo perdido na elabora o dessa documenta o recuperado mais tarde ao evitar perdas de tempo desnecess rias a tentar descobrir como algo foi feito ou a reinventar algo que j tinha sido criado na empresa Este tipo de documenta o de engenharia pode se classificar nos seguintes tipos e Descri o do hardware Descreve o que que determinado circuito faz em termos funcionais e como isso implementado em termos do tipo de circuitos electr nicos usados e Esquemas el ctricos Descrevem a conex o el ctrica dos diferentes componentes do circuito bem como as especifica es el ctricas desses componentes valores das resist ncias etc e Memorandos S o documentos trocados entre membros de uma empresa ou equipa e que servem para documentar o desenvolvimento de um certo produto atrav s da explica o de onde v m certos requisitos de projecto e porque que certas solu es de engenharia foram aplicadas em detrimento de outras fundamental numa equipa grande em que o trabalho desenvolvido por cada um tem que ser integrado num todo por um outro membro da equipa e que portanto precisa saber as particularidades que cada m dulo tem em termos de interface com os outros m dulos e Di rios de Engenharia Descrevem os c lculos simula e
326. ue sejam lidos da mem ria principal 5 7 Mem ria Tamp o Mem ria Principal Figura 2 51 Uso de dois n veis de mem ria num computador O uso de duas mem rias tamp o para as instru es e dados com barramentos separados para o processador tr s os benef cios da arquitectura Harvard Como a mem ria principal a mesma o espa o de endere os e programa o a mesma da usada na arquitectura von Neumann Figura 2 52 Mem ria Mem ria Tamp o Tamp o Mem ria Principal Figura 2 52 Uso de uma arquitectura do tipo Harvard para a mem ria tamp o e do tipo von Neumann para a mem ria principal Outra modifica o efectuada arquitectura Harvard Arquitectura Harvard Modificada consiste em ter duas mem rias principais para as instru es e dados mas permitir que a mem ria de instru es seja tamb m usada como uma mem ria de dados Este tipo de arquitectura encontra se hoje unicamente em alguns casos espec ficos como por exemplo nos microcontroladores que tem tanto a mem ria como o processador dentro do mesmo circuito integrado A preocupa o neste caso ter a maior velocidade de execu o poss vel j que o sinal de rel gio n o muito elevado Outro caso onde a 58 arquitectura de Harvard modificada usada nos processadores digitais de sinal DSP A s o mesmo usadas v rias mem rias de dados de forma a ser poss vel a aceder a dois ou mais operandos simultaneamente au
327. ui baseia se na origem da palavra Computador Um computador n o no seu mago mais do que algo que serve para efectuar uma sequ ncia de c lculos tal como faziam os Computadores Humanos Naturalmente hoje em dia t m outras fun es como representar transmitir e armazenar informa o Note se que essas fun es s por si n o qualificam um dispositivo como sendo um computador Um tubo de raios cat dicos n o um computador Um DVD tamb m n o um computador H autores que atribuem aos computadores a caracter stica distintiva de serem program veis H m quinas de calcular modernas em que poss vel programar qual a fun o matem tica a usar para o c lculo No entanto essa fun o executada s uma vez aos dados introduzidos pelo utilizador Para realizar uma sequ ncia de c lculos o utilizador tem que inicia los manualmente Aqui portanto isso n o considerado como sendo um computador A defini o adoptada Um computador uma m quina capaz de efectuarde foma aut noma uma sequ ncia de c lculos Os c lculos a efectuar e os dados iniciais podem ter que ser introduzidos manualmente mesmo at atrav s do ajuste de bot es ou coloca o de pe as na m quina como era feito antigamente Mas depois de iniciado a computa o esses c lculos s o executados sem a interven o do utilizador at estarem terminados A origem da palavra Computador por outro lado elucida o porqu
328. uncionamento Endere o http www youtube com watch v D5 nLA6PuzuQ 26 Figura 2 5 Ilustra o retirada do cat logo de James W Queen amp Co 1891 Para estudar este efeito Wiliam Crookes construiu por volta de 1869 1875 tubos especializados conhecidos como tubos de Crookes como o apresentado na Figura 2 6 Figura 2 6 Fotografia de um tubo de Crookes com uma Cruz de Malta no seu interior No tubo de Crookes a alta tens o aplicada entre os el ctrodos provoca a ioniza o do g s contido dentro do tubo Os electr es libertados s o acelerados pelo campo el ctrico existente dentro do tubo percorrendo uma traject ria rectilinea em direc o extremidade oposta onde embatem no vidro e provocam o surgimento de luz por fluoresc ncia No tubo da Figura 2 6 foi colocada uma Cruz de 27 Malta no caminho dos electr es de forma a demonstrar que de facto os raios cat dicos viajavam em linha recta Quando a tens o aplicada entre os el ctrodos muito alta superior a 5 kV os electr es adquirem uma energia cin tica t o grande que quando embatem no vidro ou no nodo produzem raios X Isso deve se ao desvio brusco de traject ria que sofrem quando passam junto ao n cleo dos tomos os quais t m uma carga positiva bremsstrra hlung ou ent o devido ao choque com os electr es das camadas interiores dos tomos Esses electr es s o ent o ejectados do tomo Quando voltam a recombina
329. ura 4 8 e a unidade de controlo Figura 4 11 obt m se o esquema el ctrico do processador dedicado que capaz de calcular X Figura 5 1 162 DONE Z q a o o E Sil O O N O as as 2OAyISOd 4 JOPPJUSLUUSIDOA JOppOI dLINW S O S Ka Im O O 4 8 o O gt A Pnr J A o 2 2 s TE E oO do LR A Ae AAR A a Eis E E pos TD Wo L im JUAJ Tal I E T a RR i READY REL GIO e Z ME gt lt Do o Li X a Lu m Lu Q lt m Z Iculo de X Esquema do processador dedicado para o c Figura 4 12 163 4 2 Processadores de Uso Geral Como se viu no exemplo da sec o anterior onde se projectou um processador dedicado para realiza o do c lculo xy o projecto do controlador algo complexo tornando se mais dif cil quanto maior for o n mero de sinais de entrada e de sa da do controlador Em termos das fun es l gicas poss vel deriv las usando ferramentas autom ticas que as obt m da tabela de verdade A implementa o dessas fun es usando portas l gicas e em ltima an lise transistores tamb m pode ser feita com o aux lio de um computador e o software apropriado Uma alternativa implementa o da l gica combinat ria do controlador usando portas l gicas consiste em usar uma mem ria n o vol til de leitura ROM Nessa solu o os sinais de entrada incluindo os sinais indicativos do estado da m quina de es
330. utos parciais dividida em etapas onde m ltiplos produtos parciais s o somados em paralelo Esses circuitos s o naturalmente r pidos mas em geral requerem uma rea para implementa o elevada Uma alternativa consiste em optar por um circuito mais pequeno mas que no entanto opera em s rie sendo os produtos parciais somados sequencialmente A Figura 3 56 apresenta o diagrama de blocos de um multiplicador Soma Desloca que usa uma ALU com 2N bits em que N o n mero de bits do multiplicando e do multiplicador 113 Posi o Inicial do Multiplicando na Multiplicador NA ad g Desloca para N bits a esquerda 2N bits Desloca para LSB a direita 2N bits Grava No 2N bits Produto Figura 3 56 Diagrama de blocos de um multiplicador Soma Desloca com uma ALU de 2N bits Inicialmente o multiplicando carregado na metade direita do registo A e o multiplicador no registo B A metade esquerda do registo A e o registo do produto s o inicializados a O A multiplica o ocorre em v rios passos Se o bit menos significativo do multiplicador for 1 ent o o multiplicando somado com o valor acumulado no registo P Se esse bit for O nada feito De seguida o multiplicando deslocado para a esquerda de um bit o que corresponde ao deslocamento para a esquerda de uma posi o de cada parcela da multiplica o como ilustrado na Figura 3 46 Ao mesmo tempo a palavra guardada no registo B deslocada par
331. via ser colocado o resultado do c lculo efectuado medida que os computadores v o evoluindo tal como acontece em qualquer sistema complexo h a necessidade de encar lo como sendo constitu do por v rias subunidades mais pequenas para facilitar o projecto e tornar a implementa o e o seu ensaio mais simples Cada subunidade por sua vez pode ser constitu da por outras subunidades ainda mais pequenas Essa organiza o hier rquica encontra paralelo no universo que nos rodeia e na pr pria maneira de funcionar do nosso c rebro As rvores s o constitu das por ra zes tronco e ramos Os ramos por sua vez t m folhas e frutos Os frutos t m casca polpa e semente Da mesma forma o funcionamento do c rebro nas suas diferentes vertentes est organizado de forma hier rquica O reconhecimento da cara de uma pessoa por 54 exemplo baseado no reconhecimento do cabelo olhos nariz e boca e da sua rela o especial O reconhecimento da boca por sua vez baseada no reconhecimento das formas que a comp em formas essas que s o identificadas a partir da detec o pelo c rtex visual de linhas e curvas No caso do computador tamb m podemos descrever a sua organiza o na forma hier rquica O computador o primeiro n vel da hierarquia constitu do por diferentes m dulos subunidades com fun es distintas Tendo em conta a principal fun o de um computador a realiza o de c lculos facilmente se chega nec
332. vos Estas tr s componentes podem partilhar o mesmo canal f sico como acontece em barramentos s rie em que a informa o transmitida de forma sequencial ou usar canais f sicos distintos como acontece em barramentos paralelos A Figura 6 1 ilustra um barramento t pico entre um processador e uma mem ria De forma a tornar a representa o mais compacta as linhas de dados s o agrupadas numa s seta O mesmo acontece com as linhas de endere o 6 Isto passa se com a tecnologia actual N o quer dizer que no futuro necessariamente long nquo a comunica o entre um processador e uma mem ria n o seja feita sem fios Actualmente isso n o se justifica 245 dados 0 7 endere os 0 15 read write porto Figura 6 1 Ilustra o de um barramento t pico entre um processador e uma mem ria Designa se por porto um terminal de entrada sa da de um dispositivo Durante a comunica o entre dispositivos os diversos sinais assumem valores que variam no tempo De modo a ilustrar a correspond ncia que h entre eles bem como indicar os intervalos de tempo m nimos e m ximos que devem existir entre as suas transi es utilizam se diagramas temporais como por exemplo o da Figura 6 2 rd lwr enable end dados Casti Lieiturat Ciclo de leitura Figura 6 2 Ilustra o da varia o temporal t pica dos sinais numa opera o de leitura Nesse diagrama est indicado que entre os end
333. vras desse bloco na mem ria Neste exemplo os 2 bits menos significativos do 233 endere o s o usados para identificar qual dos bytes guardado na mem ria tamp o se pretende aceder Por exemplo se o endere o fornecido para uma leitura de mem ria fosse o 1001 910 os dois bits mais significativos s o comparados com os dois bits da etiqueta guardada na mem ria tamp o para determinar se esse dado se encontrava armazenado nessa mem ria Os dois bits menos significativos s o usados para escolher qual dos 4 bytes armazenados deve ser devolvido ao processador O circuito electr nico usado para realizar esta fun o e o da Figura 5 78 Endere o Etiqueta Dados TO Mem ria Tamp o gt Multiplexer Dado C d E Encontrado Figura 5 78 Circuito de acesso mem ria tamp o Se a mem ria tamp o tiver um tamanho consider vel kilobytes ou megabytes esta estrat gia deixa de ser a melhor pois cada vez menos prov vel que sejam necess rios num futuro pr ximo os dados guardados na mem ria perto do fim do bloco Nessa situa o que comum na pr tica faz mais sentido guardar v rios blocos pequenos em vez de um bloco grande como ilustrado na Figura 5 79 Neste exemplo a mem ria tamp o continua a ter um tamanho de 4 bytes mais as etiquetas mas agora est o organizados em dois conjuntos de 2 bytes cada Em cada um desses conjuntos poss vel guardar dois bytes da mem ria principal Mem ria Mem
334. za o dessa classe de dispositivos estende se hoje electr nica de consumo desde telem veis e televis es a frigor ficos e autom veis Uma das formas de definir essas duas classes de computadores e Sistemas Computacionais Embebidos T m como objectivo servir uma aplica o como por exemplo um leitor de DVD ou uma m quina de fax A sua exist ncia passa despercebida ao utilizador O que para ele interessa a aplica o em si e Computadores Gen ricos T m como objectivo servir o utilizador sendo este quem define a aplica o Esta pode ser o processamento de texto o envio de uma mensagem de correio electr nico um jogo ou o alojamento de uma p gina na Internet por exemplo Os sistemas embebidos t m uma funcionalidade simples executando repetidamente um nico programa As suas especifica es s o apertadas visando o baixo custo e o reduzido consumo energ tico Espera se de um sistema embebido que seja reactivo ao utilizador e ao meio envolvente e que opere em tempo real realizando os seus c lculos sem atraso aparente A Figura 1 1 apresenta o diagrama de blocos t pico de uma c mara fotogr fica digital Observe se que neste caso existe um microcontrolador encarregue da interface com o utilizador bot es visor etc e do controlo do diafragma entre outras coisas e um processador encarregue do processamento e armazenamento de imagem bem como da comunica o com o exterior atrav s da interface USB por exem

SISTEMAS ELECTRÓNICOS DE COMPUTADORES

Contents

Download Pdf Manuals

Related Search

Related Contents

SISTEMAS ELECTR&Oacute;NICOS DE COMPUTADORES

Contents

Download Pdf Manuals

Related Search

Related Contents

SISTEMAS ELECTRÓNICOS DE COMPUTADORES