Home

Visualizar/Abrir

1. Ga 30 cm ze me 580ns Ins aiv M30ns j dOns 450 lt j460ns 470ns lt j490ns 500ns SlOms 520 530ns 540ns 550 560ns 570ms s amp 0ns Hr lalala bdo nnn hne o en enn nv rn Doi m hid n rnb BREST eeoa L L AAA bler8 0 H jm JU E 580ns Figura 85 Simulando o projeto 118 j Implementando o projeto para gera o do arquivo bit Implementation O bot o Implementation permite a entrada na fun o de implementa o que ter como produto final o arquivo bit para download no FPGA teste 4010XLPC84 3 Project Manager Ele Document view Project Implementation Tools Help Dle e Ole ll je Files Versions Flow 1 Contents Reports Synthesis B teste E By teste1 sch teste 4010XLPC84 3 teste simprims m xc4000x e 1 DESIGN ENTRY f SIMULATION Conv EDIF netlist exported to file CAXILINXACTIVEIPROJECTSITESTEIteste 2 Cony Scanning design for HDL macros and LogiBLOX symbols Conv CAXILINXACTIVEIPROJECTSITESTEITESTE alb Pem START Logic Simulator Xilinx Foundation F3 1i Simul Loading CXXILINXIACTIVEIPROJECTSITESTEIteste alb Simul Loading library default timing values Simul Simul Memory usage statistics Simul Total number of allocated memory
2. doom 8 BjU34 VAZAO B15 hex 8 SAN hex 8 BE 3540225us Figura 61 Simula o da leitura do byte intermedi rio vaz o para 32 pulsos 96 Observa es sendo as linhas de sinal orientadas de cima para baixo a Linha 1 sinal de inicializa o b Linha 2 sinais de sele o de acordo com a Tabela 2 05H byte menos intermedi rio para o sensor de vaz o c Linha 3 barramento de sa da lido pelo microcontrolador valor 10H d Linha 4 sinal hipot tico que representa os pulsos do sensor de vaz o e Linha 5 sinal hipot tico que representa o clock de 8 MHz gerado pelo microcontrolador f Linha 6 clock de varredura obtido a partir da divis o por 8 do clock gerado pelo microcontrolador g Linha 7 sinal de escala de pulsos de acordo com a Tabela 1 o n vel l gico O sinaliza coleta de 32 pulsos h Linha 8 byte mais significativo gerado pelo circuito de captura i Linha 9 byte intermedi rio gerado pelo circuito de captura j Linha 10 byte menos significativo gerado pelo circuito de captura As linhas 8 9 e 10 cont m o n mero de contagens 1000H do clock de varredura para 32 pulsos do sensor de vaz o A Figura 62 apresenta o resultado da simula o considerando que o microcontrolador solicitou o byte mais significativo gerado pelo circuito de captura e que s o coletados 32 pulsos por captura 97 Logic Simu
3. Figura 32 Circuito multiplexador do teclado moment neo com FPGA GND o JE 3 3V chave segmento 2 2 Ne segmento2 53 o a chave segmento 4 o E FPGA chave segmento4 5 o 2 E 0 chave segmento5 z V 94 O Q chave segmento6 GND 2 o chave alivio rapido BARRAMENTO 8 BITS MICROCONTROLADOR MESTRE ENABLE TECLADO Figura 33 Circuito multiplexador do teclado dos segmentos com FPGA 55 5 4 2 Descri o das Fun es Nobres As fun es de captura de pulsos dos sensores de roda vaz o e n vel m nimo do tanque de pulveriza o tamb m foram sintetizadas e integradas no FPGA A captura dos sinais de roda e vaz o via FPGA uma fun o nobre do controlador uma vez que os valores s o utilizados para o c lculo da dose real em L ha A captura atual feita via microcontrolador embora utilize interrup es sofre com problemas de temporiza o como lat ncia no atendimento das interrup es em virtude do atendimento de outras interrup es da comunica o serial por exemplo Isso acaba deixando a captura quase em tempo real Como o FPGA tem poder de processamento superior ao de um microcontrolador o tratamento dos pulsos seria praticamente em tempo real e os valores do per odo seriam entregues ao microcontrolador quando solicitado ao FPGA A captura em temp
4. see 34 Figura 16 Barra de luz com display gr fico essere 36 Fig ra 17 GPS sea ven Tu b men Ld bu bd mer mauus 36 Figura 18 Receptor GPS THEBIGEUE 5e bii tni nido i Ned e tea Rs 36 Figura 19 Barra de luz com display de caracteres sse 37 Figura 20 Exemplo de circuito de pulveriza o esee 38 Figura 21 Comando de pulveriza o JACTO emana anamaria ia dtes 38 Figura 22 Controlador ARAG BRAVO300 ne 39 Figura 23 Controlador ARAG SKIPPER estre een nnno 39 Figura 24 Controlador DICKEY JOHN LAND MANAGER 40 Figura 25 Controlador CASE SCS4400 sui suiit 40 Figura 26 Controlador TEEJET 844AB eene reete ennt 40 Figura 27 Controlador JACTO JMC1000 4 sessi nne enne 41 Figura 28 Elementos b sicos de um FPGA as 43 Figura 29 Controlador JACTO JMC1000 4 48 Figura 30 Circuito de watchdog do Controlador JMC1000 A sese 52 Figura 31 Circuito de watchdog com FPGA eese eee en ettet enne 52 Figura 32 Circuito multiplexador do teclado moment neo com FPGA 54 Figura 33 Ci
5. Automatic backup finished Pem Document CIXILINMACTIVEIPROJECTSITESTENESTE1 SCH added Pem Creating project teste Pem Xilinx server initialization Pem Xilinxversion 1 0 0 1 Pem Reading Xilinx project si Console Ready Figura 77 Entrando no Schematic Editor 114 Adicionando componentes no diagrama Symbols toolbox Figura 78 Caixa de componentes Symbols toolbox d Ligando componentes no diagrama Draw wires Draw buses Schematic Editor Modified TESTET SCH E Edt Mode Options Hierarchy Display Tools Window _ _ allm 18 y ejej e aper seg 05 I E E D a E D Re l i x m gt f ui TESTEI 70 84 Select and Drag Figura 79 Diagrama esquem tico simples 115 e Gerando o netlist Options Create netlist Schematic Editor x q Netlist created successfully Figura 80 Cria o do netlist f Exportando o netlist Options Export netlist O Project Manager automaticamente salva o netlist no caminho Xilinxlactivelprojectslteste dentro de seu diret rio de instala o Deve ser escolhida a extens o EDN para salvamento Export Netlist Examinar TESTE E E Oxproj E teste alb Nome do arquivo EEE Arquivos do tipo Edi 200 y Cancelar Figura 81 Exporta o do netlist
6. rea de Concentra o Arquitetura de Sistemas e Computa o Reconfigur vel Resultado ORIENTADOR Prof Dr Ildeberto de G nova Bugatti 1 EXAMINADOR Prof Rodolfo Barros Chiaramonte 2 EXAMINADOR Prof Dr Jos Celso Rocha Mar lia 22 de novembro de 2007 AGRADECIMENTOS A Deus por ter me proporcionado for a para conciliar as atividades de minha profiss o com os assuntos acad micos A minha noiva Renata pela paci ncia e compreens o Aos colegas Denison e Diego do Grupo de Inicia o Cient fica do UNIVEM pela importante ajuda na elabora o e simula o dos circuitos l gicos Ao colega de empresa Rodrigo Marcon pela ajuda na prepara o do painel semestral de acompanhamento A empresa M quinas Agr colas Jacto S A que gentilmente cedeu material equipamentos e instala es para os testes pr ticos do sistema desenvolvido Ao Professor Bugatti pela orienta o paci ncia ajuda e incentivo durante todo o desenvolvimento MARCONATO Evandro S rgio Automa o e Controle de Pulveriza o em M quinas Agr colas 2007 122f Trabalho de Conclus o de Curso Bacharelado em Ci ncia da Computa o Centro Universit rio Eur pides de Mar lia Funda o de Ensino Eur pides Soares da Rocha Mar lia 2007 RESUMO O agroneg cio possui participa o fundamental no cen rio econ mico brasileiro com reflexos importantes sobre o produto interno bruto as exporta es a gera o de empregos
7. 87 ANEXO A Simula o dos Blocos de Captura dos Sensores de Roda 89 ANEXO B Simula o do Bloco de Captura do Sensor de Vaz o 94 ANEXO C Simula o dos Blocos de Leitura do Teclado 100 ANEXO D Simula o do Bloco de Leitura do Sensor de Nivel 103 ANEXO E Simula o do Bloco de Tratamento do Watchdog 105 ANEXO F Outros Circuitos Importantes 107 ANEXO Utilizando as Ferramentas Project Manager e GXSLOAD 113 14 1 INTRODU O 1 1 Objetivos Segundo Cruvinel 2000 o panorama mundial aponta claramente para um futuro em que a agricultura depender inevitavelmente da automa o A automa o poder auxiliar profundamente na sustentabilidade do processo produtivo como do desenvolvimento econ mico e social A aplica o da automa o ampla e existe potencial de contribui o em v rias reas Esse projeto ir propor e implementar sistemas de automa o e controle de pulveriza o em m quinas agr colas equipamento utilizado de forma generalizada e universal nas mais diversas culturas agr colas O uso da automa o e controle de pulveriza o ocorre a partir da utiliza o da eletr nica embarcada e viabiliza a aplica o loc
8. A viabilidade econ mica do setor agropecu rio a partir da redu o dos custos de produ o do aumento de produtividade e da redu o do impacto ambiental causado pelo excesso de insumos depende da agricultura de precis o O principal objetivo da agricultura de precis o maximizar a efici ncia na utiliza o de insumos a partir da utiliza o em m quinas agr colas de recursos eletr nicos eletr nica embarcada e de inform tica como por exemplo sensores atuadores computadores de bordo controladores de pulveriza o controladores de aduba o mapeamento e aplica o via sat lite O presente trabalho tem como objetivo integrar elementos de eletr nica embarcada a partir de um estudo de caso de um controlador de pulveriza o nacional que utiliza microcontroladores onde proposta visando a melhoria de desempenho e a otimiza o de hardware a integra o das fun es mais nobres de processamento e a integra o de diversos elementos perif ricos aos microcontroladores em um FPGA Field Programmable Gate Array Palavras chave Agricultura de precis o Eletr nica embarcada Pulverizador Automa o Controlador de pulveriza o Microcontrolador FPGA MARCONATO Evandro S rgio Automa o e Controle de Pulveriza o em M quinas Agr colas 2007 122f Trabalho de Conclus o de Curso Bacharelado em Ci ncia da Computa o Centro Universit rio Eur pides de Mar lia Funda o de Ensino Eur pides Soares da
9. EPOP 390 39388 Gal O 1 mmn zams Zns div P 205 ons pons pons 100ns 120 5 l40ns l60ns j l80ns 20005 220ns 240ns 260ns nnn BlST352 scooter tenete ete SILILA O sas o msi 09135070 DIST SS A octets fecerat E STA SEMENTES E AE A e S Erden ua eei ede e ert e A RECEN A cana lt rie A A id fat feto s a a a a Al all 240ns Figura 65 Simula o da leitura do teclado moment neo Observa es sendo as linhas de sinal orientadas de cima para baixo a Linha 1 sinal de inicializa o 102 b Linha 2 sinais de sele o de acordo com a Tabela 2 08H byte relativo ao teclado moment neo c Linha 3 sinal hipot tico que representa o clock de 8 MHz gerado pelo microcontrolador d Linha 4 clock de varredura obtido a partir da divis o por 8 do clock gerado pelo microcontrolador e Linhas 5 a 11 sinais das chaves moment neas f Linhas 12 a 18 barramento de sa da lido pelo microcontrolador O barramento de sa da lido pelo microcontrolador fiel ao estado das chaves moment neas De acordo com a Tabela 3 s o utilizados 7 sinais para as chaves moment neas 103 ANEXO D Simula o do Bloco de Leitura do Sensor de N vel Seguem abaixo resultados da simula o do bloco de leitura do sensor de n vel gerados pela ferramenta Logic Simulator do Project
10. Sendo de da ll Tratamento do watchdog do meeosetolator gt Osclatoe intimo Figura 48 Diagrama l gico do circuito geral Considerando os sinais apresentados nas Figuras 32 33 40 e 48 a Tabela 3 apresenta a pinagem escolhida para o FPGA utilizado no teste de bancada 14 INCIALIZAR ENTRADA 15 SINAL RODA 1 ENTRADA 62 CLK RODA 1 kHz ENTRADA 16 SINAL RODA 2 ENTRADA 84 SINAL VAZAO ENTRADA 13 CLK GERAL 8 MHz ENTRADA 78 ESCALA PULSOS ENTRADA 79 SINAL NIVEL ENTRADA 60 CHAVE AL VIO R PIDO ENTRADA 41 CHAVE SEGMENTO 1 ENTRADA 50 CHAVE SEGMENTO 2 ENTRADA 51 CHAVE SEGMENTO 3 ENTRADA 56 CHAVE SEGMENTO 4 ENTRADA 28 CHAVE AUTO MANUAL ENTRADA 29 CHAVE MAIS ENTRADA 40 CHAVE MEM RIA ENTRADA 35 CHAVE MENOS ENTRADA 37 CHAVE FUN O ACIMA ENTRADA 38 CHAVE FUN O ABAIXO ENTRADA 39 CHAVE ZERAR ENTRADA 61 SINAL WATCHDOG ENTRADA 68 SINAL DE RESET SA DA 25 0 DISPLAY 7 SEG SA DA 19 S6 DISPLAY 7 SEG SA DA 80 SELE O S0 ENTRADA 81 SELE O S1 ENTRADA 82 SELE O S2 ENTRADA 83 SELE O S3 ENTRADA 3 DADO 7 SA DA 4 DADO 6 SA DA 5 DADO 5 SA DA 6 DADO 4 SA DA 7 DADO 3 SA DA 8 DADO 2 SA DA 9 DADO 1 SA DA 10 DADO 0 SA DA Tabela 3 Pinagem determinada para o FPGA 78 79 6 4 Teste de Bancada Para realizar o teste de bancada foi necess rio realizar a interl
11. Xilinx server initialization Pem Xilinx version 1 0 0 1 Pem Opening Xilinx project Pem Reading Xilinx project Pem Execute c bilimdactivelexelsc exe Pem START Schematic Editor 5 Loading sheet CAXILINXAACTIVEIPROJECTSITESTEITESTE1 8CH Be Sheet loaded Sc Netlist generation in progress 8c Creating netlist from schematic CAXILINDAACTIVEIPROJECTSITESTEITESTE1 SCH Sc Netlist created successfully Console lt Ready Figura 90 Buscando os relat rios do processo de implementa o lil Report Browser teste ver1 rev1 Translation Report Map Report Place amp Route Pad Report Report Asynchronous Post Layout Timing Bitgen Report Delay Report Report Figura 91 Relat rios gerados pelo processo de implementa o 121 2 GXSLOAD Para descarregar o arquivo bit no da placa de desenvolvimento XS40 basta buscar e arrastar para a rea FPGA CPLD de uma janela aberta da ferramenta GXSLOAD o arquivo bit que O Project Manager automaticamente salva no Xilinxlactivelprojectsltestelxprojlverllrev dentro de seu diret rio de instala o Observar que teste o nome do projeto exemplo Arquivo Edtar o Endere o E C linxiactivelprojects TESTElxprojlveri revi Exibir Favoritos Ferramentas Ajuda Tamanho Tipo Data de modifica o Tarefas de arquivo e pasta 1KB Arquivo UT 7 11 2007 00
12. 5 100ns 1505 00ns 2505 300ns 3505 400ns 450ns 500ns 5505 00ns 50ns 010 CER 1318 1 hez 4 B sr3s3 0 8 BjJU32 SAIDA 515 8 BjJU32 SAIDA MENOS 8 4 Y 105 765us Figura 56 Simulac o da leitura do byte menos significativo roda 1 Observa es sendo as linhas de sinal orientadas de cima para baixo a Linha 1 sinal de inicializa o 90 b Linha 2 sinais de sele o de acordo com a Tabela 2 0H byte menos significativo para o sensor de roda 1 c Linha 3 barramento de sa da lido pelo microcontrolador valor 20H d Linha 4 sinal hipot tico que representa os pulsos do sensor de roda 1 e Linha 5 sinal hipot tico que representa o clock de varredura de 1kHz gerado pelo microcontrolador f Linha 6 byte mais significativo gerado pelo circuito de captura g Linha 7 byte menos significativo gerado pelo circuito de captura As linhas 6 e 7 cont m o n mero de contagens 20H do clock de varredura para 4 pulsos do sensor de roda 1 A Figura 57 apresenta o resultado da simula o considerando que o microcontrolador solicitou o byte mais significativo gerado pelo circuito de captura Logic Simulator Xilinx Foundation F3 1i multipl Waveform Viewer 0 E Elle Signal Waveform Device Options Tools View Window Help e xj Gua 2
13. g Linha 7 byte menos significativo gerado pelo circuito de captura As linhas 6 e 7 cont m o n mero de contagens 400H do clock de varredura para 4 pulsos do sensor de roda 2 94 ANEXO Simula o do Bloco de Captura do Sensor de Vaz o Seguem abaixo resultados da simula o do bloco de captura do sensor de vaz o gerados pela ferramenta Logic Simulator do Project Manager A Figura 60 apresenta o resultado da simula o considerando que o microcontrolador solicitou o byte menos significativo gerado pelo circuito de captura e que s o coletados 32 pulsos por captura Logic Simulator Xilinx Foundation F3 1i multipl Waveform Viewer 0 EB Ele Signal Waveform Device Options Tools View Window Help j 8 xi ae 390 3988 En 230 1 scum 50ns SEES ns lons sns 20ns Sns 30ns 35ns 40ns 45ns 50 5ns 6O0ns 65ns Ons 0 0 malan malan etl A E B SI324 T 4 IEA tote N a hex 8 A OE OES SIA I oH18 CLOCK 1MHZ A B U34 V ZAO C23 hex 8 BU34 VAZAO B15 hex 8 BU34 VAZAO 7 hex 8 AL 2 LI S ns Figura 60 Simula o da leitura do byte menos significativo vaz o para 32 pulsos Observa es sendo as linhas de sinal orientadas de cima para baixo a Linha 1 sinal de iniciali
14. ltimas d cadas permitiram que a agricultura desenvolvesse um verdadeiro arsenal de conhecimento e de t cnicas de produ o e de gerenciamento o caso por exemplo da biotecnologia da engenharia gen tica e da eletr nica embarcada 27 E foi exatamente tal avan o tecnol gico que criou condi es a expans o da Agricultura de Precis o a qual passou a contar com a disponibilidade de equipamentos capazes de realizar automaticamente o monitoramento o mapeamento e a aplica o localizada de insumos a taxas vari veis Segundo Balastreire 2000 a Agricultura de Precis o possui como um dos seus principais objetivos maximizar a efici ncia na utiliza o dos insumos agr colas aplicando os diferencialmente ao longo da lavoura de acordo com as reais necessidades de cada ponto de rea Com isto busca reduzir o custo da produ o e o impacto ambiental causado pelo excesso de insumos utilizados Perosa 2000 considerou tr s etapas fundamentais para o uso dos conceitos da Agricultura de Precis o que s o o mapeamento dos atributos dos solos e das plantas o mapeamento da produtividade e a aplica o localizada de insumos No mapeamento dos atributos dos solos e das plantas s o feitos levantamentos sistem ticos das caracter sticas que se pretende estudar de forma georeferenciada ou seja cada amostra retirada de um ponto do qual se conhecem a longitude latitude e altitude Por esse motivo a implanta o do
15. m capacidade computacional para implementar fun es l gicas e realizar roteamento para comunica o entre elas O roteamento e as fun es l gicas das c lulas s o configur veis via software De acordo com Martins 2003 a estrutura b sica de um FPGA Figura 28 composta pelos seguintes elementos 1 CLB Configurable Logic Block unidade l gica configur vel 2 In Out Block unidade de entrada e sa da 3 SB Switch Box unidade de conex o entre os diversos CLBs 4 Canais de roteamento interligam as unidades de conex o para formar a rede de interconex o program vel FPGA co co c OG cu 000000 2100000900 2 009000005 O 5 H 108 Input Output Block 02720022002 0499B9098 200000001 2 SS LL LE CLB Configurable Logic Block Figura 28 Elementos b sicos de um FPGA 44 Ordonez 2003 cita as seguintes configura es a arquitetura interna de um FPGA 1 Matriz sim trica possui canais de roteamento verticais e horizontais com grande flexibilidade 2 PLD hierarquico matriz de blocos l gicos interligados e que podem ser agrupados entre si 3 Row based blocos l gicos em disposi o horizontal com rea dedicada para o roteamento 4 Sea of gates blocos logicos de complexidade pequena dispostos em grande numero por unidade de area Nao h area dedicada
16. 10 cont m o n mero de contagens 1000H do clock de varredura para 32 pulsos do sensor de vaz o A Figura 63 apresenta o resultado da simula o considerando que o microcontrolador solicitou o byte menos significativo gerado pelo circuito de captura e que s o coletados 64 pulsos por captura Logic Simulator Xilinx Foundation F3 1i multipl Waveform Viewer 0 EB Ele Signal Waveform Device Options Tools View Window Help lejx ula EJ ness gt 8 99 lo Goal c Iz mn 30ns unu 200ps div Ens dns ns lens lons lZns l4ns l6ns l8ns 20ns 2ns 24ns 26ns 28ns 0 0 iilii malan malan nalan malan mahan iilii NENNEN le E hex 4 9 4 SINO 8 10 MUN MINUM I m E lolH18 CLOCK 1MHZ T gatos EU is vei Eder SET E remi D poe mmi rema METETE _ G IBIU34 V Z O C23 hex 8 00 BJU34 VAZAO B15 hex 8 00 BU34 VAZAO 7 hex f8 10 ALI 30ns Figura 63 Simula o da leitura do byte menos significativo vaz o para 64 pulsos Observa es sendo as linhas de sinal orientadas de cima para baixo a Linha 1 sinal de inicializa o b Linha 2 sinais de sele o de acordo co
17. 27 1KB Arquivo HIS 7 11 2007 00 27 Dutros locais 10KB Documento de texto 7 11 2007 00 27 1KB Documento Nero Co 7 11 2007 00 27 Arquivo ALF Dvn 1KB Arquivo MDF 7 11 2007 00 27 E Meus documentos 4KB Arquivo MRP 7 11 2007 00 27 0 Documentos compartihados 7KB Arquivo NGM 7 11 2007 00 27 i Meu computador 2KB Arquivo HIS 7 11 2007 00 27 1KB Arquivo OBF 7 11 2007 00 39 Meus locais de rede 2KB Arquivo RBF 7 11 2007 00 27 1KB Arquivo DAT 7 11 2007 00 39 2KB Documento Nero Co 7 11 2007 00 27 7411 2007 00 27 1KB Arquivo BGN 7 11 2007 00 27 35K8 Arquivo BIT 7 11 2007 00 27 2KB Arquivo BLD 7 11 2007 00 27 Arquivo DLY kg Arquivo DRC Aum Arquivo NGA Arquivo NGD Arquivo PAD Arquivo PAR Arquivo PCF Arquivo TWR Arquivo UCF Arquivo XPI Adobe Acrobd 711112007 00 27 Buscar o arquivo e arrastar para uma janela aberta do GXSLOAD 2KB Arquivo de Configur 7 11 2007 00 25 1KB Arquivo IMP 7 11 2007 00 25 10KB Arquivo SML 7 11 2007 00 25 Figura 92 Buscando o arquivo bit caminho Na janela do GSXLOAD deve ser escolhido o tipo de placa de desenvolvimento e o nome da porta paralela a ser utilizada para descarregar o arquivo bit no FPGA Feito isso basta clicar no bot o LOAD para descarregar 122 Port LPT1 Tipo de placa de desenvolvimento FPGA CPLD RAM Flash EEPROM Bot o para e nome da porta descarregar o paralela arquivo bit foi arrastado
18. 4 EE gt 4 e Gual 30 MA mn 115 615us lus div ous 2045 Ous 4Dus ous 60us 70us 80 5 ous 100us pet lZ0us 130us l40us E 0 0 iulii iulii unl malan mahan nalan unl Mn iilii le L i BSI324 I hex i4 o 2 1353 0 hex t8 04 DIST 2 EE Bel E I HIIS TODO os sl I BJU32 SAIDA 1515 8 04 BJU32 SAIDA_MENOS hex t8 00 secs cenae alal 115 615us Figura 57 Simulac o da leitura do byte mais significativo roda 1 Observa es sendo as linhas de sinal orientadas de cima para baixo 91 a Linha 1 sinal de inicializa o b Linha 2 sinais de sele o de acordo com a Tabela 2 02H byte mais significativo para o sensor de roda 1 c Linha 3 barramento de sa da lido pelo microcontrolador valor 04H d Linha 4 sinal hipot tico que representa os pulsos do sensor de roda 1 e Linha 5 sinal hipot tico que representa o clock de varredura de 1kHz gerado pelo microcontrolador f Linha 6 byte mais significativo gerado pelo circuito de captura g Linha 7 byte menos significativo gerado pelo circuito de captura As linhas 6 e 7 cont m o n mero de contagens 400H do clock de varredura para 4 pulsos do sensor de roda 1 2 Bloco de captura do sensor de roda 2 A Figura 58 apresenta o resultado da simula o considerando que o microcon
19. 48 Diagrama l gico do circuito geral sees 77 Figura 49 Interliga o entre as placas de circuito Impresso 79 Figura 50 Fonte de alimenta o para a placa do 80 Figura 51 Geradores de sinais para simula o dos sensores de roda e vaz o 80 Figura 52 Oscilosc pio utilizado no teste de bancada sees 81 Figura 53 Display do controlador JMC1000 A 82 Figura 54 Vis o geral da bancada de testes e asd eee ass be aaa panda des 82 Figura 55 Cronograma de desenvolvimento u nas 84 Figura 56 Simula o da leitura do byte menos significativo roda 1 89 Figura 57 Simula o da leitura do byte mais significativo roda 1 90 Figura 58 Simula o da leitura do byte menos significativo roda 2 92 Figura 59 Simula o da leitura do byte mais significativo roda 2 93 Figura 60 Simula o da leitura do byte menos significativo vaz o para 32 pulsos 94 Figura 61 Simula o da leitura do byte intermedi rio vaz o para 32 pulsos 95 Figura 62 Simula o da leit
20. High Address EEE Low Address Upload Format HEX HEX Figura 93 Janela do GXSLOAD para descarregar o arquivo bit Ap s receber o arquivo bit a placa de desenvolvimento est pronta para os testes pr ticos
21. Rocha Mar lia 2007 ABSTRACT The agribusiness possesses fundamental participation in the Brazilian economical scenery with important reflexes about the gross domestic product the exports and the generation of employments The economical viability of the agricultural section starting from the reduction of the production costs of the productivity increase and of the reduction of the environmental impact caused by the excess of inputs it depends on the precision agriculture The principal objective of the precision agriculture is to maximize the efficiency in the use of inputs starting from the use in agricultural machines of electronic resources embedded electronics and of computer science as for instance sensors actuators board computers spraying controllers fertilization controllers mapping and application via satellite The present work has as objective integrates embedded electronics elements starting from a case study of a national sprayer controller that uses microcontrollers where it is proposed seeking the acting improvement and the hardware optimization the integration of the most important processing functions and the integration of several outlying elements to the microcontrollers in a FPGA Field Programmable Gate Array Keywords Precision agriculture Embedded electronics Sprayer Sprayer controller Microcontroller FPGA MARCONATO Evandro S rgio Automa o e Controle de Pulveriza o em M quinas Agr colas 2
22. com a tecnologia FPGA apresentando conceitos como estrutura interna roteamento e reconfigura o No Cap tulo 5 apresentado o estudo de caso para o qual o sistema desenvolvido se aplica No Cap tulo 6 s o discutidos os detalhes da implementa o em FPGA das fun es propostas no estudo de caso al m de ser apresentado o teste pr tico para valida o do sistema Por fim no Cap tulo 7 apresentada uma discuss o sobre os resultados bem como as considera es finais e sugest es para trabalhos futuros 16 2 PANORAMA DAS PRINCIPAIS CULTURAS AGR COLAS BRASILEIRAS Moderno eficiente e competitivo o agroneg cio brasileiro uma atividade pr spera segura e rent vel Com um clima diversificado chuvas regulares energia solar abundante e quase 13 de toda a gua doce dispon vel no planeta o Brasil tem 388 milh es de hectares de terras agricult veis f rteis e de alta produtividade dos quais 90 milh es ainda n o foram explorados MINIST RIO DA AGRICULTURA 2004 Segundo dados do Minist rio da Agricultura 2004 o agroneg cio respons vel por 33 do Produto Interno Bruto PIB 42 das exporta es totais e 37 dos empregos brasileiros Nos ltimos anos poucos pa ses tiveram um crescimento t o expressivo no com rcio internacional do agroneg cio quanto o Brasil Os resultados levaram a Confer ncia das Na es Unidas para o Com rcio e Desenvolvimento UNCTAD a prever que o pa s ser o maior produto
23. conhecidos por sensores pticos manipulam a luz de forma a detectar a presen a do acionador que na maioria das aplica es o pr prio produto Seu princ pio de funcionamento baseia se na transmiss o e recep o de luz infravermelha invis vel ao ser humano que pode ser refletida ou interrompida por um objeto a ser detectado Os sensores fotoel tricos s o compostos por dois circuitos b sicos um respons vel pela emiss o do feixe de luz denominado transmissor e outro respons vel pela recep o do feixe de luz denominado receptor O transmissor envia o feixe de luz atrav s de um fotodiodo que emite flashes com alta pot ncia e curta dura o para evitar que o receptor confunda a luz emitida pelo transmissor com a ilumina o ambiente O receptor composto por um fototransistor sens vel a luz que em conjunto com um filtro sintonizado na mesma frequ ncia de pulsa o dos flashes do transmissor faz com que o receptor compreenda somente a luz vinda do transmissor A Figura 13 mostra alguns modelos de sensores fotoel tricos 33 VEN Figura 13 Modelos de sensores fotoel tricos 3 7 Tipos de Atuadores Utilizados na Instrumentac o Agr cola Atuador um elemento que produz a es atendendo a comandos que podem ser manuais ou autom ticos Existe uma infinidade de elementos atuadores Dentre os mais utilizados na automa o de instrumentos agr colas est o atuadores de movimento induzido por cili
24. do bloco de captura do sensor de vaz o seguem no ANEXO B 70 6 3 4 Blocos de Leitura das Chaves Moment neas e Chaves dos Segmentos da Barra de Pulveriza o Os blocos de leitura dos sinais das chaves t m como fun o realizar a leitura dos sinais das chaves que formam o teclado moment neo e o de segmentos da barra de pulveriza o entregando os valores para o microcontrolador De acordo com a Figura 40 cada bloco recebe em sua entrada os sinais de teclado e clock disponibilizando na sa da o resultado da leitura das chaves O diagrama l gico dos blocos segue na Figura 43 SEGMENTOS 7 0 Chaves de segmento da barra de pulveriza o registrador entradada paralela saida paralela Chaves registrador entradada paralela saida paralela moment neas I 7 0 Figura 43 Diagrama l gico dos blocos de leitura de teclado 71 Cada bloco de leitura dos sinais das chaves constitu do por um registrador de 8 bits com entrada paralela e sa da paralela com clock de 1 MHz obtido pelo divisor de clock a partir do clock de 8 MHz gerado pelo microcontrolador O circuito transfere os sinais provenientes dos teclados moment neo de segmentos para as sa das dos registradores As arquiteturas internas do divisor de clock e dos registradores de 8 bits seguem no ANEXO F Os resultados das simula es dos blocos de leitura do teclado seguem no ANEXO 6 3 5 Bloco de Captu
25. do circuito completo Trata se de um FPGA com encapsulamento PLCC Plastic Lead Chip Carrier de 84 pinos sendo 61 deles dispon veis para entrada e sa da Para auxiliar o teste funcional de valida o foi utilizada a placa de desenvolvimento XS40 vers o 1 2 do fabricante Xess Corporation Figura 36 A placa cont m basicamente uma FPGA XC4010XLPC84 funcionando a 3 3 V um microcontrolador 80C31 uma mem ria RAM est tica de 32 Kbytes um oscilador de 12 MHz um display de 7 segmentos e um conector VGA para leitura de sinais de v deo A programa o do FPGA feita via PC atrav s da porta paralela Serial PROM Socket Parallel Port 100 MHz Prog Oscillator SRAM Prototyping Connector Figura 36 Placa de desenvolvimento XS40 60 6 2 Escolha de Ferramentas de Desenvolvimento para Elabora o dos Circuitos L gicos Nas atividades de descri o simula o e implementa o dos diagramas esquem ticos que formam o circuito geral foi utilizado a ferramenta de desenvolvimento Project Manager Figura 37 do ambiente Xilinx Foundation F3 1i A partir dos diagramas esquem ticos implementados a ferramenta faz a verifica o da sintaxe do projeto e fornece um simulador bastante completo para testar e validar funcionalmente o subsistema eletr nico proposto O Project Manager tamb m capaz de gerar os bits de configura o para diversos dispositivos reconfigur veis da Xilinx Para isso a ferramenta faz o
26. e exportado netlist utilizado para compilar o circuito para o FPGA escolhido A gera o do netlist fornece informa es importantes para o desenvolvimento como avisos e mensagens de erro Ap s a gera o e exporta o do netlist foram simuladas as diversas funcionalidades do circuito utilizando se a ferramenta Logic Simulator onde podem ser observadas as diversas formas de onda para os sinais de entrada sa da escolhidos para verifica o Ap s a etapa de simula o o netlist exportado foi utilizado como base para as fases do processo de implementa o que realizado pela ferramenta Flow Engine que faz a compila o e gera o bitstream para o FPGA O bitstream gerado fica armazenado num arquivo com extens o bit As fases do processo de implementa o s o tradu o mapeamento roteamento temporiza o e configura o sendo que para cada uma gerado um relat rio com dados estat sticos avisos e mensagens de erro caso ocorram O download do arquivo bit no FPGA da placa de desenvolvimento foi realizado utilizando se a ferramenta GXSLOAD Figura 38 tamb m dispon vel no LAS Laborat rio de Arquitetura e Sistemas O arquivo carregado na ferramenta transferido para o FPGA via porta paralela Board Type X540 01 p lt L Load Port LPT1 ES i FPGA CPLD Flash EEPROM High Address Low Address Upload Format HEX gt HEX Figura 38 Ferramenta GXSLOAD O ANEXO G apresenta um gu
27. microcontroladores en un FPGA Field Programmable Gate Array Palabras Clave Agricultura de precisi n Electr nica integrada Pulverizador Controlador de pulverizaci n Microcontrolador FPGA LISTA DE ILUSTRA ES Figura 1 Pulverizador autopropelido sess 24 Figura 2 Pulverizador autopropelido JACTO 24 Figura 3 Pulverizador tipo carreta JACTO 25 Figura 4 Pulverizador tr s pontos MONTANA sse ener rennen 25 Figura 5 Pulverizador turbo atomizador JACTO eese 26 Figura 6 Pulverizador turbo atomizador HARDI eene 26 Figura 7 Detec o do alvo no sensor ultras nico n 28 Figura 8 Modelos de sensores ultras nicos n nasua 29 Figura 9 Princ pio de opera o do sensor indutivo see 30 Figura 10 Modelos de sensores INdULIVOS oed eee vete eene aues vn na en asda a 30 Figura 11 Princ pio de opera o do sensor capacitivo ee 31 Figura 12 Modelos de sensores capacitivos ee nennen enne 32 Figura 13 Modelos de sensores fotoel tricos GUEDES tede 33 Figura 14 Exemplo de motor hidr ulico naher n thee nado sueta YN Rog dug 33 Figura 15 Exemplo de regulador de press o el trico
28. nicos de pulveriza o utilizados na agricultura geralmente atuam sobre o comando de pulveriza o tamb m conhecido como comando de defensivo e ou bomba de pulveriza o O comando de pulveriza o Figura 21 permite a regulagem da press o do circuito de pulveriza o bem como a distribui o do l quido nos segmentos da barra de pulveriza o A bomba de pulveriza o gera o fluxo de l quido para o comando a partir do tanque O tanque tem a fun o de armazenar proteger e transportar o l quido a ser pulverizado A Figura 20 mostra os elementos b sicos de um circuito de pulveriza o 38 p UE SQ s lt 8 NC e X tanque retorno E Pad AN comando de N NS Z TA L Gy BR defensivo flexivel ZA 5 pp JRR ME IPN filtro principal m ub bicos de pulveriza o bomba de defensivo ARA am o I Figura 20 Exemplo de circuito de pulveriza o Figura 21 Comando de pulveriza o JACTO A fun o b sica dos controladores eletr nicos de pulveriza o manter constante a quantidade de l quido por unidade de rea independentemente das varia es da velocidade de trabalho do pulverizador A medi o da vaz o de l quido e da velocidade de trabalho do pulverizador realizada a partir de sinais gerados por sensores indutivos O operador necessita informar ao controlador via teclado a dose desejada d
29. o acionados pela tomada de pot ncia do trator S o utilizados em reas com cultivo de gr os e cana de a car e desenvolvem velocidade menor que os autopropelidos T m como componentes b sicos dep sitos com agitadores bomba filtros reguladores de press o e bicos As Figuras 3 e 4 apresentam modelos de pulverizadores tratorizados 25 Figura 3 Pulverizador tipo carreta JACTO Figura 4 Pulverizador tr s pontos MONTANA 3 4 3 Pulverizadores Turbo Atomizadores De acordo com Lobo J nior 2005 pulverizadores turbo atomizadores apresentam o sistema de assist ncia de ar que um ventilador de grande vaz o do tipo axial que com o aux lio de defletores expele o ar na forma de um leque perpendicular ao movimento do pulverizador que geralmente tracionada transportada por um trator S o utilizados em reas de fruticultura As Figuras 5 e 6 mostram modelos de pulverizadores turbo atomizadores 26 m Figura 5 Pulverizador turbo atomizador JACTO Figura 6 Pulverizador turbo atomizador HARDI 3 5 Conceitos sobre Agricultura de Precis o Uma das nicas formas de o setor agropecu rio se manter economicamente vi vel reduzir o custo de produ o aumentando ao mesmo tempo a produtividade das culturas BALASTREIRE 2000 A excel ncia em tecnologias de aplica o est fortemente relacionada com a Agricultura de Precis o Os recentes avan os tecnol gicos que marcaram as
30. o de processadores digitais de sinais DSP e processadores de aplica o espec fica melhora a performance desses sistemas Uma t cnica relativamente nova surgida em 1985 a utiliza o da tecnologia FPGA Field Programmable Gate Array para implementar circuitos de aplica o espec fica A r pida evolu o da velocidade e capacidade dessa tecnologia permite a implementa o de circuitos e arquiteturas cada vez mais complexas integradas em uma nica pastilha De acordo com Silva 2006 a utiliza o da tecnologia FPGA apresenta como principal vantagem a possibilidade de modifica o da estrutura de hardware do sistema atrav s de um processo denominado reconfigura o o qual permite o desenvolvimento incremental corre o de erros de projeto al m da adi o de novas fun es de hardware 43 Martins 2003 afirma que dentre os principais fabricantes de destacam se Altera Xilinx Actel e Atmel sendo que as fam lias de dispositivos e suas respectivas aplica es variam de acordo com o fabricante Segundo Gericota 2003 alguns exemplos de aplica es da tecnologia FPGA s o eletr nica de consumo telefonia celular sistemas de telecomunica es processadores embarcados sistemas de sat lite para fins civis e militares 4 2 Estrutura Interna de um FPGA Segundo Ordonez 2003 os FPGAs s o circuitos program veis formados por conjuntos de c lulas l gicas em arranjo matricial Cada c lula cont
31. para o roteamento 4 3 Conceitos sobre Roteamento Segundo Ordonez 2003 a interconex o entre os blocos l gicos atrav s de uma rede de camadas de metal chamada de roteamento Fisicamente transistores controlados por bits de mem ria PIP ou chaves de interconex o switch matrix s o respons veis pelas conex es f sicas entre os blocos l gicos Podem ser definidos ainda alguns elementos b sicos presentes na malha de roteamento da familia XC4000 Xilinx os quais seguem abaixo descritos 1 Conex es globais rede de interconex o entre linhas e colunas ligadas por meio de chaves de interconex o 2 Matriz de conex o chaves de interconex o para o roteamento entre blocos l gicos atraves de conex es globais 3 Conex es diretas interliga o entre CLBs vizinhos que permite menores tempos de atraso uma vez que n o faz uso de recursos globais de roteamento 4 Linhas longas conex es que interligam sinais longos e percorrem todo o circuito sem passar pelas matrizes de conex o 45 4 4 Conceitos sobre Reconfigura o A melhoria na performance dos computadores principalmente nas aplica es em tempo real exige cada vez mais alto poder de processamento Ordonez 2003 afirma que ao acoplar se um dispositivo program vel FPGA a um processador de prop sito geral GPP torna se poss vel a explora o do potencial da computa o reconfigur vel Uma defini o para computa o reconfigur vel seria a seguint
32. quanto tecnicamente Os sat lites orbitam a Terra e geram sinais que permitem apontar posi es em qualquer lugar do mundo de forma ininterrupta 24 horas por dia O sistema foi considerado totalmente operacional em 1995 e controlado pelo Departamento de Defesa dos Estados Unidos que fornece dois tipos de servi o Standard e Precision Os servi os est o disponibilizados em qualquer parte do mundo O sistema est dividido em tr s partes espacial de controle e utilizador O segmento espacial composto pela constela o de sat lites O segmento de controle formado pelas 35 esta es terrestres dispersas pelo mundo ao longo da Zona Equatorial O segmento do utilizador consiste num receptor que capta os sinais emitidos pelos sat lites O GPS baseado no raio de a o dos sat lites Isto significa que qualquer posi o na Terra pode ser descoberta medindo se a dist ncia a partir de um grupo de pelo menos tr s sat lites no espa o Os sat lites atuam como pontos de refer ncia para triangular a posi o em algum lugar da Terra O GPS considerado o mais exato sistema de navega o global dos dias atuais Sua precis o pode ser aumentada utilizando uma t cnica conhecida como GPS diferencial Com ela o GPS pode alcan ar precis es nas medidas menores do que um metro E isto possibilita a utiliza o do GPS em diferentes aplica es O uso do GPS na topografia j est bastante difundido e permite o c lculo de p
33. rela o ao clock do microcontrolador Quando o microcontrolador deixar de gerar a onda watchdog o contador de 16 bits cessa a contagem e valores iguais ser o detectados pelo circuito comparador que libera ent o o pulso de reset Para garantir ainda que o pr prio bloco de tratamento de watchdog n o gere o deadlock do microcontrolador durante a inicializa o do sistema os flip flops s o inicializados com valores diferentes A arquitetura interna do flip flop tipo D com preset segue no ANEXO F Os resultados da simula o do bloco de tratamento do watchdog seguem no ANEXO E 6 3 7 Bloco Multiplexador Geral O bloco multiplexador geral tem como fun o receber os dados fornecidos pelos blocos de captura dos sensores e de leitura do teclado disponibilizando via barramento de 8 bits o dado escolhido pelo microcontrolador atrav s dos sinais de sele o da informa o De acordo com a Figura 40 o bloco multiplexador geral recebe em suas entradas os 16 bits resultantes do bloco de captura dos pulsos do sensor de roda 1 os 16 bits resultantes do bloco de captura dos pulsos do sensor de roda 2 os 32 bits resultantes do bloco de captura dos pulsos do sensor de vaz o os 16 bits resultantes dos blocos de leitura de teclado e os 8 bits resultantes do bloco de captura do sensor de n vel Al m dos dados citados outras entradas s o os sinais de sele o gerados pelo microcontrolador para leitura de informa o espec fica vide Tabela 2 A
34. sistema de posicionamento global GPS tem sido considerada um marco no desenvolvimento e na utiliza o dos conceitos da Agricultura de Precis o uma vez que o tratamento georeferenciado de pontos amostrados deixou de ser uma tarefa dif cil e complicada No mapeamento da produtividade das culturas h necessidade de utiliza o de colhedoras instrumentadas com algum tipo de sensor capaz de medir a quantidade de material que est entrando na m quina a cada instante e com um sistema de posicionamento que indique com uma acur cia ao redor de um metro a localiza o da colhedora no campo Com a quantidade colhida e a posi o da m quina a cada instante poss vel tra ar se o mapa de produtividade da cultura estudada Na aplica o localizada de insumos determina se a quantidade de insumos que se dever aplicar em cada talh o estudado em fun o da an lise dos dados obtidos na fase de mapeamento de atributos dos solos e das plantas do conhecimento agron mico da cultura a implantar e da experi ncia pr via obtida naquele campo em anos anteriores As quantidades recomendadas s o colocadas em um mapa de prescri o armazenado no microcomputador que normalmente faz parte do sistema de controle para a aplica o localizada de insumos 28 3 6 Tipos de Sensores Utilizados na Instrumenta o Agr cola Um sensor um dispositivo que detecta um sinal condi o f sica ou produto qu mico Geralmente composto de um tran
35. trem de pulsos com frequ ncia de aproximadamente 1 kHz durante a execu o do c digo que inibe via circuito a transistor o oscilador ast vel configurado com o timer 555 Caso o microcontrolador deixe de executar o c digo por ru dos ou interfer ncias e entre em estado de deadlock o trem de pulsos deixa de ser gerado e o oscilador gera pulsos no pino de reset do microcontrolador a cada 1 segundo A id ia que o FPGA receba o trem de pulsos gerado pelo microcontrolador e detectando sua aus ncia atue no pino de reset do mestre O reset do microcontrolador escravo realizado pelo mestre A configura o atual do circuito de watchdog segue na Figura 30 52 GND DISPARO ll 43 3V ONDA QUADRADA R7 47K 27K R6 3 3V L GND MC1455S T OSCILADOR ASTAVEL 3 3V MICROCONTROLADOR MESTRE RESET MICROCONTROLADOR Figura 30 Circuito de watchdog do Controlador JMC1000 4 A configura o proposta utilizando FPGA segue na Figura 31 3 3V ONDA QUADRADA SINAL DE RESET 3 3V MICROCONTROLADOR I i MESTRE RESET MICROCONTROLADOR Figura 31 Circuito de watchdog com FPGA 2 Sintetizar e projetar a fun o de leitura de teclado via FPGA No hardware atual do controlador s o utilizados dois multiplexadores de 8 canais HC4051 que recebem os sinais do teclado e do sensor de n vel do tanque de pulveriza o Os multiplexadores est o divi
36. usu rio Essas fun es por estarem relacionadas com o desempenho do sistema de pulveriza o s o consideradas fun es nobres 51 e por isso foram escolhidas para serem sintetizadas projetadas e implementadas em um FPGA Para permitir a navega o entre os menus mostrados no display e a digita o de valores o controlador realiza a leitura das chaves que formam o teclado moment neo Para saber o estado das chaves que ligam e desligam os segmentos da barra de pulveriza o o controlador realiza a leitura do teclado de segmentos Al m disso existe uma fun o de gerenciamento do controlador watchdog que permite a recupera o do mesmo em caso de falha do microcontrolador mestre evitando sua entrada em estado de deadlock para n o prejudicar a opera o de pulveriza o Essas fun es s o chamadas perif ricas pois n o est o diretamente relacionadas com o desempenho do sistema de pulveriza o mas s o consideradas importantes do ponto de vista operacional e por esse motivo tamb m foram escolhidas para serem sintetizadas projetadas e implementadas em um FPGA 5 4 1 Descri o das Fun es Perif ricas As fun es perif ricas de watchdog e leitura de teclado foram integradas e sintetizadas no FPGA Segue abaixo a descri o das fun es perif ricas 1 Sintetizar e projetar a fun o de watchdog c o de guarda do microcontrolador mestre realizada pelo timer 555 O microcontrolador mestre gera um
37. 007 122f Trabalho de Conclus o de Curso Bacharelado em Ci ncia da Computa o Centro Universit rio Eur pides de Mar lia Funda o de Ensino Eur pides Soares da Rocha Mar lia 2007 RESUMEN La agroindustria posee la participaci n fundamental en el paisaje econ mico brasile o con reflejos importantes sobre el producto dom stico grueso las exportaciones y la generaci n de empleos La viabilidad econ mica de la secci n agr cola que empieza de la reducci n de costos de producci n del aumento de productividad y de la reducci n del impacto medioambiental causada por el exceso de entradas depende de la agricultura de precisi n El objetivo principal de la agricultura de precisi n es aumentar al m ximo la eficacia en el uso de entradas que empiezan del uso en las m quinas agr colas de recursos electr nicos la electr nica integrada y de inform tica en cuanto al caso sensores actuadores las computadoras de panel los controladores de pulverizaci n los controladores de fertilizaci n cartograf a y aplicaci n v a el sat lite El trabajo presente tiene como el objetivo integrar elementos de la electr nica integrada que empiezan de un estudio del caso de un controlador de pulverizaci n nacional que usa microcontroladores d nde se propone mientras buscando la mejora del desempe o y la optimizaci n del hardware la integraci n de los procesos m s importantes y la integraci n de varios elementos perif ricos a los
38. 3 sinal hipot tico que representa o clock gerado internamente no FPGA d Linha 4 sinal de reset do microcontrolador 106 O sinal de reset fica sempre em n vel l gico alto uma vez que o microcontrolador est em funcionamento normal A Figura 68 apresenta o resultado do bloco de tratamento do watchdog considerando falha no microcontrolador Logic Simulator Xilinx Foundation F3 1i multipl Waveform Viewer 0 EB Ele Signal Waveform Device Options Tools View Window Help le xi djuja ue a neces 3 4 e eis a 5 Meg c asus ams 5ns div 50ns L00ns L50ns 200ns 2505 300ns 50ns 400ns 450ns 500ns 550ns 600ns 6505 640ns Figura 68 Simula o do watchdog com falha no microcontrolador Observa es sendo as linhas de sinal orientadas de cima para baixo a Linha 1 sinal de inicializa o b Linha 2 sinal watchdog gerado pelo microcontrolador para sinalizar seu funcionamento c Linha 3 sinal hipot tico que representa o clock gerado internamente no FPGA d Linha 4 sinal de reset do microcontrolador Depois de detectada a parada do microcontrolador s o gerados pulsos de reset para restabelecimento da normalidade 107 ANEXO F Outros Circuitos Importantes Seguem os diagramas l gicos de outros circuitos considerados importantes e que fazem parte dos blocos apresentados 1 C
39. Adicionando pontas de prova para simula o Simulation toolbox Probe tool 116 A caixa de ferramentas SC Probes permite adicionar pontas de prova Probe Tool para simula o e observa o do comportamento de sinais espec ficos Probe tool Figura 82 Pontas de prova para simula o Simulation toolbox Schematic Editor TESTET SCH 2 x E Edt Mode Options Hierarchy view Display Tools Window Help _ lex 2 6 0 88 Des 2 Pe m E a E D A FJKC P a OPAD ji OBUF 9 c ro gt A SCProbes Em EE 41 Ej B TESTEI 37 92 Figura 83 Adicionando as pontas de prova 117 h Abrindo o simulador Simulator Schematic Editor TESTE1 SCH le Edt Mode Options Hierarchy View Display Tools Window _ lel x ajajalle de aja gem b Simulator 2 D a D EI NES FJKC J T K o IPAD gt IBUF OLR Le E TESTA 6 1 63 Startsthe On Line Simulator Probe Figura 84 Abrindo o simulador i Simulando o projeto Select stimulators Logical States Power On Simulation Step Logic Simulator Xilinx Foundation F3 1i teste Waveform Viewer 0 S Signal Waveform Device Options Tools View Window Help 8 Sins Re 9 eos 0 30 Rj
40. CLK WATCHDOG refere se ao sinal de clock para sincroniza o do circuito de watchdog do microcontrolador O sinal obtido internamente no FPGA a partir da utiliza o de um oscilador interno 27 SINAL WATCHDOG refere se ao sinal gerado pelo microcontrolador para sinalizar seu funcionamento ao circuito de watchdog 28 SINAL DE RESET refere se ao sinal gerado pelo FPGA para gerar pulsos no pino de reset do microcontrolador a cada 1 segundo aproximadamente 6 3 2 Blocos de Captura dos Per odos dos Sinais dos Sensores de Roda Os blocos de captura dos per odos dos sinais dos dois sensores de roda t m como fun o fazer a leitura dos per odos dos pulsos dos sensores de roda entregando os valores ao microcontrolador para c lculo da velocidade de deslocamento da m quina Conforme afirmado no item 5 4 2 a faixa de frequ ncia para os pulsos do sensor de roda de 1 a 50 Hz variando de acordo com a velocidade de deslocamento da m quina Considerando a rela o de 3 5 pulsos por metro e o n mero de pulsos coletados igual a quatro temos 1 Para 1 Hz gt per odo 1 sx 4 pulsos 4 s 67 De acordo com item 5 4 2 considerando resolu o de varredura 1 ms 4000 contagens 2 bytes 2 Para 50 Hz gt per odo 20 ms x 4 pulsos 80 ms De acordo com o item 5 4 2 considerando resolu o de varredura 1 ms 80 contagens 50H 1 byte Como no pior caso o resultado da leitura do per odo utiliza 2 b
41. Caixa de componentes Symbols toolbox sse 114 Figura 79 Diagrama esquem tico simples Ein 114 Figura 80 Cria o do A 115 Figura 81 Exporta o do netlist nn sns 115 Figura 82 Pontas de prova para simula o Simulation toolbox 116 Figura 83 Adicionando as pontas de prova nan 116 Figura 84 Abrindo o simulador el nae Nereus eher aec n 117 Figura 85 Simulando o Projeto usas A A eer n eater oie dtes o ER Pr EO gn 117 Figura 86 Entrando na fun o de 1 serenas 118 Figura 87 Ativando a Iimplementa ao RN a qid 118 Figura 88 Passos do processo de implementag o sse 119 Figura 89 Fim do processo de implementa o u 119 Figura 90 Buscando os relat rios do processo de 120 Figura 91 Relat rios gerados pelo processo de 120 Figura 92 Buscando o arquivo Dil ded deut 121 Figura 93 Janela do GXSLOAD para descarregar o arquivo bit 122 LISTA DE TABELA
42. FUNDA O DE ENSINO EUR PIDES SOARES DA ROCHA CENTRO UNIVERSIT RIO EUR PIDES DE MAR LIA UNIVEM BACHARELADO EM CI NCIA DA COMPUTA O EVANDRO S RGIO MARCONATO AUTOMA O E CONTROLE DE PULVERIZA O EM M QUINAS AGR COLAS MAR LIA 2007 EVANDRO S RGIO MARCONATO AUTOMA O E CONTROLE DE PULVERIZA O EM M QUINAS AGR COLAS Trabalho de Conclus o de Curso apresentado ao Programa de Gradua o do Centro Universit rio Eur pides de Mar lia mantido pela Funda o de Ensino Eur pides Soares da Rocha para obten o do T tulo de Bacharel em Ci ncia da Computa o rea de Concentra o Arquitetura de Sistemas e Computa o Reconfigur vel Orientador Prof Dr Ildeberto de G nova Bugatti MAR LIA 2007 MARCONATO Evandro S rgio Automa o e controle de pulveriza o em m quinas agr colas Evandro S rgio Marconato orientador Ildeberto de G nova Bugatti Mar lia SP s n 2007 122 f Trabalho de Conclus o de Curso Bacharelado em Ci ncia da Computa o Centro Universit rio Eur pides de Mar lia Funda o de Ensino Eur pides Soares da Rocha 1 Automa o 2 FPGA CDD 004 22 EVANDRO S RGIO MARCONATO AUTOMA O E CONTROLE DE PULVERIZA O EM M QUINAS AGR COLAS Banca examinadora do Trabalho de Conclus o de Curso apresentado ao Programa de Gradua o do UNIVEM F E E S R para obten o do T tulo de Bacharel em Ci ncia da Computa o
43. Manager A Figura 66 apresenta o resultado da simula o da leitura do sensor de n vel Logic Simulator Xilinx Foundation F3 1i multipl Waveform Viewer 0 File Signal Waveform Device Options Tools View Window Help j8 xi giai 02 uses Jajsjio 0 6 jail 30 Me cm zm me Z40ns Zns diw Ons 40ns 6085 S0ns l00ns lZO0ns jl40ns 160ns 180ns 200ns 220ns 240 260ns 280ns 0 0 ddr 51324 1 4 _ DOLLZ sisas 240ns Figura 66 Simula o da leitura do sensor de n vel Observa es sendo as linhas de sinal orientadas de cima para baixo a Linha 1 sinal de inicializa o b Linha 2 sinais de sele o de acordo com a Tabela 2 OAH byte relativo ao sensor de n vel embora seja lido somente o bit menos significativo pelo microcontrolador c Linha 3 sinal de sa da lido pelo microcontrolador d Linha 4 sinal do sensor de n vel e Linha 5 sinal hipot tico que representa o clock de 8 MHz gerado pelo microcontrolador 104 f Linha 6 clock de varredura obtido a partir da divis o 8 do clock gerado pelo microcontrolador O sinal de sa da lido pelo microcontrolador fiel ao sinal do sensor de n vel 105 ANEXO E Simula o do Bloco de Tratamento do Watchdog Seguem abaix
44. S Tabela 1 Tabela verdade para sinal de escala de pulsos do sensor de vaz o Tabela 2 Tabela verdade para os sinais de sele o Tabela 3 Pinagem determinada para o FPGA SUM RIO E INTRODU O ar tae Sat 14 ODIO 14 1 2 Organiza o do Trabalho Tt ati a 15 2 PANORAMA DAS PRINCIPAIS CULTURAS AGR COLAS BRASILEIRAS 16 PX Vc NC iai 16 dc ale Loss 17 2 3 Canasde aQUCAr veis on en OS SD DS cM 18 24 CINTOS oon habe Aene te e tas a d ERE a ei dta 19 DS CAMINO AA 19 DO SO C E ER 19 3 PANORAMA DO USO DA ELETR NICA EMBARCADA EM PULVERIZADORES AGR COLAS lus ap qata lanata et Up dE 21 3 1 A Defini o de Eletr nica Embarcada 4e aee da eed ie e et A IE 21 3 2 Breve Hist rico da Eletr nica Embarcada na Agricultura Brasileira 21 3 3 Concertos sobre Pulveriza o UN a 22 3 4 Tipos de Pulverizadores Utilizados nas Principais Culturas Agr colas Brasileiras 23 3 4 1 Pulverizadores AXutoprapeHdgs eene eoe etn Rd b despido 23 3 4 2 Pulverizadores Tratorizados uento e ae met eau dato da 24 3 4 3 Pulverizadores Turbo Atomizadores c os ds etre ds 25 3 5 Conceitos sobre Agricultura de P
45. a em estado de deadlock De acordo com a Figura 40 o bloco de watchdog recebe em sua entrada os sinais de inicializa o onda watchdog e clock disponibilizando na sa da o sinal para atuar no pino de reset do microcontrolador O diagrama l gico do bloco vem a seguir na Figura 45 de NE Contador 16 bits Flip flop D de 16 bits com preset Flip flop D de 16 bits com reset EG ELISO E a a Eu q E Pulso de reset 1 953125Hz 0 9765525 D 48828125Hz Figura 45 Diagrama l gico do bloco de tratamento do watchdog 73 Basicamente um contador de 16 bits tendo como sinal de clock a onda quadrada de aproximadamente 1 kHz gerada pelo microcontrolador para sinalizar seu funcionamento onda watchdog transfere o valor da contagem para dois flip flops tipo D com clock de aproximadamente 250 Hz Como os flip flops trabalham com frequ ncia 25 mais baixa os valores de contagem ser o bem diferentes por intervalo Al m disso os flip flops possuem sincroniza o oposta um na borda de descida do clock e o outro na borda de subida o que garante a transfer ncia de dois valores diferentes para o circuito comparador baseado em portas Enquanto existir a onda watchdog o circuito comparador sempre detecta valores diferentes em suas entradas o que inibe o pulso de reset a cada 1 segundo gerado pelo divisor de freq ncia que recebe como clock o sinal do oscilador interno do FPGA justamente para garantir independ ncia em
46. aior que a produ o paulista 18 2 3 Cana de a car Segundo o Instituto FNP 2006 a sustenta o dos pre os do petr leo em patamares recordistas est contribuindo fortemente para aumentar a rentabilidade do setor sucroalcooleiro Al m disso as vendas de carros flex fuel tecnologia que permite uso de lcool e ou gasolina como combust vel t m superado as expectativas mais otimistas o que deve gerar demanda crescente por lcool nos pr ximos anos O crescimento da rea colhida e as condi es clim ticas geram o aumento da produ o tanto de a car como de lcool e mant m o Brasil como l der mundial no setor Para o lcool o crescimento da demanda deve se ao forte aumento da demanda dom stica com a populariza o dos carros flex e utiliza o de maiores quantidades de lcool misturado gasolina Para o a car houve redu o nos estoques mundiais e quebra da produ o indiana segunda maior do mundo o que gerou crescimento da demanda e alta nos pre os em virtude da redu o dos estoques A tend ncia mundial que uma propor o crescente da produ o de cana dever ser destinada para a produ o de lcool sendo estimada para a safra 2014 15 a quantidade de 90 bilh es de litros de lcool em todo o mundo O lcool desempenha papel de substituto do petr leo j que crescente o consenso a respeito da redu o das reservas mundiais do combust vel f ssil com pre os permanecendo em patamares
47. alizada de insumos em quantidades vari veis e em tempos espec ficos otimizando custos de produ o e insumos colaborando para que n veis de produtividade pr estabelecidos para uma determinada cultura sejam obtidos Para atingir os objetivos gerais e espec ficos do projeto foi definido um estudo de caso de um sistema existente comercialmente onde as atividades do projeto contribu ram para gerar sistemas de automa o padr es propondo o incremento de fun es mais nobres e especializadas e integrando as em uma FPGA Field Programmable Gate Array A utiliza o de FPGA pode contribuir tamb m para integrar em uma nica pastilha elementos perif ricos e de interface tais como latches multiplexadores PWM Pulse Wave Modulation watchdog entre outros O projeto foi desenvolvido em parceria com alunos do Grupo de Inicia o Cient fica que auxiliaram no projeto e simula o dos circuitos l gicos individuais 15 1 2 Organiza o do Trabalho Este documento est organizado da seguinte forma no Cap tulo 2 apresentado um panorama das principais culturas agr colas brasileiras No Cap tulo 3 s o apresentados os principais conceitos relativos agricultura de precis o os tipos de sensores e atuadores utilizados na instrumenta o agr cola al m de considera es a respeito de pulveriza o tipos de pulverizadores e controladores de pulveriza o No Cap tulo 4 s o discutidos os principais aspectos relacionados
48. as nico O tempo decorrido T diretamente proporcional dist ncia ao objeto a CT 2 onde a velocidade do som Na Figura 8 s o mostrados diferentes modelos de sensores ultras nicos Figura 8 Modelos de sensores ultras nicos 3 6 2 Sensores de Proximidade Indutivos Os sensores de proximidade s o equipamentos eletr nicos capazes de detectar a aproxima o de pe as componentes elementos de m quinas entre outras fun es A detec o pode ocorrer sem que haja o contato f sico entre o acionador o sensor aumentando a vida til do sensor por n o possuir pe as m veis sujeitas a desgastes mec nicos O princ pio de funcionamento Figura 9 baseia se na gera o de um campo eletromagn tico de alta frequ ncia que desenvolvido por uma bobina ressonante instalada na face sensora 30 A bobina faz parte de um circuito oscilador que em condi o normal gera um sinal senoidal Quando um metal aproxima se do campo este por correntes de superf cie absorve a energia do campo diminuindo a amplitude do sinal senoidal gerado no oscilador A varia o de amplitude deste sinal convertida em uma varia o cont nua que comparada com um valor padr o passa a atuar no est gio de sa da ACION amp DOR MET LICO TENE a A CAMPO ELETRONAGH TICO FACE SENSORA BOBINA Figura 9 Princ pio de opera o do sensor indutivo A Figura 10 mostra alguns modelos de sensores indut
49. b lio Garcia dos Apostila de M quinas Agr colas Universidade Estadual Paulista Campus Universit rio de Bauru Faculdade de Engenharia Bauru SP 2001 p 81 82 SARAIVA Ant nio Mauro Eletr nica Embarcada e ISOBUS In Congresso Brasileiro de Agricultura de Precis o 2006 S o Pedro SP p 4 5 SENSE Sensores e Instrumentos Cat logo Geral 99 s l 1999 230 p Cat logo SENSOR In Wikip dia A Enciclop dia Livre Dispon vel em lt http pt wikipedia org wiki Sensor gt Acesso em 20 mai 2007 SILVA Daniella Dias Cavalcante da Desenvolvimento de um IP Core de Pr Processamento Digital de Sinais de Voz para Aplicac o em Sistemas Embutidos 2006 Dissertac o Mestrado em Inform tica Universidade Federal de Campina Grande Campina Grande PE 2006 89 ANEXO A Simula o dos Blocos de Captura dos Sensores de Roda Seguem abaixo resultados da simula o dos blocos de captura dos sensores de roda gerados pela ferramenta Logic Simulator do Project Manager 1 Bloco de captura do sensor de roda 1 A Figura 56 apresenta o resultado da simula o considerando que o microcontrolador solicitou o byte menos significativo gerado pelo circuito de captura Logic Simulator Xilinx Foundation F3 1i multipl Waveform Viewer 0 EB file Signal Waveform Device Options Tools View Window Help 28 x 8 5 4 Fra 5 9 0 0 0 N Gaal 230 co moles c ze me 105 765us Ens div Lad 50
50. bit na placa de desenvolvimento foi observado comportamento inadequado do sistema com o microcontrolador recebendo valores nulos dos circuitos de captura de sensores e leitura de teclado O problema somente foi solucionado ap s estudo minucioso dos relat rios gerados pelas ferramentas de implementa o do Project Manager conforme citado no item 6 2 Estava sendo utilizado nos circuitos citados a macro de um registrador de 8 bits com entrada e sa da paralela desenvolvido durante os trabalhos e o Project Manager simplesmente estava desligando todas as liga es e blocos envolvidos com o registrador sem gerar mensagens de erro na gera o do netlist Essas informa es somente apareceram nos relat rios de implementa o embora somente como aviso uma vez que o arquivo bit era gerado sem erros O problema foi solucionado trocando se a macro do registrador desenvolvido por um registrador do mesmo tipo existente na biblioteca da Xilinx Durante os testes pr ticos observou se tamb m instabilidade de leitura dos valores disponibilizados pelos circuitos de roda e vaz o ao microcontrolador Como as simula es provam que os circuitos projetados est o conceitualmente corretos a instabilidade pode ser atribu da ao fato de que a contagem de pulsos ocorre continuamente no tempo e a consulta do microcontrolador ao barramento de informa o ass ncrona O microcontrolador pode estar solicitando valores em instantes pr ximos do t rmino das contage
51. blocks 58 D Simul Total number of memory reallocations 3 Simul Total length of memory used to load the netlist 256 kB 0 Simul Number of system memory blocks totalflong 1 0 Simul Netlist loaded in 0 seconds Simul Simul Netlist loaded successfully Pem EXIT Logic Simulator Xilinx Foundation F3 1i teste Console Hol Ready Figura 86 Entrando na fun o de implementa o k Ativando a implementa o Implement design Run Ap s a entrada na fun o de implementa o Implement Design a mesma ativada clicando no bot o Run Observar que mostrado o tipo de dispositivo FPGA escolhido inicialmente para o projeto bem como os nomes da vers o e revis o Implement Design x Devices 4011 84 X Speed 3 y Version name Revision name Control Files Set Options DK Cancel Help Figura 87 Ativando a implementa o 119 I Passos do processo de implementa o tradu o mapeamento roteamento temporiza o e configura o Ap s a ativa o os passos do processo de implementa o seguem na sequ ncia indicada pelas setas S teste ver1 rev1 Xilinx Flow Engine Flow View Setup Utilities Help 8 Bib Ol XC4000XL Design Flow revi Status OK y Gg Translate Place amp Route Timing Sim Configure Completed Completed Running The following clock
52. da seguem no ANEXO A 6 3 3 Bloco de Captura do Per odo do Sinal do Sensor de Vaz o O bloco de captura do per odo do sinal do sensor de vaz o tem como fun o fazer a leitura do per odo dos pulsos do sensor de vaz o entregando o valor ao microcontrolador para c lculo da vaz o de l quido na barra de pulveriza o Conforme descri o contida no item 5 4 2 a faixa de frequ ncia para os pulsos do sensor de vaz o de 50 Hz a 1 5 kHz variando de acordo com a vaz o desejada na barra de pulveriza o Considerando a rela o de 600 pulsos por litro e que acima de 73 6 L min coleta 64 pulsos e abaixo coleta 32 pulsos temos 1 Para 50 Hz 5 0 L min gt per odo 20 ms x 32 pulsos 640 ms De acordo com o item 5 4 2 considerando resolu o de varredura 1 microseg 640000 inc 9C400H 3 bytes 2 Para 1 5 KHz 150 0 L min gt per odo 666 67 microseg x 64 pulsos 42 67 mseg De acordo com o item 5 4 2 considerando resolu o de varredura 1 microseg 42670 inc AGAEH 2 bytes Como no pior caso o resultado da leitura do per odo utiliza 3 bytes para armazenamento pode se afirmar ent o que um contador de 24 bits atende a faixa de freq ncia para a vaz o De acordo com a Figura 40 o bloco de captura recebe em sua entrada os sinais de inicializa o clock de varredura pulsos do sensor de vaz o e escala disponibilizando na 69 sa da o resultado da leitura do per odo O diagrama l gico do bloc
53. de onda dos sinais bem como a medi o de n vel de tens o e frequ ncia foram realizadas utilizando se um oscilosc pio Figura 52 O 81 oscilosc pio utilizado basicamente apresenta as formas de onda de sinais capturados pelas pontas de prova em dois canais sendo um canal para cada ponta Para cada canal poss vel ao usu rio ajustar as escalas de tens o e tempo para realiza o das medi es Figura 52 Oscilosc pio utilizado no teste de bancada O sofiware original do controlador foi alterado para desabilitar as rotinas residentes para captura de pulsos dos sensores e leitura de teclado Foram acrescentadas rotinas para realizar a comunica o com o FPGA e obter os dados desejados per odo dos sinais dos sensores de roda e vaz o status do sensor de n vel e estado das chaves do teclado moment neo e de segmentos As demais funcionalidades de interfaceamento com o usu rio foram mantidas para auxiliar os testes e a visualiza o de valores no display do controlador Figura 53 O gerenciador de watchdog por hardware e os circuitos multiplexadores dos sinais de teclado descritos no item 5 4 1 foram desligados Ap s descarregar o arquivo bit no FPGA da placa de desenvolvimento a captura dos sensores de roda e vaz o foi verificada observando se os valores calculados para velocidade e vaz o a partir das frequ ncias dos sinais de entrada gerados A captura do sensor de n vel foi verificada a partir da gera o do al
54. didos da seguinte forma 53 Chaves moment neas sensor de n vel Canal O chave mais Canal 1 chave menos Canal 2 chave autom tico manual Canal 3 sensor de n vel Canal 4 chave fun o p baixo Canal 5 chave zerar Canal 6 chave fun o p cima Canal 7 chave mem ria Chaves segmentos da barra de pulveriza o Canal O chave segmento 5 Canal 1 chave segmento 6 Canal 2 nc Canal 3 chave segmento 4 Canal 4 chave segmento 1 Canal 5 chave al vio r pido Canal 6 chave segmento 2 Canal 7 chave segmento 3 Para cada multiplex o software associa uma vari vel de 8 bits em RAM Random Access Memory onde para cada bit o valor O significa chave desacionada e o valor 1 significa chave acionada No circuito implementado o FPGA realiza a varredura do teclado chaves moment neas e chaves dos segmentos e entrega para o microcontrolador mestre via barramento de 8 bits o status das mesmas As configura es propostas utilizando FPGA seguem nas Figuras 32 e 33 GND 3 3V 54 GND JE chave mais o z 3 e 2 chave menos o CA chave auto o 2 o 3 tico manual IE o chave funcao p baixo O 2 chave funcao p cima z o chave zerar ND S7 chave memoria FPGA 3 3V BARRAMENTO 8 BITS MICROCONTROLADOR MESTRE ENABLE TECLADO
55. e Computa o reconfigur vel representa uma nova id ia em filosofia de computa o na qual algum agente de hardware de prop sito geral configurado para realizar uma tarefa espec fica mas pode ser reconfigurado sob demanda para realizar outras tarefas espec ficas RECONF A reconfigura o permite ao projetista criar novas fun es com a execu o de opera es com n mero de ciclos e de unidades funcionais complexas consideravelmente menores do que necess rio em GPPs Ordonez 2003 classificou os m todos de reconfigura o em 1 Reconfigura o total altera o total do dispositivo reconfigur vel 2 Reconfigurac o parcial somente parte do dispositivo pode ser reconfigurada Pode ser de dois tipos n o disruptiva onde a parte do sistema que n o sofre a reconfigura o parcial permanece completamente funcional durante o processo de reconfigura o disruptiva onde a reconfigura o parcial afeta outras partes do sistema que n o sofrem a reconfigura o que necessariamente deve gerar uma parada no funcionamento desse sistema 3 Reconfigurac o din mica reconfigura o em tempo de execu o N o h necessidade de reiniciar o circuito ou remover elementos reconfigur veis para programa o 4 Reconfigurac o extr nseca reconfigura parcialmente o sistema considerando cada FPGA como uma unidade at mica de reconfigura o 5 Reconfigura o intr nseca reconfigura parcialmente cada unidade FPGA
56. e defensivo por hectare e o controlador ir fazer a regulagem autom tica da press o dependendo da velocidade de trabalho para garantir a dose ajustada pelo operador 2 39 Os controladores de pulveriza o fornecem aos agricultores dados importantes para administrar a opera o de aplica o de defensivos Os valores de velocidade de trabalho m dia da pulveriza o tempo de opera o dist ncia percorrida pulverizando litros aplicados por minuto reas parcial e total tratadas volume parcial aplicado e volume total aplicado s o apresentados via display Al m das funcionalidades b sicas citadas acima os controladores de pulveriza o tamb m possuem interfaces para mapas de aplica o GPS cart es de mem ria comunica o serial RS232 RS485 CAN bus Controller Area Network e wireless por exemplo O sistema operacional pode ser Windows Linux ou propriet rio As funcionalidades variam de acordo com o modelo e o fabricante Alguns exemplos de fabricantes de controladores de pulveriza o s o M quinas Agr colas Jacto Brasil Arag It lia Dickey John EUA TeeJet EUA e Case EUA As Figuras 22 a 27 mostram modelos de controladores de pulveriza o Figura 22 Controlador ARAG BRAVO300 Figura 23 Controlador ARAG SKIPPER 40 Figura 24 Controlador DICKEY JOHN LAND MANAGER II Figura 25 Controlador CASE SCS4400 Figura 26 Controlador TEEJET 844AB F
57. egue abaixo uma breve descri o de tipos de pulverizadores em cada uma das tr s categorias 3 4 1 Pulverizadores Autopropelidos Lobo J nior 2004 caracterizou os pulverizadores autopropelidos como m quinas muito r pidas de alto desempenho conseguindo desenvolver velocidades operacionais entre 15 e 30 km h durante a aplica o de agroqu micos Em situa es extremamente favor veis poss vel com esses equipamentos conseguir alcan ar velocidades operacionais pr ximas dos 40 km h A cabine deve ser hermeticamente fechada impedindo qualquer possibilidade de contamina o do operador por agroqu micos Visibilidade espa o conforto e facilidade no controle dos sistemas eletr nicos s o as palavras chave para esses equipamentos As barras de pulveriza o podem ser instaladas na parte traseira ou na parte frontal dos pulverizadores autopropelidos As barras de pulveriza o possuem total acionamento hidr ulico e medem entre 15 at 48 metros de comprimento No Brasil s o utilizados em grandes reas com cultivo de gr os As Figuras 1 e 2 mostram modelos de pulverizadores autopropelidos 24 Figura 1 Pulverizador autopropelido CASE Figura 2 Pulverizador autopropelido JACTO 3 4 2 Pulverizadores Tratorizados Segundo Santos e Santos Filho 2001 pulverizadores tratorizados s o montados nos tr s pontos ou na barra de tra o neste caso tamb m s o conhecidos como pulverizadores tipo carreta e s
58. el em lt http www pulverizador com br aplic terrestre 02 htm gt Acesso em 15 mai 2007 LOBO J NIOR Manoel Ibrain Pulverizador Turbo Atomizador Dispon vel em lt http www pulverizador com br aplic terrestre 03 htm gt Acesso em 15 mai 2007 JACTO 01 M QUINAS AGR COLAS JACTO S A Manual T cnico sobre Orientac o de Pulverizac o Pomp ia s n 2000 32 p 88 JACTO02 M QUINAS AGR COLAS JACTO S A Manual de Instru es JSC 4000 controlador eletr nico de pulveriza o Pomp ia s n 1998 27 p MARTINS C A P S et al Computa o Reconfigur vel conceitos tend ncias aplica es In Ci ncia Tecnologia e Inova o Atalhos para o Futuro anais Campinas 2003 2 p 339 388 MICROCONTROLADOR In Wikip dia A Enciclop dia Livre Dispon vel em lt http pt wikipedia org wiki Microcontrolador gt Acesso em 01 jun 2007 ORDONEZ Edward David Moreno et al Projeto Desempenho e Aplica o de Sistemas Digitais em Circuitos Program veis FPGAs 1 ed atual Pomp ia SP Bless 2003 300p PEROSA Gleyson Cortez A Eletr nica na Agricultura 2000 Trabalho de Conclus o de Curso Gradua o em Engenharia El trica Universidade de Mar lia Mar lia SP 2000 RECONF Reconfigurable Computing Definition Dispon vel em lt http www acm uiuc edu sigarch projects reconf report 1 html gt Acesso em 02 jun 2007 SANTOS Jo o Eduardo Granetti Garcia dos SANTOS FILHO A
59. elevados e das mudan as clim ticas causadas pelo Efeito Estufa A produ o brasileira est concentrada no Centro Sul sendo o estado de S o Paulo o principal produtor Existe forte tend ncia de aumento de reas plantadas nas regi es oeste e noroeste do estado Outras regi es de expans o da ind stria canavieira continuar o sendo o Tri ngulo Mineiro Campos RJ sul de Goi s e a bacia do Rio Paran em Mato Grosso do Sul 19 2 4 Citros Segundo o Instituto FNP 2006 a Regi o Sudeste sobretudo o Estado de S o Paulo uma refer ncia em citricultura com uma produ o em torno de 348 milh es de caixa de laranja na safra 2004 05 por exemplo As exporta es nacionais de suco trouxeram para o Pa s aproximadamente US 1 bilh o em 2004 No entanto os produtores de tangerina v m amargando preju zos De um lado os pre os da fruta se mant m baixos h anos De outro os custos de produ o aumentam O Tri ngulo Mineiro tamb m outra importante regi o produtora nacional sendo o estado norte americano da Fl rida o principal concorrente da citricultura brasileira Os estoques mundiais de suco de laranja est o baixos o suficiente para deixar o mercado internacional sens vel redu o de oferta de mat ria prima tanto nacional como norte americana 2 5 Milho Segundo o Instituto FNP 2006 a forte estiagem que recentemente assolou a regi o Sul o estado de Mato Grosso parte de S o Paulo e Minas Gera
60. elo circuito de captura As linhas 6 e 7 cont m o n mero de contagens 20H do clock de varredura para 4 pulsos do sensor de roda 2 A Figura 59 apresenta o resultado da simula o considerando que o microcontrolador solicitou o byte mais significativo gerado pelo circuito de captura 93 Logic Simulator Xilinx Foundation F3 1i multipl Waveform Viewer 0 EB Ele Signal Waveform Device Options Tools View Window Help 8 xi aula yal dos gt E 18 ae molfi c se 117 31us 500ns div qus ous sus 20us 0 0 E Sus anus sus us 4 Sus Qus 5us 60 lesus 7Dus daa B U33 SAIDA 1515 hex 48 BIU33 SAID MENOS hex 48 211 do yl gt 117 31us Figura 59 Simula o da leitura do byte mais significativo roda 2 Observa es sendo as linhas de sinal orientadas de cima para baixo a Linha 1 sinal de inicializa o b Linha 2 sinais de sele o de acordo com a Tabela 2 03H byte mais significativo para o sensor de roda 2 c Linha 3 barramento de sa da lido pelo microcontrolador valor 04H d Linha 4 sinal hipot tico que representa os pulsos do sensor de roda 2 e Linha 5 sinal hipot tico que representa o clock de varredura de 1kHz gerado pelo microcontrolador f Linha 6 byte mais significativo gerado pelo circuito de captura
61. erta de n vel m nimo apresentado no display do controlador injetando na entrada o sinal de O V A leitura do teclado moment neo foi verificada a partir do acionamento das chaves e dos eventos gerados por cada uma como por exemplo navega o entre as diversas fun es do menu de opera o do controlador e digita o de valores A leitura do teclado de segmentos foi verificada a partir do desenho dos segmentos da barra de pulveriza o que o display do controlador apresenta em fun o do 82 acionamento das chaves O tratamento do watchdog foi verificado inibindo se a onda quadrada gerada pelo microcontrolador e observando os pulsos gerados pelo FPGA no pino de reset do microcontrolador A Figura 54 apresenta uma vis o geral da bancada de teste Figura 53 Display do controlador JMC1000 4 Figura 54 Vis o geral da bancada de teste 83 7 CONCLUS O As etapas de desenvolvimento do trabalho foram inicialmente delineadas da seguinte forma 1 Levantamento bibliogr fico 2 Estudo de ferramentas de projeto simula o e implementa o de subsistemas eletr nicos digitais utilizando componentes program veis FPGAs 3 Estudo e classifica o de equipamentos de automa o e controle de pulveriza o em m quinas agr colas comercializados 4 Defini o de Estudo de caso 5 Levantamento de requisitos do estudo de caso 6 Defini o das atividades e ou fun es vi veis de serem automatizadas em um p
62. gricultura representada pelo uso em m quinas agr colas de sensores atuadores computadores de bordo softwares e sistemas de informa es geogr ficas via sat lite GPS Seus objetivos s o monitorar a opera o das m quinas realizar o controle autom tico e registrar dados para an lise posterior As vantagens do uso da eletr nica embarcada s o melhoria da qualidade da produ o redu o das perdas e desgastes ajuda no planejamento do neg cio e prote o ao meio ambiente 3 2 Breve Hist rico da Eletr nica Embarcada na Agricultura Brasileira Segundo Balastreire 2000 a introdu o da eletr nica embarcada na agricultura brasileira ocorreu de forma gradativa No per odo entre 1970 e 1980 a agricultura n o contava com os benef cios eletr nicos mesmo porque a eletr nica na poca era pouco difundida no Brasil Praticamente toda forma de manuseio com a terra e suas culturas eram feitas mecanicamente e de forma semi artesanal com m quinas que ofereciam poucos recursos e alto custo para os usu rios A partir de 1980 surgiram as primeiras m quinas com alguma tecnologia e recursos mas que ainda apresentavam um custo elevado Havia ainda o paradigma de que uma m quina eletr nica n o iria suportar as condi es do campo al m da confiabilidade e precis o do sistema eletr nico serem duvidosas Mas no decorrer da d cada o paradigma foi sendo quebrado com melhorias el tricas e mec nicas em rela o aos primeiros pro
63. ia r pido descrevendo como utilizar as ferramentas descritas A Figura 39 ilustra os passos de desenvolvimento descritos 62 Schematic Editor AMA hh hh 191010210101100101 0101101010101001 010110900101101011 01010100103010101 0101010401001010 B Y vvxrvxv 1 011013011040 1CC101 011010010101100101 100101100101010100 101010110100110100 ot 101100110001010101 Figura 39 Passos de desenvolvimento para projetos baseados em FPGA 6 3 Projeto dos Circuitos L gicos A seguir s o apresentados dados relativos ao projeto e descri o do funcionamento dos circuitos l gicos implementados em FPGA 6 3 1 Composi o do Circuito Geral De maneira global a composi o do circuito geral para o estudo de caso formada pelos seguintes blocos 1 Blocos de captura do per odo dos sinais dos sensores de roda 1 e 2 2 Bloco de captura do per odo do sinal do sensor de vaz o 3 Bloco de leitura dos sinais das chaves moment neas e chaves dos segmentos da barra de pulveriza o 4 Bloco de leitura do sinal do sensor de n vel m nimo do tanque de pulveriza o 63 5 Bloco de tratamento do watchdog do microcontrolador 6 Bloco de sele o da informa o a ser lida pelo microcontrolador O diagrama de blocos do sistema implementado segue na Figura 40 inicializar roda 1 7 0 roda1 Bloco de captura T sensor de roda 1 roda 1 15 8 sinal roda1 inicializar clk roda2 B
64. ice Options Tools View Window _ x 41 la Joe s Gal eje c zem eue 270ns Zns div 205 Mons pons pons 100ns l20ns l40ns 160ns 180ns 200ns 2205 240ns RE EEE ETR ET 1324 1 OAZO CLOCREUCTNEZ E 2222221 2222222 2222222 A A A A PE RS 270ns Figura 64 Simula o da leitura do teclado de segmentos Observa es sendo as linhas de sinal orientadas de cima para baixo a Linha 1 sinal de inicializa o b Linha 2 sinais de sele o de acordo com a Tabela 2 09H byte relativo ao teclado de segmentos 101 Linha 3 sinal hipot tico que representa o clock de 8 MHz gerado pelo microcontrolador d Linhas 4 a 8 sinais das chaves de segmento e Linha 9 clock de varredura obtido a partir da divis o por 8 do clock gerado pelo microcontrolador f Linhas 10 a 14 barramento de sa da lido pelo microcontrolador O barramento de sa da lido pelo microcontrolador fiel ao estado das chaves de segmento De acordo com a Tabela 3 s o utilizados 5 sinais para as chaves de segmento 2 Bloco de leitura do teclado moment neo A Figura 65 apresenta o resultado da simula o da leitura do teclado moment neo Logic Simulator Xilinx Foundation F3 1i multipl Waveform Viewer 0 EB Ele Signal Waveform Device Options Tools View Window Help x
65. iga o da placa de desenvolvimento XS40 Figura 36 com a placa de circuito impresso do controlador JMC1000 4 Figura 29 A interliga o foi realizada utilizando cabos flex veis com 0 3 mm de bitola que foram soldados em pontos espec ficos da placa do controlador para obter os sinais com n vel de tens o ajustado para 3 3 V e nas vias das barras de pinos laterais disponibilizadas pela placa XS40 para acesso aos pinos do FPGA Os cabos foram etiquetados um a um para auxiliar a identifica o dos sinais para medi o e observa o das formas de onda A Figura 49 apresenta a interliga o entre as placas de circuito impresso E P Z N 27 Figura 49 Interligac o entre as placas de circuito impresso Para alimentar a placa do controlador foi utilizada uma fonte de tens o cont nua ajustada para 13 8 V Figura 50 Uma fonte de tens o cont nua de 6 V foi utilizada para alimentar a placa de desenvolvimento XS40 80 Y Twm POWER SUPPLY MPC 3006D Figura 50 Fonte de alimentac o para a placa do controlador Para simular os pulsos dos sensores de roda e vaz o foram utilizados geradores de sinais de onda quadrada Figura 51 A simulag o do pulso do sensor de n vel foi realizada utilizando se um sinal de que simula um n vel l gico zero para indicar n vel m nimo do tanque de defensivos Figura 51 Geradores de sinais para simula o dos sensores de roda e vaz o A visualiza o das formas
66. igura 27 Controlador JACTO JMC1000 4 41 42 4 TECNOLOGIA FPGA Seguem abaixo alguns t picos sobre a tecnologia FPGA que foi empregada no estudo de caso proposto Um breve hist rico apresentado como t pico introdut rio sendo os demais t picos relacionados com a estrutura interna de um FPGA t cnicas e principais conceitos relativos ao assunto 4 1 Hist rico A cria o do transistor em 1947 permitiu o desenvolvimento da ind stria eletr nica pois possibilitou o desenvolvimento de circuitos mais velozes mais confi veis ocupando menor espa o f sico gerando menos calor dissipado Tudo isso aliado a custos reduzidos Com o surgimento dos circuitos integrados em 1961 passou a ser poss vel a jun o de v rios transistores em uma nica pastilha permitindo ent o integrar circuitos relativamente grandes em um nico componente Os chips microprocessadores e microcontroladores s o frutos da evolu o da tecnologia de circuitos integrados Os microcontroladores apresentam maior auto sufici ncia em rela o aos microprocessadores pois possuem mem ria interfaces de entrada sa da e conversores de sinais embutidos Os microcontroladores s o amplamente utilizados em eletrodom sticos telefones celulares instrumenta o m dica eletr nica embarcada etc Em muitos sistemas digitais como ambientes de tempo real os microcontroladores n o apresentam desempenho satisfat rio Ordonez 2003 afirma que a utiliza
67. ilizada tipo regulagem deslocamento e a superf cie a ser tratada folha caule sementes solo s o os principais elementos que determinam em cada caso um comportamento ideal do defensivo em sua trajet ria at o alvo De maneira geral um crit rio que conduz a resultados satisfat rios o de se come ar por determinar na planta onde a praga e a doen a se localizam A partir desta informa o realiza se uma regress o chegando ao rg o de aplica o do defensivo bicos de pulveriza o e finalmente a m quina pulverizador e suas regulagens Em resumo uma boa pulveriza o requer uma tecnologia de aplica o de defensivos agr colas e a coloca o de um produto biologicamente ativo no alvo em quantidade adequada de forma econ mica e com riscos m nimos de contamina o ambiental 23 3 4 Tipos de Pulverizadores Utilizados nas Principais Culturas Agr colas Brasileiras De acordo com Santos e Santos Filho 2001 os pulverizadores utilizados nas principais culturas agr colas brasileiras podem ser divididos em tr s categorias pulverizadores autopropelidos pulverizadores tratorizados e pulverizadores turbo atomizadores Os principais fabricantes nacionais de pulverizadores s o M quinas Agr colas Jacto com sede em Pomp ia SP e Pulverizadores Montana com sede em S o Jos dos Pinhais PR Os principais fabricantes internacionais de pulverizadores s o Case EUA John Deere EUA e Hardi Dinamarca S
68. is causou uma queda significativa na rea plantada e nos ndices de produtividade para as lavouras de milho A necessidade de importa o principalmente de milho argentino quase inevit vel em situa es assim O estado do Paran o maior produtor de milho do Pa s sendo os Estados Unidos o grande produtor mundial 2 6 Soja Segundo o Instituto FNP 2006 a soja foi a grande vedete da explos o do agroneg cio brasileiro nas safras 2002 03 e 2003 04 A cadeia produtiva da soja concentrava um ter o de todo o agroneg cio brasileiro gerando divisas de mais de US 10 bilh es ano Embora vivendo um per odo de crise em virtude da baixa cota o do d lar e de superprodu o nos EUA maior produtor mundial a expectativa de melhoria a partir do 20 segundo semestre de 2007 com a queda dos estoques norte americanos alta nos pre os China maior consumidor mundial deve aumentar ainda mais a demanda mundial de soja importando o produto do Brasil e Argentina j que no Hemisf rio Sul a colheita ocorre na entressafra norte americana Maior produtor brasileiro o estado de Mato Grosso seguido de Paran e Rio Grande do Sul Existem previs es de que num futuro pr ximo o Brasil se torne o maior produtor mundial de soja 21 3 PANORAMA DO USO DA ELETR NICA EMBARCADA PULVERIZADORES AGR COLAS 3 1 A Defini o de Eletr nica Embarcada De acordo com Saraiva 2006 a eletr nica embarcada na a
69. ivos Figura 10 Modelos de sensores indutivos 31 3 6 3 Sensores de Proximidade Capacitivos Os sensores de proximidade capacitivos s o equipamentos eletr nicos capazes de detectar a presen a ou aproxima o de materiais org nicos pl sticos l quidos madeiras pap is metais etc O princ pio de funcionamento Figura 11 baseia se na gera o de um campo el trico gerado por um oscilador controlado por capacitor w T A uu SN bn y 111 y 1 AF J i Figura 11 Princ pio de opera o do sensor capacitivo O sensor formado por duas placas met licas carregadas com cargas el tricas opostas de forma a projetar o campo el trico para fora do sensor formando assim um capacitor que possui como diel trico o ar Quando um material aproxima se da face sensora ou seja do campo el trico o diel trico do meio se altera alterando tamb m o diel trico do capacitor frontal do sensor Como o oscilador do sensor controlado pelo capacitor frontal quando aproximamos um material a capacit ncia tamb m se altera provocando uma mudan a no circuito oscilador Esta varia o convertida em um sinal cont nuo que comparado comum valor padr o passa a atuar no est gio de sa da A Figura 12 apresenta modelos de sensores capacitivos 32 Figura 12 Modelos de sensores capacitivos 3 6 4 Sensores Fotoel tricos Os sensores fotoel tricos tamb m
70. iza o 9 CLK NIVEL refere se ao sinal de clock para sincroniza o do circuito de leitura do sinal do sensor de n vel O sinal obtido internamente no FPGA a partir da divis o de frequ ncia de um sinal de clock externo de 8 MHz gerado pelo microcontrolador 10 SINAL NIVEL refere se ao sinal do sensor de n vel m nimo do tanque de pulveriza o O n vel l gico 1 indica o n vel m nimo 11 CLK SEGMENTOS refere se ao sinal de clock para sincroniza o do circuito de leitura do teclado de segmentos O sinal obtido internamente no FPGA a partir da divis o de frequ ncia de um sinal de clock externo de 8 MHz gerado pelo microcontrolador 65 12 SEGMENTOS 7 0 refere se aos sinais do teclado de segmentos O n vel l gico 0 na entrada indica chave do teclado acionada 13 CLK MOMENTANEAS refere se ao sinal de clock para sincroniza o do circuito de leitura do teclado moment neo O sinal obtido internamente no FPGA a partir da divis o de frequ ncia de um sinal de clock externo de 8 MHz gerado pelo microcontrolador 14 MOMENTANEAS 7 0 refere se aos sinais do teclado moment neo O n vel l gico 0 na entrada indica chave do teclado acionada 15 RODAI 7 0 refere se ao byte menos significativo gerado pelo circuito de captura do sensor de roda 1 16 RODA1 15 8 refere se ao byte mais significativo gerado pelo circuito de captura do sensor de roda 1 17 RODA2 7 0 refere se ao byte men
71. la es dos blocos dos circuitos individuais descritos anteriormente 6 3 8 Integra o dos Circuitos A integra o dos circuitos foi realizada a partir da cria o de macros que permitiram o encapsulamento dos circuitos l gicos dos blocos individuais Foi acrescentado ainda um bloco chamado sinalizador de clock para auxiliar durante os testes de bancada O bloco simplesmente recebe o clock de 8 MHz gerado pelo microcontrolador e a partir da divis o de frequ ncia atua nos segmentos inferior e superior do display de 7 segmentos da placa de desenvolvimento XS40 vide Figura 31 que piscam com temporiza es diferentes para sinalizar visualmente que o FPGA est recebendo o sinal de clock do microcontrolador Foram escolhidos tamb m os pinos do FPGA mais adequados para interfaceamento com os sinais dos sensores do teclado e para comunica o com o microcontrolador A Figura 48 mostra na forma de diagramas l gicos a estrutura final do circuito geral gerado e contido na Figura 40 em diagrama de blocos 77 ROOA Captura wr aor de mda um El E 21 mm TT w Captura senso da vado wap ml uwa gt i ux m TUI E EAR ian nx Latura meso de nivel MU TIPLEIADOR GERA Tabla variada dos snaa de SAMA mo ODA 2L a 0 ROOA 14 2 2 4 saooFf TR z E TITLE x
72. lator Xilinx Foundation 11 multipl Waveform Viewer 0 E Signal Waveform Device Options Tools View Window Help Er ml xj mme 8 5 4 Friona 4 0 0 ex sil El CS asus 353 23us 5us div 50us 100us 150us 200us 250us 300us 400us 450us 500us 550us 600us 50 5 Sam 0 0 rubi lil a d adn dan AL 353 23us Figura 62 Simula o da leitura do byte mais significativo vaz o para 32 pulsos Observa es sendo as linhas de sinal orientadas de cima para baixo a Linha 1 sinal de inicializa o b Linha 2 sinais de sele o de acordo com a Tabela 2 06H byte mais significativo para o sensor de vaz o Linha 3 barramento de sa da lido pelo microcontrolador valor OH d Linha 4 sinal hipot tico que representa os pulsos do sensor de vaz o e Linha 5 sinal hipot tico que representa o clock de 8 MHz gerado pelo microcontrolador f Linha 6 clock de varredura obtido a partir da divis o por 8 do clock gerado pelo microcontrolador Linha 7 sinal de escala de pulsos de acordo com a Tabela 1 o n vel l gico O sinaliza coleta de 32 pulsos h Linha 8 byte mais significativo gerado pelo circuito de captura i Linha 9 byte intermedi rio gerado pelo circuito de captura j Linha 10 byte menos significativo gerado pelo circuito de captura 98 As linhas 8 9
73. lizando FPGA segue na Figura 34 56 3 3V GND sensor de rodo 1 3 3V sensor de rodo 2 interface 12V 3 3V BARRAMENTO 8 BITS MICROCONTROLADOR sensor de vazao FPGA MESTRE sensor de nivel SENSOR DE NIVEL GND ENABLE RODA ENABLE VAZAO ESCALA VAZAO Figura 34 Circuito para captura dos sinais dos sensores com FPGA A configura o final englobando todas as funcionalidades segue na Figura 35 3 3V GND pes eso 3 3V sensor de roda 2 PULSO DE RESET interface 12V 3 3V BARRAMENTO 8 BITS MICROCONTROLADOR sensor de vazao FPGA MESTRE ONDA QUADRADA sensor de nivel SENSOR DE NIVEL GND ENABLE RODA teclado momentaneo ENABLE VAZAO ESCALA VAZAO teclado segmentos ENABLE TECLADO Figura 35 Circuito completo para o estudo de caso 57 6 IMPLEMENTA O DAS FUN ES EM Para a implementa o das fun es em FPGA foi desenvolvida a segii ncia de trabalho com os itens que seguem abaixo relacionados 1 Defini o do FPGA utilizado 2 Escolha das ferramentas de desenvolvimento para elabora o dos circuitos l gicos 3 Projeto dos circuitos l gicos relacionados com cada fun o o que engloba as etapas de s ntese projeto l gico implementa o propriamente dita simula o e valida o 3 Integra o de todas a fun es em u
74. lo microcontrolador Dois multiplexadores n o recebem sinal em seus canais e ser o utilizados para expans o 2 Segundo est gio 4 multiplexadores cada multiplexador recebe em seus canais os 16 bits resultantes do est gio de sele o anterior sendo um deles respons vel pelo chaveamento entre os dados de roda outro pelos dados de vaz o outro pelos dados de n vel e teclado O bit de sele o dos multiplexadores recebe o primeiro sinal intermedi rio entre os sinais de sele o gerados pelo microcontrolador O multiplexador restante ser utilizado para expans o 3 Terceiro est gio 2 multiplexadores cada multiplexador recebe em seus canais os 16 bits resultantes do est gio de sele o anterior sendo um deles respons vel pelo chaveamento entre os dados de roda e vaz o e outro pelos dados de n vel e teclado O bit de 76 sele o dos multiplexadores recebe o segundo sinal intermedi rio entre os sinais de sele o gerados pelo microcontrolador 4 Quarto est gio 1 multiplexador o multiplexador recebe em seus canais os 16 bits resultantes do est gio de sele o anterior O bit de sele o do multiplexador recebe o sinal mais significativo entre os sinais de sele o gerados pelo microcontrolador De acordo com a Tabela 2 a sa da do terceiro est gio cont m os 8 bits desejados para a leitura do microcontrolador O resultado da simula o do bloco multiplexador geral pode ser observado nos anexos contando as simu
75. loco de captura 1 sensor de roda 2 roda 2 15 8 roda 2 7 0 sele o 3 0 sinal roda2 sa da 7 0 inicializar vaz o 7 0 clk vaz o vaz o 15 8 Bloco de captura escala sensor de vaz o vaz o 23 16 sinal vaz o 31 24 Bloco Neza multiplexador geral clk nivel Bloco de captura n vel 7 0 sx Sinal sinal sensor de n vel watchdog n vel Lo T E clk segmentos o Bloco de leitura segmentos 7 0 Bloco de segmentos 7 0 teclado segmentos tratamento do watchdog clk moment neas Bloco de leitura moment neas 7 0 teclado moment neo moment neas 7 0 clk watchdog inicializar Figura 40 Diagrama de blocos do sistema A rela o dos sinais de entrada e sa da dos blocos segue abaixo descrita 1 INICIALIZAR sinal ativo em n vel l gico 1 para inicializa o dos contadores e registradores internos dos blocos O sinal gerado pelo microcontrolador 2 CLK RODA I refere se ao sinal de clock que gera a resolu o de leitura do per odo dos pulsos dos sensores de roda Este sinal possui frequ ncia de 1 kHz o que gera resolu o de leitura de Ims O sinal gerado pelo microcontrolador 3 SINAL refere se ao sinal enviado pelo sensor de roda 1 com n vel de tens o j ajustado pela interface 12V 3V3 Consiste numa onda quadrada com 3 3V de amplitude e frequ ncia variando de 1 a 50 Hz aproximadamente de acordo com a velocidade de deslocamen
76. m nico FPGA gerando o circuito geral 4 Testes de bancada do circuito geral Conforme definido no estudo de caso e ilustrado nas figuras 35 e 40 as fun es que foram implementadas no FPGA seguem abaixo relacionadas 1 Fun es perif ricas a Watchdog do microcontrolador fun o que tem como objetivo monitorar o funcionamento do microcontrolador atuando em seu pino de reset caso ocorra por motivo de ru do ou interfer ncia uma entrada em estado de deadlock b Leitura do teclado moment neo e do teclado de segmentos da barra de pulveriza o fun o que tem como objetivo realizar a leitura dos sinais das chaves que formam o teclado moment neo e o de segmentos entregando os valores para o microcontrolador As chaves e suas fung es v m a seguir b1 Chaves moment neas e Chave autom tico manual escolher modo de opera o do sistema de pulveriza o e Chave mais ajuste de valores e Chave menos ajuste de valores e Chave zerar zerar valores e Chave mem ria gravar valores e Chave fun o acima acessar menus de usu rio 58 e Chave fun o abaixo acessar menus de usu rio b2 Chaves de segmento e Chave segmento 1 ligar desligar pulveriza o no segmento 1 da barra de pulveriza o e Chave segmento 2 ligar desligar pulveriza o no segmento 2 da barra de pulveriza o e Chave segmento 3 ligar desligar pulveriza o no segmento 3 da barra de pulveriza o e Chave segment
77. m a Tabela 2 04H byte menos significativo para o sensor de vaz o c Linha 3 barramento de sa da lido pelo microcontrolador valor 10H d Linha 4 sinal hipot tico que representa os pulsos do sensor de vaz o e Linha 5 sinal hipot tico que representa o clock de 8 MHz gerado pelo microcontrolador 99 f Linha 6 clock de varredura obtido a partir da divis o 8 do clock gerado pelo microcontrolador g Linha 7 sinal de escala de pulsos de acordo com a Tabela 1 o n vel l gico 1 sinaliza coleta de 64 pulsos h Linha 8 byte mais significativo gerado pelo circuito de captura i Linha 9 byte intermedi rio gerado pelo circuito de captura j Linha 10 byte menos significativo gerado pelo circuito de captura As linhas 8 9 e 10 cont m o n mero de contagens 10H do clock de varredura para 64 pulsos do sensor de vaz o Por analogia com o caso 32 pulsos n o ser o apresentados os resultados da simula o para os demais bytes uma vez que funcionou a troca de escala 100 ANEXO C Simula o dos Blocos de Leitura do Teclado Seguem abaixo resultados da simula o dos blocos de leitura do teclado gerados pela ferramenta Logic Simulator do Project Manager 1 Bloco de leitura do teclado de segmentos A Figura 64 apresenta o resultado da simula o da leitura do teclado de segmentos Logic Simulator Xilinx Foundation F3 1i multipl Waveform Viewer 0 E Elle Signal Waveform Dev
78. mapeamento da solu o no dispositivo e gera os bits de configura o bitstream que podem ser enviados para o dispositivo reconfigur vel multipl 4010XLPC84 09 Project Manager elx File Document View Project Implementation Tools Help mie eJ eja amp Fies Versio 4 Flow gt Contents Reports Synthesis B multipl Ry multiplex ver2 rev2 XC4010XL 09 PCB4 By multiplex E 87 multipl7 Tapis Ey contab10 1D BY multipl8 s DESIGN ENTRY 1g SIMULATION Y multipl9 s multipl simprims Eo B R 4000 IMPLEMENTATION l VERIFICATION PROGRAMMING al Es Pem Start Xilinx Foundation 11 Messages Sun Oct14 16 13 19 2007 Opening project multipl Pem Design Type Schematic Pem Xilinx server initialization Pem Xilinxversion 1 0 0 1 Pem Opening Xilinx project Pem Reading Xilinx project Console Ready Figura 37 Ambiente Project Manager da Xilinx Com rela o aos passos de desenvolvimento a partir da escolha do modelo de FPGA adequado para o projeto o circuito l gico foi constru do utilizando se o editor gr fico Schematic Editor onde poss vel selecionar diversos componentes a partir das bibliotecas fazer as interliga es entre eles bem como agrup los em blocos criando macros para 61 reutiliza o de fun es Ap s a constru o do circuito l gico foi criado
79. mem rias por exemplo Essa abordagem geralmente n o aplicada a projetos grandes por causa da dificuldade que existe em se fazer uma representa o gr fica de muitos componentes 2 Linguagens de descri o de hardware utiliza linguagens de descri o de hardware como VHDL VHSIC Very High Speed Integrated Circuits Hardware Description Language ou Verilog Programas escritos nessas linguagens s o compilados usando se ferramentas que podem gerar os bits de configura o para um dispositivo espec fico VHDL uma linguagem estruturada que oferece a possibilidade de descrever o hardware e este ser simulado antes de sua s ntese facilitando a valida o ou verifica o tanto em termos de funcionamento quanto em termos de tempos de atraso dos componentes e desempenho sem a necessidade da prototipa o do sistema Um programa em VHDL pode ser escrito basicamente usando dois tipos de descri o estrutural e comportamental Na descri o estrutural a organiza o f sica e topol gica do sistema descrita Isso quer dizer que s o especificadas as entradas e ou sa das os componentes l gicos a interliga o deles e os sinais que comp em o sistema Existem bibliotecas em VHDL que cont m entidades que podem ser usadas nos projetos como somadores contadores multiplicadores Na descri o comportamental necess rio descrever somente o comportamento Nessa abordagem s o descritas as fun es do sistema Um programa que utili
80. ndros pneum ticos ou cilindros hidr ulicos motores hidr ulicos e el tricos e dispositivos rotativos com acionamento de diversas naturezas As Figuras 14 e 15 mostram alguns desses atuadores Na automa o da atividade de pulveriza o os atuadores cl ssicos s o os reguladores de press o de pulveriza o geralmente baseados na utiliza o de motores el tricos Figura 14 Exemplo de motor hidr ulico 34 Figura 15 Exemplo de regulador de press o el trico 3 8 Sistema de Posicionamento Global GPS Segundo Hurn 1999 o Sistema de Posicionamento Global conhecido pela sigla GPS Global Positioning System fruto de um empreendimento de 12 bilh es de d lares do Departamento de Defesa dos Estados Unidos e obtido atrav s de um conjunto de 28 sat lites trabalhando simultaneamente Nessa constela o de sat lites 24 est o efetivamente ativados Quatro s o utilizados para assegurar confiabilidade de funcionamento cont nuo e por longo tempo do sistema GPS Esses quatro sat lites s o utilizados como elementos redundantes no sistema assegurando o funcionamento do sistema mesmo com ocorr ncia de falhas em um ou mais sat lites Essa redund ncia necess ria n o s para manter a credibilidade e efici ncia do sistema Mas tamb m para prever e evitar falhas ocasionais sem a necessidade de realiza o de manuten es corretivas pois essa manuten o de sat lites pode ser invi vel tanto financeiramente
81. nets use non dedicated resources Net88883 Analysis completed Wed Nov 87 88 27 12 2887 Total time 8 secs ngdanno teste ncd map ngm lt Gezi jma For Help press F1 XC4010XL 3 PC84 teste ucf Figura 88 Passos do processo de implementa o m Conclus o do processo de implementa o Ao t rmino do processo de implementa o exibida mensagem na tela Caso ocorram erros ser exibida mensagem de alerta Project Manager x Flow Engine ver1 gt rew1 Completed Successfully Figura 89 Fim do processo de implementac o n Verificando os relat rios de cada fase do processo de implementa o Reports Implementation Report Files 120 Os relat rios gerados por cada fase da implementa o podem ser visualizados para verificar estat sticas de ocupa o do FPGA temporiza o e eventuais erros ocorridos teste 4010XLPC84 3 Project Manager Elle Document View Project Implementation Tools Help Dle s Ola ele pla jm _ Files Versions Flow Contents Reports Synthesis El teste 5 5 By teste1 sch teste 8 Implementation Implementation Exportnetlistto Simulator 9 xc4000x ReportFiles Log File EDIF 200 Netlist Log simprims Relat rios de implementa o Pem Start Xilinx Foundation F3 1i Messages Mon Nov Opening project teste Pem Design Type Schematic Pem
82. ns o que gera leituras incorretas em virtude da reinicializa o dos contadores Propaga o de atrasos nas portas l gicas dos circuitos de reinicializa o dos contadores tamb m pode ser uma causa da instabilidade na leitura Outro fato observado foi que ap s cessarem os pulsos dos sensores fica o sempre o ltimo valor de contagem disponibilizado ao microcontrolador que nunca recebe a informa o de aus ncia de sinal O trabalho desenvolvido mostra ser poss vel a integra o de elementos de eletr nica embarcada em FPGA al m de proporcionar dentro do estudo de caso proposto a universaliza o de fun es uma vez que pode ser criado um chip universal para ser utilizado em outros projetos de controladores de pulveriza o minimizando o n mero de componentes de hardware Atualmente o controlador JMC1000 4 utiliza dois microcontroladores e componentes perif ricos para atender as especifica es de projeto conforme citado no item 5 3 A melhoria no desempenho tamb m ocorre uma vez que a captura de pulsos dos sensores realizada pelo FPGA ocorre praticamente em tempo real com atraso m nimo e o controlador JMC1000 4 faz uma captura quase em tempo real via interrup es conforme citado no item 5 4 2 Algumas sugest es de continuidade vem a seguir 86 1 Sincroniza o da captura de pulsos do FPGA com o microcontrolador como tentativa de resolu o do problema da instabilidade de leitura ou seja o microcontrolador s
83. o 4 ligar desligar pulveriza o no segmento 4 da barra de pulveriza o e Chave al vio r pido ligar desligar pulveriza o em todos os segmentos da barra de pulveriza o 2 Fun es nobres a Captura dos pulsos dos sensores de roda fun o que tem como objetivo fazer a leitura dos per odos dos pulsos dos sensores de roda entregando os valores ao microcontrolador para c lculo da velocidade de deslocamento da m quina S o utilizados dois sensores indutivos para gera o dos pulsos b Captura dos pulsos do sensor de vaz o fun o que tem como objetivo fazer a leitura do per odo dos pulsos do sensor de vaz o entregando o valor ao microcontrolador para c lculo da vaz o de l quido na barra de pulveriza o utilizado um sensor indutivo para a gera o dos pulsos Captura do pulso do sensor de n vel m nimo do tanque de pulveriza o fun o que tem como objetivo fazer a leitura do pulso do sensor de n vel m nimo entregando o valor ao microcontrolador para gera o de sinal de alerta ao operador da m quina utilizado um sensor indutivo para a gera o do pulso A seguir s o apresentados os detalhes da sequ ncia de trabalho apresentada 59 6 1 Defini o do FPGA utilizado Levando se em conta a disponibilidade de material oferecido pelo LAS Laborat rio de Arquitetura e Sistemas foi escolhido o FPGA XC4010XLPC84 integrante da fam lia XC4000XL do fabricante Xilinx para a implementa o
84. o real melhora o desempenho do sistema de pulveriza o A captura envolve a leitura do per odo do sinal de vaz o pelo FPGA com n mero de pulsos coletados em fun o de um sinal enviado pelo microcontrolador mestre mudan a de escala para aumentar a precis o de leitura enviando o valor do per odo via barramento paralelo Atualmente os valores dos per odos dos sinais de roda e vaz o s o lidos em vari veis de 16 e 24 bits A resolu o de leitura para a roda de 1 milisegundo ms e para a vaz o 1 microsegundo us Por problemas de pinagem limitada do microcontrolador seria interessante utilizar o mesmo barramento de leitura dos dados dos multiplexadores 8 bits ou seja o microcontrolador escolhe quando o FPGA entrega os valores de teclado moment neo de teclado dos segmentos de per odo de roda 1 de per odo de roda 2 ou per odo de vaz o sendo os tr s ltimos entregues em pacotes de 8 bits sincronizados por pinos dedicados A faixa de frequ ncia para os sinais dos sensores de roda aproximadamente 1 a 50 Hz e para o sinal do sensor de vaz o 5 a 1 5 kHz Atualmente o software faz a leitura do per odo para 4 pulsos de roda sempre e 32 ou 64 pulsos de vaz o dependendo da vaz o em L min Para o sensor de n vel m nimo do tanque de pulveriza o n o h trem de pulsos e o FPGA somente deve detectar o n vel l gico 0 ou 1 sinalizando para o microcontrolador via pino dedicado A configurac o proposta uti
85. o resultados da simula o do bloco de tratamento do watchdog gerados pela ferramenta Logic Simulator do Project Manager A Figura 67 apresenta o resultado do bloco de tratamento do watchdog considerando opera o normal do microcontrolador Logic Simulator Xilinx Foundation F3 1i multipl Waveform Viewer 0 EB file Signal Waveform Device Options Tools View Window 8 x 218 8 8 4 a mis 0 6 ial Gaal 25 C n Al c me 20ns 100 LH lim ns ins Mns Sns lens ns ens ns LOns lins lns L3ns 0 0 muli iulii iulii nn 1 51266 EEE EEE ESTE ESSES OE EEE EEE RU DER SER ASADA lolsI378 0 qucm CE a e xs 4 vo E on PL O PR E O so A o E o PO cu E PA ou O on PA un 8 A on as O PA eu E on Pu O eun ak k t A es k or E k on a Uc A 0 F L HUUUUUUUUUHUU UUUUUUU rr AL 18 gt 20ns Figura 67 Simula o do watchdog em opera o normal do microcontrolador Observa es sendo as linhas de sinal orientadas de cima para baixo a Linha 1 sinal de inicializa o b Linha 2 sinal watchdog gerado pelo microcontrolador para sinalizar seu funcionamento c Linha
86. o vem a seguir na Figura 42 Contador de 6 blls 4 JK Divisor de clock 1 Montador de 18 bite Regis tator 8 biis um s Mais slgnhicalvos N is Regis rador 8 bir A msn mam E E Regls ralor Menos sigriicalvos A vo uis y v s slgnitcaluor Figura 42 Diagrama l gico do bloco de captura do sensor de vaz o No bloco de captura de vaz o existe um contador de 6 bits que recebe como clock os pulsos do sensor de vaz o Um contador de 16 bits com clock de 1 MHz obtido pelo divisor de clock a partir do clock de 8 MHz gerado pelo microcontrolador faz a contagem do per odo at que sejam contados dependendo do sinal de escala 32 ou 64 pulsos do sensor pelo contador de 6 bits Dependendo da frequ ncia do sinal do sensor de vaz o o overflow do contador de 16 bits dispara a contagem de outro contador de 16 bits o que permite capturar valores de per odo de at 32 bits embora 24 bits sejam suficientes conforme afirmado anteriormente A contagem dos pulsos dispara um flip flop JK cuja sa da sincroniza o carregamento dos 32 bits resultantes da contagem do per odo em quatro registradores de 8 bits bem como faz o reset dos contadores para o pr ximo ciclo de contagem As arquiteturas internas do divisor de clock dos contadores de 6 e 16 bits e dos registradores de 8 bits seguem no ANEXO F Os resultados da simula o
87. odu o ocorre nos estados de Mato Grosso e Bahia onde h expans o da rea de plantio Os produtores do Paran e Mato Grosso do Sul tendem a manter ou at reduzir a rea plantada Quando come a o plantio da safra brasileira de algod o em novembro os pa ses do Hemisf rio Norte est o concluindo as colheitas e durante a colheita brasileira que ocorre de maio a julho h entressafra no mercado internacional o que geralmente refor a o pre o do produto e acaba favorecendo o produtor brasileiro 2 2 Caf Segundo o Instituto FNP 2006 a recupera o dos pre os do caf a partir da safra 2004 05 deve continuar e a estimativa que at 2008 os pre os da saca fiquem acima de US 100 uma vez que est prevista uma forte redu o dos estoques mundiais O Brasil o maior produtor mundial de caf 33 de participa o na produ o mundial e o segundo maior consumidor mundial atr s apenas dos Estados Unidos apresentando custos de produ o inferiores aos dos principais concorrentes como Col mbia e Vietn As boas condi es clim ticas e a bi anualidade da produ o dever o levar a safra brasileira de 2006 07 a atingir o patamar de 43 milh es de sacas que praticamente quatro vezes maior que a produ o dos principais concorrentes O principal estado produtor brasileiro Minas Gerais seguido de Esp rito Santo e S o Paulo A produ o mineira praticamente o triplo da produ o capixaba e quatro vezes m
88. olicita via sinais de sele o existem combina es de bits dispon veis e n o utilizadas na Tabela 2 o status de ocupado aos circuitos de varredura ou seja enquanto o FPGA est coletando os pulsos ele informa a partir de um c digo pelo barramento de dados que a coleta n o est pronta O micro ent o n o solicita o valor do per odo dos pulsos Quando o micro solicitar novamente o status de ocupado e a coleta estiver pronta a FPGA disponibiliza os dados via barramento e inibe uma nova contagem de per odo enquanto o micro n o fizer a leitura Ap s a leitura o micro envia via barramento de sele o outro c digo para liberar a leitura de um novo per odo Outra solu o mais simples seria o microcontrolador confirmar as leituras de cada byte disponibilizado pelo FPGA e somente aceitando valores iguais por ciclo de leitura Incluir circuitos de atraso nos contadores mais uma poss vel solu o 2 Criar circuito de timeout no FPGA para detectar aus ncia de pulsos dos sensores como tentativa para resolver o problema do microcontrolador n o receber a informa o da aus ncia de pulsos 3 Estudar nova fam lia de FPGA para cria o do chip universal uma vez que a fam lia XC4000 est obsoleta 4 Projetar nova placa de circuito impresso do controlador de pulveriza o utilizando o chip universal para teste funcional em um pulverizador 5 Integrar o core completo do microcontrolador dentro do FPGA o que levaria a um
89. ontador de 16 bits com clear e clock enable Onde utilizado circuitos de captura de roda e vaz o Contador ore mente 18 bite oom olear e olook enable AM Pa ri A n St h II REEEESEET Figura 69 Contador de 16 bits com clear e clock enable 108 2 Contador de 2 bits com preset Onde utilizado circuitos de captura de roda a o0 FDP FDP cLock P O PRESET gt Figura 70 Contador de 2 bits com preset 109 3 Registrador de 8 bits com clear e clock enable Onde utilizado circuitos de captura roda e vaz o e leitura de teclado Q 7 0 07 Figura 71 Registrador de 8 bits com clear e clock enable 110 4 Contador de 6 bits com preset e clock enable Onde utilizado circuito de captura de vaz o Contador crescente 6 bits com preset e clock enable mi D Figura 72 Contador de 6 bits com preset e clock enable 111 5 Divisor de clock Onde utilizado circuitos de captura de vaz o n vel e leitura de teclado rro DIC LOC K_1MHZ clock gt Figura 73 Divisor de clock 6 Multiplex Onde utilizado bloco multiplexador geral paros 00020 DO Dorm Figura 74 Multiplex 112 7 Registrador de 16 bits com clear preset e clock enable Onde utilizado circuito de tratamento do watchdog Figura 75 Regis
90. os significativo gerado pelo circuito de captura do sensor de roda 2 18 RODA2 15 8 refere se ao byte mais significativo gerado pelo circuito de captura do sensor de roda 2 19 VAZAO T 0 refere se ao byte menos significativo gerado pelo circuito de captura do sensor de vaz o 20 VAZAO 15 8 refere se ao primeiro byte intermedi rio gerado pelo circuito de captura do sensor de vaz o 21 VAZAO 23 16 refere se ao segundo byte intermedi rio gerado pelo circuito de captura do sensor de vaz o 22 VAZAO 31 24 refere se ao byte mais significativo gerado pelo circuito de captura do sensor de vaz o 23 NIVEL 7 0 refere se ao byte gerado pelo circuito de captura do sensor de n vel sendo de interesse somente o bit menos significativo 24 SELECAOI3 0 refere se aos sinais de sele o controlados pelo microcontrolador para escolha do tipo de dado a ser lido no duto de dados de sa da A Tabela 2 a tabela verdade para os sinais de sele o 66 RODAI 7 0 RODA 2 7 0 RODAI 15 8 RODA 15 8 VAZAO T 0 VAZ O 15 8 VAZ O 23 16 VAZ O 31 24 MOMENT NEAS 7 0 SEGMENTOS 7 0 NIVEL 7 0 Tabela 2 Tabela verdade para os sinais de sele o 25 SAIDA 7 0 refere se ao duto de dados de sa da lido pelo microcontrolador 26
91. osi es com precis o de cent metros Segundo Perosa 2000 na agricultura o GPS diferencial permite medi o precisa da rea dos talh es e tamb m o controle de pulveriza o uma vez que com o aux lio de computadores e programas adequados s o realizadas duas atividades o rastreamento da rea e o mapeamento do grau de infesta o de pragas para que posteriormente o controlador de pulveriza o controle a quantidade de produtos qu micos necess rios para a aplica o de defensivos Em tratores e pulverizadores o GPS tamb m utilizado em dois sistemas a barra de luz Figuras 16 e 19 que um equipamento utilizado para a orienta o de um ve culo em faixas adjacentes diminuindo a sobreposi o da opera o agr cola entre passadas consecutivas e o auto pilot que um equipamento que guia o ve culo sem a necessidade de interven o do operador Na aduba o devido aos diferentes n veis de fertilidade do solo pode se realizar o mapeamento da rea atrav s do GPS Podem ent o ser utilizados controladores de aduba o que dosam a quantidade de adubo em fun o do mapeamento realizado As Figuras 17 e 18 mostram exemplos de receptores GPS 36 Figura 16 Barra de luz com display gr fico Figura 17 Receptores GPS Figura 18 Receptor GPS miniatura 37 Figura 19 Barra de luz com display de caracteres 3 9 Tipos de Controladores Eletr nicos de Pulveriza o Os controladores eletr
92. pendente das varia es de velocidade do pulverizador A equa o b sica da pulveriza o Dose L ha Vaz o L min 600 Velocidade Km h Comprimento da barra m O controlador faz a leitura de pulsos de dois sensores indutivos acoplados nas rodas do pulverizador para calcular a velocidade de deslocamento em quil metros por hora Km h A vaz o em litros por minuto L min calculada a partir da leitura de pulsos de um sensor indutivo localizado no medidor de vaz o o qual est localizado no comando de pulverizac o O comprimento da barra de pulveriza o em metros m digitado pelo usu rio via teclado A dose desejada em L ha digitada pelo usu rio via teclado O controlador calcula ent o a dose real em L ha a partir da equa o mostrada e compara com o valor desejado Se diferente o controlador atua no regulador de press o do comando de pulveriza o aumentando ou diminuindo a press o e consequentemente a vaz o nas barras de pulveriza o para manter sempre a dose em L ha desejada pelo usu rio Isso garante economia de produto cobertura eficiente da lavoura e riscos m nimos de contamina o ambiental 50 O controlador tamb m faz a leitura de um sensor de n vel de l quido no tanque de pulveriza o e informa ao usu rio quando um n vel m nimo atingido 5 3 Detalhes de Hardware do Controlador JMC1000 4 Segue abaixo uma descri o do hardware do controlador JMC1000 4 1 Microcon
93. projeto de microcontrolador totalmente nacional 87 REFER NCIAS BIBLIOGR FICAS ATUADOR In Wikip dia A Enciclop dia Livre Dispon vel em lt http pt wikipedia org wiki Atuador gt Acesso em 20 mai 2007 BALASTREIRE LUIZ ANTONIO O estado da arte da Agricultura de Precis o no Brasil ed Piracicaba SP L A Balastreire 2000 224 p CRUVINEL Paulo E Instrumenta o agropecu ria no agroneg cio brasileiro do s culo XXI Parte 1 Dispon vel em lt http www embrapa br noticias artigos 2000 artigo 2004 12 07 2432500046 mostra artigo gt Acesso em 09 jun 2007 GERICOTA Manuel Gradim de Oliveira Metodologias de Teste para FPGAs Field Programmable Gate Arrays Integradas em Sistemas Reconfigur veis 2003 Disserta o Doutorado em Engenharia Eletrot cnica e de Computadores Faculdade de Engenharia da Universidade do Porto Porto 2003 HONEYWELL Ultrasonic Distance Sensors Catalogue E90 Issue December 1999 51p Cat logo HURN JEFF GPS Um Guia para a Pr xima Utilidade ed E U A Trimble 1999 76 p INSTITUTO FNP Agrianual 2006 Anu rio da Agricultura Brasileira S o Paulo SP p 149 434 out 2005 LOBO J NIOR Manoel Ibrain Aplica o Terrestre com Pulverizadores Autopropelidos Dispon vel em lt http www pulverizador com br aplic terrestre 01 htm gt Acesso em 15 mai 2007 LOBO J NIOR Manoel Ibrain Pulverizador Tratorizado com Barras e Bicos Hidr ulicos Dispon v
94. que comp e o sistema 46 4 5 Desenvolvimento de Aplica es em Sistemas Computacionais Reconfigur veis Para o desenvolvimento de aplica es em sistemas computacionais reconfigur veis interessante compreender as diferen as entre os sistemas computacionais tradicionais e os sistemas computacionais reconfigur veis Segundo Martins 2003 temos 1 Sistemas computacionais tradicionais as aplica es para sistemas computacionais tradicionais s o divididas em dois tipos de implementa o hardware e software A escolha do tipo de implementa o feita com base no tipo de problema disponibilidade de tecnologia custos e no tempo de execu o exigido pela aplica o A solu o em software baseada na utiliza o de algoritmos codificados em alguma linguagem de programa o O programa fonte resultante executado em n vel de sistema operacional ou de processador microcontrolador A flexibilidade da solu o em software grande uma vez que podem ser implementadas v rias funcionalidades que variam em fun o do software que est sendo executado A solu o em hardware envolve a utiliza o de t cnicas de engenharia eletr nica ou engenharia de hardware e geralmente ao inv s de um algoritmo implementado somente um circuito eletr nico com funcionalidade fixa o que acarreta perda de flexibilidade em rela o solu o em software Por m em termos de desempenho a solu o em hardware melhor uma ve
95. r mundial de alimentos na pr xima d cada A seguir apresentado um breve panorama das principais culturas agr colas brasileiras 2 1 Algod o Segundo o Instituto FNP 2006 os pre os mundiais do algod o consolidaram uma trajet ria de recupera o em 2006 e essa tend ncia deve persistir durante o ano de 2007 As perspectivas para os maiores produtores mundiais s o e China H restri es de v rias categorias com destaque para a redu o de reas agricult veis a limitada disponibilidade de gua e o forte xodo rural e EUA Recentemente o pa s sofreu derrotas na Organiza o Mundial do Com rcio OMC relativas a financiamentos subsidiados para os produtores A ind stria t xtil desacelera oprimida pela pesada concorr ncia dos tecidos chineses e Paquist o Apresenta queda no n vel tecnol gico de toda a cadeia coton cola e desinteresse de investidores internacionais em virtude da complicada fase pol tica que o pa s atravessa 17 e ndia n o tem restri es ao crescimento da cotonicultura exceto a barreira tecnol gica terra e clima favor vel Apresentou produ o recorde na safra 2004 05 e poder ser o nico produtor a apresentar ciclo de crescimento sustent vel a m dio e longo prazo e Austr lia Apresenta queda acentuada em sua produ o devido uma seca que assola o pa s causando falta de gua e prejudicando as lavouras que s o 95 irrigadas No Brasil a maior pr
96. ra do Sensor de N vel M nimo do Tanque de Pulveriza o O bloco de captura do pulso do sensor de n vel m nimo do tanque de pulveriza o tem como fun o fazer a leitura do pulso do sensor de n vel m nimo entregando o valor ao microcontrolador para gera o de sinal de alerta ao operador da m quina De acordo com a Figura 40 o bloco de captura recebe em sua entrada o pulso do sensor de n vel e clock disponibilizando na sa da o resultado da leitura O diagrama l gico do bloco segue na Figura 44 SENSOR DE H16 cLock gt CLOCK SMHZ CLOCK IMHZ SAIDA NIVEL 7 0 Figura 44 Diagrama l gico do bloco de leitura do sensor de n vel O bloco de leitura do sinal do sensor de n vel m nimo do tanque de pulveriza o consiste basicamente num flip flop tipo D com clock obtido internamente no FPGA a partir da divis o de freq ncia de um sinal de clock externo de 8 MHz gerado pelo microcontrolador O flip flop transfere o sinal do sensor de n vel para a sa da A arquitetura interna do divisor de clock segue no ANEXO F Os resultados da simula o do bloco de leitura do sensor de n vel seguem no ANEXO D 72 6 3 6 Bloco de Tratamento do Watchdog do Microcontrolador O bloco de tratamento do watchdog do microcontrolador tem como fun o monitorar o funcionamento do microcontrolador atuando em seu pino de reset caso ocorra por motivo de ru do ou interfer ncia uma entrad
97. rcuito multiplexador do teclado dos segmentos com FPGA 54 Figura 34 Circuito para captura dos sinais dos sensores com 56 Figura 35 Circuito completo para o estudo de caso sese 56 Figura 36 Placa de desenvolvimento XS40 a eges ads 59 Figura 37 Ambiente Project Manager da Xilinx eese 60 Figura 38 Ferramenta GXSLOAD i ies tanto ratto eee eee Ree eeu 61 Figura 39 Passos de desenvolvimento para projetos baseados em 62 Figura 40 Diagrama de blocos do sistema te sek due CORAIS a 63 Figura 41 Diagrama l gico do bloco de captura do sensor de roda 67 Figura 42 Diagrama l gico do bloco de captura do sensor de 240 69 Figura 43 Diagrama l gico dos blocos de leitura de teclado sss 70 Figura 44 Diagrama l gico do bloco de leitura do sensor de n vel 71 Figura 45 Diagrama l gico do bloco de tratamento do watchdos 72 Figura 46 Diagrama l gico do bloco multiplexador geral eese 74 Figura 47 Multiplexador de dois canais de 8 bits esee 75 Figura
98. recis o aa 26 3 6 Tipos de Sensores Utilizados na Instrumenta o Agricola 28 3 6 1 Sensores de Dist ncia Ultras nicos x ues aree teretes otn aet eee ie a demus 28 3 6 2 Sensores de Proximidade Indutivos 20 3 6 3 Sensores de Proximidade Capacitivos a 31 3 6 4 Sensores Eotoel trI00S u u rr 32 3 7 Tipos de Atuadores Utilizados na Instrumenta o 33 3 8 Sistema de Posicionamento Global GPS sse 34 3 9 Tipos de Controladores Eletr nicos de Pulveriza o 3T 4 TECNOLOS A P AA o a a ha u aha yasa 42 e BONO A py d 42 4 2 Estrutura Interna de um PROA usas ES SC 43 4 3 Conceitos sobre Roteamento ts 44 4 4 Conceitos sobre Reconfigura o iss Dae DA 45 4 5 Desenvolvimento de Aplica es em Sistemas Computacionais Reconfigur vets 46 5 ESTUDODE CASO a a am IR UE Me CA A a 48 SL kaq 49 5 2 Fun o do Controlador JMC1000 4 d ar e eec iia 49 5 3 Detalhe
99. rojeto piloto 7 Projeto implementa o dessas fun es em um FPGA 8 Simula o e testes de valida o do sistema implementado 9 Elabora o de documenta o t cnica e de usu rio do sistema implementado 10 Resultados e conclus es obtidas 11 Documenta o e elabora o da monografia 12 Sugest es de continuidade A Figura 55 apresenta o cronograma previsto para as etapas 84 Cronograma de desenvolvimento Etapas Tempo previsto fev abr mai jun jul ago set out nov LI LLL 10 11 12 Figura 55 Cronograma de desenvolvimento As etapas de 1 a 6 foram cumpridas no primeiro semestre As demais etapas foram realizadas ao longo do segundo semestre e somente a etapa 9 ainda n o foi conclu da pois foram priorizadas outras etapas consideradas mais importantes para a finaliza o dos trabalhos Os alunos do Grupo de Inicia o Cient fica Diego e Denison participaram efetivamente do projeto Nas etapas 1 2 5 7 e 8 a participa o dos mesmos foi realizada de forma relevante e contribuiu decisivamente para a obten o dos resultados obtidos Durante os testes de bancada surgiu uma dificuldade interessante relativa ao funcionamento do circuito Embora a gera o do netlist v rias vezes n o indicou a presen a 85 de erros ap s descarregar o arquivo
100. s de Hardware do Controlador JMC1000 4 50 5 4 Defini o e Projeto do Sistema Proposto aureo 50 5 4 1 Descri o das Fun es Perif ricas ds seo od ttes ee udi e ee ugue 51 5 4 2 Descri o das Fun es Nobres ia 55 6 IMPLEMENTA O DAS FUN ES EM FPGA a aanannnnnsassasssssssssa 57 6 1 Defini o do EP CAU s 59 6 2 Escolha de Ferramentas de Desenvolvimento para Elabora o dos Circuitos L gicos 60 6 3 dos Circuitos L BICOS i oer erem a eren ded 62 6 3 1 Composi o do Circuito Geral 62 6 3 2 Blocos de Captura dos Per odos dos Sinais dos Sensores de Roda 66 6 3 3 Bloco de Captura do Per odo do Sinal do Sensor de Vaz o 68 6 3 4 Blocos de Leitura das Chaves Moment neas e Chaves dos Segmentos da Barra de A 70 6 3 5 Bloco de Captura do Sensor de N vel M nimo do Tanque de Pulveriza o 71 6 3 6 Bloco de Tratamento do Watchdog do Microcontrolador 72 6 3 7 Bloco Multiplexador Geral AN 73 6 3 8 Integra o dos Circuitos essi saem Er eta t Ui u ad ede da Sadi sta ud 76 Gd Leste do Bancada nis tbe uenia buts aa 79 T CONCEUS O aaa calados Debo 83 REFER NCIAS BIBLIOGR FICAS ri
101. sa da do bloco multiplexador geral um barramento de 8 bits que fornece a informa o desejada ao microcontrolador O diagrama l gico do bloco vem a seguir na Figura 46 74 RODA 1 L1 Utt u MULTIP L2 T Dados dos blocos iid de captura e MULTIPLZ leitura 045 VAZAO 7 0 Sa da para o microcontrolador MULTIPL2 MOMENTAN EAS T 0 SEGMENTOS 2 MULTIPLZ Sinais de sele o m Figura 46 Diagrama l gico do bloco multiplexador geral A unidade b sica do bloco multiplexador geral um multiplexador de dois canais de 8 bits 1 bit de sele o mostrado na Figura 47 75 U58 DADOSB 7 0 SAIDA 7 0 DADOSA T7 0 50 MULTIPL2 Figura 47 Multiplexador de dois canais de 8 bits O bit de sele o SO com n vel l gico 0 coloca na sa da os dados do canal superior O n vel l gico 1 coloca na sa da os dados do canal inferior A arquitetura interna do multiplexador segue no ANEXO F O bloco multiplexador geral constitu do por quatro est gios de multiplexadores estruturados da seguinte forma 1 Primeiro est gio 8 multiplexadores cada multiplexador recebe em seus canais os 16 bits resultantes da leitura dos sinais referentes aos sensores de roda sensor de vaz o sensor de n vel teclado moment neo e teclado de segmentos O bit de sele o dos multiplexadores recebe o sinal menos significativo entre os sinais de sele o gerados pe
102. sdutor converte um tipo de energia em outra e uma parte que converte a energia resultante em um sinal el trico Os tipos cl ssicos de sensores utilizados na instrumenta o agr cola s o os ultras nicos indutivos capacitivos e fotoel tricos Segue abaixo uma descri o desses tipos de sensores 3 6 1 Sensores de Dist ncia Ultras nicos S o utilizados para detectar ou medir a posi o de determinado objeto atrav s da emiss o de pulsos de ultra som Os sensores trabalham com um transdutor ultras nico usado para transmiss o recep o de sinais ac sticos Em cada ciclo ser o transmitidos entre 300 e 5000 sinais ultras nicos especialmente codificados por segundo dependendo da dist ncia entre sensor alvo Os pulsos s o ent o refletidos de volta pelo alvo recebidos e decodificados pelo sensor Atrav s da medida compensada pela temperatura do tempo gasto pelo sinal ac stico a dist ncia ao alvo determinada com alto grau de precis o A medida resultante pode ser amostrada na forma de um sinal de sa da anal gico ou digital Target object distance Time Te T Ww l i I h Time Voltage Figura 7 Detec o do alvo no sensor ultras nico 29 A Figura 7 mostra o tempo gasto pelo sinal ac stico O diagrama mostra como o pulso viaja do transdutor para o alvo refletido ao tempo T 2 e alcan a o transdutor ao tempo T Abaixo est um diagrama da voltagem no transdutor ultr
103. t tipos de m quinas com m dulos eletr nicos A partir de 1990 houve a explos o do uso da eletr nica na agricultura com a implanta o de sistemas suportando tecnologias cada vez mais confi veis com recursos prontos e de f cil utiliza o al m de apresentar resist ncia s intemp ries e alta precis o As m quinas sofreram uma consider vel queda nos custos tornando as acess veis a pequenos e m dios produtores 22 3 3 Conceitos sobre Pulveriza o Pulverizar reduzir um corpo em pequenos fragmentos borrifar em gotas JACTOO1 Pulverizador todo equipamento capaz de produzir gotas em fun o de uma determinada press o exercida sobre a calda produto qu mico mais gua JACTOO1 O sucesso de uma boa pulveriza o depende de um bom pulverizador bom produto qu mico operador treinado boa qualidade de gua pH ideal e condi es de tempo favor veis da maior import ncia que o administrador agr cola providencie o treinamento e a capacita o de seus t cnicos e operadores de m quinas pois isso propicia pr ticas que melhoram a uniformidade a exatid o e a seguran a das pulveriza es Aplica es mais precisas e mais uniformes podem reduzir a quantidade de ingredientes ativos requerida para um dado controle Aplica es bem executadas reduzem os custos dos tratamentos e minimizam os efeitos poluentes Os par metros ambientais vento umidade relativa do ar temperatura etc a m quina ut
104. to da m quina 64 4 CLK RODA2 refere se ao sinal de clock que gera a resolu o de leitura do per odo dos pulsos dos sensores de roda Este sinal possui freq ncia de 1 kHz o que gera resolu o de leitura de Ims O sinal gerado pelo microcontrolador 5 SINAL RODA2 refere se ao sinal enviado pelo sensor de roda 2 com n vel de tens o j ajustado pela interface 12V 3V3 Consiste numa onda quadrada com 3 3V de amplitude e frequ ncia variando de 1 a 50 Hz aproximadamente de acordo com a velocidade de deslocamento da m quina 6 CLK VAZAO refere se ao sinal de clock que gera a resolu o de leitura do per odo dos pulsos do sensor de vaz o Este sinal possui frequ ncia de 1 MHz o que gera resolu o de leitura de lus O sinal obtido internamente no FPGA a partir da divis o de frequ ncia de um sinal de clock externo de 8 MHz gerado pelo microcontrolador 7 ESCALA refere se ao sinal que indica o n mero de pulsos do sinal do sensor de vaz o a serem coletados pelo circuito de captura A Tabela 1 a tabela verdade para o sinal 0 32 1 64 Tabela 1 Tabela verdade para sinal de escala de pulsos do sensor de vaz o 8 SINAL VAZAO refere se ao sinal enviado pelo sensor de vaz o com n vel de tens o j ajustado pela interface 12V 3V3 Consiste numa onda quadrada com 3 3V de amplitude e frequ ncia variando de 5 Hz a 1 5 kHz aproximadamente de acordo com a vaz o de l quido nas barras de pulver
105. trador de 16 bits com clear preset e clock enable 113 ANEXO G Utilizando as Ferramentas Project Manager e GXSLOAD Segue um guia r pido para utiliza o das ferramentas Project Manager e GSXLOAD para um projeto exemplo simples 1 Project Manager a Criando um novo projeto de diagrama esquem tico File New Project Name TESTE Cancel Directory CAXILINXSACTIVE PROJECTS Browse Type gt Help Flow Schematic m 4010XLPC84 je 3 IE Figura 76 Criando um novo projeto b Entrando no editor de diagrama esquem tico Schematic Editor teste 4010XLPC84 3 Project Manager Ele Document View Project Implementation Tools Help ole e e a 18 Ne Files Versions Flow Contents Reports Synthesis E teste EP testei sch teste 4010XLPC84 3 teste simprims xc4000x Pe J 8 Saving backup file CAXILINXACTIVEIPROJECTSIMULTIPLAMULTIPL1 BSC B se Automatic backup finished se Please walt Automatic backup in progress se Saving backup file CAXILINXACTIVEIPROJECTSIMULTIPLAMULTIPL1 BSC se Automatic backup finished 8c Please walt Automatic backup in progress 8 Saving backup file CAXILINXACTIVEIPROJECTSIMULTIPLAMULTIPL1 BSC Sc Automatic backup finished 8c Please wait Automatic backup in progress 8 Saving backup file CAXILINXXACTIVEPROJECTSYMULTIPLIMULTIPL1 BSC Sc
106. trolador solicitou o byte menos significativo gerado pelo circuito de captura 92 Logic Simulator Xilinx Foundation F3 1i multipl Waveform Viewer 0 E Elle Signal Waveform Device Options Tools View Window Help 18 8 8 Edl Functional v al EX ns o Break gt 5 8 Gaal Or c no zm aeuen 112 165 Ens div LJ Sns 100 lt l50ns 2005 250ns 300ns 350ns j400ns 450ns 500 lt 50ns 600ns 650ns 700ns 0 0 iili malan mahan malan mahan iili a E o B SI324 T 4 B s1353 0 8 A enetsspted MsI260 I 8 B U33 SAID MAIS15 hex 8 BIU33 SAID MENOS hex 8 ES AL 112 165us Figura 58 Simula o da leitura do byte menos significativo roda 2 Observa es sendo as linhas de sinal orientadas de cima para baixo a Linha 1 sinal de inicializa o b Linha 2 sinais de sele o de acordo com a Tabela 2 01H byte menos significativo para o sensor de roda 2 c Linha 3 barramento de sa da lido pelo microcontrolador valor 20H d Linha 4 sinal hipot tico que representa os pulsos do sensor de roda 2 e Linha 5 sinal hipot tico que representa o clock de varredura de 1kHz gerado pelo microcontrolador f Linha 6 byte mais significativo gerado pelo circuito de captura g Linha 7 byte menos significativo gerado p
107. trolador MSP430F149 escravo tratamento do display gr fico 240x128 1 Microcontrolador MSP430F 149 mestre varredura do teclado leitura dos sinais dos sensores para c lculo da vaz o em L min velocidade em Km h e dose em L ha para atuar no regulador de press o do comando de pulveriza o comunica o serial RS485 com m dulos auxiliares e salvamento em EEPROM Electrically Erasable Programmable Read Only Memory 1 Timer LMC555 watchdog do microcontrolador mestre 2 Multiplexadores HC4051 varredura do teclado 2 Mem rias EEPROM 93LC66 salvamento de constantes de calibra o 1 Driver RS485 ADMAS83 comunica o serial 3 Drivers 3 3V 5V HCT245 interface para barramento do display 2 Drivers 12V 3 3V TLC3704 interface para entrada dos sinais dos sensores 1 Array de transistores ULN2003 interface 2 Drivers 3V3 12 IR2010S interface para sa da de sinais 5 4 Defini o e Projeto do Sistema Proposto Conforme afirmado no item 5 2 a fun o do controlador 1000 4 manter a dose aplicada de defensivo independente das varia es de velocidade do pulverizador Para realizar essa tarefa o controlador realiza a leitura dos pulsos dos sensores de roda e vaz o para calcular respectivamente a velocidade de deslocamento do pulverizador e a vaz o de l quido nas barras de pulveriza o O controlador faz tamb m a leitura de um sensor de n vel m nimo de l quido no tanque de pulveriza o para alertar o
108. ura do byte mais significativo vaz o para 32 pulsos 97 Figura 63 Simula o da leitura do byte menos significativo vaz o para 64 pulsos 98 Figura 64 Simula o da leitura do teclado de segmentos 100 Figura 65 Simula o da leitura do teclado moment neo sss 101 Figura 66 Simula o da leitura do sensor de n vel 103 Figura 67 Simula o do watchdog em opera o normal do microcontrolador 105 Figura 68 Simula o do watchdog com falha no microcontrolador 106 Figura 69 Contador de 16 bits com clear e clock enable see 107 Figura 70 Contador de 2 bits com preset eret eterne nene tanen tanen nnn 108 Figura 71 Registrador de 8 bits com clear e clock enable esse 109 Figura 72 Contador de 6 bits com preset e clock enable esee 110 Fig ra Divisor ASCII AS Eu VR RUNG 111 Figura 4 4 VIUTUDIOX See eet CRUS EHE ie turre RAR CASES ua Saa a aes 111 Figura 75 Registrador de 16 bits com clear preset e clock enable 112 Figura 76 Criando um novo projeto ia 113 Figura 77 Entrando no Schematic Editor eee eee te tette tn 113 Figura 78
109. ytes para armazenamento pode se afirmar ent o que um contador de 16 bits atende a faixa de freq ncia para a velocidade de deslocamento De acordo com a Figura 40 cada bloco de captura recebe em sua entrada os sinais de inicializa o clock de varredura e pulsos do sensor de roda correspondente e disponibiliza na sa da o resultado da leitura do per odo O diagrama l gico do bloco segue na Figura 41 Contador de 2 bits E CONTIGBITCE Contador de 16 bits D MAIO 1 Registrador 8 bits Mak s kj cativos Registrador 8 bit Me 10s SAIDA MAR 152 SAIDA MENOS 13 Figura 41 Diagrama l gico do bloco de captura do sensor de roda 68 Os blocos de captura do per odo dos sinais dos sensores de roda possuem funcionamento id ntico Em cada bloco existe um contador de 2 bits que recebe como clock os pulsos do sensor de roda correspondente Um contador de 16 bits com clock de 1 kHz gerado pelo microcontrolador faz a contagem do per odo at que sejam contados 4 pulsos do sensor pelo contador de 2 bits A contagem dos 4 pulsos dispara um flip flop JK cuja sa da sincroniza o carregamento dos 16 bits resultantes da contagem do per odo em dois registradores de 8 bits bem como faz o reset dos contadores para o pr ximo ciclo de contagem As arquiteturas internas dos registradores de 8 bits e dos contadores de 2 e 16 bits seguem no ANEXO F Os resultados da simula o do bloco de captura do sensor de ro
110. z que n o s o necess rias a leitura e decodifica o de instru es 2 Sistemas computacionais reconfigur veis as aplica es para sistemas computacionais reconfigur veis apresentam implementa o intermedi ria entre hardware e software que procura mesclar o desempenho de aplica es em hardware com a flexibilidade de aplica es em software Inicialmente o desenvolvimento de aplica es em hardware reconfigur vel era semelhante ao das aplica es tradicionais em hardware fixo mas com a evolu o da tecnologia FPGA e dos ambientes de auxilio ao projeto acabou ocorrendo a aproxima o entre o desenvolvimento de solu es em sistemas reconfigur veis e o desenvolvimento de software sendo desej vel como resultado final um programa e n o um circuito Martins 2003 cita que as abordagens para o desenvolvimento de solu es em sistemas reconfigur veis s o 47 1 Diagramas esquem ticos a solu o implementada em hardware reconfigur vel desenvolvida utilizando ferramentas que a partir da captura do esquem tico geram os bits de configura o de um determinado dispositivo reconfigur vel O esquem tico uma representa o visual de portas e componentes l gicos combinacionais e seq enciais do hardware que faz parte da solu o implementada no sistema reconfigur vel Geralmente nesse tipo de ferramenta poss vel usar componentes mais complexos j prontos como somadores ULAs Unidade L gica Aritm tica e
111. za o b Linha 2 sinais de sele o de acordo com a Tabela 2 04H byte menos significativo para o sensor de vaz o c Linha 3 barramento de sa da lido pelo microcontrolador valor 08H d Linha 4 sinal hipot tico que representa os pulsos do sensor de vaz o 95 e Linha 5 sinal hipot tico que representa o clock de 8 MHz gerado pelo microcontrolador f Linha 6 clock de varredura obtido a partir da divis o por 8 do clock gerado pelo microcontrolador Linha 7 sinal de escala de pulsos de acordo com a Tabela 1 o n vel l gico O sinaliza coleta de 32 pulsos h Linha 8 byte mais significativo gerado pelo circuito de captura i Linha 9 byte intermedi rio gerado pelo circuito de captura j Linha 10 byte menos significativo gerado pelo circuito de captura As linhas 8 9 e 10 cont m o n mero de contagens 08H do clock de varredura para 32 pulsos do sensor de vaz o A Figura 61 apresenta o resultado da simula o considerando que o microcontrolador solicitou o byte intermedi rio gerado pelo circuito de captura e que s o coletados 32 pulsos por captura Logic Simulator Xilinx Foundation F3 1i multipl Waveform Viewer 0 EX Ele Signal Waveform Device Options Tools View Window Help dada e 9 Co malta 354 0225us Sus div Bous 0Dus 150us 200us 250us 300us 400us 450us 500us 50us 600us 650us 00us 0 0 aliadas
112. za esse tipo de descri o possui o mesmo formato de um programa fonte escrito em uma linguagem de alto n vel Essa abordagem aumenta a facilidade de desenvolvimento do sistema No entanto os sistemas gerados a partir desse tipo de descri o podem n o ser t o otimizados em quest es de desempenho e rea de dispositivo ocupada quanto os descritos VHDL estrutural 48 5 ESTUDO DE CASO O estudo de caso utiliza o controlador eletr nico de pulveriza o para pulverizadores autopropelidos JMC1000 4 Figura 29 fabricado pela empresa M quinas Agr colas Jacto S A As fun es de processamento do controlador JMC1000 4 s o implementadas em microcontroladores Figura 29 Controlador JACTO JMC1000 4 49 5 1 Objetivos O objetivo do estudo de caso propor a integra o das fun es de processamento mais nobres do controlador em um FPGA Al m disso proposta tamb m a integra o de elementos perif ricos aos microcontroladores em um FPGA A integra o leva em conta dois aspectos a melhoria de desempenho e a otimiza o do hardware do controlador Al m disso o FPGA com as fun es embutidas resultante poderia ser utilizado como m dulo universal para o projeto de novos modelos de controladores de pulveriza o 5 2 Fun o do Controlador JMC1000 4 O controlador de pulveriza o JMC1000 4 tem como fun o b sica manter a dose de defensivo em litros por hectare L ha desejada pelo usu rio inde

Visualizar/Abrir

Contents

Download Pdf Manuals

Related Search

Related Contents