Home

receptor dvd/cd manual de servicio modelo: ht353sd

1. 9 249 529 O 2 IO 9 0 0 020 ao 200 929 090000090 0009 900000 0000 95959 MS loc o So o v o 9 8 0900505000090 000000500 5255559 o 280 e ra 0 00 00 00 O ET e 999 SO do oo S e o Ae d 9 EX 90909909 E n 3 2 9 0 992 9 2 2 9 0 0 99 A 5 F2 05050 05050 0 00000 gt O O sore ES o 2 2 9 9 2059207 27920207 2050609 A O SSI 909906
2. Y l 3 2 amp 5 E 353 5 ES 4 8 8 5 5 g 5 A 8 8 8 Rig 8 12 Sele vaa t4 SIS lae es gt 8 58 Eb BS 321 20 91 00 2200 10 E 288 PR A P8 8 Y G SPIDI ATU en ols e Sak 5 SPLOL So 1 8 HER SPICE MICOM PART i i 5 la EMULATOR vest er va 1 3l amp ale 1 Sls al 313 l E 11 Eu T S STS um m E Pane 8 t 1 Do use CA USBN ae ae sieigisieigisisis sisisisisisialals s zx a S ms e SS SIS sa SIS Sl 2 2 2 81818 2 219 8 8
3. m a E a A Y E 2 d E 8 9 8 E E BH B E B 8 1 B E gt 58905 Ne J c 3 2 5 2 gt 5 E y E E I a Q E 5 E 2 E B PB 8 8 9 8 8 DIAGRAMA DE BLOQUE MUTE BIAS TRB2 RESET GND VCTL VCCD VOLD VOLD VOTK 28 27 26 25 24 23 22 21 20 19 18 17 16 15 GND PGND T 10K Vol age Vec2 UTE Detection 15K 77 W od Spindle Actuator ro 25K T Driver 4X Driver 6x x Thermal lt Shut down 477 1 1 2 Vec2 i 25K 10K Yl M e 25 Sled Actuator a Driver 4X Driver 6x Pre DRV ____ TRAY 1 DRIVE POND yai 10K Ip EL I s 8 9 n 12 13 1 REGO2 VINSL REGO FWD REV VCCI VOTR VOSL VOSL S lo para uso interno de LGE 2 32 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimient
4. 11 m it 188 kS s E 2 DC 1 48 V z J2 V OCs D STOPPED 5 8 588959 TTT 88 5 a FIG 1 2 MUA E 5 lt 4 85559595835 sSssssas sss 88 IC501 Copyright 2008 LG Electronics Inc Todos los derechos reservados 2 13 S lo para uso interno de LGE S lo con fines de capacitaci n y mantenimiento 3 Se al de activaci n de flash R W durante la descarga descarga 9 Dec 82 Reading Floppy Disk Drive 17 27 47 rara 8 1 1 8 2p 2 o E CN501 10503 55 25 2 09 533 so 7 ri 15505 53 vss s ge lp 11V ht 328 5 ns 3 0441 MHz 8 1 V 0056 2 65 5 2 DC 1 48 V 4 2 V DCf STOPPED FIG 1 4 2 RELOJ SDRAM 1 El reloj principal del MT1389 L se encuentra a 27 MHz X501 1920282 DCLK 93MHz 2 2 Vmax 2 7V 4 E El a FOR LA 0 duF Na
5. 12 PTB R Gil 12v PTB L VCC50 E 5 5 BE USBN lt e SEIN z C2F1 2 2 10 47 47 GND IC2A1 BA3308 E Bou gt a gt 9 2506 2S 50862 0 1 0 2 3 42V 8 4 5 i DGND 5 1201 8204 2 2 9 PTB_L 6 3 9K eMe 3 9K 5 90 10K 40K 5207 0 104 ad 5 C201 S DVD SECTION gt 7 eu wo C2E6 E da 8203 7 Tias E 201 gt MIC_DET 10 SEA K 820 E eR 1K 4 7 50V R201 2 euF 516 MIC2 11 o H AW i 6 gt MIC SIG MICA 12 fh 7 1 330nF 310 6 x 10 16V C204 2 3 3K d Rede 10K 205 2 1k tk 5 C2D3 bora 22 50 22 50 I B a 4 lt MICOM SECTION gt C205 L20 1 104 GND MIC DET_ 3 gt rc HT303 HT353 MIC 07 11 23 jY38558901 6 7 2007 11 30 C D E F G H K L M N R 5 T Copyright 2008 LG Electronics Inc Todos los derechos reservados 2 61 2 62 S lo para uso interno de LGE S lo con fines de capacitaci n y mantenimiento 8 DIAGRAMA DEL CIRCUITO FRONTAL 12 11 10 S lo para uso interno de LGE 015304 FL DISPLAY 6315 RX 6316_CLK PN302 STBY LED STBY LED KEY DGND FRONT 88588
6. 5 s 11 os d 1 V 00 1880 kS s 1 v 00 2 DC 1 48 V 4 2 V STOPPED FIG 7 3 CD 18 Dec 802 0 16 16 1 50 ms 1 00 V 1 E B Eres 2 1 88 V 8 8 4 a oO EH Q Dou ER T 38 8 3 1 j t 2 96 50 ms e VREF 1 88 V DACVDDC 5 3 94 TROLOSE 6 2 93 PIOGELI HsTR GPIO44 92 TROUT LR cPI040 91 viga 501 I 00018 L j 89 5 UD GP109 s RID 88 065 VSTD GPIOB TROPEN 2 1V 005 100 5 2 DC 1 48 V 4 2 DCf STOPPED FIG 7 4 CD amp 2 B 8 m 8 B D A 2 E H t m 3 als gis a BT BTs BFS 818 8lslelga 9 8 5 5 9 5 2 8 818154 E UO 10M n O O X O Q A ES D UO cH m O B U a 25852 5488 56 9 99 4 995 2888225 gt 2822823 KRITER z 4 S 3 Copyright 2008 LG Electronics Inc Todos los derechos reservados 2 19 S lo para uso interno de LGE S lo con fines de capacitaci n y mantenimiento 8 ATENCI N LAS FORMAS ONDA 18 Dec 82 9 29 08 tn poi
7. 12 SECTION lt SECTION amp d lt MPEG SECTION 2 3 5 E 5 B 332 8 EE a 288 3938 zle lp la lela 5 sas g 8 22 5888 5 5555 EM 8 8 z 1 000 0 00 9 000 0 0000 D it 9 243 1 EN E gl 8 8 as E gg 8 5158 g Seg 33 3 484 5 8 8 8 8 RAAB 100 10 149 100 x x R BO USED 20 E E er amine 8 2 __ B Rx m AE i M TEMO 8 3 4 3 E 5516 8 3 3 alel Aisles 5 223 TU404 RESET_OPTION wees ON BOARD TUNER USING 2007 SANYO CHIP Not used lee ga tala Ye 10102 4324924924 86 h e yal mala 18473 PLL CLK yee H E 8 2d 8288 IET H 4 7K 49 E EE TUNED Ale 1 P70 INTO TOLCP ANB 3 P3e UTX1 6 0 gt 7 E 1 5 1 R163 400 5 5 3 Pre INT2TOINNRIN D 0 130 5345 TUNER BCLLO m A160 yy 100 SOAIPLL DI 4 0 je30 5346 TUNER DAT AR rest reset a a 9134 00 16 9 4 3 N CIPLL DO 1 PROTECT 2l A136 100 USING 2008 MATSUSITA CHIP 7 ioo ALAS RICS i00 R Gf v
8. 202 o 50 Xo Qo 0000 0000000009090 900505000000 55555 22959 920 o 9 009090900900009099900292900000997 121 2 99 559000 9590959005900 2000009 o 9 52555 020902070 922295 9 0000000 950 299 90 0 9 0 0 0 0 0 0 0 oo 959 5299 970 2 9 0 o o 2999 59 9 9 9 o 9 9000 050505050 0 o 0 0 o 00 529 529 929 o o 520202 050500502020 59 o gt 9 099 25 9 9 909909990 98520999590 0500 297020 2929 529 92902920 9 0 9 0 0 CX o 220 009 o o oo 0 o o 0 o 0 o 950595050 5 o 902020 0 0 0 LOO 0500 OO 229 9 o 0 20 2 K o o 70 97 a Y o 4 5 2 20 09 9 9 L 555559900 55959592929 0 0 0 0 0 0 0 0 0 0 OO OQ 5058 29 999295929959 02565 o gt 2 A o gt o o 2 gt 2 2 o 0 0 0 900 o Xo o o
9. 3 2002 10 09 17 21 14 p 4 2002 10 09 12 24 34 poH Normal Stpeiq 10 500055 Stopped y 284 6085 5 1 00 VAL Iw NI ne H 1 m Edge Ed epoca sa Edge F Normal Normal E 1 774 0690nu 2 35 0 1 06005 1 74 0690nu 2 35 x fade io E x fades 35 dx Sem dx mess 41 666208 Lax ream rm Dax ream Am singie sal singe a R704 TP707 R709 TP713 or R717 705 5 2002 10 09 17 21 53 Norna 6 2002 10 09 17 23 18 Norm Stopped y 15 Stopped y 107 one TERMS Om 1 00 UA iv ne Fall 1 EN B Ed Edge CHa F Edge CH1 F Normal Normal 1 06005 1 116 536nU 2 35 0 1 0 74 0690m 2 35 x fade iow 116 S36nu x fades 2747869810 dx Eos 0 000000 dx mess 0 000000 rm Lax ream auto Singte sun Es S R707 TP702 R701 708 9 5 88 TRARRE 84 3445 2525 amp pie TP708 5 10 5573 10 0072 TP702 ARt R709 4 100 TP713 ct
10. PARTE DE ALTAVOCES O SECCI N 4 MECANISMO DP 12TV O SECCI N 5 LISTA DE PIEZAS DE REPUESTO Copyright 2008 LG Electronics Inc Todos los derechos reservados 1 1 S lo para uso interno de LGE S lo con fines de capacitaci n y mantenimiento SECCI N 1 GENERAL MEDIDAS DE PRECAUCI N DURANTE LAS TAREAS DE CUIDADO Y MANTENIMIENTO NOTAS RELACIONADAS CON LA MANIPULACI N DEL LECTOR 1 Notas de transporte y almacenamiento 1 El lector deber permanecer en su bolsa conductora hasta el momento inmediatamente previo al uso 2 El lector no debe ser expuesto a presiones externas o golpes Almacenamiento en bolsa conductora Impacto por ca da 2 Notas de reparaci n 1 El lector incluye un im n de gran tama o y no debe acercarse nunca a materiales magn ticos 2 El lector debe ser manipulado correctamente y con cuidado teniendo cuidado de evitar presiones externas y golpes Si as fuera el resultado podr a ser una aver a operativa o da os en la placa de circuito impreso 3 Cada uno de los captadores ha sido ya ajustado individualmente a un alto nivel de precisi n motivo por el que el punto de ajuste y los tornillos de instalaci n no deben tocarse nunca 4 El haz del l ser puede da ar los ojos No mire nunca directamente al haz del l ser Igualmente no encienda
11. 5050000 005000000000 coa SIGNO 9000 Won mo 3 0 0 0 0 846 0 0 5 21902 600000 950000 0050 o 9 9 9 19 SUO OO AS ET Bee Eu Eb 90 0505050 9 RR e 05 E 3 5559 o So 55 L20 4 0 0 gt C515 R504 9 9 050500 813 1502 oco Q e ee 0700 9 9 9 Q Sos 00 e00 000000 ee Son SIG 9200 288 2 nuc N o SS Sn s 5a o o 6812 eos o ES 7 6 16504 o 9 000 9000000 900990 00 ee 020005 5 9 9 B8 00 Bs E o 4 MEE X701 12 288MHz 272 o 2007 12 24 A NS ES o ER Tow Do o e Ringoes 5 e 9 2 900 0 D ag o 5 BEEREREE S 0102 9 29 WS 250299 47 0 OEROOEG ON ovi So Te 8 TUI01 Boo 3 09 9 ter Sob 0000000040 o o m Pes 6 s 4 E a o o Bog 528 070 O 000000000 E A ES SES o S 0 0 m 745 28 6530 88 E 6527 2 66 00 000 295009 oS 5 o o o lt 0
12. Internal Controls Internal Clock Internal Reset Reset amp Power Down Crystal Oscillator XIN S lo con fines de capacitaci n y mantenimiento RESET 2 41 Power Supply PLL_DVDD PLL_DVSS PLL_AVDD PLL AVSS DVDD 0 5 IO VDD IO 55 Output Mapper Io VSS PWM1_P PWM1_M IO VDD HPLP HP L M Io VSS DVSS DVDD RP R M IO VDD Io VSS PWM SWL P PWM SWL M DVSS DVDD MIC SDIN MIC LRCK BCK IO VDD Io VSS EXT MUTE SSDIN3 Serial Audio Output interface PWM Modulator S lo para uso interno de LGE DMIX MCLK OLRCK OBCK DMIX SDOUT PWM1_P M PWM2_P M PWM3_P M PWM4 P M PWMS5 PWM6 PWM7 P M PWMB8 PWM HP L PWM HP R PWM SWL P M EPD ENA OVERLOAD DESCRIPCI N DE PINS Description Power and Ground PLL_AVDD Analog Power PLL analog power supply PLL_AVSS Analog Ground PLL analog ground PLL_DVDD PLL Power PLL digital power supply PLL_DVSS PLL Ground PLL digital ground DVDD 13 34 42 66 80 91 Power Core power supply DVSS 14 35 43 63 81 92 Ground Core digital
13. o 5 555 EI 500 OOOO 4995 250 900 8 05080 o 9 2009 9 OSE OO 0500050 0506 o 555000507050 9 5 e 5 BEA amp 0900500 5 Lo 5 Lo 990 000050 e 96 59525950 905000 9050500 5 5 2 959 CX 4 S 09 200 08 o 0 So 080 o o 909 o 000 o ono o o 0 9020 070 0 0 0 0 2050 9 CC o o o v oo 552 95292 3 2 2 o 9595 29 o o E 2 X 0 020 9 070 0 0 0 2 2 9929 9090 0 00 0 0 090 O o 9020 509 8 or 9 5 9 o 9 0 9 255 5009 00500 53 O 0009 0 00 0 Woo oq 00999999 Copyright 2008 LG Electronics Inc Todos los derechos reservados 2 69 2 70 S lo para uso interno de LGE S lo con fines de capacitaci n y mantenimiento DIAGRAMA DE PLACA P C PRINCIPAL VISTA INFERIOR 046 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 06 ON 0 0 0 0 0 0 9 9 9 2055009 950052500 9 99 0 90 9 99 999 0000000 o 0 0 0 OO 0 a OO OA o 20 Doro 0 0 0 9 9 0 0 0 0 70200 929990000 6200000900 200000000 OO 0 0202 o 0000000 0000 55000 DOLO 20 0 0 O
14. EM638165 lp 1 0054 At 18 48 ns wK 95 42 MHz 2 1 06 2 65 3 1 v 2 DC 1 48 V 4 2 V DCR 0 STOPPED FIG 2 1 S lo para uso interno de 2 14 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento 3 SENAL ABRIR CERRAR BANDEJA 1 Forma de onda de la bandeja abierta cerrada Reading Floppy Disk Urive 5 s 1 5 DC f 5 DC i 180 kS s 5 V 0 2 mr78v STOPPED 3 Forma de onda de la bandeja abierta 2 17 51 56 Bb s 1 5 OCs 5 OC i 188 5 5 5 V 2 5 v STOPPED 3 3 Copyright 2008 LG Electronics Inc Todos los derechos reservados 2 15 S lo con fines de capacitaci n y mantenimiento 2 Forma de onda de la bandeja cerrada 8 Dec 82 17 51 23 Hu 1 5 DX 5 00 188 kS s 5 V DO f 2 5 0 STOPPED yst De Lowo OF TOS TRIN at 5 5 ED 5
15. J X 5 48 47 46 45 44 43 42 41 40 39 38 37 SDA CDOUT 1 36 VLS SCL CCLK 2 35 TSTO ADO CS 3 34 NC AD1 CDIN 4 33 NC 5 32 AGND 6 CS5345 3411 AGND 7 30 VA AIN3B 8 29 PGAOUTB 9 28 PGAOUTA AIN2B 10 27 AIN6B AIN1A 11 26 AINGA AIN1B 12 25 MICBIAS 13 14 15 16 17 18 19 20 21 22 23 24 Z Mm zz lt lt S lo para uso interno de LGE 2 38 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento DIAGRAMA BLOQUE 1 8V to 5V 1 8V to 5V 3 3V to 5V e e 3 3V to 5V 104F 0 1 uF 0 1 uF 0 1 uF uF Im v L VD VA VA 3 3 uF e ot uF VLS PGAOUTA gt 3 3 PGAOUTB m Digital Audio pd SCLK AIN1A JE Left Analog Input 1 Capture y LRCK 1800 pF 49g 100 100 k SDOUT x 1800 pF T TPF 100 100 k AIN1B Right Analog Input 1 lt INT AIN2A Left Analog Input 2 OVFL 1800 _ 100 100k RESET Micro 2 100 k e SCL CCLK 1800 pF Controller i AIN2B Lt Right Analog Input 2 lt gt gt AIN3A Left Analog Input 3
16. RO iK 31 oap NC 32 5 8 USB V18 11 068 5 188 kS s 2 V 2 DC 1 48 V D 2vo0i O STOPPED FIG 4 1 e g S lo para uso interno 2 16 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento 5 SENAL RELACIONADA CON EL CONTROL DE LA LENTE CONDICI N SIN DISCO 9 Dec 82 8 55 08 fi Erest1 2 5 5 208 m4 Eres 3 55 0 50 Y 1 28 mv 2 50 my 50 42 DC DC DC DC Reading Floppy Disk Drive 2 V FIG 5 1 0 0 11 C50 VIBA 4 C515 47 16 30 F506 5 1K 31 AW TE GND Ca NC C505 470 16 C506 0 10 1002 AVDD33 2 DMO FMO TRAY CLOSE TRO TX FOO FG GPIO2 M 1 3 USB_DP USB_DM USB_V33 USB_GND PAD_VAT USB V18 GPIO3 INTH 62104 62106 SF_CS_ SF_DO SF DI 188 kS s STOPPED 6 SE AL RELACIONADA CON EL CONTROL DEL L SER CONDICI N SIN DISCO 10 02 19 01 32 1 As 1 88 V Nero DC it UC DC DC 3
17. 1800 pF _ 100 100 k iis 1800 100 790 2k 2k Right Analog Input 3 See Note 1 e e e VLC AIN4A MICIN1 t Left Analog Input 4 L 01 uF 1800 40pF 100 100k 1800 pF T 100 100k AINAB MICIN2 Right Analog Input 4 AIN5A Left Analog Input 5 1800 pF DE 100 Note 1 Resistors are required E 100k for IC control port operation NC NC 1800pF 100 e NC AIN5B c Right Analog Input 5 Note 2 The value of R is ver dictated by the microphone AINA Left Analog Input carteridge TSTI 1800 _ 49 yp 100 400k TSTO 5 E TSTO 1800 pF T ma 100 AIN6B c Right Analog Input 6 See Note 2 MICBIAS M Nv gt 47 uF AGND FILT AGND 12 25 EEE a7 uF 0 1 pF AFILTA 2 2nF 2 2nF e e AGND AFILTB DGND Capacitors must be COG or equivalent Copyright 2008 LG Electronics Inc Todos los derechos reservados 2 39 S lo para uso interno de LGE S lo con fines de capacitaci n y mantenimiento DESCRIPCI N DE PINS Pin Name Pin Description 2 n n SDA CDOUT 1 Serial ControlData d SDA is a data I O in IC Mode CDOUT is the output data line for the control port interface in SPI Mode SCL CCLK 2 Serial ControlPort Clock Input Serial
18. 5 59059 020 X5 X So 2 9 OS 49 29 08 050 0 c o o o 0591 8 o 9 9 o o OOO 999999 o o 29 o o 295 OO 595 979 o 9 90 090 o o oo 2 22 o o o o 99 9255559 8 520 9 920 M o LO 0 0 0 0 0 0 9 9 9 9 9 9 9 0 0 59959595990 OO 5 9005900000909 9 0 gt Oa XC 200404050 o 9 0 900000900 00090000090 60 oo 9 9 9 SOO OOS 2 02029 9 0 0 9 0 S 5 o 50595050090 9909 00000 POL O 900 lo 029 o 2 609 9 00000 0 00050000 Ox ES gt 9 o 9 0 99 90909 116199 9 0 0 0 0 0 0 9 0 OOO o O 0 o Gog 2 100 00416433 o o o 29 ox Oo 0000 o 5 016510 9 020 o 10 0000 9 00 00 0 o oo
19. 9 18 78 riz Ez AVDD33_2 TROUTES En puo 20 o 77 m pue m TIND 2 RAS ES a 3s 2 FMO DCAS AG 2 FMO CASH AB FINES x Em sE 23 TRAY CLOSE ma 174 m mem TES 10 NC AMV 6 24 73 5 3 PE TRO RAS E 0 tur z ae 00 95 rop PAG 2 M6 cal 4 s xi 15 26 74 FA 41 14 6 6 2 RA7 w me 007 27 70 pel 43 8 Wo USB DP RAB pe 400 Ea 1 m 28 om Aig 153 us wn S mo 080 m TE 29 0535 wu T a7 558 004 5 5 UB vod DVDD33 0012 auo M A 0 1 p 30 57 v 49 10812 A C50 90 USB_GND PALA foe e A506 5 1K 66 R547 47 0014 5 0014 0014 001 1 1557 TH m Lu 32 endl RR 55 bi Be ws T 5 pa 0 000 amp a4 DoM ooms Soos aT 505 C506 Ssxowuoundrt5turTrtteoeugnzocooonrogosovemnzceoesm n 474 16 0 48 9 SPR 5585 5228 Heg E 8 pi 504 gt 5 5 5 638165 5 66 6 4 Vig van wo 5 88585 8 8 8 8 3 8o de 4 i E 4 amp als amp 8 8 For MPEG amp SERVO POWER a 5 veo 8 C501 4 C503 quis 0 VAP C502 T 4TU 16 0
20. 0940 RL104F THSOt R943 220 GND 5 WIRELESS OPTION CM9301 T 0 1UF XCAP 560 e H M ae 8900 cop 715 5 1 5 1 2 E GND y m T9 2 1UF 50V 4K E rou yR901 reall A 82 ue 1 4 tio Oe i 5 D VCC 5 ATOpF 4 ass do ET asov la 1 902 s 4 3 454 250V m STR W6253 gt 4 GND 4 7 PERMAN 5 los a 4 fo 6 in 785 S QCP 9 gt euni 8 1 m 3 7 5 C853 ma 2 e 3 1 0 6 _ 680 SERA GND se 7913 all TS o B m aU aL 0 4512W STA I E i i BR 3 gc TIT EST m GND 2 ES 1uF 50V R958 Ft Peale 1 Rum A SCHEMATIC SMPS WIDE AN x HT303 HT302 C904 UTCA31 4 NOTES Symbol denotes DC chassis ground EBY39308001 100UF 450V ee 15002 450 NOTE Warning S Parts that are shaded are critical With respect to risk offre or 2007 11 30 D E F G H K L M N Q R S T Copyright 2008 LG Electronics Inc Todos los derechos reservados 2 49 2 50 S lo para uso interno de LGE S lo con fines de capacitaci n y mantenimiento 2 DIAGRAMA DEL CIRCUITO MPEG
21. 5 3 E 3 H op oP GND 50 23 d e any 5 S3 1 K L M Copyright 2008 LG Electronics Inc Todos los derechos reservados 2 53 2 54 S lo con fines de capacitaci n y mantenimiento FOSO Foso TRSO 50 50 0 50 pMso amp l TROPEN TRCLOSE TACLOSE oP op opt V1P4 v20 v20 1001 lt 1004 1002 1002 10 104 STBY stay D B gt C gt 0 gt gt gt F FFO gt TROUT gt TROUT TRIN gt TRIN PICKSEL4 gt PICKSEL4 8425 33K GND HT303 HT353 SERVO 07 11 23 EBY38558901 2 2007 11 30 R S T S lo para uso interno de LGE 4 DIAGRAMA DEL CIRCUITO MICOM lt lt MICOM SECTION gt
22. 90 E 5VA MICOM E 7 BVA MICOM 20 Sm RCU IN TP423 B BY 5 B RCU IN MOTOR 5V amp eer gs 4 KEY trigo TPMO 5 5 7 Vau 3 3 2e E TP197 2 va on Hey 9 eS 4 srev Leo 10 5 P103 FL FR B 41 16 0 4 gla m SOE 814 gt w en 4 46 8 a Z g g L 2 8 Ale la lo 5 le la gt 2 2 2 a POWER HT303 HT353 C 12 SMD 2012 MICOM 07 11 23 H N EBY38558901 3 ye 2007 11 30 D E E G H J K L M N T S lo para uso interno de LGE 2 55 2 56 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento 5 DIAGRAMA DEL CIRCUITO E S I O SECTION 12 vCC33 8 LACK 8
23. 2 DC 1 48 V 6 1 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento AGND33 veo 14 MDI1 MDI2 1001 E C501 AVDD33 2 DMO no MT 1 385 TRAY CLOSE TRO FOO FG GPIO2 100 kS s STOPPED 2 17 S lo para uso interno de LGE 7 FORMAS DE ONDA DE ESTIMACI N DEL TIPO DE DISCO 18 Dec H2 Reading Floppy Disk Drive 0 12 56 1 Eres 3 pen 2s cem s 3 JETA d 1 A s 1 11VvVi 2 ocx 188 kS s C 2 DC 1 48 V 4 2 V D STOPPED FIG 7 1 DVD B Dec 02 10 08 54 1 5 1 20 ms 1 00 V 1 YG B Eres 2 578 28 ms ad 1 80 V 1 7 2 2 m 2 28 ms e B
24. 1C 5566 9 250 205050209 o O 90790 90009 20 2 555 9 99000 9 09000 0000 o o 52 5559 o o 9 9 0 0 0005090 9 9 09 99 o 99 9 0 9 029 529 OX 929 SON A o o 92992 0900 o o o 2 OOO 9 20 gt 2 9 0 295909 000007070 o 2 9 0505 950 9 OO o 00007000 OOOO 000000 O o 90 0 o o 2 9 50509 X 5554 o 14 x E 2 gt o Or 9 0 0 Front SR i ght 0000090 9 o o o 22 O 2 o o o o o di o o O KS 2020 Sue 920 XO o on Ox 0 OOOO 922292920 29 00000 9 9 9 99299 o o o o OO OO 2 59 CX o 0000 lt 95050 9 250 00 0 0 o X 0 9 9 O50
25. 2 0 O O on du m o m 5D A21718328233882823738 882588 58852 25855 4885 88 lt 965 5 5 9 a 88 a 5 41525 8252 os 5 5 5 38882255 5 gt 1 Ua ove 8 1 gt 299 5955 e a 86 g I O PART 10 PFA E 3 222 5 8 5 PAA 2m c 2 X m S DACVDDC 95 MIC SIG PA FFB E agg L 16503 lt SINIC SIS E amp 5 3 pec vstu epro13 94 TROLOSE y a 4 93 PFD 3 9 6 42 SF DO 56 5 A E 56 1 mx 5 E 92 ipee 5 E HSTR GPIO11 BES E gee EE E E SERVO oer LA GPI010 91 e 1X0 no PART 7 90 0537 9 FM AVDD18 2 DVDD18 diz PICKSEL L B 89 E 8 A 1 UD GP109 e Dx a zm 505 30 9 88 TORN ue ux En 19 eP107 cke 87 ADOATA Dora E MAT AMP PAHT me e IER 11 86 lt gt DADATAL me g4 H 5033 RA3 DADA a oP 12 85 o v20 8 18 B4 C536 oe xn C501 oe _ lt 100 1508 14 83 0 17 102 a 1002 gw REXT RAL 15K 15 MDI1 RAO stay 15 81 eom 2 MT1389L iu 17 t quet 1001 BAL gt 0 18 79 7 d um 1002 ovs
26. 4 enable enable enable disable disable 5 enable enable enable disable disable 6 enable enable enable disable disable INT7 enable enable enable disable disable S lo para uso interno de LGE 2 36 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento yo Description Option Port 7 P70 to P73 1 0 4 bit port I O specifiable in 1 bit units Pull up resistor can be turned on and off in 1 bit units Shared pins P70 INTO input HOLD reset input timer OL capture input watchdog timer output P71 INT1 input HOLD reset input timer OH capture input P72 INT2 input HOLD reset input timer 0 event input timer OL capture input high speed clock counter input 73 INT3 input with noise filter timer 0 event input timer OH capture input AD converter input port AN8 P70 AN9 P71 Interrupt acknowledge type No Rising Falling Rising Falling H level L level INTO enable enable disable enable enable INT1 enable enable disable enable enable INT2 enable enable enable disable disable enable enable enable disable disable Port 8 P80 to P86 1 0 7 bit I O port I O specifiable in 1 bit units Shared pins AD converter input port ANO P80 to AN6 P86 No PWM2 PWM3 PWM2 and PWM3 output ports General pu
27. 6ND 2 al 4 4 al al 5 El amp El ul ul y j s g 8 8 5 5 5 amp 8 8 B amp B 5 5 b B B B8 B B 3 8 8 3 8 8 8 B 8 B 8 HT303 HT353 MPEG PART 07 11 23 EBY38558901 1 1 A B D E F G H J K M N T S lo para uso interno de LGE 2 51 2 52 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento 3 DIAGRAMA DEL CIRCUITO SERVO 12 11 10 Te L403 HB R409 8410 eae 47 En caio aos Caos OPEN 470 16 7 47 16 LDO1 8417 407 ___ 0 tuF Tu O 0402 R414 10K 100 10 KTA1504 KTA1504 AN 5VA_MOTOR FROM PICKUP l m 100K ps GND 4 CN402 L404 L405 0405 Ne FHM vcc 4 dnm 1003 m aia 1406 1407 RF 2 yR_DVD 10403 HB HB Mcd P407 PICKSELA 21 m id
28. bis _____ 573201_ MOLD ABS XR 401 UP DOWN FRAME 022 9575001 Base MOLD ABS MAIN BASEMOLD pas sso Tray MOLD ABS DVD 5 5 0 po ______ 240060202 Pick Up Assembly CMS S77AFV 1 45 1SZZR 0011A _ Screw Customized iszzmoors _ Screw Customized 17MMTOMMSWRCHFZW SIN hio 22810078 SerewCustomized 02 0 6MM SWRCHIGMZNEK4MM i iz ___ SerewTapite tszzr0064 PN B26MM7MMS S lo para uso interno de LGE 3 3 3 4 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento SECCI N DE ACCESORIOS DE EMBALAJE CONJUNTO ENCHUFE 1 V A AMARILLO dip C ANTENA DE CUADRO PICAS ANTENA FM CONT REM INSTRUCCIONES DE MONTAJE 277 BOLSA EMBALAJE EMBALAJE CAJA Copyright 2008 LG Electronics Inc Todos los derechos reservados 3 5 S lo para uso interno de LGE S lo con fines de capacitaci n y mantenimiento e PARTE DE ALTAVOCES 1 ALTAVOZ SATELITE CENTRAL SH33SD S F L SPK F R SPK 5 R L SPK R R 7 gt 1 1 T Y 1 1 1 1 1 1 1 1 1 WIRE81 SPK WIRE82 CENTER SPK 852 WIRE83 R L SP
29. 100066 C706 220 10 4 IO VODES P IC704 10 5564 05563 747 400 705 Wet 598308 a R704 4100 TP707 n F720 100 TP711 BE 727 104 10 5587 10 0055 R703 yy 100 704 10 vss53 Py p suus S lo para uso interno 2 24 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento DIAGRAMA DE BLOQUE INTERNO DE Cls 1 12501 MPEG MT1389L CONFIGURACI N DE PINS RFA RFB RFC RFD RFE RFF AVDD18 2 AVDD33 1 XTALI XTALO AGND33 v20 14 REXT LDO1 LDO2 AVDD33 2 DMO FMO TRAY OPEN TRAY CLOSE TRO FOO FG GPIO2 USB_DP USB_DM VDD33_USB VSS33 USB PAD VRT VDD18 USB Copyright 2008 LG Electronics Inc Todos los derechos reservados gt gt 2 3 2 2 N gt ox 0 gt 0 gt D 2 1mm m LS d gt gt gt gt zme 2 2 Po22z010 gt gt gt gt gt gt 9959 0500 5292525899 25 99555523095 5525 gt 54 925982 50522909 988 2 82 0005 lt gt s O 7 1 96 2 95 3 94 4 93 5 92 6 91 7 90 8 89 9 88 10 87 11 86 12 85 13 84
30. 3307560 4 1 1 5 acr ES 1 8 g 188 gt 5545 3 8 55 gt amp 1 T 1 EX S325 5 Don s E 342 2 88 5 iB gt s Se 8 8 DIMENSIONAL TOLERANCE c eer i A emea e imr ce y 5 APPLY AY APPLY 1 zi l 1 N tls z l 1 zi a 1 8 e ls 1 El 2 z H 1 35 lt lt 5 5 1 5 i 25 5 8 8 5 2 5 5 65 6 5 6 i ma 3 UNLESS OTHERWISE SPECIFIED RR 4 A B E F G H K L Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento 2 58 a L ch cess T 102011 O 121 cq C236 121 py 10211 H ch eo AUX_L R JK203 SCART OPTION A 1 1 83 1 we 1 po La D E P FS LEE y zoe tef 20210 Pm ONLY ACA USED J GND Q HT303 HT353 1 0 07 11 23 EBY38558901 4 2007 11 30 5 S lo para uso interno
31. 5 2 ADO CS I2C AD2 2 IO VSS XIN XOUT DMIX LRCK DMIX BCK DMIX SDOUT DVDD DVSS DMIX MCLK IO VDD IO VSS RESET TEST MODE1 TEST MODE2 SCAN ENA TEST E i 9 z 2 a 2 zi B 8 E 2i D D me E E D x od DX ou oD Di Bon 76 50 77 49 78 48 79 47 80 46 81 45 82 44 83 43 84 42 85 41 86 40 87 39 88 38 89 37 90 36 91 35 92 34 93 33 94 32 95 31 96 30 97 29 98 28 99 27 100 26 8 48 8 3 4 4 0 2 5 2000338 gd DIAGRAMA BLOQUE Serial Audio Output interface MBCK MLRCK Input MSDIN 0 3 8 Output SBCK SLRCK SSDIN 0 3 Sample Rate Converter MCLK MIC Input LRCK MIC SDIN Processor 5 2 SO SDA SCK SCL 5 2 ADO CS I2C AD2 EXT MUTE Copyright 2008 LG Electronics Inc Todos los derechos reservados Bass Manager Automatic Gain Limiter
32. Se desplaza 8 SOPORTE Sens el interior cuando no se encuentra en posici n exterior NO Comprobar la l nea de gt conexi n del MUTE NO Est alta la clavija Est alta la clavija DRV_MUTE de la unidad del motor Comprobar el circuito gt relacionado de SLEGN NO Comprobar el circuito de gt amplifi caci n en la unidad del Son correctas la salidas de SLED y SLED motor No introducir un disco y cerrar Comprobar la conexi n del la bandeja cable con MECHA Experimenta NO Enfoque correcto NO Comprobar conexi n de desplazamientos la lente ptica para buscar el enfoque MT1389 L y la unidad del motor a la unidad del motor enfoque S Son correctas las NO deal el circuito de salidas de F y F amplifi caci n en la unidad del motor Comprobar la conexi n del cable con el cabezal de lectura Copyright 2008 LG Electronics Inc Todos los derechos reservados 2 7 S lo para uso interno de LGE S lo con fines de capacitaci n y mantenimiento Comprobar el circuito de potencia del l ser en MT1389 L y la conexi n del transistor de potencia Q401 Q402 Comprobar el circuito relacionado en el transistor de potencia del l ser Comprobar
33. 5 4 716404 1408 rn 100 220 40 2200 10 0 uF R DVD 5 410405 _ Lo 6 L ee 716405 C405 0 4uF l2 Jd veo GND vrer vc 7 228407 o duF AE 508 21401654 HO Fg 16409 F Y 16440 16411 R4i2 100k e 0404 0 oli 25 3018 la 0 33 1 BV S 15414 8 Fin is e 11945 F P446 16446 Tt T 16 e 0406 OPEN T 17 KTA15441 0402 16448 ES EN RL 104 16419 SW PDIC 19 e o C411 eH 5 GND 20 He O 3412 16424 CD LD 24 e Haven zo e 10422 MOTA mae J16423 VR CD T 140 2 CD VR 23 e e GND AMSB90S jk 9 C401 FOSO 1 28 STBY ger VINFC P4 Sene fex mi ems 27 Y 3 26 TASO GND GND R415 lREG0 2 FMSO 510114 4 25 R403 8442 VINSLt 10K 10 o MM 5 24 CN401 gx Mi REGO 1 RESET LOAD TROPEN 6 LM 1 18430 FWD VINLD LOAD K TROLOSE 7 22 VCC LME 2 515434 REV TROUT OPEN 3 e JIG432 29 30 CLOSE 4 16433 e TRIN END RE ud 8 21 ch R424 OPEN END 5 FJ GND MW kg e SL NLOAD 9 20 FMF 419427 vorr vco sL Lo40 10 19 FM 7 216428 spt 5 11 18 sp spt 8 16425 sum van sel a 2 7 sp SP g 16424 AMV gt vog voLD 1 2042 F 13 16 mos Ft 14 15 10K VOFC VOTK R401 ts 7 10K 8 0404
34. 2 mode Schmitt Trigger input Internal pull down resistor Special Control Interface External mute control input Active High Assert HIGH to mute audio output Internal pull down resistor OVERLOAD Power stage overload indication input Polarity is programmable Schmitt Trigger input When OVERLOAD is asserted all PWM audio outputs go to LOW That shutdown process is programmable Internal pull down resistor EPD ENA TEST MODE 1 97 External amplifier power device enable output Active High Test Mode Test mode selection pin 1 In normal operation it should be LOW or not connected Internal pull down resistor TEST MODE2 98 Test mode selection pin 2 In normal operation it should be LOW or not connected Internal pull down resistor SCAN ENA 99 Scan enable Active High In normal operation it should be LOW or not connected Internal pull down resistor TEST MODES3 100 Test mode selection pin 3 In normal operation it should be LOW or not connected Internal pull down resistor All inputs and bi directional inputs are 5 Volt tolerant The corresponding pins can be connected to the buses that can swing between OV and 5V The output only pins are not 5V tolerant and the buses they are connected to can swing only between and 3 3V S lo para uso interno de LGE 2 44 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo
35. 9 9 9 0 200 60 90 9 9 9 9 0 A 690909 o o 9 o o o 9 C o x 920 999 o 5 o OO 020 gt o 990 o 92020 92 9259 eu 90 292599 og o 52 IO 59 55590 0 0 0 0 0 0 0 o 9 00 9 070 0 92020202020 o 9999990 929295 52929290 0 050 0 8 ON o C o ok o 9209 9 9 9 COS o X o o KIO 0 070 99 R o CR 0 09 9 0 0 10000500000 oo 2 o o b 2 0 oco o ol 999 929 999 275 o E 9 6669 929 209 o 2 o 0000 040 2009 O X o 29 22959 X 2 e o A No 0 0 05000 0 0 CX 29 gt 0 0 9 0 000 o DOS o 92929 27 00090909050 97 292929 50500950000 0000 9 ODIO 5929999 29 929 9 5 o o ph o A A o o o o o o 2 95050 000 0 22 O 00000 XX 99 AC X CO 5000 0 97 o 1 09 2 o o Xo 202 X 23V 200529 0000 5
36. ADDATA 11 E a E 10 830 5345 TUNER DAT 1 9830 5345 TUNER CLK 2 3 0 1U Al 4 t 5 201 ion 5345 95 B 100 5 AGNO e SCART OPTION ________________ axa R230 CS5345 9 axa 395 10 16 Bl anos PGADUTB 29 H PGADUTA 28 10 27 S ALOIO LA R237 39 C287 10 16 EE AINGA 26 204 1 A236 39K 10 46 Mcaris 25 MM 1692XVBE de 53 EEE 33 ve vec wx E CIN cvesour 5 8 BIAS YOUT 14 COMPOSITE ies t i 8 vean Borie Mure cour li C275 70 6 3 PB B 0UT 3B t LI C285 y 10 16 R238 jw 39K i coo m 6 3 C286 10716 8239 Wy PEL 0 H 5 Tm COIN CrIN H 1 ala H 88 i 5 5 7 H SIS so elz t i RAT sz le R G 8 VIDEO 4 6 ONLY USED 5 4 SCART OPTION j 3 Pee ae ee tee s E 3 8 8 8 8 8 E 8 i 8 g s a 3 i 8 3 d 1 g El 1 E 3 S E E 5 2 3 ri 1 2 E 8 i el 8 Y 8 8 8 El B 1 y 9201 1 H 8 8 R222 75 1 0000 000000 00 0000 ays Vee Sus ee 2 sv
37. HHH 100 kS s 2 DC 1 48 V lt lt lt e o x Ex Ex Ex Nono STOPPED 8 1 18 Dec 82 6 28 35 1 i 1 1 51 2 S lo para uso interno 180 kS s 2 DC 1 480 V lt lt lt lt a x Ex ex Ex STOPPED FIG 8 2 CD 2 20 a8 4 ex eojojo o 8 m S Ege 5 86 ae oS 96 8 VREF DACVDDC zo vstu ep1013 94 42 93 ICKSELA 1 HsTR GPI044 92 LR GP1040 84 yan 501 20 9 0 10 UD GP108 89 e 5 88 7 87 ADDATA 16 17 18 19 20 21 22 23 24 25 26 27 28 vaga 29 0515 0 1 50 30 06 5 31 MDI1 MDI2 1001 1002 E 0804 AVDD33 2 DMO MI1388 TRAY TRAY CLOSE TRO FOO FG GPIO2 USB_DP USB_DM USB_V33 USB_GND Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y ma
38. S lo con fines de capacitaci n y mantenimiento SECCI N 2 PARTE ELECTRICA GU A DE SOLUCI N DE AVER AS 1 Circuito de alimentacion CONECTAR CABLE DE ALIMENTACION Se enciende el LED rojo de potencia COMPROBAR ENCHUFE DE ALIMENTACION Y CIRCUITO DE ENERGIA E COMPROBAR CIRCUITO DE ENERGIA NO ENCENDER EL EQUIPO NO EST ENCENDIDO REALIZA NO COMPROBAR CIRCUITO LA TAREA INICIAL DE DEL L SER 2 S COMPROBAR CIRCUITO DE ENFOQUE COMPROBAR DISCO INICIA LA REPRODU NO COMPROBAR CIRCUITO SERVO DE AJUSTE COMPROBAR CIRCUITO DE NO E COMPROBAR CIRCUITO DE AUDIO AUDIO 1 1 Copyright 2008 LG Electronics Inc Todos los derechos reservados 2 1 S lo para uso interno de LGE S lo con fines de capacitaci n y mantenimiento 2 Circuito frontal 1 2 6 ENCENDIDO D NO NO VOLVER A CONECTARLO Se apaga el LED rojo PN103 ES CORRECTO EL DIGITR N NO EST ACTIVADO CON NORMALIDAD COMPROBAR gt SI LA ALIMENTACI N FRONTAL ES NO gt CONSULTAR PARTE SMPS CORRECTA COMPROBAR TODOS LOS BOTONES FUNCIONAN CORRECTAMENT NO COMPROBAR NO COMPROBAR PATR N Y L CONTROL REMOTO ES gt gt SI EL RC2 ES RESOLDA
39. S lo para uso interno 18 Dec 82 1 04 17 VIP4 5 9508 4 V14 REXT 011 1001 AVDD33 2 DMO MT FMO TRAY OPEN TRAY CLOSE TRO 200 6 102 USB DP USB DM USB V33 IC501 1389 100 kS s 2 DC 1 480 V lt lt lt STOPPED FIG 10 2 CD 11 FORMAS DE ONDA DE LA SALIDA DE V DEO MT1389 L 1 de barra todo color COMPUEST 2002 12 11 18 37 48 Normal Stopped 42 SOMSag 2O0usAiv 7 HIE 1045 di REF a 8 28 BS STsETs S E grp Yo 4 HR gis I MEN 618 STS elu la c53 no sg Q Dou 0 1 9H OF gt gt 5 gt 0 GQ gt 585148885488 of 6 96 RH 38338 8 VREF 2 m 28539 DACVODC 878 94 E E VSTU GPIO13 3 9 SPDIF GPIO2 93 C4 92 HSTA GPIO11 2 42917 ES F FreqtC4 T up epioio 15 76790kHz 1 501 DV0D48 w Edge F CHa 10 1 0 5
40. 14 83 15 82 16 81 17 80 18 79 19 78 20 77 21 76 22 75 23 74 24 73 25 72 26 71 27 70 28 69 29 68 30 67 31 66 32 65 R R RB R ROGO UO GO RGAGDYR GSGSAHNGDRAGADNDBOGOSGANDRGADVNX GSANDSRK ERE EEE 59995859960 g m z gt 2 25 S lo con fines de capacitaci n y mantenimiento VREF DACVDDC GPIO13 SPDIF GPIO12 GPIO11 GPIO10 DVDD18 GPIO9 GPIO8 GPIO7 CKE RA3 RA2 DVDD33 RA1 RAO RA10 BA1 DVSS18 BAO RAS CAS RWE RA4 RAS RA6 RA7 RA8 RA9 DVDD33 RA11 RCLK DQM1 S lo para uso interno de DIAGRAMA BLOQUE DVD TVE d Module ncoda bos RF Amplifier Video DAC ServolO Servo Drive Processor Video De gt Processo interlacer Spindle Control FLASH 1 2 4 ROMI JPEG Memory Controller Video Decoder Internal 6ch Audio DACs 6ch Audio Analog us outputs System butput Audio Parser Audio DAC Ouptut SDPIF GPIO Audio 1 Audio Mic2 Internal IR VFD Audio ADC USB 2 0 High USB 2 0 High Speed Full Speed controller Device MS SD MMC Card MS SD MMC Controller Flash Card S lo para us
41. 90092005 9 0 509 oo 5 gt S lo con fines de capacitaci n y mantenimiento Copyright O 2008 LG Electronics Inc Todos los derechos reservados 2 72 2 71 S lo para uso interno de LGE 2 DIAGRAMA DE PLACA P C SMPS NOTAS Advertencia Las piezas que est n oscurecidas son cr ticas con respecto al riesgo de producirse un incendio o una descarga el ctrica 1 5 ZE E OUZUIDO o nz 2 5555 CIC _w905 Mo OJOS MEA O g 65403 T3 15AL 250V 20 w902 Bu EE eo 910 3 15 250V co 9 CORE En bz E 5936 4 S a oro JEN fpe SS 12932 9 R900 e R974 ono 12931 4 6 39 NCM901 OwO 1 ee 2 lt 6943 o 2 iE DOI TON 254 SCR C ogo 0925 aa gue qe 5 9 Sus 6 ce T e 155 v ERAN 8595558 gt IN 2 Ine co 9 9 c902 Mi Es 2 AB 6 e809 BD901 HT303 HT353 EAX39307803 176 154 2008 01 03 901 O
42. Brida superior Bandeja de disco Sled del conjunto base 4 tornillo Engranaje de 1 conector alimentaci n 1 pestafias de bloqueo Engranaje medio 1 tornillo Parrilla del engranaje Caucho posterior 1 tornillo Conjunto armaz n arriba abajo 1 pesta a de bloqueo Carga correa Polea 1 pestafia de bloqueo Carga del engranaje Gu a arriba abajo 1 pestafia de bloqueo Carga conjunto 1 gancho 2 tornillo PWB 2 pesta as de bloqueo 1 2 7 12 13 Base principal 14 15 16 17 VISTA INFERIOR Note Al volver a montar realice el procedimiento pero en orden contrario La parte inferior en la columna del desmontaje de la tabla anterior indica la pieza que deber a desmontarse e
43. VOL LED VOL LED2 VOL LED3 3617 6942 VEE osc 1630 1 5646 546 DOUT 5615 in 5613 STB R351 00K FLt FL VKK NC 6315 AX cae M7uF 50y C303 404 090 337 100K R362 6315 RX 6315 CLK 6315 58 50307 R363 6315 6315 518 0950 BVA MICOM DGND FCU IN KEY 1 VOL ON STBY LED PN301 0304 2203 RCU IN o 5 VOL ON STBY_LED 1301 224 2 VOLUME VOL 301 31 KEY SYMBOL No LH T9656 50301 STAN BY 51302 SkIP SEARCHY PRESET 51303 SkIP SEARCH PRESET 51304 STOP 54305 PAUSE MOND STEREO 5 305 PLAY 5307 OPEN CLOSE R FRONT HT 303 2007 07 46 EBY3979840 1 2007 11 30 2 63 2 64 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento 9 DIAGRAMA DEL CIRCUITO TECLA CN301 54301 PWRLKEY 2 JGND 3 j TIT 5 4 3 PWR KEY 2 HT303 2007 06 27 EBY39799101 01 i 2
44. o lt gt 050 o o o o 20 X Ox Ox 69000 9 ONES 9259 9 9 9 2 2 5 99 o 999 2 55555 050500 92 o 9 909050 060200000070 9 FO o ooo x 929 a 059 552 o o 9 00000000 9 0 o 9 9 o 0 509 o 299 0 929 059 22900 0000 0 909 9 25 29220 99 9 9 0 9000 080 00009 o CIS IO 05 o 5 xm o OO 02 9 70 9209 02929 920 o 920255070 95950 lt o o o Lo o o 9 0 OO 0 0 o 29 9 o o OO X OO o o o B 9 Sees 005906 9000000 0 2 o 9 0 0 o 900 50 25 OOOO 920702920 09 000 9999999 CO 0000 oro e 9020 9 DO O 005000 29 92070 29 050 9 0000 00 o RO 929 2555 e 95 9 950 299 9 9 0 9 SOS 39200 9 o 9 A o o 9 o o 259 RIRS o o 98 9 592920 29599595 o O 0 070 0 00 0 0 050 99 Oo Oo 2000 0 0 0 o IO 9 9 9 0 OO OO OO 22 90 090 929 5
45. 0 0 0000 00000 0 0 OO o Xo o 905050500040 9 9 9 2929 0050 9 0 0 0 000 9 ce Fronto oo 0 0 09 0 9 0 9 OO OO 00 0 0 oooo o o 5 299909 29 5 5000209 ur 2 ue 02050205050 IS o ND 9 590 5299509 2599 20 0 9 52 2250 990000 00 000000 00 0 O5 o0 959 E 0 0 0 0 0 0 0 0 0 0 000 00000 o 9 9 0 0 0 0 0 0 0 0 OO LO OO OO CR 040 00200006000 0 OO OO OO O OO O EOS SS 50900100009 o o o 2 o 50 0207020 OO 0000000 25902 0 02920 0 0 070 000 259 2 92929 5 9920 995929 5 050507020000 o 0 00 0 0 0 0 0 0 0 0 950 00 9 0900 2 20 10000090009000900090 0000 ooo 99 o OCC 090059000 o 20 92920595050 o 959 90 9 00 929959 o 2 o o 909090 5 RO o o o EX 595929 529 PL CIS 0209590059 529202929 0009000000 0 0 0 020509050 9959095050000 20 255 o O50 5 92 o 000000 92929 DOS OOD O 92929 92020 92029 DO 92029 0000050 900500002 OO o XX 222979
46. 000000 OS 22050500 909090 20 OO 229 OO 0000 Xo 99 20 29 9 0000000 lt 229 3164680 29 99 5959 2076806 9 o o 960 O 229226207 0800020 0 9 Qo FN 2 e X 16415 go c a0 eO lt 202 90505 929 0 09050 9 EY 5 20 o O O O O 2 o o o 9 o o o o o 2 9 o o o o o O o o 0 550 5959 202020202020 0 9050 0 6000000 9 0 0050000000005000000000 9650050505000 92 Co o 020202020202000 9 00060 0259020 99 99 9995 52929295 0 500055020209 6 9 0 o 0040900 CX OG OOO OOK OOO 92925929929 o 9 o O oo C526
47. 5 5 5 1 00 V o6 e VREF DACVDDC 95 vsrU GP1013 94 ee e ree esp m 2 IN 1 3 501 HsTR 6PIO11 92 i LR GPIO10 9 ga 910 5 8 DVDD148 11v0D UD GP109 89 ai E 2 1 005 188 kS s v 025 2 oC 1 48 V 4 2 V 068 O STOPPED FIG 7 2 DVD af amp EEE s 8 7 8 3 3 3 IT pu 8 5 E TI gt s 8 gt 3 ole BIN mS 81 P508 8 9 1 85895 80895 5 SS 2 8 8 588 9 8 2555 550 92945 55 444 3 ee 222522 22828 3835 E 5 IC501 i 382 S lo para uso interno 2 18 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento 18 2 Reading Floppy Disk Drive 0 15 41 4 5 1 1 88 y oe RN 1 m LL gus pes orc voe
48. 5 s el 2 del control remoto STOP DETECTAR NUEVO EEPROM delantero OPCION EDITAR PANTALLA Utilice las teclas de direcci n 4 A gt V para desplazarse y realizar cambios Pulse una vez la tecla ENTER FLD write ok escritura OK o subida OK Pulse simult neamente el 2 del control remoto 4 STOP e direcci n FLD muestra E2P CLR o EP CLR Autoapagado S lo para uso interno de LGE 1 6 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento C MO ACTUALIZAR LOS PROGRAMAS MICOM AUDIO Y DVD 1 C mo actualizar el programa MICOM AUDIO Actualizaci n mediante CD 1 Cambie el nombre de fichero para descargarlo como MODEL NAME Version HEX nicamente se permite el uso de may sculas Ej HT353 HT353_0709081 HEX 2 Copie el fichero en la carpeta ra z de un CD y gr belo 3 Introduzca el CD en la unidad y dir jase a la funci n DVD A continuaci n comenzar el proceso de actualizaci n con la informaci n actualizada 4 Si completa el proceso de actualizaci n la unidad se reiniciar con el mensaje Finalizado Actualizaci n mediante USB 1 Cambie el nombre de fichero para descargarlo como MODEL NAME Version HEX nicamente se permite el uso de may sculas Ej HT353 HT353 0709081 2 Copie el fichero en la carpeta ra z del almacenamiento USB 3 Acople el US
49. 6 in SENO 22 4 AL 30 7 UF 3216 0 18746 101032 VCC2A 0 HO DADATAO TP710 pep Eo AR 29 B WF 0 e ES Fez BUIN alone 3398932 33 mesi B AMD SD za gt a 4 DADATA2 D TH MAR OUT2A als X702 55588 iiid 8 27 10 Lg 9765 706 ar ii 3 1 FAULT OUT B d id 7 BK 2 7 1 0 2042 T uU BR sex TRI STATE a 5 4 y L cme AMP_PDN 972 3 ns 12 C753 5 10412 5 gt PHRDN VCC4B m 54 C789 13 c to3 201p END CONFIG GND1B uF 3216 pi u 2 M 14 C FN 1704 mafla 220 I8 1 ao 38 OUTA 28 20 0 SiS GNO Reg 6747 5 els 7 R7H GNO Clean 1000 50V kME _ 7 502 7 5 2 799 ze STs 1 0 2042 PN 2 GND 58 a 104 21 E d e amp C790 E 5 5 x qu 78 103120 HT303 HT353 po i yY ares e m PART 07 11 23 GND 104 2 0 1 D E E G H J K M N 9 P Q R 5 S lo para uso interno LGE 2 59 2 60 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento 7 DIAGRAMA DEL CIRCUITO MIC
50. Aene 5 eee 4 1205 R 1 2 3 7 SR 1 1 GND 3 8 1 1 Um 55 2 USB 2007 06 27 31Y 39799201 1 2007 11 30 C D E F G H M N O P 5 T S lo para uso interno de LGE 2 67 2 68 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento DIAGRAMAS PLACA DE CIRCUITO IMPRESO 1 DIAGRAMA DE PLACA P C PRINCIPAL VISTA SUPERIOR
51. EQUILATERAL TRIANGLE IS INTENDED NOTES THE EXCLAMATION POINT WITHIN AN TO ALERT THE SERVICE PERSONNEL TO THE PRESENCE OF IMPORTANT SAFETY INFORMATION IN SERVICE LITERATURE A SECCI N 3 VISTAS AMPLIADAS r e SECCION DEL ARMARIO Y ESTRUCTURA PRINCIPAL S lo para uso interno de LGE 3 1 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento VISTA AMPLIADA DEL MECANISMO DE LA PLETINA DP 12TV NSP Non SVC Parts LG PART DESCRIPTION SPECIFICATION REMARKS ho ______ 4280801 Clamp Assemby DECK MECHA DP 12 taferrtety hoo Base DP 12T 1LOADING hos Base Assemby stEDDP3zIv O pio 168 ceberrc 1 023 160 E 5x10x5x10 0 085x0 biz Mcoizessor Damper MOLD BUTYL RUBBER DECKIMECHAD Damper EXTRUSION BUTYL RUBBER DECKME pis 44008 00068 VOLDRUBBERDECKMECHADP25 oa MT0ROiS4A COMPLEXDVD DECKMECHA DPS PUL 01s Motor AssemblyDC DVD DP 2ATLOADING piss aseomooa Puey MOLDPOMDVDMDwoLD _ ore ____ 6871R 9207m PCB Assemby DP 12T 1 LOADING FEEDING BACK 017 faoRorea Gear voln POM DVD DP 9LOADING MO pis ___ 497R 0067A MOLD POM DvD DP 9 UP DOWN MOL
52. Pr OPTION 1 1 1 1 1 1 1 1 1 1 1 1 COMPONENT lt 1 pd 1 1 1 1 1 1 1 lt 5 MONITOR S lo para uso interno de LGE 9899 SCLK lt lt lt lt lt MT1389 L E lt lt MCLK Rm Me 10501 ADC DATA NZ N NZ NZ IC504 10502 SDRAM FLASH EEPROM 2 A7 2 48 PWM gt 5 LRCLK To see o 1 eee E REAR R 7 STAB18 1 704 gt PS9830B 8 MODUL ATOR N U CENTER n STA518 gt WOOFER n i E 2 Efi N 41818 3 zi 215 418 ij 2 8 8 88 8 241444 Y t OPEN CLOSE FOCUS SLED ICAO PICK UP MOTOR m 7 D Ts AM5890 x x m a Y SLEDt IC301 MOTOR PT6965 VFD DRIVER 8 8 CLOCK VFD EBY38558901 7 2007 11 30 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacit
53. al procedimiento de lectura del disco pertinente Recibe la orden ABRIR CERRAR 1 Ejecutar presionar la tecla y la tecla IR 2 Bucle de rutina de funcionamiento del sistema gt gt 1 Cesar la reproducci n y abrir la bandeja 2 Mostrar mensaje de bandeja abierta LOGO Recibe la orden NO CERRAR S lo para uso interno de LGE 2 4 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento 5 Flujo de prueba y eliminaci n de errores C PRUEBA Comprobar la tensi n de CA en la PCBA 110 V NO Comprobar PARTE DE POTENCIA Encender el PCBA si Son correctas las salidas de tensi n CC 12V 5 6V 3 5V 5V 7V 34V NO 2 Comprobar PARTE DE POTENCIA Son las salidas de 3 5V y 5V de CC PCBA principal NO Comprobar los reguladores diodos Si 1 Comprobar el reloj de 27 MHz del sistema 2 Comprobar el circuito de reinicio del sistema NO 3 Comprobar la se al de activaci n de FLASH R W PRD RWR 4 Comprobar el circuito relacionado con la memoria FLASH Ha sido correcta la actualizaci n FLASH Sustituir FLASH Copyright 2008 LG Electronics Inc Todos los derechos reservados 2 5 S lo para uso interno de LGE S lo con fine
54. el circuito relacionado en la RF del MT1389 L NO Son correctas la NO l ser durante la lectura de gt salidas del DVDLS T o CDLD tensi n del colector NO transistor de potencia Q401 Q40 Comprobar la conexi n del cable entre la salida del transistor y el lector NO Introducir disco L ser apagado s correcta la IS del disco Es correcta la salida RF MT1389 L S Comprobar la conexi n RF entre 5890 y MT1389 L NO NO Gira correctamente y Es correcta la salida gt del LECTOR en MT1389 L S Es correcta la salida NO SPNP SPNN Comprobar la conexi n del cable entre el lector y la PCB principal S lo para uso interno de LGE 2 8 Comprobar el circuito relacionado con el LECTOR en MT1389 L Comprobar el circuito de amplificaci n de control del lector en la unidad del motor Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento en reproducci n Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento Es correcto NO Se ales NO Comprobar las conexiones el enfoque ENCENDIDO g
55. level for the serial audio inter face Refer to the Recommended Operating Conditions for appropriate voltages TSTI 37 Test Pin Input This pin must be connected to ground NC a No Connect These pins are not connected internally and should be tied to ground to minimize any 40 potential coupling effects SDOUT 41 Serial AudioData Output Output Output for two s complement serial audio data SCLK 42 Serial Clock Input Output Serial clock for the serial audio interface Left Right Clock Input Output Determines which channel Left or Right is currently active on the LRCK 43 1 serial audio data line MCLK 44 Master Clock Input Output Clock source for the ADC s delta sigma modulators DGND 45 Digital Ground Input Ground reference for the internal digital section VD 46 Digital Power Input Positive power for the internal digital section INT 47 Interrupt Output Indicates an interrupt condition has occurred OVFL 48 Overflow Output Indicates an ADC overflow condition is present S lo para uso interno de LGE 2 40 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento 5 704 PWM CONFIGURACI N DE OVERLOAD EPD ENA SO SDA SCK SCL DVDD DVSS
56. lo para uso interno de LGE S lo con fines de capacitaci n y mantenimiento 3 1C101 MICOM CONFIGURACI N DE PINS ag sx O Z 2 2 2 om tm 55 505 c S E a D gt gt 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 P7O INTO TOLCP AN8 49 32 P32 UTX1 P71 INT1 TOHCP AN9 50 31 P33 URX1 P72 INT2 TOIN NKIN 51 30 P34 UTX2 P73 INT3 TOIN 52 29 P35 URX2 RES 53 28 P36 XT1 AN10 154 27 P37 XT2 AN11 155 26 P27 INT5 T1IN Vss1 156 LC87F5M64A 25 P26 INT5 T1IN CF1 57 24 P25 INT5 T1IN CF2 58 23 P24 INT5 T1IN INT7 59 22 2 4 1 P80 ANO 60 21 P22 INTA T11lN P81 AN1 61 20 P21 INTA T1lN P82 AN2 62 19 P20 INTA T1IN INT6 10 500 163 18 P07 T7O 11 510 580 64 17 P06 T60 1 2 3 4 5 6 7 8 9 40 41 12 13 14 15 16 TO 98558880 5 gt gt 5 ao 2 gt amp a 0572 E N S lo para uso interno 2 34 Copyright 2008 LG Electronics Inc Todos los
57. port Yes to P07 specifiable in 4 bit units Pull up resistor can be turned on and off in 4 bit units HOLD release input Port 0 interrupt input Shared Pins 5 Clock output system clock can selected from sub clock Timer 6 toggle output P07 Timer 7 toggle output Port 1 1 0 8 bit I O port Yes P10 to P17 I O specifiable in 1 units Pull up resistor can be turned on and off in 1 bit units Pin functions P10 SIOO data output P11 5100 data input bus I O P12 5100 clock I O P13 5101 data output P14 5101 data input bus I O P15 5101 clock I O P16 Timer 1 PWML output P17 Timer 1 PWMH output beeper output Port 2 1 0 8 bit I O port Yes P20 to P27 specifiable in 1 bit units Pull up resistor can be turned on and off in 1 bit units Other functions P20 INT4 input HOLD reset input timer 1 event input timer OL capture input timer OH capture input INT6 input timer OL capture 1 input P21 to P23 INT4 input HOLD reset input timer 1 event OL capture input timer OH capture input P24 INT5 input HOLD reset input timer 1 event input timer OL capture input timer OH capture input INT7 input timer OH capture 1 input P25 to P27 INT5 input HOLD reset input timer 1 event input timer OL capture input timer OH capture input Interrupt acknowledge type Rising Rising Falling 8 H level L level Falling
58. quede posicionada como en la Fig C Al volver a montar inserte la porci n A del conjunto del armaz n arriba abajo en la porci n B de la gu a arriba abajo como indica la Fig B 6 CARGA DE LA CORREA FIG 4 4 Note Ponga la base principal en la posici n original Ladosuperior 7 POLEA FIG 4 4 1 Desbloquee la pesta a de bloqueo L4 en la direcci n que indica la flecha B y a continuaci n separe la polea de la base principal Copyright 2008 LG Electronics Inc Todos los derechos reservados 4 5 S lo con fines de capacitaci n y mantenimiento 8 CARGA DEL FIG 4 4 9 GUIA ARRIBA ABAJO FIG 4 4 Mueva la gu a arriba abajo en la direcci n que indica la flecha A como indica la Fig A 2 Tire hacia bajo de la pesta a de bloqueo L5 y continuaci n levante la gu a arriba abajo para separarla de la base principal Note Cuando vuelva a montar coloque la gu a arriba abajo como se indica en la Fig C y mu vala en la direcci n de la flecha B hasta que quede bloqueada por la pestafia de bloqueo L5 Confirme que la gu a arriba abajo queda en posici n como puede apreciar en la Fig A 10 CARGA DEL CONJUNTO PWB FIG 4 4 Note Ponga la cara de la base principal hacia abajo lado inferior 1 Quite 1 tornillo S5 2 Desbloquee el motor de carga C2 del gancho H1 de la base principal 3 Desbloquee las 2 pesta as de bloqueo L6 sep relas del conjunt
59. 00 Urdiv Auto DC Full 0 400 U FIG 11 1 S lo para uso interno de LGE 2 22 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento oj vet b 3 n 53 85 46 lossawa 8 6 86 SBAJ 66 o OOF vaa TOY 9 2 207 3 E 207 y E vor av 8 SSAQYY vo SOT 670199 3716 8 907 E 0201d9 NIA0Y as He 07 20189 SIS 2IN Bor 9252 X5 g 3001 077 07 007 ir 6252 en dV2Tlav 255 2 0 TSSAOVOV 3 ES 427 1 OId9 34 Juv 3716 ISIN E 8 NW EN yon 10024 E26 40 40 y SSAOVV 83nu otrpnv 6r0Ico 0c0Id9 WOAQV 83nu otpny T20Id9 eSSAOVOV TSSAOVOV OId9 34 Juv OId9 SUV O0Id9 HV TOId9 W 0199 5717 OId9 H31N32 3V q 3 dIdd AhOdO NIJH NNId0 93H dNIdO H3U P P C4 2 3
60. 007 11 30 B C D E F G H J K L M N Q R 5 T Copyright 2008 LG Electronics Inc Todos los derechos reservados 2 65 2 66 S lo para uso interno de LGE S lo con fines de capacitaci n y mantenimiento 10 DIAGRAMA DEL CIRCUITO MIC USB Y 12 gt n 15K MW R203 K203 220U 6 11 USB JACK DGND 10 9 BEAD 4 7 50 47K P1 B C2D3 R209 ols w Bs GND a JK2DA 4 9 8 o PN202 x 5 8 4 L206 rev 1 4 GND 1207 rev 5 m GND 3 4 L2E2 7 BEAD 4 7 80 47K 1209 5 AW a 6 PTB L 5 8 T ret elz 7 GND 1208 nm 8 PTB R w BEAD GND 5 AGND g 3 OO a oa Sea wee H 1 10 MIC4 6 OPTION2 m MIC2 1 7 1203 12 MIC_DET 1 2 t 3 pts i 878 GND 5 8 9 1204 1 1 4 pm T CUR AAA NUS QURE O preme reote aneneen 35 ie a OPTION1 m 4 e
61. 2 While internal audio DAC not used a ALRCK b GPIO ALF CENTER Analog Output 1 Audio DAC center channel output 2 While internal audio DAC not used a ASDATAO b GPIO ADACVDD1 Analog Power 3 3V power pin for audio DAC circuitry ADACVDD2 Analog Power 3 3V power pin for audio DAC circuitry AVDD18_1 Analog Power Analog 1 8V power AGND18 DVDD18 S lo para uso interno de Analog Ground Analog Ground General Power Ground 7 Power 2 28 1 8V power pin for internal digital circuitry Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento Pin Main Description 79 DVSS18 Ground 1 8V Ground pin for internal digital circuitry 50 68 84 DVDD33 3 3V power for internal digital circuitry 60 DVSS Ground 3 3V Ground pin for internal digital circuitry Micro Controller Flash nterface and GPIO 12 InOut 1 General purpose IO 3 8mA SR 2 Microcontroller external interrupt 1 PD SMT InOut 4 PD General purpose lO 4 InOut 4 PD General purpose lO 6 InOut 8mA SR Serial Flash Chip Select PU SMT InOut 8mA SR Serial Flash Dout PD SMT InOut 8mA SR Serial Flash Din PU SMT InOut 8mA SR Serial Flash Clock PD SMT InOut 1 Microcontroller port 1 6 8mA SR 2 12C clock pin PU SMT InOut 1 Microcontroller port 1 7 4mA SR 2 I2C data pin PU SMT Inp
62. 20901 00 XO I Copyright 2008 LG Electronics Inc Todos los derechos reservados 2 73 2 74 S lo para uso interno de LGE S lo con fines de capacitaci n y mantenimiento DIAGRAMA DE PLACA TEMPORIZADOR HT303 5 2 2 90 22 0 90050 2595 959 995 505 5 Rez 22220 I XY EN gt W30 OOO 15904 ases o gen 8337 mE 79999050260 70638105 4 DIAGRAMA DE PLACA TECLA HT303 10 mm 5 DIAGRAMA DE PLACA P C FRONTAL JACK XC CX o S lo para uso interno de LGE 9 9000000000000g L2B3 JK2D2 e 959020 9 9 0 9 5 02050 99 Qs OS 5205559 lt o o 9 9090000 00000 Na 09000900 PORO A RRR O 050500900 L209 OOO O O Soro 90 900090 9202020 eode gt 00 B D D 0040 0 8 e 20 HES 9 PE
63. 220 10 4 10 16 8 2 d ASAP close to IC TRI STATE 01118 I TP709 aie PHADN vec 8 ETE CONFIG GND B vL GNO1A WFt_O RS yoo RSJ A lod yoo DUT A S8 ul BS d ADT 04 S 58 7 8 g a 9 4 858 GND Reg OUT1A ST EP 4 Sea ae E ETE EX HS T X 18 THES sabe ae GN Clem 58 4 i eee eee eRe RSS RRR ES RR EB 1P708 PL Mg 253 AB GND C701 y 55 2 a Bu 7 u e 10 16 2 PANE ga CY og 58 10 5573 STE a 4 Vi fal oz eu yo von7e 8 2 m m 7 TP702 pat AMP PROTECT ye 5 WF 0 5 yo FLt 0 PLL VOD Lx FL 6 7 TP713 ct FL 0 PLL AYSS PW 22K LO FL 10 659 B7 FAt_O fo E 10703 5 61 515 FR 0 10 0065 FR flex IC704 10 4 333120121 36 1 9 PAHO R77 4 TP705 VCCSign GNO SUB Sse Sse 8 HO RR 14 00 35 2 RA _0 PS9830B Es R704 100 TP707 WA UN 00128 555715 22 5 Ae Shano Peai E We NO gta 3 3 104 2012 _ 53 5 5 10 ysss0 2744 STR vss FO RL Leone 59 e 33 4 2 g8 RL 0 anne 2 6 55 AL BCK 19 ct 32 5 5 8 0 aL low mas P5 yy 100 TE704 FLY aoza
64. 6 DIAGRAMA DEL CIRCUITO 12 SPAM Modulstion AMP SECTION oi SE b 0 B 855 11 333 lt MICOM SECTION gt 000 e Sri e AMP_PDN a 818 2 BS 55 AMP_PROTECT STE Sse Ea m m 10 ANP_SD Rey IC702_STAB18 515 8 gels 2 E 5148 0 M 2 1M 9721 2 VCCSign 60 58 m 88389 C736 20 OUT2B B 0 ESE Bo glk i VCCS19n Q 58 58 c710 TS vss OUT2B 104 a vss y 1N2B en L707 9 i eo 104 IN2A GND2A T 22UH a a 18 ty NN 2 veces STE Ssh EIS amp ESE Z 470 63 OUT2A x TT TT A TH_WAR OUT2A 58 a 8 idecoupling cap FAULT OUT1B E amp E 1104 amp
65. 65 4 2042Type 10K 110001 1920 de soras cati PES 0 40 10404 en 458905 FOSO 1 VIC 2 Bi BIS 3 REGO 2 VINK 51014 4 5 REGO i RESET TROPEN Du 5 VINO TROLOSE 7 REV 8 ap eo 4 wee 90 VC LOAD 3 vorm veco LOAD 10 votat vece at vos a 2 vos voo F 3 vark 14 vore S lo para uso interno de LGE 4 SENAL RELACIONADA CON EL CONTROL SLED CONDICI N SIN DISCO 9 Dec 02 18 43 08 1 1004 28 i 18 002 1 88 Y 19 AVDD33 2 I iP 1 20 Wo B Eres 2 24 a Y 2 _ 22 TRAY CLOSE i HH 2 rgo IC501 t pem mem emp 113 Bl tog 26 2 00 V L H MT 1389 ees eae ares T USB DP MU 1 1 28 4 waa m USB_DM 28 ltr eo re ol 4 Lua USB_V33 2 00 Y BUT 5 90
66. 9486 4 C528 o e eS 9 0 9 5 999 o RAT LAO C526 c520 9 z 925 07 6 CEPIT e o o ol X101 9 8304MHz 0 N a Bbo B 52 Sw 5 Eos OA ei E 59 6522 Qr o 8 C521 o o 58 28 hi re o a 6 9 9 oyy SES 9 o o 9 9 S y es Sre S 5 ono Eo o o 5 9 o o OE 0 8 o ene o ES 10 ag 25522 RES B ERR E php o 5 o E So 5 10000000000 5 o gt R lt a Eo 5 46 o o ER oE 9 OOG E DO 9 0 Em o o R AS o os 050000000 9 90225000 0095255 dt E o o oco as e 9292229 59929292 P 9 s E 597070 Reo po o lt 25 5050595050 RZIZO 297015 1159227 595552200 Eus 3 TP183 0000000 0 0 1911 o 205070009 0000 TP182 O 9000000 55 0 050 R271 B E 50725202729 8270 o 5 8 o 86 2 GEILE ad o 21 5 8103 og 9 RIOZ NDO gt ost 1405 9 o ES E a o E 88 2 5915 E gH 1 As 920002050 OO SU o Ocak LOR E B 4 9505000200000 0 ROO O O 2 3 o o D200 o o Oc SO 66 Hs o lo Boo 55205 929229929 20214 0206 2021 o o JK201 Q205 o R101 E O MORAS ROA
67. 95830 C4 15 73317kHz ZOUSAliv STOHSAtin Normal 50 5 x 5 lt 2115 gt 18 0 400 Edge F auto Full FIG 11 2 0 500 U diu CHa 10 1 DC ASDATA3 gt ABCK 2 304MHZ 19 52 51 2002 12 11 18 37 08 Stopped 2 Y 23 Jan 02 12 SALIDA DE AUDIO PROCEDENTE DE MT1389L 1 Audio I D 2 ALRCK 48KHZ 588 MS s STOPPED DC 1 88 V 1 L oooco gt gt gt gt NEY 5 ps S lo para uso interno de LGE 2 23 FIG 12 1 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento 13 FORMAS DE ONDA DEL DVD Y dd Too Bapt B ai 1 H a 1 4 M Ne Mina Normal 1 Hons 7 74 0690 2 35 0 1 660 5 i YA 116 536nU 2 35 Ee 53600 xi D UEM MEC E o 2 05 meme 10 1 o oo 1 R703 TP704 R720 gt TP711
68. B a la unidad y dir jase a la funci n USB A continuaci n comenzar el proceso de actualizaci n con la informaci n actualizada 4 Si completa el proceso de actualizaci n la unidad se reiniciar con el mensaje Finalizado 2 C mo actualizar el programa DVD Actualizaci n mediante CD 1 Renombre el nombre de fichero para realizar la descarga como TARGET BIN en may sculas 2 Copie el fichero en la carpeta MTK UPGV de un CD y gr belo Ej P MTK_UPG TARGET BIN 3 Introduzca el CD en la unidad y tras unos instantes se abrira la bandeja para CD con la informaci n de actualizaci n en pantalla 4 Extraiga el CD y pulse la tecla UP arriba del control remoto 5 Retire y vuelva a conectar el cable de alimentaci n cuando la pantalla con el logotipo pase a mostrar informaci n de actualizaci n A continuaci n se completar el proceso de actualizaci n Actualizaci n mediante USB 1 Renombre el nombre de fichero para realizar la descarga como TARGET BIN en may sculas 2 Copie el fichero en la carpeta UPGV del USB formateado y gr belo Ej PAMTK_UPGITARGET BIN 3 Dirijase a la funci n USB y acople el USB a la unidad La informaci n de actualizaci n se mostrar en pantalla 4 Extraiga el USB y pulse la tecla UP arriba del control remoto 5 Retire y vuelva a conectar el cable de alimentaci n cuando la pantalla con el logotipo pase a mostrar informaci n de actualizaci n A continuaci n se c
69. DE 4 4 ga ENGRANAJE MEDIO 3 e ar dog ea 4 4 3 3 PARRILLA DEL ENGRANAJE 4 4 4 CAUCHO POSTER 2252 REA AE RAR 4 4 5 CONJUNTO ARMAZ N ARRIBA ABAJO 4 5 6 CARGA DE LA CORREA 4 5 TPOLEA 4 5 8 CARGA DEL ENGRANAJE gt 4 5 9 ARRIBA ABK gt PARERE 4 5 10 CARGA DEL CONJUNTO PWB 4 5 11 BASE PRINCIPAL ar 4 5 VISTA AMPLIADA 1 VISTA AMPLIADA DEL MECANISMO DE LA PLETINA DP 12TV 4 6 Copyright 2008 LG Electronics Inc Todos los derechos reservados 4 1 S lo para uso interno de LGE S lo con fines de capacitaci n y mantenimiento UBICACI N DE LAS PIEZAS DEL MECANISMO DE LA PLETINA VISTA SUPERIOR Procedimiento Desmon Fig Piezas Tipo de fijaci n inicio ee We 4 1 Base principal Disco de montaje de la abrazadera Abrazadera de la placa Abrazadera magn tica
70. DO CORRECTO CORRECTO s B D FRONTAL CORRECTO S lo para uso interno de LGE 2 2 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento 3 Circuito frontal 2 2 Comprobar NO si la parte de potencia CONSULTAR POTENCIA SMPS ontal es correcta NO COMPROBAR SI EL H345 R350 ES CORRECTO E CONSULTAR Sustituir R345 R350 CIRCUITO MICOM Comprobar si NO la parte de potencia frontal CONSULTAR POTENCIA SMPS es correcta omprobar si la forma NO de onda del control remoto de la clavija 5 del CONSULTAR CIRCUITO MICOM PN301 es correcta NO la tensi n del RC2 es correcta 5 V s Volver a soldar o C sustituir el RC2 COMPROBAR CIRCUITO RM Copyright 2008 LG Electronics Inc Todos los derechos reservados 2 3 S lo para uso interno de LGE S lo con fines de capacitaci n y mantenimiento 4 Flujo de funcionamiento del sistema C ENCENDIDO 1 linicia los registros SERVO DSP RISC 2 Escribir el c digo RISC en SDRAM 3 Reiniciar RISC Mostrar LOGO Est cerrada la bandeja No Bandeja en posici n cerrada SLED en el la do interno SLED se desplaza a la posici n interna ge 1 Estimar la existencia y el tipo de disco 2 Pasar
71. FICOS EL S MBOLO DEL REL MPAGO CON FLECHAS DENTRO DE UN TRI NGULO EQUIL TERO EST PENSADO PARA ALERTAR AL PERSONAL DE SERVICIO DE LA PRESENCIA DE TENSIONES PELIGROSAS NO AISLADAS Y QUE PUEDEN TENER LA MAGNITUD SUFICIENTE COMO PARA CONSTITUIR UN RIESGO DE DESCARGA EL CTRICA EL SIGNO DE EXCLAMACI N DENTRO DE UN TRI NGULO EQUIL TERO EST PENSADO PARA ALERTAR AL PERSONAL DE SERVICIO DE LA PRESENCIA DE INFORMACI N IMPORTANTE DE SEGURIDAD EN LA DOCUMENTACI N DE SERVICIO S lo para uso interno de LGE 1 4 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento INFORMACI N DE SERVICIO PARA DE DVD ENCENDIDO Estado LOGO DEL DVD DETECTAR NUEVO EEPROM estado SIN disco OPCI N EDITAR PANTALLA Tecla Pausa del mando a distancia en orden gt 1 gt 4 gt 7 gt 2 Presione el n mero 0 9 presione la letra A F 1 6 durante unos momentos Utilice la tecla de flecha 4 A Y para desplazar hasta la posici n adecuada y realizar cambios Presione una vez la tecla Pausa Los cambios ser n aplicados cuando la unidad est APAGADA gt ENCENDIDA Copyright 2008 LG Electronics Inc Todos los derechos reservados 1 5 S lo para uso interno de LGE S lo con fines de capacitaci n y mantenimiento INFORMACI N DE SERVICIO PARA DE MICOM ENCENDIDO FLD no hay disco Pulse simult neamente durante
72. ION TODOS LOS p LAS LTIMAS MEJORAS EN SEGURIDAD Y COMPONENTES DEBEN SUSTITUIRSE UNICAMENTE RENDIMIENTO NO SE RETRASAR HASTA LA IMPRESI N POR OTROS DE UN TIPO ID NTIDO A LOS ORIGINALES DE LOS NUEVOS DOCUMENTOS DE SERVICIO T X P 23 I 12 a 45 gt los 8931 4 7K 38 Tdo 1 20 2 2uF B0V M 11 X 042 932 iR JE AN 11 3 mE C941 7 Ra32 C904 ET pr 630 9 11 MR nS N mas 4 150UF 450V 3 8 55 10V gt 1002 46 8 i a L gt Nm 56 10 1 FBSO E F pod a d 1 2 a d 4 7 88360 ors 5 m gt TTE re 1 TI too Avo aca LT C902 6 ur 10V 100uF 16y 90 9 Hay 1000P 250V I i 7 E 5 n ar N R904 eNO is 1 7 4 3 ue i 8905 09 gll Fa 4 ANTS 5 18 RL O4F Y E x TIT ra dn 5 16804 d 3 qu 5 54 2 C908 8 24 47uF 50V 0937 CM902 E 9 2 ig 0 2 0 1UF XCAP ime A 8 7 SEE 887771 A ME a p RS E 7 LF901 T 0939 1 E n cas 4 4 AN gt Bu 1 H H hess 100 46 1 EX WIRELESS OPTION 4000UF
73. K WIRE84 SPK I 1 850 1 1 1 ar A S lo para uso interno 3 6 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento 2 SUBWOOFER PASIVO SH33SD W Copyright 2008 LG Electronics Inc Todos los derechos reservados 3 7 S lo para uso interno S lo con fines de capacitaci n y mantenimiento S lo para uso interno Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento SECCI N 4 MECANISMO DP 12TV CONTENIDO UBICACI N DE LAS PIEZAS DEL MECANISMO DE LA PLETINA e VISTA SUPERIOR 4 2 e VISTA SUPERIOR SIN BANDEJA DE 5 4 2 e VISTA INFERIOR ba xk X mk 4 2 DESMONTAJE DEL MECANISMO DE LA PLETINA 1 BASE PRINCIPAL AAA 4 3 1 1 DISCO DE MONTAJE DE LA ABRAZADERA 4 3 1 1 1 ABRAZADERA DE LA PLACA 4 3 1 1 2 ABRAZADERA MAGN TICA 4 3 1 1 3 ABRAZADERA SUPERIOR 224454 6449860449940 EORR 4 3 2 BANDEJA DE DISCO IRE AAA 4 3 3 SLED DEL CONJUNTO BASE 52 5 4 4 3 1 ENGRANAJE
74. NUNCA la alimentaci n de la pieza de salida l ser lente etc del lector si estuviera da ado Y No mire NUNCA directamente al haz del l ser y no lo toque con los dedos u otras partes expuestas de su cuerpo 5 Limpieza de la superficie de la lente Si hubiera polvo en la superficie de la lente limpielo mediante un pulverizador como los empleados para limpiar las lentes de las c maras La lente est sujeta por un delicado soporte Por lo tanto al limpiar la superficie de la lente utilice un bastoncillo de algod n con cuidado de Presi n X Im n Bastoncillo de algod n 6 Nunca intente desmontar el resorte del lector ejerciendo una presi n excesiva Si la lente estuviera extremadamente sucia aplique alcohol isoprop lico al bastoncillo de algod n No utilice ning n otro limpiador l quido ya que podr a da ar la lente Tenga cuidado de no aplicar demasiado alcohol en el bastoncillo y no permita que el l quido entre en el interior del lector 1 2 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo para uso interno de LGE S lo con fines de capacitaci n y mantenimiento NOTAS RELACIONADAS CON LA REPARACI N DE REPRODUCTORES DE CD 1 Preparaci n 1 Los reproductores de CD incorporan un gran numero de Cls as como un lector diodo l ser Estos componentes son muy sensibles y se ven f cilmente afectados por la electricidad est tica En el caso de electricidad est tica
75. O 00 00 0 0 0 92020 92020 000000000000 0000000000 92002050 9505020 00000 O70 0 0 0 0 OO 0 OO OO o o o o OO 020202020202 95992 9 950090009505909500959095000092009 95925909 9 90020202 POOR y 200 eX 020200 92020 970297020 9920 OO OO 9592072 0000009 0000000900000 OOO 979 9 TC o RearRight 9 2 2 2 9500 99 0 0 900 o 25 9 9 5 20590 GND 90060 0000 GND EX c 14 C7H5 2 9 9 9 9070 9202020 2905022 0770 929 9 9 992929 0 SOS GND 9 SP CTL MAIKC 0 Rear Left OO Doo 9000000000 999 9 9909 7V WIRELESS GND Po 0060000 990 o piis cA 950 90 oo 44 G9 DES Gud s Xo o o 13 0 0 GND 9 0 0 0 0 0 9 CES O TP197 o o o o 9000 5559 X OS O50 70 XO N 00 0 090090900007 00989 0592 0000 X K o X 2020 29 X o 9 9 9 9 9 9 0 9 9 9020 o Sub Woofer 0 229 29 o 59 2 9 9 XX OOOO 929 02095
76. P NO AFN37064428 LG AUGUST 2008 5 55 ZV GSESELH GSESELH P gina Web http biz lgservice com LG RECEPTOR DVD CD MODELO HT353SD HT353SD A2 SH33SD S W CONTENIDO O SECCI N 1 GENERAL MEDIDAS DE PRECAUCI N DURANTE LAS TAREAS DE CUIDADO Y MANTENIMIENTO e MEDIDAS DE PRECAUCI N ESD e INFORMACI N DE SERVICIO PARA EEPROM e C MO ACTUALIZAR LOS PROGRAMAS AUDIO Y DVD ESPECIFICACIONES 4 SECCI N 2 PARTE ELECTRICA e GU A DE SOLUCI N DE AVER AS DETALLES Y FORMAS DE ONDA EN LAS PRUEBAS Y ELIMINACI N DE ERRORES DEL SISTEMA e DIAGRAMA DE BLOQUE INTERNO DE e DIAGRAMA DEL 4 DIAGRAMA DE BLOQUE e DIAGRAMAS DE e DIAGRAMAS DE PLACA DE CIRCUITO IMPRESO O SECCI N 3 VISTAS AMPLIADAS e SECCI N DEL ARMARIO Y ESTRUCTURA PRINCIPAL e VISTA AMPLIADA DEL MECANISMO DE LA PLETINA DP 12TV e SECCI N DE ACCESORIOS DE EMBALAJE
77. U ESSE 4 2 7 55050 LO SOO x 2 1292 1207 HT303 XN DCN 49 CO CS TOJ 25900020 9 9 2 9002009 00000 255200020206 JACK JK2D4 10959950500 9820202020202000 9o 2015 11 00040 OOOO O OOOO OOO OOO OO 0 0 0 C x M 080546400040 020505050 70 070 020 0 0 0 0 020 0507070 070500 9 99 52929202070 Glo OOOO OOOO OOOO O OO 000202050 10507040 0 050 020 20 0040 0040 0 0 0 0 0 0 0 0 0 0 0 0 0 0 040 95522 X RE ARA AR AER AER OOO 00 000 00 0 0 0 0 9 09 00 00 0 0 0 0 0 0 0 9 0 0 00 00 00 00 009 90 909 2 75 DIAGRAMA DE PLACA P C TEMPORIZADOR HT353 808825 BALIN o o SUT 524652229 xx COSS KG 5 6 4 Eo e 202 5 5 es CD 4 9999909599099 90995999999 cao a 6303 1630 ES 000 15 5 90000500 Sg 222090 9090050090059 RR 6222500 220209606950 DIAGRAMA DE PLACA TECLA HT353 2 76 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento
78. aci n y mantenimiento DIAGRAMAS DE CIRCUITO AVISO IMPORTANTE DE SEGURIDAD LOS COMPONENTES ESPECIALES APARECEN NOTE 1 DIAG RAMA DEL CI RCU ITO SM PS POTENCIA SOMBREADOS EN EL ESQUEMA PARA FACILITAR 1 Las piezas sombreadas resultan cr ticas para la seguridad AL REALIZAR LABORES DE MANTENIMIENTO EN ESTE SU IDENTIFICACI N EN OCASIONES ESTE Sustituir nicamente por el n de pieza especificado ARMAZON NO MODIFIQUE NI ALTERE BAJO NINGUNA DIAGRAMA DE CIRCUITO PUEDE DIFERIR DEL 2 Las tensiones CC se miden con un volt metro digital CIRCUNSTANCIA EL DISENO ORIGINAL SIN EL PERMISO CIRCUITO UTILIZADO DE ESTA FORMA LA APLICACI N durante el modo de reproducci n ESCRITO DE LG ELECTRONICS CORPORAT
79. circuitry DACVDDA Power 3 3V power pin for video DAC circuitry Y G Analog Green Y SY or CVBS B CB PB Analog Blue CB PB or SC R CR PR AADVSS Analog Ground Red CR PR CVBS or SY Ground pin for 2ch audio ADC circuitry Audio ADC input 2 2 MS_CLK set B 3 MCDATA 4 Audio Mute 5 output 7 cr 1 ee audio ADC reference voltageC 3 Em 1 Audio ADC input 1 2 MS DO set B 3 Audio Mute 4 2 output 5 1 C 6 AADVDD Power 3 3V power pin for 2ch audio ADC circuitry APLLVDD3 Power 3 3V Power pin for audio clock circuitry APLLCAP Analog InOut APLL external capacitance connection ADACVSS2 Ground Ground pin for audio DAC circuitry ADACVSS1 ARF LFE Ground Analog Output Ground pin for audio DAC circuitry 1 Audio DAC sub woofer channel output 2 While internal audio DAC not used a ACLK b GPIO Analog Output 1 Audio DAC right Surround channel output 2 While internal audio DAC not used a ABCK b GPIO Analog Output 1 Audio DAC right channel output 2 While internal audio DAC not used a SDATA2 b GPIO c RXD2 Analog Audio DAC reference voltage Analog Output 1 Audio DAC left channel output 2 While internal audio DAC not used a SDATA1 b GPIO c RXD1 Analog Output 1 Audio DAC left Surround channel output
80. clock for the serial control port a Address Bit0 IC ntrolPort Chip Select SPI Input ADO is a chip address in IC Mode ADO CS 3 CS is the chip select signal for SPI format ADA CDIN 4 Address Bit1 IC Ser ial ControlData Input SPI Input AD1 is chip address pin in IC Mode CDIN is the input data line for the control port interface in SPI Mode VLC 5 ControlPort Power Input Determines the required signal level for the control port interface Refer to the Recommended Operating Conditions for appropriate voltages RESET 6 Reset Input The device enters a low power mode when this pin is driven low AIN3A 7 Stereo Analog Input3 Input The full scale level is specified in the ADC Analog Characteristics AIN3B 8 specification table AIN2A 9 Stereo Analog Input2 Input The full scale level is specified in the ADC Analog Characteristics AIN2B 10 specification table AIN1A 11 Stereo Analog Input 1 Input The full scale level is specified in the ADC Analog Characteristics AIN1B 12 specification table AGND 13 Analog Ground Input Ground reference for the internal analog section VA 14 Analog Power Input Positive power for the internal analog section AFILTA 15 Antialias Filter Connection Output Antialias filter connection for the channel A ADC input AFILTB 16 Antialias Filter Connection Output Antialias filter connection for the channel B ADC input 17 Quiescent Voltage Output Filter c
81. con fines de capacitaci n y mantenimiento DIAGRAMA DE CABLEADO JK203 JK202 JK201 TU101 JK204 JK702 COMPONENT CV HT JACK SPEAKER TERMINAL AUX JACK DC JACK MAL p 23PIN S Y a 14 14PIN L CABLE1 SM a 1 MD CLOCK DISPLAY FRONT 12PIN MIC amp USB PCB MIC JACK1 2 PORTABLE IN PN202 USB JACK EBY38558901 47 2007 11 30 Copyright 2008 LG Electronics Inc Todos los derechos reservados 2 45 2 46 S lo para uso interno de LGE S lo con fines de capacitaci n y mantenimiento DIAGRAMA DE BLOQUE X101 X TAL 9 8304MHZ MIC 2 1 Be SIGNAL BUS TUNER DI RDS CLK RDS DATA TUN10O1 kz TUNER_MUTE CE DO CLK TUNER PORTABLE IN VIDEO SLIDE SANYO AUDIO MAIN MICOM AUX SCART AUDIO SCART 10204 VIDEO S W IC MM1692 2 L5 201 CS5345 ADC R AGB Y G Po B Pr R Y Pb
82. ctive low DRAM row address strobe active low DRAM bank address 0 DRAM bank address 1 DRAM address 10 DRAM address 0 DRAM address 1 DRAM address 2 DRAM address 3 1 GPIO 7 2 Dram Clock Enable InOut 3 MS CLK set A 4mA PD 4 Audio Mute 5 HSYN VSYN input 6 CO GPIO 6 1 GPIO8 2 5 BS set A 3 SD CLK set A 4 ASDATA2 5 ACLK S lo para uso interno de LGE 2 30 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento Description Audio Mute 7 eie input 8 1 SOS 2 MS DO set A 3 SD CMD set A 4 ASDATA1 5 L 7 1 2 6 C C E GPIO10 SD set B 3 SD DO set A 4 ASDATAO 5 ALRCK 6 Eo output C C GPIO10 8 ru 1 GPIO11 2 SD set B 3 MS BS set B GPIO11 8 4 Audio Mute 5 DE output 1 SEDI output GPIO12 2 GPIO12 2 GPIO13 3 ALRCK 4 Audio Mute 5 YUVCLK GPIO13 SD DO set B Copyright 2008 LG Electronics Inc Todos los derechos reservados 2 31 S lo para uso interno de LGE S lo con fines de capacitaci n y mantenimiento 2 1C401 MOTOR DRIVER CONFIGURACI N DE PINS
83. de alta tensi n los componentes podr an resultar motivo por el que deben manipularse con cuidado 2 El lector est compuesto de numerosos componentes pticos y otros de gran precisi n Por lo tanto tenga cuidado de evitar realizar labores de reparaci n o almacenamiento cuando la temperatura o humedad son altas en presencia de fuerte magnetismo o grandes cantidades de polvo 2 Notas de reparaci n 1 Antes de reemplazar una pieza o componente desconecte primero el cable de alimentaci n de la unidad 2 Todo el equipamiento instrumentos de medici n y herramientas deben estar correctamente puestos a tierra 3 Debe cubrir su mesa de trabajo con una l mina conductora puesta a tierra Al extraer el lector l ser de su bolsa conductora no lo coloque sobre sta El motivo es la posibilidad de da os a causa de la electricidad est tica 4 Para evitar la fuga de CA la parte met lica del soldador deber estar puesta a tierra 5 Todos los trabajadores deber n tener conexi n a tierra por medio de un brazalete especial 1M 6 Tenga cuidado de no permitir que el lector l ser entre en contacto con la ropa a fin de evitar que la electricidad est tica de sus prendas escape por el brazalete 7 El haz l ser del lector NUNCA debe ser dirigido hacia los ojos o la piel desnuda Brazalete Resistencia 1 Mohm Resistencia cone 1 Mohm conductora Copyright 2008 LG Electronics Inc Todos los derec
84. derechos reservados S lo con fines de capacitaci n y mantenimiento DIAGRAMA BLOQUE Copyright 2008 LG Electronics Inc Todos los derechos reservados 2 35 S lo con fines de capacitaci n y mantenimiento Interrupt control lt gt IR PLA Standby control 4 ROM correct CF I 7 Flash ROM o PC 85 4 gt 58 X tal 5 gt 5100 lt gt Bus interface SIO1 4 0 gt gt 0 4 Port 1 B register Timer 1 A 4 5 Port 2 4 C register Timer 4 5 lt gt Port 7 gt AU 5 K lt gt Port 8 6 lt gt ADC PSW INTO to INT7 Timers Noise filter I Base timer a Port 3 4 PWM2 3 dd Stack pointer 4 5 UART1 4 gt Watchdog timer 2 On chip Debugger S lo para uso interno de LGE DESCRIPCI N DE PINS Pin Name 1 0 Description Option Vss1 Vss2 Power supply No Vss3 1 2 Power supply pin No Vpp3 Port 0 8 bit I O
85. ground IO VDD 4 10 22 29 39 47 56 65 72 94 Power power supply 3 3V Digital power supply RESET 1 5 7 9 21 28 38 44 50 53 57 60 64 69 73 85 95 digital ground Reset and Clock H W reset signal Active Low Schmitt Trigger input The Schmitt Trigger input allows a slowly rising input to reset the chip reliably The RESET signal must be asserted Low during power up De assert High for normal operation Crystal Oscillator input pin Crystal Oscillator output pin PCM Audio Input Output Interface bit clock input output of main 8 channel audio User can select the master slave mode of this signal Schmitt Trigger input PCM Word clock left right clock input output of main 8 channel audio User can select the master slave mode of this signal Schmitt Trigger input MSDIN 3 0 15 16 17 18 PCM serial data input of main 8 channel audio Schmitt Trigger input SBCK 19 PCM bit clock input output of 8 channel audio User can select the master slave mode of this signal Schmitt Trigger input PCM word clock left right clock input output of sub 8 channel audio User can select the master slave mode of this signal Schmitt Trigger input SSDIN 3 0 S lo para uso interno de LGE 23 24 25 26 PCM serial data input of sub channel audio User can set this sub channel data input pins to PCM se
86. hos reservados 1 3 S lo para uso interno de S lo con fines de capacitaci n y mantenimiento MEDIDAS DE PRECAUCI N ESD Dispositivos electrost ticamente sensibles ESD Ciertos dispositivos semiconductores estado s lido pueden resultar f cilmente da ados por la electricidad est tica Normalmente tales componentes son conocidos com nmente como Dispositivos electrost ticamente sensibles ES Ejemplos de dispositivos ESD t picos son los circuitos integrados y algunos transistores de efecto campo y componentes de chips semicon ductores Debe utilizar las siguientes t cnicas para ayudarle a reducir las incidencias de los compo nentes causados por la electricidad est tica 1 Inmediatamente antes de manipular cualquier componente semiconductor o montaje equipado a tal efecto elimine cualquier carga electroest tica presente en su cuerpo tocando una puesta a tierra segura Opcionalmente obtenga y vista un dispositivo de mu equera de descarga disponible en el mercado que deber retirar antes de aplicar potencia a la unidad bajo prueba a fin de evitar riesgos potenciales de descarga el ctrica 2 Despu s de retirar un montaje el ctrico equipado con dispositivos ESD coloque el montaje sobre una superficie conductora como papel de aluminio para evitar la acumulaci n de cargas electroest ticas o la exposici n del montaje 3 Utilice Unicamente un soldador con puesta a tierra para soldar o eliminar soldadu
87. iU 7 ROS CLK 56 25 12477 _ 8437 100 PLL CLK ROS_DAT 3 1uF 10 ct 9 B304MHZ 57 En 4 N 38 100 ROS D T C108 22 d ci Pe5 INTRA 510 58 Pan 20 Neh open grein 1 BOT 3 34 SENSE Jo C109 22 1M aE 57 58 8 830442 7 400 PLL DI Al Download pin pin 37 38 39 53 56 59 e t l Y E Key 00 60 A139 100 PLL DO ul m T gt PBO ANO Mw 580 pire A atat IN g g 62 PB2 AN2 159 TAA TIN INTG 6 321 01 as la E ets sro RIAM 00 8 ES Dx 825855 al El cic 552 224 0 5 lt MIC amp USB_SECTION gt t a BP El MW 1 1 T ols a al x al al e a aj Letto oo th 9 0 fu gt 8 ssl o le 5 5 7 uti 5 aya ans 4g FL 16403 EE EE E 1 Eo m 8 2 a EEP CLK 3 d Jl we E 44 E 5 5 b gt gt 44 5v 4 5 z 50 EEP DAT 3 3 S 12 221 2 al amp Sip 9 4 a os 11 6315 Ax 4 1901 sl amor P 3 5V 4 P 9 6316 518 de 90 2 7g
88. ics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento 6 PROTECCI N Aparece PROTECTION FLD si Desconecte el cable de alimentaci n con ctelo de nuevo E Encendido Aparece continuamente NO PROTECTION en FLD CORRECTO La se al IC10 NO de la clavija pin54 es Cambie el IC101 2 LOW 0 Son normales 0701 0702 Recambie 0701 y 0702 Cambie el ST AMP IC 12702 IC703 Copyright 2008 LG Electronics Inc Todos los derechos reservados 2 11 S lo para uso interno de LGE S lo con fines de capacitaci n y mantenimiento 7 Circuito de AUDIO DVD C ENCENDIDO Aparece CD DVD en el Aparece Error del DVD en el FLD Aparece la Carga en el Does Aux S Scart opt and FM 87 appear at FLD ACEPTAR gt Consultar SMPS Comprobar si la inserci n Micom de audio del DVD e correcta Consultar el circuito del oscilador Comprobar el reinicio de forma de onda del IC101 NO Comprobar potencia Comprobar NO si la clavija 5 del gt C101 est alta Comprobar m dulo del DVD S NO Comprobar SMPS Comprobar la ex
89. istencia de 3 3 V en la l nea Comprobar el circuito de la secci n de potencia omproba NO si la clavija 49 del gt 101 est alta Sustituir el IC 101 S lo para uso interno de LGE 2 12 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento DETALLES Y FORMAS DE ONDA EN LAS PRUEBAS Y ELIMINACI N DE ERRORES DEL SISTEMA 1 SENAL DE 27 MHz DEL RELOJ REINICIO FLASH R W DEL SISTEMA 1 El reloj principal del MT1389 L se encuentra a 27 MHz X501 9 Dec 02 13 59 47 58 ns At 37 1 ns 1 26 97 MHz 2 1 Os 2 GS s 3 1 V 10 2 DC 1 48 V 4 2 V DER STOPPED FIG 1 1 2 El reinicio del MT1389 L es muy activo Entrada del cable de alimentaci n 9 Dec 82 7 87 27 troe 227 aome 5 T It fuu 45 48 65 62 Ncn open grain pull up BY rest 20 Nch open drain SIMPLINK pull up 3 3V AN C108 1M 59 57 58 9 8304 4 Download 37 38 39 83 565 59 P23 INT KEY 100 60 4 P80 ANO EN P22 INT MIC DET gt 1 Ot L UN amp paaano Sora ra SPI DI a 00 8 60 E R gt sero iA 00 gt rs B _ z i
90. ll down resistor SO SDA 78 y o SO for SPI mode or SDA for 2 mode Negative PWM output of channel 1 Positive PWM output of channel 2 Negative PWM output of channel 2 Positive PWM output of channel 3 Negative PWM output of channel 3 Positive PWM output of channel 4 Negative PWM output of channel 4 Positive PWM output of channel 5 Negative PWM output of channel 5 Positive PWM output of channel 6 Negative PWM output of channel 6 Positive PWM output of channel 7 Negative PWM output of channel 7 Positive PWM output of channel 8 Negative PWM output of channel 8 Positive PWM output of headphone left channel Negative PWM output of headphone left channel Positive PWM output of headphone right channel Negative PWM output of headphone right channel Positive PWM output of subwoofer line output Copyright 2008 LG Electronics Inc Todos los derechos reservados 2 43 S lo para uso interno de LGE S lo con fines de capacitaci n y mantenimiento SCK for SPI mode SCL for mode Schmitt Trigger input CS I2C AD2 SCK SCL 79 2 ADO 82 EXT MUTE SI for SPI mode or Slave Address 0 for I2C mode Schmitt Trigger input Internal pull down resistor Chip selector CS for SPI mode or Slave Address 2 for
91. mantenimiento AMORTIGUADOR DE CAUCHO Distingue las partes superiores e inferiores montar con cuidado AMORTIGUADOR DE CAUCHO 1 m AMORTIGUADOR Distingue las partes superiores e inferiores DE CAUCHO montar con cuidado d S2 S AMORTIGUADOR DE CAUCHO TOMA GEAR CONJUNTO DEL HUSILLO DEL MOTOR 3 SLED DEL CONJUNTO BASE FIG 4 3 3 3 Parrilla del engranaje 1 Quite 4 tornillos S2 1 Quite el tornillo S3 2 Desconecte el conector FFC C1 4 CAUCHO POSTERIOR FIG 4 3 3 1 Engranaje de alimentaci n 3 2 Engranaje medio S lo para uso interno de LGE 4 4 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento INSERCI N DE TORNILLO PARA EL CONTROL DE TORSI N 800gf ABAJO BASE PRINCIPAL GU A ARRIBA ABAJO PRINCIPAL S4 MONTAJE DEL ARMAZ N ARRIBA ABAJO GU A ARRIBA ABAJO GU A ARRIBA ABAJO FIG C Fig 4 4 5 CONJUNTO DEL ARMAZ N ARRIBA ABAJO FIG 4 4 Note Ponga la cara de la base principal hacia abajo Ladoinferior 1 Saque el tornillo S4 2 Desbloquee la pesta a de bloqueo L3 en la direcci n que indica la flecha y a continuaci n levante el conjunto del armaz n arriba abajo para separarlo de la base principal Note Al volver a montar mueva la gu a arriba abajo en la direcci n que indica la flecha C hasta que
92. n el lado inferior S lo para uso interno de LGE 4 2 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento DESMONTAJE DEL MECANISMO DE LA PLETINA BASE PRINCIPAL MONTAJE DE LA ABRAZADERA DE BRIDA DEL DISCO LA PLACA ABRAZADERA MAGNETICA EY MAGNETA BRIDA SUPERIOR NIVELADOR BASE PRINCIPAL BOTTOM SIDE VIEW 1 BASE PRINCIPAL FIG 4 1 2 BANDEJA DE DISCO FIG 4 2 1 1 Disco de montaje de la abrazadera 1 Inserte e introduzca hacia el interior un 1 Coloque el disco de montaje de la abrazadera accionador en el orificio de expulsi n de como indica la Fig A emergencia A del lado derecho o introd zcalo 2 Levante el disco de montaje de la abrazadera en en la palanca B del engranaje de emergencia la direcci n que indica la flecha A tire de la palanca B en la direcci n que indica 3 Separe el disco de montaje de la abrazadera de la flecha para poder expulsar la bandeja del la portaabrazadera disco unos 15 o 20mm 1 1 1 Abrazadera de la placa 2 Tire del disco de la bandeja hasta separarlo de 1 Gire la abrazadera de la placa en sentido la base principal completamente contrario a las agujas del reloj y a continuaci n levante la abrazadera de la placa 1 1 2 Abrazadera magn tica 1 1 3 Brida superior Copyright 2008 LG Electronics Inc Todos los derechos reservados 4 3 S lo para uso interno de LGE S lo con fines de capacitaci n y
93. ntenimiento 9 FORMAS DE ONDA DE CONTROL DEL LECTOR CONDICI N SIN DISCO 18 Dec 82 6 54 58 1 1 00 Y s 11 Di 2 1 10 8 OC 4 2 V OA Reading Floppy Disk Drive V14 REXT 011 LDO1 NM IC50 4 AVDD33 2 DMO mo 1389 TRAY OPEN TRAY CLOSE TRO F00 FG GPI02 USB DP 2 DC 1 48 V FIG 9 1 E Urr USB V33 USB DM 10 SENAL RELACIONADA CON EL CONTROL DE SEGUIMIENTO Comprobaci n del sistema 18 Dec 82 1 85 88 1 1 2 lt lt lt lt Copyright 2008 LG Electronics Inc Todos los derechos reservados 2 DC 1 48 V FIG 10 1 DVD S lo con fines de capacitaci n y mantenimiento Dor S 3 8 F 8 amp m 989 025560 88985889 5 8 96 a DACVDDC 95 vsrU GP1013 94 SPOIF GPI012 93 PIOGELI 1 HsTR GPIO44 92 LR GPIO410 81 viga 00018 o ___ 9 0 tu UD GP109 89 5 88 7 87
94. o DESCRIPCI N DE PINS PIN No Pin Name Function 1 Input for focus driver 2 TRB 1 Connect to external transistor base 3 REGO2 Regulator voltage output connect to external transistor collector 4 VINSL Input for the sled driver 5 REGOI Regulator voltage output connect to external transistor collector 6 FWD Tray driver forward input 7 REV Tray driver reverse input 8 Vecl for pre drive block and power block of sled and tray 9 VOTR Tray driver output 10 Tray driver output 11 VOSL Sled driver output 12 VOSL Sled driver output 13 VOFC Focus driver output 14 VOFC Focus driver output 15 VOTK Tracking driver output 16 VOTK Tracking driver output 17 VOLD Spindle driver output 18 VOLD Spindle driver output 19 2 for power block of spindle tracking and focus 20 VCCD Inpu for voltage detection 21 VCTL Speed control input of tray driver 22 GND Ground 23 VINLD Input for spindle driver 24 RSET Output for voltage detection 25 TRB 2 Connect to external transistor base 26 VINTK Input for tracking driver 27 BIAS Input for reference voltage 28 MUTE Input for mute control Notes Symbol of and output of drivers means polarity to input pin For example if voltage of pinl is high pin14 is high Copyright 2008 LG Electronics Inc Todos los derechos reservados 2 33 S
95. o de carga PWB desde la base principal 11 BASE PRINCIPAL FIG 4 4 S lo para uso interno de LGE VISTA AMPLIADA DEL MECANISMO DE LA PLETINA DP 12TV Copyright 2008 LG Electronics Inc Todos los derechos reservados 4 6 S lo para uso interno de LGE S lo con fines de capacitaci n y mantenimiento
96. o interno de LGE 2 26 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento DESCRIPCI N DE PINS Abbreviations SR Slew Rate PU Pull Up PD Pull Down SMT Schmitt Trigger 4 16 Output buffer driving strength Main RFIP Type Analog nterface 66 Analog Input Description AC coupled DVD RF signal input RFIP RFIN Analog Input AC coupled DVD RF signal input RFIN RFG Analog Input Main beam RF AC input path RFH RFA Analog Input Analog Input Main beam RF AC input path RF main beam input A RFB Analog Input RF main beam input B RFC Analog Input RF main beam input C RFD Analog Input RF main beam input D RFE Analog Input RF sub beam input E RFF Analog Input RF sub beam input E AVDD18 2 Analog power Analog 1 8V power AVDD33 1 Analog power Analog 3 3V power XTALI Input 27MHz crystal input XTALO Output 27MHz crystal output AGND33 Analog Ground Analog Ground 20 Analog output Reference voltage 2 0V V14 Analog output Reference voltage 1 4V REXT Analog Input Current reference input It generates reference current for RF path Connect an external 15K resistor to this pin and AVSS MDI1 Analog Input Laser power monitor input MDI2 Analog Input Laser power monitor inpu
97. ompletar el proceso de actualizaci n Copyright 2008 LG Electronics Inc Todos los derechos reservados 1 7 S lo para uso interno de LGE S lo con fines de capacitaci n y mantenimiento ESPECIFICACIONES GENERAL Tipo de corriente Consulte la etiqueta principal Consumo de energ a Consulte la etiqueta principal Peso 2 5 kg Dimensiones externas 360 x 62 x 305 mm Ancho x Alto x Largo Condiciones de operaci n Temperatura desde 5 C hasta 35 C Estado de operaci n Horizontal Humedad para operaci n 595 a 8595 Modo envolvente Frontal 45W 45W potencia de salida nominal 30W THD 10 Dependiendo de la configuraci n del Central 45W modo de sonido y de la fuente Envolvente 45W 45W puede no haber salida de sonido potencia de salida nominal 30W 4 Qat 1 kHz THD 10 Subwoofer 75W potencia de salida nominal 60W 8 Qat 30 Hz THD 10 ALTAVOCES SH33SU Altavoz sat lite central Subwoofer Pasivo SH33SU S SH33SU W Impedancia 40 Dimensiones 5 99 x 114 x 86 mm 156 x 325 x 320 mm anchoxaltoxprofundo Peso neto 0 35 kg 3 5 kg ALTAVOCES SH33SD Altavoz sat lite central Subwoofer Pasivo SH33SD S SH33SD W Impedancia 40 80 Dimensiones 5 99 x 114 x 86 mm 156 x 325 x 320 mm anchoxaltoxprofundo Peso neto 0 35 kg 3 5 kg Los disefios y especificaciones est n sujetos a cambios sin previo aviso S lo para uso interno de LGE 1 8 Copyright 2008 LG Electronics Inc Todos los derechos reservados
98. onnection for the internal quiescent reference voltage TSTO 18 Test Pin Output This pin must be left unconnected FILT 19 Positive Voltage Reference Output Positive reference voltage for the internal sampling circuits TSTO 20 Test Pin This pin must be left unconnected AIN4A MICIN1 21 Stereo Analog Input4 Microphonelnput 1 amp 2 Input The full scale level is specified in the ADC AIN4B MICIN2 22 Analog Characteristics specification table AIN5A 23 Stereo Analog Input5 Input The full scale level is specified in the ADC Analog Characteristics AIN5B 24 specification table MICBIAS 25 MicrophoneBias Supply Output Low noise bias supply for external microphone Electrical charac teristics are specified in the DC Electrical Characteristics specification table AIN6A 26 Stereo Analog Input6 Input The full scale level is specified in the ADC Analog Characteristics AIN6B 27 specification table PGAOUTA 28 PGA Analog AudioOutput Output Either an analog output from the PGA block or high impedance PGAOUTB 29 VA 30 Analog Power Input Positive power for the internal analog section AGND Analog Ground Input Ground reference for the internal analog section NC 33 No Connect These pins are not connected internally and should be tied to ground to minimize any 34 potential coupling effects TSTO 35 Test Pin Output This pin must be left unconnected VLS 36 Serial Audiolnterface Power Input Determines the required signal
99. ras en los dispositivos ESD 4 Utilice Unicamente un dispositivo de eliminaci n de soldaduras antiest tico Ciertos dispositivos de elimi naci n de soldaduras no clasificados como antiest ticos pueden generar cargas el ctricas suficientes como para los dispositivos ESD 5 No utilice productos qu micos que incluya fre n Estos pueden generar cargas el ctricas suficientes como para dafiar los dispositivos ESD 6 No saque un dispositivo ESD de repuesto de su embalaje protector hasta inmediatamente antes de su instalaci n La mayor parte de los dispositivos ESD de repuesto est n embalados con cables cortocircuita dos el ctricamente entre s mediante espuma conductora papel de aluminio o materiales conductores simi lares 7 Inmediatamente antes de retirar el material protector de los cables de un dispositivo ESD de repuesto ponga en contacto el material protector y el armaz n o montaje decir cuitos en los que se instalar el dis positivo PRECAUCI N ASEG RESE DE QUE EL CHASIS O CIRCUITO NO RECIBE ALIMENTACI N ELECTRICA Y RESPETE TODAS LAS PRECAUCIONES DE SEGURIDAD 8 Minimice los movimientos corporales durante el manejo de dispositivos ESD de repuesto ya desempaqueta dos De lo contrario el movimiento inofensivo de por ejemplo el roce de su ropa o levantar los pies de un suelo enmoquetado puede generar la electricidad est tica suficiente para un dispositivo ESD PRECAUCI N S MBOLOS GR
100. rial data output pins See the Control Register Description part Schmitt Trigger input 2 42 Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento MCLK Main clock for external microphone input A DC Clock frequency can be selected between 6 144MHz 12 288MHz and 24 576MHz BCK PCM bit clock input output of external microphone Bit clock frequency is 3 072MHz 48kHz x 64 fixed LRCK PCM Word clock left right clock input output of external microphone Word clock rate is 48kHz fixed MIC SDIN PCM serial data input of external microphone Schmitt Trigger input DMIX MCLK Main clock for external down mix line output D AC DMIX BCK PCM bit clock output of down mix signal Bit clock frequency is 6 144MHz 96kHz x 64 fixed DMIX LRCK PCM Word clock left right clock output of down mix signal Word clock rate is 96kHz fixed DMIX SDOUT PCM serial data output of down mix signal PWM Audio Output PWM1 P Positive PWM output of channel 1 PWM1 M PWM2 P PWM2 M PWM3 PWM3 M PWM4 P PWM4 M PWM5 P PWM5 M PWM6 P PWM6 M PWM7 P PWM7 M PWMB8 P PWMB8 M PWM HP L P PWM HP L M HP RP PWM HP R M PWM SWL P PWM SWL M Negative PWM output of subwoofer line output System Control Interface SPI I2C 84 Host interface mode SPI 120 selector Assert HIGH for SPI mode De assert LOW for 2 mode Internal pu
101. rpose I O available No Port 3 P30 to P37 yo 8 bit I O port specifiable in 1 bit units Pull up resistor can be turned on and off in 1 bit units Pin functions P32 UART1 transmit P33 UART1 receive P34 UART2 transmit P35 UART2 receive Yes Port C PCO to PC7 yo 8 bit port I O specifiable in 1 bit units Pull up resistor can be turned on and off in 1 bit units Pin functions PC5 to PC7 On chip Debugger Yes RES Input Reset pin No XT1 Input 32 768 2 crystal oscillator input pin Shared pins General purpose input port AD converter input port AN10 Must be connected to Vpp1 if not to be used No XT2 1 0 32 768 2 crystal oscillator output pin Shared pins General purpose port AD converter input port AN11 Must be set for oscillation and kept open if not to be used No CF1 Input Ceramic resonator input pin No 2 Output Ceramic resonator output pin No Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento 2 37 S lo para uso interno de LGE 4 12201 ADC CS5345 CONFIGURACI N DE PINS
102. s de capacitaci n y mantenimiento s ENCENDIDO C Funciona correctamente la memoria flash Mostrar el LOGO SDRAM funciona correctamente Son correctas las salidas de VIDEO MT1389 L y S Comprobar la conexi n del cable de AV al equipo de TV Es normal la se al OPEN SW CLOSE SW Se desplaza NO a bandeja en el interior cuando 0 gt gt e encuentra en posici cerrada Es normal la senal ROPEN TRCLOSE Es normal la se a LOAD y LOAD NO gt Comprobar las l neas de conexi n entre FLASH y MT1389 L y si el tiempo de acceso a FLASH es o no correcto NO Comprobar las l neas de conexi n entre SDRAM IC504 y MT1389 L y si el SDRAM ha sufrido dafos NO Comprobar el circuito relacionado de las clavijas Pins99 102 103 104 de MT1389 L IC50 NO Es normal la se al OPEN SW CLOSE SW NO Comprobar las clavijas IO de control de la bandeja en MT1389 L NO Comprobar el circuito 12401 de amplificaci n de control de la bandeja Comprobar la conexi n del cable entre la PCBA principal y el cargador MECHA 2 6 S lo para uso interno de LGE Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento
103. t gt lt correctas en A B Dde gt entre MT1389 L y el cabezal MT1389 L lector Es correcta NO Comprobar el circuito la se al CD DVDCT gt relacionado en la se al en el MT1389 L CD DVDCT del MT1389 L Comprobar la conexi n CD DVDCT entre IP9009 y MT1389 L Es correcta NO TE Es correcta la NO 2 Comprobar el circuito pista actual gt lt la se al CD DVDCT en el gt gt relacionado en MT1389 L MT1389 L correcta la se al de PISTA en NO Comprobar conexi n de PISTA MT1389 L en MT1389 L y la unidad del Comprobar el circuito de Es correcta NO amplifi caci n de control de la salida TR y gt seguimiento en la unidad del motor 1 Comprobar la conexi n del cable en el cabezal de lectura Est el disco NO Comprobar la forma de onda de la sefial S lo para uso interno de LGE 2 9 C T RMINO DE LA PRUEBA S lo para uso interno de LGE lt Es normal la NO NO salida de audio cuando j gt el disco est 5 eproducci n correcto NO Es normal la salida del PWM 1 1C704 Comprobar circuito de amp digital IC702 703 2 10 Comprobar la conexi n entre 704 LRCK ADATAO Comprobar el circuito rela cionado de PWM Comprobar salida de audio en las clavijas Pins 55 59 61 62 68 71 75 Copyright 2008 LG Electron
104. t LDO1 Analog Output Laser driver output LDO2 Analog Output Laser driver output AVDD33 2 DMO Analog Power Analog Output Analog 3 3V power Disk motor control output PWM output FMO Analog Output Feed motor control PWM output TRAY OPEN Analog Output Tray PWM output Tray open output TRAY CLOSE Analog Output Tray PWM output Tray close output TRO Analog Output Tracking servo output PDM output of tracking servo compensator FOO Analog Output Focus servo output PDM output of focus servo compensator FG Analog 1 Motor Hall sensor input 2 GPIO USB DP USB DM Analog Input Analog Input USB port DPLUS analog pin USB port DMINUS analog pin VDD33 USB USB Power USB Power pin 3 3V VSS33 USB USB Ground USB ground pin PAD VRT Analog Inout USB generating reference current VDD18 USB USB Power USB Power pin 1 8V DACVDDC Power Power VREF Analog Bandgap reference voltage FS Analog Full scale adjustment suggest to use 560 ohm DACVSSC Ground Ground pin for video DAC circuitry CVBS Copyright 2008 LG Electronics Inc Todos los derechos reservados S lo con fines de capacitaci n y mantenimiento Analog 2 27 Analog composite output S lo para uso interno de LGE DACVDDB Type Power Description 3 3V power pin for video DAC
105. ut PD SMT Microcontroller ICE mode enable Input PU SMT Power on reset input active low Input SMT IR control signal input Dram Interface 37 Sorted by position InOut AMA DRAM data 0 InOut 4mA InOut 4 InOut 4 InOut 4 InOut AMA DRAM data 5 InOut 4 DRAM data 6 InOut 4 InOut 4mA PD Data mask 0 InOut 4 InOut 4 InOut 4 DRAM data 13 DRAM data 1 DRAM data 2 DRAM data 3 DRAM data 4 DRAM data 7 DRAM data 15 DRAM data 14 Copyright 2008 LG Electronics Inc Todos los derechos reservados 2 29 S lo para uso interno de LGE S lo con fines de capacitaci n y mantenimiento Description InOut 4 DRAM data 12 InOut 4 InOut 4mA InOut 4mA InOut AMA DRAM data 8 DRAM data 11 DRAM data 10 DRAM data 9 InOut 4 PD Data mask 1 InOut 4 PD Dram clock InOut 4mA PD InOut 4mA PD InOut 4mA PD InOut 4mA PD InOut 4mA PD InOut 4mA PD InOut 4mA PD Output 4mA PD Output 4 DRAM column address strobe active low Output 4mA PD InOut 4mA PD InOut 4mA PD InOut 4mA PD InOut 4mA PD InOut 4mA PD InOut 4mA PD InOut 4mA PD DRAM address bit 11 DRAM address 9 DRAM address 8 DRAM address 7 DRAM address 6 DRAM address 5 DRAM address 4 DRAM Write enable a

receptor dvd/cd manual de servicio modelo: ht353sd

Contents

Download Pdf Manuals

Related Search

Related Contents