Home

1 GENERADOR DE SECUENCIAS PROGRAMADAS PARA LA

1. 4 9 11 3 2 Conector RS232D Conector DB9 de 9 pines sese 13 3 3 M todo de detecci n de errores por redundancia de paquete sss 13 4 Especificaciones ona ree npa em eaedem een adeunt 13 4 1 Entradas y salidas del sistema hardware sss 16 4 2 Especificaciones t cnicas y el ctricas del GSProg eee eee 18 4 2 1 Datos t cnicos del 55 08 Eke enne Rah NEENA tasa ss 4 RAEE 18 4 2 2 Especificaciones el ctricas del 35 0 nnns nnn 19 4 3 Recursos utilizados del dispositivo FPGA ACEX 1K100 de Altera sese 20 5 Desarrollo te rii oca ttem et re ree tree etre br ee epa 20 5 1 Arquitectura detallada del sistema sss 21 5 1 1 Lauinteffaz idee ER RENE RR aise 21 5 2 Sistema de COMUNICACI N dui t ite these te gene it eee eene nna nies 24 5 2 1 Entradas y salidas del sistema de comunicaci n essere 25 5 2 2 Descripci n de funcionamiento del sistema de comunicacions sese sese eee eee eee 26 5 2 3 Descripci n del diagrama de bloques del sistema de comunicaci n 29 5 2 4 Descripci n de las se ales del sistema de comunicaci n sss eee eee 32 5 3 Generador de secuencias uc e edes 33 5 3 1 Entradas y salidas
2. Figura 31 Mensaje de alerta entregado por la interfaz para informar que los datos han llegado de forma correcta GSProg Trabajo de Grado Jose Lus Salazar Montes Gate Alejandro Tovar Tones Selecci n COM coma DESCONECTAR pnmo paon 0 mo Figura 32 Mensaje de alerta entregado por la interfaz para informar que los datos han llegado de forma incorrecta 46 6 2 Pruebas con palabras digitales seriales en modo Unico En la figura 33 se observa la generaci n de 2 palabras digitales seriales de 4 bits enviadas en modo Unico con sus respectivas sefiales de Sincronismo e Inicio de Trama malas x Tipo sefiat Se al Palabra 1 1101 Ws Unico z Palabra 2 1010 Num palabras 2 Palabra 3 Num bits g Palabra 4 Palabra 5 Trabajo de Grado Jose Luis Salazar Montes Gabriel Alejandro Tovar Torres Padar Palabra 8 Selecci n COM com2 DESCONECTAR Generador de estados l gicos Sefial de Trigger Inico de Trama Sincronismo Palabras digitales Palabra 1 Palabra 2 Figura 33 Env o de 2 palabras digitales seriales de 4 bits en modo nico En la figura 32 se observa la generaci n de 7 palabras digitales seriales de 5 bits enviadas en modo Unico con sus respectivas sefiales de Sincronismo e Inicio de Trama 47 Interfaz Tipo se al Serial Palabra 1 10001 Palabra 2 11001 Num palabras Palabra 3 Num bits P
3. numero de palabras bitslargo Text bitslargo Text amp ajuste Dec2Bin npal 1 3 tipo de envio If tenvio Text Continuo Then bitslargo Text bitslargo Text amp ajuste 1 8 Else bitslargo Text bitslargo Text amp ajuste 0 8 80 End If agregar 8 palabras For I 1 To 8 Val npal Text paldigital ajustepal pal I 1 Text 16 bitslargo Text bitslargo Text amp palabrabien ajuste pal I 1 Text 16 Next End If End Sub Private Sub Command2_Click If ISNumeric npal Text Then If Val npal Text gt 1 And Val npal Text lt 8 Then Dim I j As Integer For I 1 To Val npal Text pal 1 Text For j 1 To Val nbits Text pal 1 1 Text pal I 1 Text amp Trim Str Int Rnd 1 10 Mod 2 Next j Next End If End If End Sub Private Sub comunicacion OnComm Select Case comunicacion CommEvent 81 Handle each event or error by placing code below each case statement This template is found in the Example section of the OnComm event Help topic in VB Help Errors Case comEventBreak A Break was received Case comEventCDTO CD RLSD Timeout Case comEventCTSTO CTS Timeout Case comEventDSRTO DSR Timeout Case comEventFrame Framing Error Case comEventOverrun Data Lost Case comEventRxOver Receive buffer overflow Case comEventRxParity Parity Error Case comEventTxFull Transmit buffer full Case comEventDCB Unexpected error r
4. pal 3 Text pal 4 Text 90 pal 5 Text pal 6 Text pal 7 Text Command1 Visible False enviar Visible False Command2 Visible True comunicacion PortOpen False conexion Caption CONECTAR compc Text reset Visible False End Sub 91
5. C22 NULL 74 Seer 8 4 Anexo 4 Manual de usuario del GSProg MANUAL DEL USUARIO Programar en el FPGA el generador de secuencia Abrir el Visual Basic 6 0 o su versi n portable Conectar el FPGA con el computador usando el conector DB9 Abrir el proyecto que contiene la interfaz grafica identificado con el nombre de interfaz visual Escoja las opciones que desee en la interfaz Antes de enviar reinicie el generador en la FPGA usando el bot n de reset En caso de que salga un aviso diferente al de Env o correcto antes de volver a enviar es recomendable reiniciar el generador usando el bot n de reset y la interfaz grafica Si no se hace y ha cambiado alguna opci n previa en la interfaz lo que se env a al generador no va a coincidir con lo que se escoge Despu s de cada env o desde la interfaz grafica fallido o correcto y si desea realizar un nuevo env o ya sea con las mismas opciones o con opciones diferentes DEBE REINICIAR EL GENERADOR usando el bot n de reset Siempre revise la conexi n un error en el env o puede deberse a mala conexi n entre el FPGA y el computador FORMA DE MANEJAR LA INTERFAZ GRAFICA Abrir el Visual Basic 6 0 ActiveX Control Test Container 07 12 2009 11 46 a Aplicaci n 34 KB diy Asistente para empaquetado y distribuci n 07 12 2009 11 46 a Aplicaci n 34 KB DataObject Viewer 07 12 2009 11 46 a Aplicaci n 34 KB
6. D6 D7 DS I 31 104 us 104 us Bit Start Bit Stop Figura 8 Representaci n de la sefial digital Rx 7 e Clock Se al de reloj de 8 MHz con el que opera el GSProg e Reset Se al as ncrona externa que reinicia al GSProg e EntradaAlta Se al de 5 voltios correspondiente a un 1 l gico que sirve para cargar los registros Llega Byte Llega Bien y Llega Mal pertenecientes al Sistema de Comunicaci n con los bits que deben ir en 1 para formar los c digos ASCII de los caracteres C M o B que deben ser enviados al computador para corroborar que lleg un byte C que un conjunto de bytes han llegado bien B o que un conjunto de bytes han llegado mal M e Ground Se al de 0 voltios correspondiente a un 0 l gico que sirve para cargar los registros Llega Byte Llega Bien y Llega Mal pertenecientes al Sistema de Comunicaci n con los bits que deben ir en 0 para formar los c digos ASCII de los caracteres C M o B que deben ser enviados al computador para corroborar que lleg un byte C que un conjunto de bytes han llegado bien B o que un conjunto de bytes han llegado mal M Salidas e Palabra Digital Salida que representa las palabras digitales seriales o paralelas est conformada por un bus de 16 bits de datos donde cada uno de ellos pertenece a la palabra digital paralela Palabra Digital 1 corresponde al bit LSB mientras que Palabra Digital 16 corresponde al bit MSB de la palabra digital paralela 16
7. e Para caso de las se ales seriales la salida Palabra Digital 1 perteneciente al bus de 16 bits est dispuesta para que salga la secuencia de bits que conforman la palabra digital serial e Sincronismo Se al auxiliar que indicar Y Para el caso de sefiales paralelas que la palabra digital est lista para la captura por parte del usuario Palabra digital 1 Palabra digital 2 Intervalo de tiempo en el cual la palabra digital est lista para la captura Figura 9 Funci n de la sefial de sincronismo para palabras digitales en formato paralelo Y Para el caso de se ales seriales que el bit que conforma la palabra digital est listo para la captura por parte del usuario N tese que para el caso de las sefiales seriales se debe hacer la captura bit a bit de la palabra digital Bits de la palabra digital Sincronismo Intervalo de tiempo en que Bit listo para la captura Figura 10 Funci n de la se al de sincronismo para palabras digitales en formato serial e Inicio de Trama Se al que indica el comienzo de una nueva palabra digital serial o paralela e Tx Sefial de 10 bits en formato RS232 que informa al computador si los datos provenientes de ste han llegado de forma correcta al Hardware En la figura 11 se aprecia la disposici n de las entradas salidas del GSProg 17 INTERFAZ HARDWARE Palabra digital serial 5 Palabra Digital 1 155 Palabra Digital 2 Interfaz gr fica en f
8. 1 Bit de parada TBit_OnesHotSiscom X C19 TBit OnesHotSiscom A ContByte OnesHotSiscom X C20 TBit_OnesHotSiscom A ContByte OnesHotSiscom X C21 C20 RegB18 RegB17 RegB16 RegB15 RegB14 lt RegB13 lt RegB12 lt RegB11 lt RegB 10 lt RegB9 lt 67 RegB8 RegB7 RegB6 RegB5 RegB4 RegB3 lt RegB2 lt RegB 1 lt RegA18 lt RegA17 lt 6 16 lt Regal5 lt RegA14 lt RegA13 lt RegA12 RegA11 lt RegA10 lt RegA9 lt RegA8 lt RegA7 lt RegA6 lt RegA5 RegA4 RegA3 lt RegA2 RegAl ContadorB yte lt ContadorByte 1 Desplazo lo que tengo en el RegAl a los otros registros Contador tiempo bit lt 0000000000 C23 C21 Esperar se al para decidir qu hacer Comparar_ControlSiscom X C24 Comparar_ControlSiscom X C25 C22 OnesHot_EnableRBL 1 habilito el registros para hacer el corrimiento de dato y espero sefial OnesHot_STX 0 0 OnesHot_STX 1 1 para el caso lleg byte Contador 9 Bits lt Contador 9 Bit 1 Incremento el contador de los 9 bits Contador Tiempo Bit lt Contador Tiempo bit 1 y el del tiempo de bit C23 C23 OnesHot_STX 0 0 OnesHot_STX 1 1 Salida de Tx para lleg byte Contador Tiempo Bit lt Contador Tiempo Bit 1 TBIt OnesHotSiscom X C23 TBit OnesHotSiscom A Contador9Bits OnesHotSiscom X C22 TBit OnesHotSiscom A contador9Bits OnesHotSiscom X C28 C24 OnesHot_STX 0 1 OnesHot_STX 1 1 S
9. 1 f1 ft FL Inico de Trama Pod 1 Gh 2 X 0 1 1 1 1 1 nN Sincronismo Pod 1 Ch3 X0 1 LEU Bit1 SB Pod 1A Ch 4 x 0 Bit 2 Pod 0 Bit 3 OM Bit4 x 0 Bit5 a p Pod 2A Ch 8 x 0 Bit B Pod 24 Ch 9 x 0 Bit i Pod 24 10 X 0 LITLE Lf EFT Le Le LU uf LI LE Uf Ef LI LE UI BS 1 Pod 2A Chil X 0 i pito P amp Pod 2A Ch i2 X 0 Bit 10 L Pod 2A Ch 33 0 Bit 9 Bit 12 T Y 0 Bit 13 Pod 3A Ch 16 X 0 Bit 14 Pod 3A Ch 12 0 Bit 15 Pod ACh 18 X 0 8 16 MSB Palabra Palabra Palabra Palabra Palabra 1 Palabra Palabra Palabra 1 Palabra Palabra 1 Palabra Palabra 1 Palabra Palabra 1 Palabra 1 Figura 40 Env o de 1 palabra digital en formato paralelo de 16 bits en modo Continuo Las anteriores pruebas muestran que el generador funciona conforme a las especificaciones planteadas en el numeral 3 55 7 Conclusiones e El GENERADOR DE SECUENCIAS PROGRAMADAS PARA LA VERIFICACION DE SISTEMAS DIGITALES GSprog es una buena opci n para ser utilizado como la herramienta para probar disefios de sistemas digitales que requieran entradas de sefiales as ncronas ya sean de datos o de control En este orden de ideas el GSprog puede proveer satisfactoriamente las diferentes sefiales de entrada de uso frecuente y necesarias para probar los disefios digitales realizados e implementados por los estudiantes 9 Laexistencia de la interfaz como medio
10. Se ales de salida ControlGS_SelecRepreParalelo Maquina de Estados Ones Hot Bloque de gran importancia encargado de dar instrucciones para activar y desactivar en pulsos de reloj espec ficos los distintos bloques pertenecientes a la unidad de control y datos para la correcta funcionabilidad del sistema digital es el encargado de informar al sistema si las palabras digitales a la salida del generador deben ser seriales o paralelas y si stas deben ser entregadas una o multiples veces por el generador env o Unico y Continuo esto gracias a la informaci n provista a su entrada en SefialOpciones ControlGS 8 y SefialOpciones ControlGS 9 Finalmente tambi n se encarga de generar las salidas de Sincronismo e Inicio de trama de las palabras digitales presentes a la salida del Generador Se ales de entrada Reset Reloj EmpezarControl ControlGS NumBits OnesHot NumPal OnesHot Cont8Pulsos OnesHot y Cont7Pulsos_Ones Hot Se ales de salida OnesHot EstadosSelecSerial OnesHot EstadosSelecParalelo OnesHot NumPal OnesHot NumBi ts OnesHot_Contador amp Pulsos ControlGs_DatoDescansoSerial ControlGs_DatoDescansoParalelo ControlGs_Salida OH_Cargar0Estados SelecParalelo OH_Cargar0EstadosSelecSerial OH_Cargar 39 0ContNumPal OH_Cargar0ContNumBits OH_Cargar0Cont8Pulsos Sincronismo e Inicio de Trama 5 3 4 Descripci n de las se ales del generador de secuencias SelecRepreSerial DatoDescansoSerial Se al que contiene los bits que c
11. DatoDescansoParalelo Salida Sincronismo Inicio de Trama Figura 25 Diagrama de bloques del Generador de Secuencia 36 5 3 3 Descripci n del diagrama de bloques del generador de secuencias A continuaci n se describen los bloques que componen este sistema e Selector Representaci n Serial Bloque encargado de seleccionar los bits presentes en la sefial ContPalabras GenSecuencia para entregar a su salida de forma ordenada y consecutiva los bits que conformar n las palabras digitales seriales Se ales de entrada ContPalabras GenSecuencia y ControlGS SelecRepreSerial Se ales de salida SelecRepreSerial DatoDescansoSerial e Selector Representaci n Paralelo Bloque encargado de seleccionar los bits presentes en la sefial ContPalabras GenSecuencia para entregar a su salida de forma ordenada y consecutiva los bits que conformar n las palabras digitales paralelas Se ales de entrada ContPalabras GenSecuencia y ControlGS SelecRepreParalelo Se ales de salida SelecRepreParalelo_DatoDescansoParalelo e Dato Descanso Serial Bloque encargado de mantener a su salida cada bit perteneciente 8 las palabras digitales seriales durante 3us Una vez ha transcurrido este tiempo el bloque genera el descanso de bit durante 2us Se ales de entrada SelecRepreSerial_DatoDescansoSerial y ControlGS_DatoDescansoSerial Se ales de salida DatoDescansoSerial_Salida e Dato Descanso Paralelo Bloque encargado de mante
12. RegA1 1 lt Rx 66 Contador Tiempo Bit lt Contador Tiempo Bit 1 C10 C10 Contador Tiempo Bit Contador Tiempo Bit 1 Cuarto tiempo de bit TBit_OnesHotSiscom X C10 TBit_OnesHotSiscom X C11 C11 RegA1 5 lt RegA1 4 lt RegA1 3 lt RegA1 2 lt RegA1 1 lt Rx Contador Tiempo Bit lt Contador Tiempo Bit 1 C12 C12 Contador Tiempo Bit lt Contador Tiempo Bit 1 Quinto tiempo de bit TBit_OnesHotSiscom X C12 TBit_OnesHotSiscom X C13 C13 RegA1 6 lt RegA1 5 lt RegA1 4 lt RegA1 3 lt RegA1 2 lt RegA1 1 lt Rx Contador Tiempo Bit lt Contador Tiempo Bit 1 gt Cl4 C14 Contador Tiempo Bit lt Contador Tiempo Bit 1 Sexto tiempo de bit TBit_OnesHotSiscom X C14 TBit_OnesHotSiscom X C15 C15 RegA1 7 lt RegA1 6 lt RegA1 5 lt RegA1 4 lt RegA1 3 lt RegA1 2 lt RegA1 1 lt Rx Contador Tiempo Bit lt Contador Tiempo Bit 1 Cl6 C16 Contador Tiempo Bit lt Contador Tiempo Bit 1 S ptimo tiempo de bit TBit_OnesHotSiscom X C16 TBit_OnesHotSiscom X C17 C17 RegA1 8 lt RegA1 7 lt RegA1 6 lt RegA1 5 lt RegA1 4 lt RegA1 3 lt RegA1 2 lt RegA1 1 lt Rx Contador Tiempo Bit lt Contador Tiempo Bit 1 18 C18 Contador Tiempo Bit lt Contador Tiempo Bit 1 Octavo tiempo de bit TBit_OnesHotSiscom X C18 TBit_OnesHotSiscom X C19 C19 Contador Tiempo Bit lt Contador Tiempo Bit
13. n de funcionamiento del sistema de comunicaci n El Sistema de Comunicaci n est conformado por dos registros A y B que a su vez est n conformados cada uno por varios sub registros un bloque de Comparar y un bloque de control Control Siscom Debido a que la informaci n llega desde el computador por un medio f sico empleando la norma RS232 a trav s de un cable se necesita estar seguro que la informaci n llega correctamente Para eso desde el computador se env an dos r fagas de informaci n en paquetes de 10 bits con las opciones y las palabras digitales El Registro A se encarga de almacenar el byte de informaci n proveniente de Rx en el primer sub registro de este registro Luego de almacenados los bits que conforman el byte de datos se realiza un corrimiento de stos entre los sub registros del Registro A hasta llegar al ltimo sub registro del Registro B Al finalizar el proceso la primera r faga de informaci n queda almacenada en los sub registros del registro B y la segunda r faga de informaci n queda almacenada en los sub registros del registro A Almacenados los datos en los registros A y B se procede a comparar la informaci n de los sub registros del Registro A con la informaci n de los sub registros del Registro B por medio del bloque de l gica combinatoria COMPARAR para determinar si la informaci n procedente del computador llego correctamente A continuaci n se esquematiza el diagrama de bloque
14. 10 bits que informa al computador mediante un caracter si cada env o de informaci n proveniente del puerto serial del computador a trav s del protocolo RS232 ha sido recibida por el Sistema de Comunicaci n Tambi n informa al programa de computador sobre el cual se implement la interfaz si los 36 env os de informaci n provenientes del puerto serial han llegado de manera correcta env o de un caracter B o incorrecta env o de un car cter M e ContPalabras GenSecuancia Bus de 128 bits que contiene la informaci n de las palabras digitales provenientes del PC estos bits corresponden a los bits que conforman las palabras digitales que son entregadas por el sistema Son 128 bits debido a que lo m ximo que puede entregar el Generador son 8 palabras de 16 bits 8 X 16 bits 128 bits As La primera palabra digital est conformada del bit 1 al 16 la segunda palabra del bit 16 al 32 la tercera palabra del bit 32 al 48 la cuarta palabra del bit 48 al 64 la quinta palabra del bit 64 al 80 la sexta palabra del bit 80 al 96 la s ptima palabra del bit 96 al 112 y la octava del bit 112 al 128 Para la generaci n de menos palabras digitales de menor n mero de bits los bits que conforman cada trama perteneciente a una palabra digital est n en estado de 0 l gico e Se alOpciones_GenSecuancia Se al de 9 bits que contiene los par metros que caracterizan las palabras digitales Estos 9 bits representan los siguientes par metros v N
15. 9 X C18 ControlGS Dato DescansoParalelo 0 Iniciotrama 1 Sincronismo 0 2do us de tiempo de descanso con inicio trama ControlGS_Salida 1 Contador8pulsos1us lt Contador8pulsoslus 1 73 Contador7pulsos OnesHot X C18 Contador7pulsos OnesHot A NumPal Ones Hot X C19 Contador7pulsos OnesHot A NumPal Ones Hot X C21 C19 ControlGS Dato DescansoParalelo 0 Iniciotrama 1 Sincronismo 0 Completando 2do us de tiempo de descanso con inicio trama ControlGS_Salida 1 No se han acabado las palabras digitales Contador8pulsos1us lt Contador8pulsoslus 1 Maquina Estados Selector Serial lt Maquina Estados Selector Serial 1 Contador Palabras lt Contador Palabras 1 14 C20 ControlGS_Dato DescansoParalelo 0 Iniciotrama 0 Sincronismo 0 2do us de tiempo de descanso y se terminaron palabras ControlGS_Salida 1 digitales paralelas Contador8pulsos1us lt Contador8pulsoslus 1 Contador8pulsos_OnesHot X C20 Contador8pulsos_OnesHot X C22 C21 ControlGS_Dato DescansoParalelo 0 Iniciotrama 1 Completando 2do us de tiempo de descanso con inicio trama Se Sincronismo 0 acabaron palabras digitales pero como es continuo se inicializan ControlGS_Salida 1 Contadores y reinicio el proceso Contador8pulsos1us lt Contador8pulsoslus 1 Maquina Estados Selector Paralelo lt 000 Contador Palabras lt 000 Cl4 SE FINALIZA PROCESO DE LAS PALABRAS DIGITALES PARALELAS
16. Esto con el fin de que Maquina de Estados Selector Serial sepa cuando saltar de un estado a otro no consecutivo el salto se efect a 51 NumbBits EstadosSelecSerial 1 NumPal OnesHot Se al de un bit que informa a Maquina de Estados Ones Hot que el n mero de palabras digitales ha sido completado Un 0 l gico indica que aun no se ha completado y un 1 l gico indica que ya se han completado las palabras digitales Cont8Pulsos_OnesHot Se al encargada de informar a Maquina de Estados Ones Hot que el Contador 8 Pulsos 1us ha realizado el conteo de 8 pulsos de reloj equivalentes a lus Cont7Pulsos OnesHot Se al encargada de informar a Maquina de Estados Ones Hot que el Contador Pulsos lus ha realizado el conteo de 7 pulsos de reloj Unes Hor ContSPulsos Se al de control encargada de activar el Contador 8 Pulsos lus para que ste empiece a contar OnesHot_ContNumBits Se al de control encargada de activar el Contador N mero Bits para que ste empiece a contar OnesHot_ContNumPal Se al de control encargada de activar el Contador N mero Palabras para que ste empiece a contar OnesHot_EstadosSelecSerial Se al de control encargada de activar o desactivar Maquina Estados Selector Serial OnesHot_EstadosSelecParalelo Se al de control encargada de activar o desactivar M quina Estados Selector Paralelo Se alOpciones_NumBits Se al de 4 bits Se alOpciones_ControlGS 4 7 que contiene el n mero de bits de las palabras digitales a
17. Palabra 4 Palabra 5 oon Trabajo de Grado Palabra 6 ODIO Jose Luis Salazar Montes Gabriel Alejandro Tovar Tones Palabra 7 moo Palabra amp Selecci n COM COM2 X DESCONECTAR Generador de estados logicos Timing view Active window Time Div 10 0us Time Acq 32 8ms Nare Js 8 Ped 1 Ch 0 1 11101 Se al de Trigger Pod 1A Ch 1 X 00000 Inico de Trama Pod 1A Ch 2 X 11101 Sincronismo Pod 1A Ch 3 X 10001 Palabras digitales 100 0 1 LSB MSB Palabra 1 0011000010 0 1001 1 1 SB MSB Palabra 2 01110 158 T 1 MSBLSB MSB Palabra 3 Palabra 4 Palabra 5 Palabra 6 Palabra 7 Figura 34 Env o de 7 palabras digitales seriales de 5 bits en modo nico Palabra 1 10001 Palabra 2 11001 Palabra 3 11101 Palabra 4 00000 Palabra 5 00011 Palabra 6 10010 Palabra 7 11100 48 De las figuras 33 y 34 efectivamente se observa que la sefial de Inicio de Trama se activa cada vez que se genera una nueva palabra digital y que la se al de Sincronismo se activa por lus en el 200 us de cada tiempo de bit 6 3 Pruebas con palabras digitales seriales en modo Continuo e En la figura 35 se observa la generaci n de 2 palabras digitales seriales de 3 bits enviadas en modo Continuo con sus respectivas sefiales de Sincronismo e Inicio de Trama Palabra 1 101 Palabra 2 110 Se observa que las 2 palabras digitales seriales son entregadas multiples veces por el genera
18. Pod 1A Ch Pod 1A Ch Pod 1A Ch Pod 1A Ch na MM MM Ka O II GSProg ES Tipo se at Paralelo y Palabra 1 010000011011 Tipo envio 7 we Unico Palabra 2 011001010110 Num palabras 5 Palabra 3 010011011101 Num bits fi 2 Palabra 4 Palabra 5 000010001010 Trabajo de Grado Palabra 6 P Jose Luis Salazar Montes Gabriel Alejandro Tovar Torres ete Palabra 8 Selecci n COM COM2 DESCONECTAR ENVIAR 1 1 01 nm x 1 01 X 0 00 1 1 E x 0 10 x 0 10 x o oof Lr X 0 10 1 j X 0 10 X 0 00 x o oof x 0 00 j Li J L x 0 00 i 4 41 0 00 x o 10 X 0 00 1 Palabra 1 Palabra 2 Palabra 3 Palabra 4 Palabra 5 Figura 38 Env o de 5 palabras digitales en formato paralelo de 12 bits en modo nico Sefial de Trigger Inico de Trama Sincronismo Bit 1 LSB Bit 2 883 884 E i Bits Bit 6 p t y E Bit 7 6 1 888 Bit 9 H Bit10 Bit 11 Bit12 MSB En las figuras 37 y 38 efectivamente se observa que la se al de Inicio de Trama se activa cada vez que se genera una nueva palabra digital y que la se al de Sincronismo se activa por lus en el 2do us de cada tiempo de palabra digital paralela 6 5 Pruebas con palabras digitales paralelas en modo Continuo En la figura 39 se observa la generaci n de 3 palabras digitales de 5 bits en formato paralelo enviadas en modo Continuo con sus respectivas se
19. Registro A Unidad de almacenamiento de datos conformado por 18 sub registros de 8 posiciones cada uno Se ales de entrada Rx Clock Reset y OnesHot RegA Se ales de Salida Se alOpciones_GenSecuencia ContPalabras GenSecuencia RegA Comparar y RegA RegB Registro B Unidad de almacenamiento de datos Al igual que el Registro A est conformado por 18 sub registros de 8 posiciones cada uno Se ales de entrada RegA RegB Clock Reset y OnesHot_RegB Se ales de Salida RegB Comparar Registro A Registro B Figura 23 Esquematizaci n de los registros A y B e Comparar Bloque de l gica combinatoria encargado de comparar los datos almacenados en el Registro A y en el Registro B Se ales de entrada RegA Comparar y Keg Comparar Se al de Salida Comparar ControlSiscom e Control Siscom Unidad de control encargada de controlar y dar las instrucciones a los bloques que componen el Sistema de Comunicaci n para su correcta operaci n Se ales de entrada Rx Clock y Reset Comparar ControlSiscom Sefiales de Salida ListoDato y Tx 29 Control Siscom est conformado por 8 sub bloques como se describe a continuaci n a b c d Ones Hot Siscom M quina de estados de la unidad de control encargada de controlar los demas bloques pertenecientes a sta unidad y a los de la unidad de datos del Sistema de Comunicaci n Se ales de entrada Rx Comparar ControlSiscom Clock Reset
20. TBit_OnesHotSiscom414 X C31 TBit OnesHotSiscom414 X C32 C32 ContadortiempoBit lt 0000000000 Se coloca el contador en su estado inicial gt C2 8 2 Anexo 2 AHPL Unidad de Control CI Listo dato X C1 Listo Dato X C2 C2 EmpezarControl_ControlGS 1 C3 C3 NULL 69 8 3 Anexo 3 AHPL Generador de Secuencia C1 Contador Bits lt 0000 Contador Palabras lt 000 Inicializando contadores y esperando la sefial de inicio Contador8pulsos lus lt 000 Maquina estados selector serial 0000000 Maquina estados selector paralelo 000 Empezar ControlGS X C1 Empezar ControlGS A SefialOpciones OnesHot 8 X C2 Empezar ControlGS A Se alOpciones OnesHot 8 X C13 SE EMPIEZA EL PROCESO PARA CUANDO LAS PALABRAS DIGITALES SON SERIALES C2 Iniciotrama 1 Sincronismo 0 Generando el primer inicio trama ControlGS_Salida 0 Contador8pulsos1us lt Contador8pulsoslus 1 Contador8pulso_OnesHot X C2 Contador8pulsos_OnesHot X C3 C3 Iniciotrama 0 Sincronismo 0 ler us del bit de la palabra ControlGS_Salida 0 ControlGS_DatoDescansoSerial 1 Contador8pulsos1us lt Contador8pulsoslus 1 Contador8pulso_OnesHot X C3 Contador8pulsos_OnesHot X C4 C4 Iniciotrama 0 Sincronismo 1 2do us del bit de la palabra y sincronismo ControlGS_Salida 0 ControlGS_DatoDescansoSerial 1 Contador8pulsos1us lt Contador8pulsoslus 1 Contador8pulso_OnesHot X C4 Contador8
21. aaa Palabra 2 D Num palabras EE YN o entre iy Palabra 3 Num bits N maro entis 1y 16 7 Usuario digita las alabra 4 palabras digitales o son generadas Palabra 5 aleatoriamente por a interfaz Trabajo de Grado Palabra 6 E Jose Luis Salazar Montes Gabriel Alejandro Tovar Torres Palabra 7 Palabra 8 nico Continuo Y Selecci n COM Dellai6 v Yas opciones Generar Se al Aleatoria DESCONECTAR Verifica si los datos ingresados por el usuario se G Habilitao deshabilita uno de los 6 posibles encuentran dentro delos rangos permitidos para Genera los bits de cada pcs palabra digital en forma puertos COM del computador 2 generaci n de palabras aleatoria Envio de datos Figura 15 Interfaz gr fica que permite al usuario caracterizar las palabras digitales que se obtendr n a la salida del generador Una vez son escogidos e introducidos los datos que caracterizan las palabras digitales a generar por el sistema son enviados a trav s del puerto serial del computador mediante el protocolo serial de comunicaci n RS 232 El env o de estos datos desde el computador al hardware se realiza por byte donde va la informaci n referente a las palabras digitales y su correspondiente caracterizaci n m s un bit de start y uno de stop Como el generador puede entregar como m ximo 8 palabras de 16 bits equivalentes a un total de 128 bits de informaci n el computador debe enviar stos bits a el FPGA
22. ales de Sincronismo e Inicio de Trama 53 Analizador de estados logicos Pod 1A Ch 0 1 1 H Se al de Trigger Pod 1A Ch 1 3 y H i Inico de Trama Pod 1A Ch 2 x 0 Sincronismo Pod 1A Ch 3 x 0 LJ LE Lf LS LS Bit1 S8 E Pod 1A Ch 4 x 0 H Bit 2 L Pod 1A Ch 5 x 0 7 l Bit 3 A Pod 1ACh6 X 9 10 y y y Bit4 Pod MA Ch x oif gE TAA FF Lit 101 1 ILI Bit5 MSB A PALABRA PALABRA2 PALABRA PALABRA 1 PALABRA PALABRA PALABRA 1 PALABRA PALABRAS PALABRA 1 PALABRA PALABRAS PALABRA 1 PALABRA2 PALABRAS Figura 39 Env o de 3 palabras digitales en formato paralelo de 5 bits en modo Continuo 54 KAJ 3 En La figura 40 se observa la generaci n de 1 palabra digital de 16 bits en formato paralelo enviadas en modo Continuo con sus respectivas sefiales de Sincronismo e Inicio de Trama GSProg X Tipo se al Paralelo Palabra 1 0111000010011011 Tipo envio Continuo Palabra 2 P Num palabras f Palabra 3 Num bats Palabra 4 Palabra 5 Trabajo de Grado Palabra 6 Jose Luis Salazar Montes BER Acari Tver 99 Pelta 7 Palabra 8 Selecci n COM Com v DESCONECTAR Analizador de estados logicos Ped AChO 1 1 56 de Trigger Pod 1A Ch 1 X 1 MN MN n
23. de un bit proveniente del bloque Contador 9 Bits y que informa que el contador ha contado hasta 9 5 3 Generador de secuencias Este bloque est encargado de generar las palabras digitales seriales o paralelas caracterizadas por el usuario con sus correspondientes se ales de Sincronismo e Inicio de Trama siguiendo las normativas especificadas en cuanto a los tiempos de bit de cada palabra y la duraci n de cada una de estas se ales Ver especificaciones del GSProg Secci n 3 En la figura 24 se muestra las entradas y salidas del Generador de Secuencia las cuales son explicadas a continuaci n 128Bits 8 ContPalabras_GenSecuen Se alOpciones_ControlGS SBits EmpezarControl_ControlGS GENERADOR DE SECUENCIA es Reset CLK Figura 24 Entradas y salidas del sistema Generador de Secuencia 33 Palabra Digital Sincronismo Inicio de Trama 5 3 1 Entradas y salidas del generador de secuencias Entradas ContPalabras GenSecuencia Se al de 128 bits proveniente del bloque Sistema de Comunicaci n y descrita en las salidas de ste Ver secci n 4 2 1 salidas del Sistema de Comunicaci n Se alOpciones_ControlGS Se al de 9 bits proveniente del bloque Sistema de Comunicaci n que contiene la informaci n de las opciones digitadas por el usuario en el programa de computador Tipo de palabra digital serial o paralelo n mero de palabras digitales tama o de
24. en 16 env os de byte de informaci n 128 bits 8bits 2 16 bytes de informaci n correspondientes a los contenidos de cada palabra digital y a las caracter sticas con las cuales deben ser entregadas por el generador Las caracter sticas que contienen la informaci n que caracterizan a las palabras digitales son dispuestas en 9 bits de opciones e La opci n enmarcada del bit 1 al 3 corresponde al n mero de palabras digitales que entregar el generador e La opci n enmarcada del bit 4 al 7 corresponde al n mero de bits que contendr n las palabras digitales e La opci n enmarcada en el bit 8 corresponde a la representaci n de las palabras digitales seriales o paralelas 22 e La opci n enmarcada en el bit 9 corresponde al tipo de env o de las palabras digitales Unico o Continuo MSB del Byte de LSB del Byte de informaci n RS232 informaci n RS232 Smpn N mero palabras digitales Envio nicoo Representaci n N mero bits Continuo Serial Paralela Palabra digital Figura 16 Disposici n de los bits que permiten caracterizar las palabras digitales a entregar por parte del generador Como la norma RS232 contiene un byte 8 bits de informaci n y las opciones que caracterizan a las palabras digitales contienen 9 bits el envio de estas opciones se debe realizar en 2 bytes mas donde el segundo byte est compuesto por el Bit 9 en la posici n LSB y el resto de bits que completan el byte son U l gico MSB
25. en Visual Basic 6 0 Dim OKRecibido As Boolean Dim InBuff As String Private Sub Command Click Dim aparecer As String Validacion numero de 1 a 8 If ISNumeric npal Text True Then If Val npal Text gt 1 And Val npal Text lt 8 Then MsgBox OK aparecer 1 Else MsgBox Debe ingresar un numero de 1 a 8 en el Num pal Exit Sub End If Else MsgBox Debe ingresar un numero en Num pal Exit Sub 78 End If Validacion numero de bits de 1 a 16 If ISNumeric nbits Text True Then If Val nbits Text gt 1 And Val nbits Text lt 16 Then MsgBox OK aparecer aparecer 1 Else MsgBox Debe ingresar un numero de 1 a 16 en el Num bits Exit Sub End If Else MsgBox Debe ingresar un numero en Num bits Exit Sub End If validacion tipo sefial If Val tsignal ListIndex 1 0 Then MsgBox Digite el tipo de se al Exit Sub End If validacion tipo envio If Val tenvio ListIndex 1 0 Then MsgBox Digite el tipo de envio Exit Sub End If para ver el boton de enviar 79 If aparecer 2 Then MsgBox Ya puedes enviar enviar Visible True protocolo bit mas significativo es cero bitslargo Text 0 tipo de se al 81 es serial o paralelo If tsignal Text 2 Serial Then bitslargo Text bitslargo Text amp 0 Else bitslargo Text bitslargo Text amp 1 End If numero de bits bitslargo Text bitslargo Text amp ajuste Dec2Bin nbits 1 4
26. entregar por el sistema 40 Se alOpciones_NumPalabras Se al de 3 bits Sef alOpciones ControlGS 1 3 que contiene el n mero de las palabras digitales a entregar por el sistema ContBits Compl Se ial de 4 Bits que contiene el estado presente de Contador N mero Bits ContPal_Comp2 Se al de 3 Bits que contiene el estado presente de Contador N mero Palabras ControlGs DatoDescansoSerial Se al de control de 1 bit encargada de controlar el bloque Dato Descanso Serial Si es igual a 1 l gico el bloque controlado permite dejar pasar durante 3 us un bit perteneciente a una palabra digital serial si por el contrario es igual a 0 l gico el bloque genera el tiempo de descanso de bit durante 2 us ControlGs DatoDescansoParalelo Se al de control de 1 bit encargada de controlar el bloque Dato Descanso Paralelo Si es igual a 1 l gico el bloque controlado permite dejar pasar durante 3 us los bits pertenecientes a una palabra digital Paralela si por el contrario es igual a 0 l gico el bloque genera el tiempo de descanso de cada bit durante 2 us ControlGs Salida Se al de control que permite al bloque Salida poner en uno de sus buses de salida las palabras digitales seriales si sta sef al es O l gico un bit correspondiente a una palabra digital paralela si esta sefial es un 1 l gico ControlGs_SelecRepreSerial Se al de 7 bits encargada de controlar los selectores de Selector Representaci n Serial ControlGs SelecReprePara
27. la palabra digital tipo de envio nico o continuo Ver distribuci n de sus bits en la figura 18 EmpezarControl_ControlGS Se al proveniente del bloque de Control que indica si los datos presentes a la entrada del Generador de Secuencia est n listos para ser procesados Reset Sefial de un bit que se encarga de reiniciar el sistema o volverlo a su condici n inicial Reloj Sefial de Reloj de 8 MHz del Generador Salidas Palabra Digital Sincronismo e Inicio de Trama Ver secci n 3 1 salidas del GSProg 5 3 2 Descripci n de funcionamiento del generador de secuencias En la unidad de datos se encuentran los bloques Selector Representaci n Serial y Selector Representaci n Paralelo encargados de seleccionar los bits que conformar n las palabras digitales seriales o paralelas provenientes del Sistema de Comunicaci n en la se al ContPalabras GenSecuencia de forma correcta y ordenada Para logar tal prop sito estos selectores son controlados por Maquina de Estados Selector Serial y Maquina de Estados Selector Paralelo contenidas en la unidad de control Control Gs La secuencia de los estados internos de la Maquina de Estados Selector Serial est condicionada por la salida del bloque N mero de Bits el cual se encarga de informar a dicha maquina cuando han acabo los bits de una palabra digital para que sta salte a un estado no consecutivo y proceda a hacer la selecci n de los bits de la siguiente palabra digital en el caso serial Par
28. mero de palabras digitales a enviar Como el sistema puede entregar entre 1 y 8 palabras digitales sta opci n viene representada por tres bits que determinan el n mero de palabras digitales a generar v Numero de bits de las palabras digitales Como el sistema puede entregar entre 1 y 16 bits pertenecientes a cada palabra digital sta opci n viene representada por cuatro bits que determinan el n mero de bits de cada palabra digital v Representaci n de las palabras digitales a la salida del Generador de Secuencia Esta opci n viene representada por un n mero binario de un bit el cual permite saber si las palabras digitales a la salida del sistema estar n en formato serial o paralelo Si el bit es 0 las palabras digitales a generar ser n seriales si el bites 1 ser n paralelas 25 Y Tipo de env o Esta opci n est representada por un bit el cual permite saber si el envio de las palabras digitales que debe entregar el generador a su salida es Unico o Continuo Si el bit es 0 el env o es nico si el bites 1 el env o es Continuo Estos bits contenidos en la se al Sef alOpciones GenSecuancia se distribuyen de la siguiente manera Bit9 Bit8 Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 AA Env o nico o Representaci n N mero bits Continuo Serial Paralela Palabra digital N mero palabras digitales Figura 20 Distribuci n de bits contenidos en la se al Se alOpciones_GenSecuencia 5 2 2 Descripci
29. para seleccionar lo que el usuario desea a la entrada de su sistema digital facilita la programaci n de de las palabras digitales que entregar el generador de forma sencilla y ordenada e Una vez identificadas las se ales digitales m s utilizadas como entradas de los diversos dise os digitales que se realizan por los estudiantes de la universidad se ales seriales entre 1 y 16 bits seriales o paralelas buses de tama o entre 1 y 16 bits se ales de listo dato y sincronismo se procedi a disef ar el generador desarrollado en ste trabajo de grado como un instrumento que genere ste tipo de sefiales e Al contar con un n mero de ocho 8 palabras digitales de diecis is 16 bits cada una y con la posibilidad de ingresar seg n la necesidad del usuario el contenido de las diferentes palabras digitales requeridas por ste el GSprog brinda una cantidad de posibilidades en cuanto a la generaci n de sefiales binarias as ncronas que satisfagan la verificaci n de disefios digitales que requieran entradas as ncronas al sistema e Laexistencia de las se ales de Inicio Trama y Sincronismo ayuda de manera eficaz en la correcta captaci n de las sefiales binarias o datos necesarios adem s el tiempo de duraci n de las sefiales de dato al ser mayor al de las sefiales de Inicio Trama y Sincronismo permite una captaci n adecuada del valor real del dato e Los env os Unico y Continuo del generador permiten una secuencia o periodicidad de l
30. que las r fagas de informaci n llagaron bien desde ste Esta trama est conformada por el siguiente arreglo de bits 010000100 el cero LSB de este arreglo es usado como bit de Start y el byte 8 bits 01000010 corresponde al car cter ASCII B le do de derecha a izquierda Se ales de entrada Clock Reset EntradaAlta Ground y OnesHot_Enable Se ales de salida RegLLB_STX f Registro Llega Mal Registro de 9 bits que contiene la informacion que se utiliza para generar la trama o paquete de bits que requiere la norma RS232 para transmitir e informar al computador que las r fagas de informaci n llagaron mal desde ste Esta trama est conformada por el siguiente arreglo de bits 010011010 el cero LSB de este arreglo es usado como bit de Start y el byte 8 bits 01001101 corresponde al car cter ASCII M le do de derecha a izquierda Se ales de entrada Clock Reset EntradaAlta Ground y OnesHot Enable Se ales de salida RegLLM STX g Registro Llega Byte Registro de 9 bits que contiene la informaci n usada para generar la trama o paquete de bits usando la norma RS232 informando que el byte o paquete de informaci n enviado desde el computador ha llegado al Sistema de Comunicaci n Esta trama est conformada por el siguiente arreglo de bits 100000000 el cero LSB de este arreglo es usado como bit de Start y el byte 8 bits 10000000 corresponde al car cter ASCII C Se ales de entrada Clock Reset EntradaAlta Grou
31. ve reflejado en que la maquina salta de un estado presente a otro no consecutivo lo cual representa que el selector escoja el primer bit de la siguiente palabra digital esto en el caso de que el sistema deba entregar m s de 1 palabra digital a su salida Cada vez que NumBits EstadosSelecSerial se hacen saltos de 16 estados por consiguiente la maquina pasa por los estados 1 16 32 64 80 96 112 y 128 Cabe resaltar que cada uno de estos estados corresponde a la escogencia del primer bit de una nueva palabra digital por tanto como son 8 palabras digitales se observa que son 8 estados no consecutivos a los que se salta Se ales de entrada NumbBits EstadosSelecSerial Unes Hor EstadosSelecSerial Reloj Reset y OH_Cargar0EstadosSelecSerial Se ales de salida ControlGS SelecRepreSerial Maquina Estados Selector Paralelo Maquina de estados de 3 bits y 8 estados encargada de manejar los selectores de Selector Representaci n Paralelo para asegurar as la efectiva escogencia ordenada de los bits que conforman las palabras digitales en formato paralelo Cada estado de esta m quina controla los selectores de Maquina Estados Selector Paralelo para que ste permita pasar una palabra digital de 1 16 bits La maquina es de 8 estados debido a que el n mero de palabras digitales en formato paralelo m ximo que el sistema puede generar son 8 Se ales de entrada Unes Hor EstadosSelecParalelo Reloj OH Cargar EstadosSelecParalelo y Reset
32. ASCII Figura 1 Transmisi n de datos siguiendo el protocolo de comunicaci n RS232 La importancia de conocer esta norma radica en que los niveles de voltaje que maneja el puerto serial del computador son diferentes a los que utilizan los microcontroladores FPGAS y los dem s circuitos digitales integrados Por lo tanto se necesita de un dispositivo que haga posible la conversi n de niveles de voltaje RS 232 a niveles de voltaje TTL y CMOS donde se asume que un 0 l gico es igual a cero Voltios y un 1 l gico es igual a cinco Voltios lo cual se realiza mediante el CI MAX 232 BITS DE DATOS 0 0 0 1 1 0 0 0 IDLE a M A IA LA Bit de Start Bit de Stop Figura 2 Transmisi n de datos en forma serial as ncrona con los niveles de voltaje adecuados que utiliza un FPGA 8 12 3 2 Conector RS232D Conector DB9 de 9 pines El conector RS232D consiste en un conector tipo DB 9 de 9 pines Cada pin puede ser de entrada o de salida y tiene una funci n espec fica Las m s importantes son los que se observan en la figura 3 SIGNAL SignalGround_ 5 Data SetReady 6 Request To Send 7 Clear ToSend_ 8 bina indicator _ 9 Figura 3 Disposici n de pines del conector RS232D de tipo DB9 9 En este trabajo de grado se utilizaron los pines 2 3 y 5 del conector DB9 para la transmisi n de datos desde el computador a la FPGA e Transmit Data TD Es la l nea por donde se transmiten los datos b
33. CCCCCCCCM Primeros 18 env os Bto env o difiere gt lt gt 00 01 42 conectado Autodetect Detectar automat MAY IU Figura 29 Env o del caracter B por parte del Sistema de Comunicaci n debido a que las 2 tramas de 18 bytes enviadas por el computador son iguales En la figura 30 se aprecia que ambas tramas de 18 bytes son iguales por lo cual el Sistema de Comunicaci n informa que ambas tramas han llegado correctas mediante el env o del car cter B Pruebas Comunicacion GSProg HyperTerminal Archivo Edici n Yer Llamar Transferir Ayuda Dae 523 um eececccecececcececceccecececece CCCCCCB LLegaron correctamente los 18 Bytes 00 33 10 conectado Autodetect Detectar automat MAY NUM Figura 30 Env o del caracter B por parte del Sistema de Comunicaci n debido a que las 2 ramas de 18 bytes enviadas por el computador son iguales 45 6 1 2 Conexi n con interfaz realizada en Visual Basic 6 0 Esta interfaz permite saber si los datos provenientes del computador han llegado de forma correcta o incorrecta mediante la aparici n de un mensaje de alerta como se muestra a continuaci n Trabajo de Grado Jose Lus Salazar Montes Gabriel Aleandro Tovar Tones Selecci n COM COM3 X DESCONECTAR Palabra 1 Palabra 2 Palabra 3 Palabra 4 Palabra 5 Palabra 6 Palabra 7 Palabra amp nomo formom mo TO mman gensec x Env o correcto C
34. DDE Spy 07 12 2009 11 46 a Aplicaci n 38 KB El DocFile Viewer 07 12 2009 11 46 a Aplicaci n 34 KB Error Lookup 07 12 2009 11 46 a Aplicaci n 34 KB amp Ide 07 12 2009 11 46 a Aplicaci n 34 KB amp IEXPRESS 07 12 2009 11 46 a Aplicaci n 34 KB Microsoft Visual Basic 6 0 07 12 2009 11 46 a Aplicaci n 34 KB Q6 Microsoft Visual C Tipo Aplicaci n se e icacion 42 KB Wf Microsoft Visual FoxPrd Tama o 33 7 KB icaci n 34 KB 90 Microsoft Visual InterD Fecha de modificaci n 07 12 2009 11 46 a m ficaci n 34 KB Y MicroVisualEstudio Para Taringa 19 04 2010 01 37 WinRAR archive 131 639 KB mirar 19 05 2010 08 46 a Documento de tex 1KB ODBCCP32 07 12 2009 11 46 a Aplicaci n 34 KB K OLE Client Test 07 12 2009 11 46 a Aplicaci n 34 KB OLE Server Test 07 12 2009 11 46 a Aplicaci n 34 KB OH OLE View 07 12 2009 11 46 a Aplicaci n 34 KB Process Viewer 07 12 2009 11 46 a Aplicaci n 34 KB Al abrir el programa escogemos la opci n de cancelar 75 Xn E HH acces Archivo Edici n Ver Proyecto Formato Depuraci n Ejecutar Consulta Diagrama Herramientas Complementos Ventana Ayuda x ie 5 6 x Le damos archivo abrir proyecto y buscamos la ubicaci n de interfaz visual Una vez abierto el proyecto le dam
35. Function Function ajustepal By Val x As String ByVal bdeseados As Integer As String Do While Len x bdeseados x x8 0 Loop ajustepal x End Function 88 Private Function InvertirCadena CadenaOriginal As String As String Dim Cadenalnvertida As String I As Integer Cadenalnvertida For I Len CadenaOriginal To 1 Step 1 CadenalInvertida Cadenalnvertida amp Mid CadenaOriginal I 1 Next InvertirCadena Cadenalnvertida End Function Private Function palabrabien Cadena As String As String pal2 For I 1 To 8 pal2 pal2 amp Mid Cadena I 1 Next pall For j 9 To 16 pall pall amp Mid Cadena j 1 Next palabrabien pall amp pal2 End Function Function Dec2Bin ByVal n As Long As String Do Until n 0 If n Mod 2 Then Dec2Bin 1 amp Dec2Bin Else Dec2Bin 0 amp Dec2Bin n n 2 Loop End Function Function Bin2Dec Num As String As Long 89 Dim n As Integer n Len Num 1 a n Do While n gt 1 x Mid Num a 1 n 1 Bin2Dec IIf x 1 Bin2Dec 2 n Bin2Dec n n 1 Loop End Function Function Bin2Ascii Binario As String As String Dim I longitud As Integer Dim retorno As String retorno retorno Chr Val Bin2Dec Binario Bin2Ascii retorno End Function Private Sub reset Click tsignal ListIndex 0 tenvio ListIndex 0 npal Text nbits Text bitslargo Text pal 0 Text 2 pal 1 Text pal 2 Text
36. GENERADOR DE SECUENCIAS PROGRAMADAS PARA LA VERIFICACION DE SISTEMAS DIGITALES GSProg JOSE LUIS SALAZAR MONTES GABRIEL ALEJANDRO TOVAR TORRES PONTIFICIA UNIVERSIDAD JAVERIANA FACULTAD DE INGENIERIA CARRERA DE INGENIERIA ELECTRONICA BOGOTA D C 2010 1 GENERADOR DE SECUENCIAS PROGRAMADAS PARA LA VERIFICACION DE SISTEMAS DIGITALES GSProg JOSE LUIS SALAZAR MONTES GABRIEL ALEJANDRO TOVAR TORRES Trabajo de grado presentado para optar al titulo de Ingeniero Electr nico Director JOS LU S URIBE APONTE MSc Ingeniero Electr nico PONTIFICIA UNIVERSIDAD JAVERIANA FACULTAD DE INGENIER A CARRERA DE INGENIER A ELECTR NICA BOGOT D C 2010 2 PONTIFICIA UNIVERSIDAD JAVERIANA FACULTAD DE INGENIERIA CARRERA DE INGENIERIA ELECTRONICA RECTOR MAGNIFICO R P JOAQUIN EMILIO SANCHEZ GARCIA S J DECANO ACADEMICO Ing FRANCISCO JAVIER REBOLLEDO MUNOZ DECANO DEL MEDIO UNIVERSITARIO R P SERGIO BERNAL RESTREPO S J DIRECTOR DE CARRERA Ing JUAN MANUEL CRUZ BOHORQUEZ M Ed DIRECTOR DEL PROYECTO Ing JOSE LUIS URIBE APONTE MSc NOTA DE ADVERTENCIA La Universidad no se hace responsable de los conceptos emitidos por algunos de sus alumnos en los proyectos de grado Solo velar porque no se publique nada contrario al dogma y la moral cat lica y porque no contengan ataques o pol micas puramente personales Antes bien que se vea en ello el anhelo de buscar la verdad y la justicia Art culo 23 de la R
37. SO DE LAS PALABRAS DIGITALES SERIALES SE EMPIEZA PROCESO PARA CUANDO LAS PALABRAS DIGITALES SON PARALELAS C13 Iniciotrama 1 Sincronismo 0 Generar el primer Inicio trama ControlGS_Salida 1 Contador8pulsos1us lt Contador8pulsoslus 1 Contador8pulsos_OnesHot X C13 Contador8pulsos_OnesHot X C14 72 C14 C15 C16 C17 C18 ControlGS_Dato DescansoParalelo 1 Iniciotrama 0 Sincronismo 0 ler us de dato ControlGS_Salida 1 Contador8pulsos1us lt Contador8pulsoslus 1 Contador8pulsos_OnesHot X C14 Contador8pulsos_OnesHot X C15 ControlGS_Dato DescansoParalelo 1 Iniciotrama 0 Sincronismo 1 2do us de dato y sincronismo ControlGS_Salida 1 Contador8pulsos1us lt Contador8pulsoslus 1 Contador8pulsos_OnesHot X C15 Contador8pulsos_OnesHot X C16 ControlGS_Dato DescansoParalelo 1 Iniciotrama 0 Sincronismo 0 3er us de dato ControlGS_Salida 1 Contador8pulsos1us lt Contador8pulsoslus 1 Contador8pulsos_OnesHot X C16 Contador8pulsos_OnesHot X C17 ControlGS_Dato DescansoParalelo 0 Iniciotrama 0 Sincronismo 0 ler us de tiempo de descanso ControlGS_Salida 1 Contador8pulsos1us lt Contador8pulsoslus 1 Contador8pulsos OnesHot X C17 Contador8pulsos OnesHot A NumPal OnesHot X C18 Contador8pulsos OnesHot A NumPal OnesHot A Se alOpciones OnesHot 9 X C20 Contador8pulsos OnesHot A NumPal OnesHot A Se alOpciones OnesHot
38. SProg Tipo se al Serial Palabra 1 gp Tipo envio Continuo Palabra 2 Num palabras 8 Palabra 3 Num bis Palabra 4 Palabra 5 mp Trabajo de Grado ed mm Jose Luis Salazar Montes Gabriel Alejandro Tovar Torres eni t Palabra 8 oo Selecci n COM Cg s DESCONECTAR Generador de estados l gicos 1 Sefial de Trigger 1 01 Inico de Trama x 0 00 LANA m sincronismo x o oo UUU 1 gig TUUU UUl fl Palabras digitales 0 0 011 1 Pd 1 6 60 1 1 1 0 1 60 0 0 0 0 0 0 1 1 0 0 0 0 1 1 6 0 1 1 1 0 1 9 LSB 58158 MSBLSB MSBILSB 58 58 MSBILSB MSBILSB MSBILSB MSBILSB MSBILSB MSB LSB MSB LSB MSB LSB MSE Palabra 1 Palabra 2 Palabra 3 Palabra 4 Palabra 5 Palabra 6 Palabra 7 Palabra 8 Palabra 1 Palabra 2 Palabra 3 Palabra 4 Palabra 5 Primer envio de palabras digitales Siguiente envio de palabras digitales Figura 36 Env o de 8 palabras digitales serial de 3 bits en modo Continuo 51 6 4 Pruebas con palabras digitales paralelas en modo Unico En la figura 37 se observa la generaci n de 8 palabras digitales de 16 bits en formato paralelo enviadas en modo Unico con sus respectivas sefiales de Sincronismo e Inicio de Trama Interfaz Tipo sefiat Paralelo Palabra 1 1010011001101000 Tipo envio ipo Urico y Palabra Z 010110100011101 Num palabras Pala
39. TBit OnesHotSiscom ContByte OnesHotSiscom y Contador9Bits OnesHotSiscom Se ales de Salida OnesHot_RegASe al OnesHot_RegB OnesHotSiscom_TBit OnesHotSiscom_ContByte OnesHot_STX OnesHot_Enable y OnesHotSiscom_Contador9Bits Contador Tiempo Bit Maquina de estados encargada de contar 832 pulsos de reloj para controlar Mhz fclock 104 us por tanto 104us 0 125us el tiempo de bit de la sefial Rx debido a que el periodo de la sef al de reloj 0 125 us es menor al tiempo de bit de la sefial Rx DUNT Bas 832 pulsos de reloj Se ales de entrada Clock Reset y OnesHotSiscom_Tbit Se ales de salida TBit OnesHotSiscom414 y TBit_OnesHotSiscom Contador Byte Bloque encargado de contar los 36 paquetes de 8 bits de la sefial Rx 36 env os provenientes del puerto serial del computador con el fin de determinar si las dos r fagas de informaci n cada una de 18 env os han llegado al Sistema de Comunicaci n Se ales de entrada Clock Reset y OnesHotSiscom_ContByte Se ales de salida ContByte_OnesHotSiscom Selector Tx Bloque encargado de escoger la trama de bits correspondiente a e Si llego el byte de la se al Rx Escoge trama correspondiente a 010000000 caracter e Si la r faga de informaci n llego bien Escoge trama correspondiente a 001000010 caracter ASCII B e Si la r faga de informaci n llego mal Escoge trama correspondiente a 001001101 caracter ASCII M e Sino es
40. a el caso paralelo Maquina de Estados Selector Paralelo es una maquina cuyos estados son secuenciales y c clicos ya que los bits de las palabras digitales paralelas son representados uno a uno en un bus de 16 bits Una vez el sistema digital ha seleccionado de forma correcta y ordenada los bits de las palabras digitales ste procede a ajustar los tiempos de bit 3us los tiempos de descanso entre un bit y el siguiente 2us y posteriormente a generar las sefiales de Inicio de Trama y Sincronismo con sus respectivos tiempos de bit lus El ajuste de los tiempos de bit se realiza mediante el bloque Contador 8 pulsos lus bloque controlado por la Maquina de Estados Ones Hot y encargado de contar c clicamente 8 pulsos de reloj equivalentes 1 8 MHz sefial de Inicio de Trama con duraci n de lus En los siguientes 3 conteos se determina el tiempo de bit 3us donde simult neamente al estar presente el segundo conteo Maquina de Estados Ones Hot genera la sefial de Sincronismo de bit para palabras digitales seriales o de palabra digital para palabras digitales paralelas a un tiempo de lus x 8 1us En el primer conteo Maquina de Estados Ones Hot genera la Una vez transcurridos estos 3 us Maquina de Estados Ones Hot activa los bloques Dato Descanso Serial o Dato Descanso Paralelo dependiendo si la palabra digital a entregar por el sistema es serial o 34 paralela Estos bloques se encargan de dejar pasar el bit durante 3us donde
41. ada Impedancia Zin Velocidades de Tx y Rx entre computador y FPGA Tx Rx Frecuencia de reloj Reloj 110 V AC 60 Hz 0a 2 5 V DC 3 3a5 08253 35 mW 0 7 MOhms 9600 Kbps Norma RS232 9600 Kbps Norma RS232 8 MHz Figura 12 Especificaciones el ctricas del GSProg 19 4 3 Recursos utilizados del dispositivo FPGA ACEX 1K100 de Altera A continuaci n se observa el an lisis y s ntesis de recursos utilizados por el dispositivo FPGA utilizado para realizar la implementaci n en hardware del GSProg Resource Usage EVERY Y YYVEEYEEEYYYYYY Y YYEEE EYE rra Total 4 input functions 275 Total 3 input functions 153 Total 2 input functions 352 Total 1 input functions 1 Total O input functions 2 Total registers 1409 120 pins 33 Maximum fan out node Clock Maximum fan out 403 Total fan out 3587 Average fan out 4 33 Figura 13 An lisis de recursos utilizados por el FPGA ACEX 1K100 de Altera Es importante mencionar que el uso de recursos del GSProg en el FPGA es del 2696 5 Desarrollo te rico Despu s de haber determinado y especificado los par metros de los tipos de sefiales digitales m s comunes y utilizadas para verificar sistemas digitales se procedi a plantear las especificaciones que deb a tener el generador a disefiar En esta secci n se procede a mostrar el desarrollo te rico que permiti que el GSProg disefiado funcionara corr
42. alabra 4 Palabra 5 Trabajo de Grado Pals Jose Luis Salazar Montes Pala Gabriel Alejandro Tovar Torres Ya puedes enviar S Selecci n COM coma DESCONECTAR c Luego de enviar usando la opci n de ENVIAR que aparece despu s de validar los datos debemos esperar a que la interfaz nos informe si los datos en llegado Env o correcto no han llegado Env o fallido o si no hay conexi n o no se ha confirmado el dato En caso de no aparecer el mensaje de Env o correcto aparecer un bot n con el nombre de RESET el cual es recomendable usar para as garantizar que las opciones en la interfaz se reinicien En caso de no hacerlo es recomendable entonces usar el bot n de DESCONECTAR el cual no reinicia las opciones y garantiza que al momento de enviar los datos la r faga de informaci n que viajara desde la interfaz grafica al generador ser la previamente escogida 77 Cabe resaltar que una vez aparezca el mensaje de Envio correcto en la pantalla si deseamos hacer un nuevo env o y con las mismas opciones solo debemos usar nuevamente el bot n de ENVIAR Por el contrario si deseamos opciones diferentes desconectamos y escogemos las nuevas opciones NOTA despu s de realizar un env o satisfactorio o no des la interfaz a la FPGA se DEBE REINICIAR EL GENERADOR con el bot n de reset 8 5 Anexo 5 C digo de programaci n de la interfaz gr fica desarrollada
43. alida de Tx para Lleg mal la r faga de Bytes Contador Tiempo Bit Contador Tiempo Bit 1 TBIt OnesHotSiscom X C24 TBit OnesHotSiscom A Contador9Bits OnesHotSiscom X C29 TBit OnesHotSiscom A Contador9Bits OnesHotSiscom X Cl C25 OnesHot_STX 0 1 Ones Hot STX 1 20 Salida de Tx para lleg bien la r faga de bytes Contador Tiempo Bit lt Contador Tiempo Bit 1 TBIt OnesHotSiscom X C25 TBit OnesHotSiscom A Contador9Bits OnesHotSiscom X C25 TBit OnesHotSiscom A Contador9Bits OnesHotSiscom X C26 C26 ListoDato 1 68 gt C27 C27 NULL C28 ContadortiempoBit lt 0000000000 Contador 9 Bits lt 0000 RegistroLLegaB yte lt 100000000 C Espero por la llegada del otro byte Rx X C28 Rx X 31 C29 OnesHot_EnableRLLM 1 Ones Hot STX 0 21 para el caso llego mal OnesHot_STX 1 1 Contador 9 Bits lt Contador 9 Bit 1 Incremento el contador de los 9 bits Contador Tiempo Bit lt Contador Tiempo bit 1 y el del tiempo de bit C30 OnesHot_EnableRLLB 1 OnesHot_STX 0 1 Para el caso llego mal OnesHot_STX 1 0 Contador 9 Bits lt Contador 9 Bit 1 Incremento el contador de los 9 bits Contador Tiempo Bit lt Contador Tiempo bit 1 y el del tiempo de bit C25 C31 Contador Tiempo Bit lt Contador Tiempo Bit 1 Se cuenta 414 pulsos de reloj con el fin de garantizar la captura correcta del dato
44. as se ales a su salida lo que hace posible confirmar el dato a la entrada del disefio a verificar o determinar si la sefial es captada correctamente con solo un envi e La interfaz desarrollada en Visual Basic 6 0 y gracias a la versi n portable que se anexa permite que con solo una FPGA a una frecuencia de 8MHz y un computador con puerto serial se pueda hacer uso del GSprog e El desarrollo del sistema GSprog posee una correspondencia uno a uno entre el dise o y la implementaci n Es de importancia mencionar que la implementaci n f sica del disefio como tal es igual al disefio elaborado lo que permite modificaciones del disefio original con el fin de hacer una expansi n o reducci n al numero de palabras al n mero de bits que conforman la palabra 56 digital o incluso a la duraci n del tiempo de bit de la palabra digital y a las se ales de Sincronismo e Inicio de Trama si se desea e La implementaci n del GSprog en un microcontrolador u otro dispositivo es una opci n que puede tenerse en cuenta al igual que el desarrollo de la interfaz grafica en otro lenguaje de programaci n e Con los respectivos ajustes al sistema de comunicaci n se puede logar reemplazar el protocolo de comunicaci n RS232 por un USB o por un puerto paralelo 8 Aplicaciones del GSProg El GSProg puede ser el instrumento que sirva como entrada a dise os digitales como Y Sumador Full Adder de entrada paralela v Conversor Gray de entrada se
45. bra 3 1101100001110101 Num bits 16 Palabra 4 0010011111010000 Palabra 5 1011100001000001 Trabajo de Grado i Palabra 6 1000010000111110 Jose Luis Salazar Montes Gabriel Alejandro Tovar Torres Palabra 7 oorrioriooror Palabra 8 1000011100010101 Selecci n COM coma y DESCONECTAR Generador de estados logicos Pod 14 Ch 0 110 7 1 m 1 1 Se al de Trigger Pod 1A Ch 1 X10 Inico de Trama Pod ACh 2 00 mM 1 1 1 1 1 1 Sincronismo Pod Ch3 X 0 00 j Bit1 SB Pod 1A Ch4 X000 Bit2 ed 14 Ch 5 reel eo Pod I ChS 0 00 f Bit3 1 Pod 1A Ch X 0 10 P B j Bra Pod 1A X 0 00 i 1 Bit5 A Pod 2A Ch 8 X 0 10 f l 1 8 6 DOCE 842059 0 10 f Bit7 Pod 24 Ch 10 X 0 00 1 Bit 8 1 Pod 24 Ch 11 X 0 00 Bit 9 i Pod 2 Ch 12 0 10 8 10 84 24 6 13 X 0 10 Bid t Pod t 0 00 Bit12 m Y 0 00 8813 Pod 3A Ch 16 X 0 10 Bit 14 i Pod Ch 1 X 0 00 8 15 4 Pod 3 Ch 18 X 0 10 Bit 16 MSB Palabra 1 Palabra2 Palabra 3 Palabra4 Palabra 5 Palabra 6 Palabra 7 Palabra 8 Figura 37 Env o de 8 palabras digitales en formato paralelo de 16 bits en modo nico En la figura 38 se observa la generaci n de 5 palabras digitales de 12 bits en formato paralelo enviadas en modo nico con sus respectivas se ales de Sincronismo e Inicio de Trama 52 Pod 1A Ch Pod 1A Ch
46. co te rico En el que se plantan conceptos como comunicaci n serial as ncrona protocolo de comunicaci n RS 232 y m todo de detecci n de errores en una transmisi n mediante redundancia de paquete e Secci n 4 Especificaciones En sta secci n se encuentra todas las especificaciones alcanzadas por el GSProg as como sus especificaciones el ctricas e Secci n 5 Desarrollos En sta secci n se encuentra el an lisis y descripci n de todos los bloques sub bloques y sef ales que conforman todo el sistema disefiado 9 Secci n 6 Pruebas y an lisis de resultados En sta secci n se muestra las pruebas realizadas y resultados obtenidos del sistema digital disefiado e Secci n 7 Conclusiones En esta secci n se presenta las conclusiones a las que se lleg durante el desarrollo y la culminaci n de este trabajo de grado 10 s Secci n 8 Referencias bibliogr ficas Esta secci n presenta la bibliograf a utilizada para el correcto disefio del sistema e Secci n 9 Anexos Esta secci n presenta dise os y c lculos de circuitos combinatorios y secuenciales descripci n AHPL y c digo de programaci n de la interfaz gr fica 2 Objetivos OBJETIVO GENERAL Disef ar e implementar un generador de secuencias de entrada que pueda ser operado mediante un programa de computador para verificar sistemas digitales OBJETIVOS ESPEC FICOS 1 Determinar los tipos de sefiales y secuencias m s comunes usadas para verif
47. d impar o sin paridad los bits de parada luego de cada dato 1 2 y la cantidad de bits por dato 7 6 8 que se utiliza para cada s mbolo o car cter enviado La norma RS 232 fue definida para conectar un ordenador a un modem La transmisi n de informaci n por medio del 11 protocolo de comunicaci n RS232 se realiza en forma serial as ncrono donde la duraci n de cada bit est determinada por la velocidad con la cual se realiza la transferencia de datos Normalmente cuando no se realiza ninguna transferencia de datos la l nea del transmisor se encuentra en estado alto Para iniciar la transmisi n de datos el transmisor coloca esta l nea en bajo durante determinado tiempo lo cual se le conoce como bit de arranque Start bit y a continuaci n empieza a transmitir con un intervalo de tiempo los bits correspondientes al dato empezando siempre por el bit menos significativo LSB y terminando con el bit m s significativo MSB Si el receptor no est sincronizado con el transmisor este desconoce cu ndo se van a recibir los datos Los niveles de tensiones empleados en la norma RS232 est n comprendidos entre 15 15 voltios donde normalmente un 1 l gico es representado por una tensi n de 12 V y un 0 l gico es representado por una tensi n de 12V 10 La siguiente figura muestra la estructura de un car cter que se trasmite siguiendo la norma RS232 Regi n Indeterminada 8 bits de datos correspondientes a un caracter
48. del Byte de LSB del Byte de informaci n RS232 informaci n RS232 Figura 17 Segundo byte de informaci n correspondiente a las opciones que caracterizan a las palabras digitales As se tiene un total de 18 env os de byte con sus respetivos bits de inicio y parada presentes en la norma RS232 Estos 18 env os contienen toda la informaci n para la correcta generaci n de las palabras digitales a entregar por el sistema Los datos enviados desde el puerto serial del computador viajan a una velocidad de 9600 bps tiempo de bit 1 9600 104 us paquetes de 8 bits sin bit de paridad con 1 bit de parada y sin control de flujo Como m todo de detecci n de errores se utiliz el m todo de redundancia de paquete que consiste en enviar dos veces las tramas de 18 bytes para un total 36 bytes enviados con el fin de que se comparen stos dos conjuntos de env os y se determine si hubo o no error En cuanto a 108 niveles de voltaje que maneja el puerto serial del computador usando el est ndar RS 232 son diferentes a los que utiliza la FPGA y los dem s circuitos integrados digitales por lo tanto se utiliz un elemento que hizo posible la conversi n de niveles de voltaje RS232 a los est ndares manejados por los CI TTL esto se hace a trav s del circuito integrado MAX 232 que convierte los niveles de las l neas de un puerto serie RS232 a niveles TTL y viceversa Una vez son enviados los datos por parte de la interfaz gr fica a trav s del protoc
49. del generador de secuencias sese 34 5 3 2 Descripci n de funcionamiento del generador de secuencias eese 34 5 3 3 Descripci n del diagrama de bloques del generador de secuencias 37 5 3 4 Descripci n de las se ales del generador de secuencias 40 5 4 Unidad de 2 Tat 6 a uet att eret reiner 42 5 4 1 Entradas Y salidas de control rh eee Oat eee ACA e tete ed 42 6 Pruebas y an lisis de resultados esses SUR r a 42 6 1 Recepci n y transmisi n de datos entre el computador y el sistema de comunicaci n perteneciente al generador implementado en la FPGA esses eene nnne niin nns 43 6 1 1 Conexi n con Hyperterminal TRS E ETA SAE tnnt asse nna dis 44 6 1 2 Conexi n con interfaz realizada en Visual Basic 6 0 sese 46 6 2 Pruebas con palabras digitales seriales en modo UNICO 4 nono 4 9 47 6 3 Pruebas con palabras digitales seriales en modo Continuo eese 49 6 4 Pruebas con palabras digitales paralelas en modo Unico 52 6 5 Pruebas con palabras digitales paralelas en modo sese ee eee 53 Ts CONCIUSIONGS isc ME 56 8 Aplicaciones del eT e 57 9 Bibliograf a y fuentes de informaci n ss
50. denado entendible y congruente con las especificaciones que ste debe cumplir A continuaci n se describe de forma detallada el funcionamiento y dise o de cada uno de los su bloques que lo conforman 5 2 Sistema de comunicaci n Este bloque recibe clasifica y procesa los datos provenientes del puerto serial del computador que contiene las instrucciones y palabras digitales que el usuario ingresa en la interfaz se al Rx Informa con una se al de voltaje alto Listo Dato 1 l gico que su labor ha terminado y que los datos est n listos para su utilizaci n En la figura 19 se muestra las entradas y salidas del Sistema de Comunicaci n las cuales son explicadas a continuaci n ConiPlabras GenSecuencia 125859 Iacri nida y SekalOpcienes ContrelS 9 Bits Grand Sistema de comunicaci n Reset amp Reloj Liste 0395 Figura 19 Entradas y salidas del Sistema de Comunicaci n 24 5 2 1 Entradas y salidas del sistema de comunicaci n Entradas Rx EntradaAlta Ground Reset y Reloj Son las mismas entradas del GSProg Ver secci n 3 1 entradas del GSProg Salidas e ListoDato Se al de 1 bit que informa si el Sistema de Comunicaci n ha terminado de de recibir clasificar y procesar los datos provenientes del puerto serial del computador 1 l gico indica que los datos se encuentran listos a su salida para ser utilizados por la Unidad de Control perteneciente al Generador e Tx Se al de
51. dor de manera ciclica e En la figura 36 se observa la generaci n de 8 palabras digitales seriales de 3 bits enviadas en modo Continuo con sus respectivas sefiales de Sincronismo e Inicio de Trama Palabra 1 000 Palabra 2 111 Palabra 3 001 Palabra 4 111 Palabra 5 010 Palabra 6 000 Palabra 7 000 Palabra 8 001 De la figura se observa que las 8 palabras digitales seriales son entregadas m ltiples veces por el generador una y otra vez 49 Interfaz Tipo se al Seria Palabra 1 im Toen Coro y Palabra 2 m Num palabras p Palatea 3 Num bis Palabra 4 Trabajo de Grado Palabra 6 P Jove Lust 5 832 Montes Gabriel Alejundio Tovar Tones Palabra 7 Palatea amp Selecci n COM como DESCONECTAR Generador de estados l gicos weet riny Se al de Trigger Pod 1A Ch 1 X 1 01 Inico de Trama Pod 1 Ch2 0 00 fil JL Sincronismo Pod 14 Ch3 X 0 19 1 1 LT U U L LT U U LT LT U U LS LS U Palabras digitales 140101110101110101110101110101110 1011 ise 5 5 8 mselse mselise mselise 58 58 mselise msejise mselise 8 155 mselse 8 155 mse Palabra 7 Palabra 2 Palabra 7 Palabra 2 Palabra 7 Palabra 2 Palabra 1 Palabra 2 Palabra 1 Palabra 2 Palabra 1 Palabra 2 Figura 35 Env o de 2 palabras digitales seriales de 3 bits en modo Continuo 50 Interfaz R G
52. e 24 Figura 19 Entradas y salidas del Sistema de Comunicaci n seen 24 Figura 20 Distribuci n de bits contenidos en la se al Se alOpciones_GenSecuencia 26 Figura 21 Diagrama en bloques del Sistema de comunicaci n ilustrando la composici n interna del Registro A y del Registro B y el bloque de Control Siscom de manera general sess 27 Figura 22 Diagrama en bloques del Sistema de Comunicaci n see 28 Figura 23 Esquematizaci n de los registros A y B 29 Figura 24 Entradas y salidas del sistema Generador de Secuencia sse 33 Figura 25 Diagrama de bloques del Generador de Secuencia sss sese 36 Figura 26 Entradas y salidas del sistema de Control sees eee 42 Figura 27 Configuraci n de par metros para la transmisi n y recepci n de datos entre el computador y la FPGA mediante el protocolo de comunicaci n RS 232 sss 43 Figura 28 Env o del car cter C por parte del Sistema de Comunicaci n para informar que el car cter enviado por el computador ha llegado sese eee 44 Figura 29 Env o del caracter B por parte del Sistema de Comunicaci n debido a que las 2 tramas de 18 bytes enviadas por el computador son iguales esee eene nennen 45 Figura 30 Env o del caracter B por parte del Sistema de Comunicaci n debido a que las 2 tramas de 18 bytes
53. e informa a Control que Sistema de Comunicaci n ha finalizado su funci n e Reloj Se al de reloj del sistema e Reset Se al as ncrona externa que reinicia el sistema Salida EmpezarControl_ControlGS Se al de un bit que informa al bloque Generador de Secuencia que puede comenzar a operar 6 Pruebas y an lisis de resultados Para la verificaci n del correcto funcionamiento del sistema GENERADOR DE SECUENCIAS PROGRAMADAS PARA LA VERIFICACI N DE SISTEMAS DIGITALES GSProg se cont con la herramienta de software QUARTUS II utilizada para el an lisis y s ntesis de dise os realizados en HDL Hardware Description Language y el analizador de estados l gicos LA5000 40 con el fin de visualizar analizar y posteriormente verificar si las se ales entregadas por el generador cumplen con las especificaciones descritas en el numeral 3 Especificaciones El an lisis de resultados del GSProg se dividi as 42 e Recepci n y transmisi n de datos entre el computador y el Sistema de Comunicaci n perteneciente al Generador implementado en la FPGA e Pruebas con palabras digitales seriales en modo Unico e Pruebas con palabras digitales seriales en modo Continuo e Pruebas con palabras digitales paralelas en modo nico e Pruebas con palabras digitales paralelas en modo Continuo 6 1 Recepci n y transmisi n de datos entre el computador y el sistema de comunicaci n perteneciente al generador implementado en la FPGA Las p
54. ectamente y cumpliera con dichas especificaciones 20 5 1 Arquitectura detallada del sistema En esta secci n se encuentra la explicaci n del diagrama en bloques general del sistema y la explicaci n detallada que muestra el funcionamiento de cada parte que compone el GENERADOR DE SECUENCIAS PROGRAMADAS PARA LA VERIFICACI N DE SISTEMAS DIGITALES GSProg El GSProg est comprendido por 2 sub sistemas INTERFAZ y HARDWARE y el protocolo de comunicaci n RS232 que une a ambos Figura 14 Sub sistemas del GENERADOR DE SECUENCIAS PROGRAMADAS PARA LA VERIFICACI N DE SISTEMAS DIGITALES GSProg 5 1 1 Lainterfaz La interfaz es un programa de computador desarrollado en Visual Basic 6 0 el cual posee un men grafico con el fin de que el usuario del sistema introduzca de una manera f cil y ordenada los par metros de las palabras digitales que desea obtener a la salida del generador Por medio de este programa el usuario ver en el computador un men con opciones para escoger Estas opciones son e Tipo de Palabra digital serial o paralela e N mero de palabras digitales entre 1 a 8 e N mero de Bits de la o las palabra digitales entre 1 a 16 e Posibilidad de ingresar o que el programa genere los bits que conforman las palabras digitales e Tipo de env o de las palabras digitales nico 6 continuo El men implementado en el software es el siguiente 21 R GSProg X Tipo se al Serial Paralela Palabra 1
55. enviadas por el computador son iguales eee 45 Figura 31 Mensaje de alerta entregado por la interfaz para informar que los datos han llegado de forma COME 46 Figura 32 Mensaje de alerta entregado por la interfaz para informar que los datos han llegado de forma INCOMTO CAL C PE 46 Figura 33 Env o de 2 palabras digitales seriales de 4 bits en modo Unies 47 Figura 34 Env o de 7 palabras digitales seriales de 5 bits en modo nico sees 48 Figura 35 Env o de 2 palabras digitales seriales de 3 bits en modo Continuo sess 50 Figura 36 Env o de 8 palabras digitales serial de 3 bits en modo Continuo eese 51 Figura 37 Env o de 8 palabras digitales en formato paralelo de 16 bits en modo Unico 52 Figura 38 Env o de 5 palabras digitales en formato paralelo de 12 bits en modo Unico 53 Figura 39 Env o de 3 palabras digitales en formato paralelo de 5 bits en modo Continuo 54 Figura 40 Env o de 1 palabra digital en formato paralelo de 16 bits en modo Continuo 55 Figura 41 Diagrama general del Negador de entrada Scena 57 Figura 42 Entradas salidas del Negador de entrada serial sss esse essen 58 Figura 43 Arquitectura del Negador de entrada s
56. er As String Dim 1 As Integer Dim timeout As Long 1 Len bitslargo Text Primera rafaga For I 1 Tol Step 8 caracter Bin2Ascii Mid bitslargo Text I 8 InBuff OKRecibido False timeout 9999999 comunicacion Output caracter No hacer nada mientras espera le responde Do 84 timeout timeout 1 Loop While timeout gt 0 InBuff comunicacion Input If InBuff lt gt Chr 128 Then MsgBox El dispositivo no pudo confirmar el dato o no hay conexi n con la FPGA MsgBox Vuelva a enviar los datos o reinicie opciones y vuelva a enviar reset Visible True Exit Sub End If Tf InBuff M Then MsgBox Env o fallido Else If InBuff B Then MsgBox Env o correcto End If End If Next Segunda rafaga Dim bytes As Integer bytes 0 For j 1 To 136 Step 8 caracter Bin2Ascii Mid bitslargo Text j 8 InBuff OKRecibido False timeout 9999999 comunicacion Output caracter No hacer nada mientras espera le responde Do 85 timeout timeout 1 Loop While timeout gt 0 InBuff comunicacion Input If InBuff lt gt Chr 128 Then MsgBox El dispositivo no pudo confirmar el dato o no hay conexi n con 1 aFPGA MsgBox Vuelva a enviar los datos o reinicie opciones y vuelva a enviar reset Visible True Exit Sub End If Tf InBuff M Then MsgBox Env o fallido Else If InBuff B Then MsgBox Env o correcto End If End If Next ulti
57. erial seen 58 Figura 44 AHPL Negador de entrada serial eese eene rennen 59 Figura 45 Conexi n entre el GSProg y el Negador de entrada serial sse 60 Figura 46 Diagrama general del Inversor de entrada paralela see 61 Figura 47 Entradas salidas del Inversor de entrada paralela see 61 8 Figura 48 Arquitectura del Inversor de entrada paralela sese 62 Figura 49 AHPL Inversor de entrada paralela eese eene emen 62 Figura 50 Conexi n entre el GSProg y el Inversor de entrada paralela ses 64 1 Introduccion En el disefio e implementaci n de sistemas digitales existe la necesidad de poseer un instrumento que est en la capacidad de entregar las sefiales el ctricas adecuadas que con frecuencia son m s utilizadas como entradas en estos sistemas Una vez identificadas las sefiales que se utilizan m s frecuentemente para el disefio e implementaci n de sistemas digitales se desarroll el GENERADOR DE SECUENCIAS PROGRAMADAS PARA LA VERIFICACI N DE SISTEMAS DIGITALES GSProg como un sistema digital capaz de generar palabras digitales representadas en sefiales binarias as ncronas que sirvan como entradas a los diversos disefios digitales realizados La implementaci n del generador se hizo mediante una interfaz gr fica y un hardware en un disposi
58. esoluci n No 13 del 6 de julio de 1946 por la cual se reglamenta lo concerniente a Tesis y Ex menes de Grado en la Pontificia Universidad Javeriana AGRADECIMIENTOS Agradecemos a Dios y a nuestras familias por el apoyo incondicional a lo largo de todos nuestros estudios para la formaci n como ingenieros Al ingeniero Jos Lu s Uribe Aponte por su apoyo incondicional sus grandes conocimientos sus consejos su amistad su tiempo y su orientaci n dada para el excelente desarrollo del presente trabajo de grado A los Ingenieros Santiago Valencia Convers y Nicol s Uribe por su colaboraci n tiempo y sugerencias Al grupo de trabajo del laboratorio de electr nica quienes siempre nos brindaron el mejor servicio DEDICATORIAS Dedico este trabajo de grado a mi padre por su apoyo incondicional y sus concejos en los momentos m s dif ciles en el trascurso de mis estudios y en especial a mi madre recientemente fallecida a quien amo profundamente y quien estar a muy orgullosa por la culminaci n de mis estudios universitarios GABRIEL ALEJANDRO TOVAR TORRES Dedico este trabajo de grado a mi madre y a mi padre ya que gracias a su esfuerzo dedicaci n y tiempo han influido en la culminaci n de esta etapa importante en mi vida JOSE LUIS SALAZAR MONTES Tabla de contenido A e A TT 10 A A AR 11 23 Marco OO cian A atte 11 3 1 Protocolo de comunicaci n 5232 5 12
59. etrieving DCB Events Case comEvCD Change in the CD line Case comEvCTS Change in the CTS line Case comEvDSR Change in the DSR line Case comEvRing Change in the Ring Indicator Case comEvReceive Received R Threshold of chars InBuff comunicacion Input OKRecibido True Case comEvSend There are SThreshold number of characters in the transmit buffer 82 Case comEvEOF An EOF character was found in the input stream End Select End Sub Private Sub conexion_Click un unico boton para conectar o desconectar If conexion Caption CONECTAR And Val compc ListIndex 1 lt gt 0 Then seleccion del COMX comunicacion CommPort Val compc ListIndex 1 abrir puerto comunicacion PortOpen True enviar y recibir datos Command1 Visible True Command2 Visible False Timer1 Enabled True para desconectar conexion Caption DESCONECTAR Else MsgBox No ha selecionado el puerto COM de salida Exit Sub End If If conexion Caption DESCONECTAR Then desactivamos en orden Timer1 Enabled False para no hacer visible el enviar Commandl Visible False enviar Visible False Command Visible True 83 comunicacion PortOpen False bitslargo Text reset Visible False compc Text para volver a conectar conexion Caption CONECTAR End If End If End Sub Private Sub enviar Click Command 1 Visible False Dim caract
60. icar sistemas digitales 2 Especificar los par metros variables para los diferentes tipos de sefiales y secuencias usadas para verificar sistemas digitales 3 Dise ar e implementar un generador de secuencias en un FPGA 4 Disefiar una interfaz programa de computador que permita seleccionar el tipo de salida del generador de secuencias 3 Marco te rico 3 1 Protocolo de comunicaci n RS232 Para el desarrollo de este trabajo de grado se utiliz el protocolo de comunicaci n RS 232 el cual permite transmitir los datos procedentes de la interfaz gr fica a la FPGA a trav s del puerto serial del computador Dicho protocolo es una norma o est ndar mundial que rige los par metros de uno de los modos de comunicaci n serial Por medio de este protocolo se estandarizan las velocidades de transferencia de datos la forma de control que utiliza dicha transferencia los niveles de voltajes utilizados el tipo de cable permitido las distancias entre equipos y los conectores utilizados Adem s de las l neas de transmisi n Tx y recepci n Rx las comunicaciones seriales poseen otras l neas de control de flujo Hands hake donde su uso es opcional dependiendo del dispositivo a conectar A nivel de software la configuraci n principal que se debe dar a una conexi n a trav s de puertos seriales RS 232 es b sicamente la selecci n de la velocidad en baudios 1200 2400 4800 etc la verificaci n de datos o paridad parida par o parida
61. it a bit e Receive Data RD Es la l nea por donde se reciben los datos bit a bit e Signal Ground SG Es la linea de referencia a tierra 0 V 3 3 M todo de detecci n de errores por redundancia de paquete En ste trabajo de grado el m todo de detecci n de errores utilizado fue el de redundancia de paquete que consiste en un esquema de detecci n de errores sustentado en la transmisi n completa de dos copias del mismo paquete de informaci n Si las dos copias son id nticas cuando lleguen al receptor es muy probable que la informaci n est correcta Si no son iguales un error fue introducido en una de las copias o en ambas y deben ser descartadas o transmitidas nuevamente 4 Especificaciones El GSProg es un sistema digital implementado en un FPGA ACEX 1k100 de ALTERA encargado de generar una o m ltiples veces conjuntos de 1 a 8 palabras digitales programadas o aleatorias entre 1 a 16 bits seriales o paralelas as ncronas con sus respectivas se ales de Sincronismo e Inicio de Trama donde cada bit que conforma cada una de las palabras digitales a entregar por el generador junto con las se ales de Sincronismo e Inicio de Trama deben cumplir con las siguientes especificaciones Para los bits pertenecientes a las palabras digitales seriales y paralelas se tiene que e Duraci n de cada bit que conforma la palabra digital Tiempo 3us e Descanso entre bit y bit perteneciente a cada palabra digital en formato serial Tiempo 2
62. ital 12 bra Digiti In Paralela Inicio de trama xy Tasiquen a Sincronismo norma RS232 TEM Palabra Digital 8 Reloj Rx Palabra Data 2 Reset Ix paata Palab Palabra Digital Palabra Digital Palabra Digital 15 EntracaAlta Palabra Digital 6 4455 Ground Inicio de Trama Sincronismo Figura 50 Conexi n entre el GSProg y el Inversor de entrada paralela 64 8 bits Out Paralela Invertida Sincronismo Out 9 Bibliograf a y fuentes de informaci n 1 MORRIS Mano Dise o Digital Prentice Hall Tercera Edici n 2 Wakerly Disefio Digital Principios y Pr cticas Prentice Hall M xico Sexta Edici n 3 Floyd T L Fundamentos de Sistemas Digitales Ed Prentice Hall Novena Edici n 4 Hall amp Peterson Arquitectura de Computadores Prentice Hall 5 Saenz y Torres Electr nica Digital teor a y problemas 6 Uribe Nicol s Trabajo De Grado Panel Electr nico Programable Pontificia Universidad Javeriana 2009 7 Solano Johana Mar a y Solano Rodriguez Diana Carolina M dulos hardware multiprop sito para la implementaci n de sistemas digitales DIGIMOD V 1 0 Pontificia Universidad Javeriana 2009 8 Imagen de Transmisi n de datos en forma serial as ncrona con los niveles de voltaje adecuados que utiliza un FPGA Disponible en internet en la direcci n http www rootshell be wcruzy cd tutorialserialrs232 pdf 9 Imagen de Disposici n de pi
63. lelo Se al de 3 bits encargada de controlar los selectores de Selector Representaci n Paralelo OH_Cargar0ContNumBits Se al proveniente de M quina de Estados Ones Hot encargada de cargar con 0 el Contador N mero Bits OH_Cargar0ContNumPal Se al proveniente de M quina de Estados Ones Hot encargada de cargar con 0 el Contador N mero Palabras OH_Cargar0Cont8Pulsos Se al proveniente de M quina de Estados Ones Hot encargada de cargar con 0 el Contador 8 Pulsos lus OH Cargar EstadosSelecSerial Se al proveniente de M quina de Estados Ones Hot encargada de cargar con 0 la M quina Estados Selector Serial OH_Cargar0EstadosSelecParalelo Se al proveniente de M quina de Estados Ones Hot encargada de cargar con 0 la M quina Estados Selector Paralelo 41 5 4 Unidad de control Unidad encargada de recibir la sefial de Lis o Dato proveniente del bloque Sistema de Comunicaci n para generar la sefial de EmpezarControl_ControlGS que informa que los datos est n listos y de la forma adecuada para que el bloque Generador de Secuencia pueda comenzar a procesarlos para generaci n de las palabras digitales En la figura 26 se muestra las entradas y salidas del Control las cuales son explicadas a continuaci n Listo Dato i gt _ EmpezarControl ControlGS Relo CONTROL Reset Figura 26 Entradas y salidas del sistema de Control 5 4 1 Entradas y salidas de control Entradas e Listo Dato Se al qu
64. lo entregadas por GSProg con sus respectivos tiempos de bit Sincronismo e Inicio de Trama 3us 3us 3us 3us 3us 3us PalabraDigital 2us 2us 2us 2us 2us InicioT rama 1 lus 2us Sincronismo hid 2us lus 495 lus dus Tus dys lus 4us lus 4us lus Figura 5 2 palabras digitales de 3 bits en formato serial entregadas por GSProg correspondientes a 110 y 110 14 Bit 1 Bit 2 Bit 3 InicioT rama LSB MSB Sincronismo 1 us Aus 1 us Palabra Digital Palabra Digital 2 Figura 6 2 palabras digitales de 3 bits en formato paralelo entregadas por GSProg correspondientes a 110 y 110 La interfaz gr fica implementada en VISUAL BASIC 6 0 permite al usuario caracterizar desde un computador las palabras digitales que desea obtener a la salida del generador con el fin de que ste tenga la capacidad de e Entregar de 1 a 8 palabras digitales seriales o paralelas as ncronas con sus respectivas se ales de Sincronismo e Inicio de Trama donde todas las palabras generadas son del mismo n mero de bits e Que cada palabra digital generada pueda estar comprendida de 1 a 16 bits seg n desee el usuario e Que los bits que conforman cada palabra digital serial o paralela puedan ser introducidos por el usuario o generados aleatoriamente e Que las palabras digitales sean generadas una sola vez Env o nico o m ltiples veces Env o Continuo seg n desee el usuario del generador En la figura 7 se esquematiza el GSProg el cual est conformado po
65. mo byte For k 137 To 144 Step 8 caracter Bin2Ascii Mid bitslargo Text k 8 InBuff OKRecibido False timeout 9999999 comunicacion Output caracter No hacer nada mientras espera le responde Do timeout timeout 1 Loop While timeout gt 0 86 InBuff comunicacion Input Tf InBuff lt gt Chr 128 Then MsgBox El dispositivo no pudo confirmar el dato MsgBox Vuelva a enviar los datos o reinicie opciones y vuelva a enviar reset Visible True Exit Sub End If If InBuff M Then MsgBox Env o fallido Else If InBuff B Then MsgBox Env o correcto End If End If Next End Sub Private Sub npal_Change If ISNumeric npal Text Then If Val npal Text gt 1 And Val npal Text lt 8 Then Dim I As Integer For 1 1 To Val npal Text pal I 1 Text 0 pal 1 1 Enabled True Next For I Val npal Text 1 To 8 pal 1 Text pal 1 1 Enabled False 87 Next End If End If End Sub Private Sub pal_KeyPress Index As Integer KeyAscii As Integer solo permite escribir el ascii 48 y 49 osea 0 y 1 If KeyAscii 8 Then no valide si es borrar Exit Sub End If If Not KeyAscii 48 Or KeyAscii 49 Then KeyAscii 0 End If If Len pal Index Text 1 gt Val nbits Text Then KeyAscii 0 End If End Sub Function ajuste ByVal x As String ByVal bdeseados As Integer As String Do While Len x lt bdeseados x o amp X Loop ajuste x End
66. nd y OnesHot Enable Se ales de salida RegBL STX h Contador 9 Bits Es un contador o maquina de 9 estados c clica Se encarga de avisar que los nueve bits almacenados en los anteriores registros Llega Byte Llega Mal y Llega BIEN han sido utilizados como 86881 de salida Tx 31 Se al de entrada Clock Reset y OnesHotSiscom Contador9Bits Se ale de salida Contador9Bits OnesHotSiscom 5 2 4 Descripci n de las se ales del sistema de comunicaci n Clock Sefial de Reloj del GSProg Reset Se al que reinicia el sistema Unes Hor RegA Se al que activa los sub registros que pertenecen al Registro A y que proviene de la unidad de control RegA Comparar Bus de 148 bits que contiene los datos almacenados en los sub registros del Registro A RegA RegB Bus de 8 bits que contiene la informaci n proveniente del ultimo sub registro del Registro A Reg A18 Unes Hor RegB Se al que activa los sub registros que pertenecen al Registro B y que proviene de la unidad de control RegB Comparar Bus de 148 bits que contiene los datos almacenados en los sub registros del Registro B Comparar ControlSiscom Sefial de un bit que informa a Control Siscom si la informaci n contenida en los Registros A y B es igual o diferente 1 l gico indica que es igual 0 l gico indica que es diferente TBit OnesHotSiscom Se al de un bit proveniente del bloque Contador Tiempo Bit que indica que el contador ya conto los 832 pulso
67. ner a su salida cada bit perteneciente a las palabras digitales paralelas durante 3us Una vez ha transcurrido este tiempo el bloque genera el descanso de bit durante 2us Se ales de entrada SelecRepreParalelo_DatoDescansoParalelo y ControlGS_DatoDescansoParalelo Se ales de salida DatoDescansoParalelo_Salida e Salida Bloque encargado de poner en el primer bus de Palabra Digital Palabra Digital 1 las palabras digitales seriales el bit LSB correspondiente a una palabra digital paralela Se ales de entrada DatoDescansoSerial_Salida DatoDescansoParalelo_Salida y ControlGS_Salida Se ales de salida Palabra Digital e Control Gs Unidad de control del Generador de Secuencia Se encarga de controlar y dar instrucciones a los dem s bloques pertenecientes a ste sistema 37 a b c Se ales de entrada Reloj Reset Se alOpciones_ControlGS y EmpezarCOntrol COntrolGS Sefiales de Salida Sincronismo e Inicio Trama Control Gs est conformado por 6 sub bloques como se describe a continuaci n Contador 8 Pulsos 1us Este bloque es una m quina de 8 estados c clica que se encarga de contar 8 pulsos del reloj que equivalen a un tiempo de 1us El reloj del sistema es de 8 MHz MHz 0 125 us 0 125 us X 8 1 us Este bloque es de suma importancia ya que gracias a l es posible definir los tiempos de bit con su descanso y los tiempos de las sefiales de Sincronismo e Inicio de Trama Se ales de entrada O
68. nes del conector RS232D de tipo DB9 Disponible en internet en la direcci n http www euskalnet net shizuka rs232 htm 10 Norma RS232 Disponible en internet en la direcci n http juandeg tripod com rs232 htm 65 10 ANEXOS 8 1 Anexo 1 AHPL Sistema de Comunicaci n C1 ContadortiempoBit 0000000000 ContadorByte 000000 Contador 9 Bits 0000 RegistroLLegaMal 010011010 M Contadores y registros en su estado inicial RegistroLLegaBien 010000100 B RegistroLLegaByte 100000000 C RegistroA lt 0 RegistroB lt 0 Rx X C1 Rx X C31 C2 Contador Tiempo Bit lt Contador Tiempo Bit 1 Bit de start TBit_OnesHotSiscom X C2 TBit_OnesHotSiscom X C3 C3 RegA1 1 lt Rx Contador Tiempo Bit lt Contador Tiempo Bit 1 C4 C4 Contador Tiempo Bit lt Contador Tiempo Bit 1 Primer tiempo de bit TBit_OnesHotSiscom X C4 TBit OnesHotSiscom X C5 C5 RegA1 2 RegA 1 Rx Contador Tiempo Bit lt Contador Tiempo Bit 1 C6 C6 Contador Tiempo Bit lt Contador Tiempo Bit 1 Segundo tiempo de bit TBit_OnesHotSiscom X C6 TBit OnesHotSiscom X C7 C7 RegA1 3 RegA1 2 RegA 1 1 Rx Contador Tiempo Bit lt Contador Tiempo Bit 1 CS C8 Contador Tiempo Bit lt Contador Tiempo Bit 1 Tercer tiempo de bit TBit_OnesHotSiscom X C8 TBit_OnesHotSiscom X C9 C9 RegA1 4 lt RegA1 3 lt RegA1 2 lt
69. nesHot ContSPulsos OH_Cargar0Cont8Pulsos Reset y Reloj Se ales de salida Cont8Pulsos_ OnesHot y Cont7Pulsos_ OnesHot Numero de Bits Bloque encargado de informar a los bloques Maquina de Estados Ones Hot y Maquina Estados Selector Serial que el n mero de bits de las palabras digitales especificado por el usuario se ha completado Este bloque est compuesto por 2 bloques internos Contador N mero Bits y Comparador 1 Contador N mero Bits es un contador de 4 bits representado en una maquina de 16 estados y encargado de hacer el conteo del n mero de bits de la palabra digital hasta el n mero de bits especificado por el usuario informaci n presente en Se alOpciones_ControlGS 4 7 La salida de este contador va al bloque Comparador 1 el cual se encarga de comparar el estado presente del contador ContBits Compl con Se alOpciones_ControlGS 4 7 Una vez hecha la comparaci n ste comparador entrega a su salida un 0 l gico si la comparaci n no es igual 0 un 1 l gico si la comparaci n es igual Sefiales de entrada Se alOpciones_NumBits Reloj Reset OH_Cargar0ContNumBits y OnesHot ContNumbBits Se ales de salida NumBits OnesHot y NumBits EstadosSelecSerial Numero de Palabras Bloque encargado de informar a Maquina de Estados Ones Hot que el n mero de palabras digitales especificado por el usuario se ha completado esto con el fin de informarle a todo el sistema completo que ya se han entregado todas las palabras digitales re
70. olo de comunicaci n RS232 stos son recibidos por el Hardware el cual se encarga de clasificar procesar y generar posteriormente las palabras digitales con sus respectivas sefiales de Sincronismo e Inicio de Trama ste Hardware se denomina Generador El Generador est compuesto a su vez por 3 subsistemas cuyo funcionamiento conjunto permite que opere de forma correcta e Un bloque denominado Sistema de Comunicaci n encargado de recibir clasificar y procesar los datos provenientes del puerto serial del computador 23 e Un bloque denominado Generador de secuencia encargado de recibir los datos provenientes del Sistema de Comunicaci n para procesarlos con el fin de generar las palabras digitales seriales o paralelas as ncronas con sus respectivas se ales de Sincronismo e Inicio de Trama e Un bloque denominado Unidad de Control que permite que los bloques Sistema de Comunicaci n y Generador de secuencia interact en entre s de forma correcta en pulsos espec ficos de reloj Rx E gt Palabra Digital Reloj EmpezarControl_ControlGs_ 5 Reset SISTEMA DE GENERADOR DE eas COMUNICACION SECUENCIA Inicio de Trama Entrada Alta y Ground Sincronismg Tx Se al_Opciones_GenSecuencia 128 Bits ContPalbras_GenSecuencia Figura 18 Bloques internos del Hardware Generador Esta divisi n en subsistemas se realiz con el fin de sectorizar las funciones del Generador para realizar un dise o or
71. onforman la palabra digital serial y que fueron escogidos previamente por Selector Representaci n Serial aclarando que stos bits est n sin los tiempos de bit y descanso establecidos por el sistema y ya explicados anteriormente SelecRepreParalelo DatoDescansoParalelo 56881 de 16 bits que representa una palabra digital en forma paralela pero sin los tiempos de bit y descanso establecidos por el sistema y ya explicados anteriormente DatoDescansoSerial Salida 5688 que contiene los bits que conforman la palabra digital serial con los tiempos de bit y descanso establecidos por el sistema y ya explicados anteriormente DatoDescansoParalelo Salida Se al de 16 bits que representa una palabra digital en forma paralela pero con los tiempos de bit y descanso establecidos por el sistema y ya explicados anteriormente NumBits_OnesHot Se al de un bit que informa a Maquina de Estados Ones Hot que el n mero de bits de la o las palabras digitales ha sido completado Un 0 l gico indica que aun no se ha completado el n mero de bits mientras que un 1 l gico indica que ya se ha completado el n mero de bits de la palabra digital NumbBits EstadosSelecSerial Se al de un bit que informa a Maquina de Estados Selector Serial que el numero de bits de la o las palabras digitales ha sido completado Un 0 l gico indica que aun no se ha completado el n mero de bits mientras que un 1 l gico indica que ya se ha completado el n mero de bits de la palabra digital
72. orma de mem Palabra Digital 3 Programa de computador en Visual Basic 6 0 Rx y Tx siguen la norma RS232 izita Palabra Digital Palabra Digital 12 EntradaAlta mss Ground Sincronismo Inicio de Trama Figura 11 Entradas y salidas del sistema GSProg 4 2 Especificaciones t cnicas y el ctricas del GSProg 4 2 1 Datos t cnicos del GSProg e Entrega a su salida entre 1 y 16 se ales binarias as ncronas e Cada se al binaria as ncrona est comprendida entre 1 y 8 bits e Entrega 1 sefial de Sincronismo y 1 sefial de Inicio de Trama e Tiempo de bit de cada se al digital entregada lus e Duraci n de la se al de Sincronismo 1 us e Duraci n de la se al de Inicio de Trama 1 us e Tiempos de bit duraci n de se ales de Sincronismo e Inicio de Trama son fijos y por consiguiente no modificables por el usuario e Posee una interfaz gr fica en forma de men para caracterizar las se ales binarias as ncronas que se desean obtener en las salidas del generador e La interfaz gr fica debe ser ejecutada en una versi n de Visual Basic 6 0 18 poopr poio 4 7 2 0 o0 4 2 2 Especificaciones el ctricas del GSProg Especificaciones electricas GSProg Tensi n Nivel de tensi n de linea Nivel de tensi de entrada Nivel de tensi n bajo 0 Logico Nivel de tensi n alto 1 L gico Corriente Corriente de salida Potencia P entr
73. os la opci n de iniciar Trabajo de Grado jose Luis Salazar Montes Gabriel Alejandro Tovar Tones Procedemos a escoger las opciones que deseamos a la salida del generador Es muy importante saber porque puerto del computador vamos a hacer la conexi n con el FPGA La interfaz est dise ada para poder escoger entre 6 puertos seriales del computador aunque no existan en el computador Si por alguna raz n se escoge un puerto que no posee el computador el programa genera un error al cual le damos terminar 76 TE 65869 EE Tipo de se al Palabra 1 Tipo de env o E Microsoft Visual Basic P Num palabras 1 Error 8002 en tiempo de ejecuci n Num bits 1 N mero de puerto no v lido Trabajo de Grado Jose Luis Salazar Montes Gabriel Alejandro Tovar Torres Terminar Ayuda Generar sefial aleatoria Selecci n COM COM6 CONECTAR ion Una vez escogida las opciones y seleccionado al puerto correcto procedemos a enviar Al momento de conectarnos debemos validar las opciones con el fin de determinar si hemos o no cometido alg n error en la escogencia de est s Una vez validadas las opciones aparecer un letrero que nos avisara que se puede enviar los datos al generador TEJ GsProg Tipo de se al Saal y Palabra 1 1 Tipo de env o Unico y Palabra 2 po Num palabras 1 Palabra 3 Num bits 1 P
74. pulsos_OnesHot X C5 C5 Iniciotrama 0 Sincronismo 0 3er us del bit de la palabra ControlGS_Salida 0 ControlGS_DatoDescansoSerial 1 70 Contador8pulsos1us lt Contador8pulsoslus 1 Contador8pulso_OnesHot X C5 Contador8pulsos_OnesHot X C6 C6 Iniciotrama 0 Sincronismo 0 ler us del tiempo de descanso ControlGS_Salida 0 ControlGS_DatoDescansoSerial 0 Contador8pulsos1us lt Contador8pulsoslus 1 Contador8pulso_OnesHot X C6 Contador8pulso_OnesHot A NumBits_OnesHot X C9 Contador8pulso_OnesHot A NumBits OnesHot A NumPal OnesHot X C7 Contador8pulso_OnesHot A NumBits OnesHot A NumPal OnesHot A SefialOpciones_Oneshot 9 X Cll Contador8pulso_OnesHot A NumBits OnesHot A NumPal OnesHot A SefialOpciones_Oneshot 9 X C7 C7 Iniciotrama 1 Sincronismo 0 2do us del tiempo de descanso con inicio trama Se acaban bits de ControlGS_Salida 0 la palabra digital ControlGS_DatoDescansoSerial 0 Contador8pulsos1us lt Contador8pulsoslus 1 Contador7pulsos_OnesHot X C7 Contador7pulsos OnesHot A NumPal OnesHOt X C8 Contador7pulsos OnesHot A NumPal OnesHOt X C12 C8 Iniciotrama 1 Sincronismo 0 Completando el 2do us del tiempo de descanso con inicio trama ControlGS_Salida 0 Se acaban los bits de la palabra digital ControlGS_DatoDescansoSerial 0 Contador8pulsos1us lt Contador8pulsoslus 1 Maquina Estados Selector Serial INC Maquina Estados Selector Serial Con
75. queridas por el usuario Este bloque est compuesto por 2 bloques internos Contador Numero Palabras y Comparador 2 Contador Numero Palabras es un contador de 3 bits representado en una maquina de 8 estados y encargado de hacer el conteo del n mero de palabras digitales hasta el n mero de palabras digitales especificado por el usuario informaci n presente en Se alOpciones_ControlGS 1 3 La salida de este contador va al bloque Comparador 2 el cual se encarga de comparar el estado presente del contador ContPal Comp2 con Se alOpciones_ControlGS 1 3 Una vez hecha la comparaci n ste comparador entrega a su salida un 0 l gico si la comparaci n no es igual 6 un 1 l gico si la comparaci n es igual Sefiales de entrada Se alOpciones_NumPalabras Reloj Reset OH Cargar ContNumPal y OnesHot ContNumPal Se ales de salida 38 d e NumPal_ OnesHot Maquina Estados Selector Serial Maquina de estados de 7 bits y 128 estados encargada de manejar los selectores de Selector Representaci n Serial para asegurar as la efectiva escogencia ordenada de los bits que conforman las palabras digitales seriales presentes en ContPalabras GenSecuencia En esta m quina de estados el pasar de un estado presente a uno siguiente depende de la entrada NumbBits EstadosSelecSerial ya que esta entrada indica cuando acabaron los bits de una palabra digital para as poder pasar a la escogencia de los bits de la siguiente palabra digital Esto se
76. r la interfaz gr fica en el computador y el generador en el FPGA La comunicaci n entre el computador y el FPGA se realiza a trav s del protocolo de comunicaci n serial RS232 GENERADOR DE SECUENCIAS PROGRAMADAS PARA LA VERIFICACION DE SISTEMAS DIGITALES GSProg Interfaz gr fica en forma de menu Programa de computador en Visual Basic 6 0 Generador Palabras digitales seriales o paralelas de 1 16 bits Protocolo de comunicaci n 232 x RS 232 FPGA Sincronismo ACEX 1k100 de ALTERA Inicio de Trama Figura 7 Generador de secuencias programadas para la verificaci n de sistemas digitales GSProg 15 4 1 Entradas y salidas del sistema hardware Entradas e Rx Sefial conformada por una trama de 10 bits seriales provenientes del puerto serial del computador siguiendo el protocolo RS232 Esta sefial llega a la FPGA con los niveles de voltaje adecuados para que la FPGA la pueda procesar despu s de pasar por un tranceiver De los diez bits solo 8 poseen informaci n para ser utilizada ya que el primer bit es de inicio y el ltimo bit es de parada Norma RS232 Cada bit perteneciente a Rx tiene una duraci n de 104 us debido a que la velocidad de 1 9600 kbps 104us Esta sefial Rx es un conjunto o conjuntos de paquetes de 10 bits como se observa a continuaci n Byte de datos 104 us 104 us I 1 transmisi n de datos del puerto serial se dispuso de 9600 kbps por tanto Rx 2 D1 D2 D3 D4 D
77. recibido Esto lo hace mediante el env o del byte 10000000 correspondiente al c digo ASCII del caracter C como se muestra a continuaci n Pruebas Comunicacion GSProg HyperTerminal Archivo Edici n Ver Llamar Transferir Ayuda DE 23 Da Ha llegado byte lt gt 00 33 10 conectado Autodetect Detectar autom t Figura 28 Env o del car cter C por parte del Sistema de Comunicaci n para informar que el car cter enviado por el computador ha llegado e Al realizarse el envio de las 2 tramas de 18 bytes de informaci n contenido de toda la informaci n para la correcta generaci n de las palabras digitales mediante el uso de carateres desde el computador el Sistema de Comunicaci n implementado en el FPGA informa si los bytes han llegado de forma correcta si las 2 tramas de 18 Bytes son iguales mediante el env o del byte 01000010 correspondiente al c digo ASCII del car cter B o incorrecta si las 2 tramas de 18 Bytes son diferentes mediante el env o del byte 01001101 correspondiente al c digo ASCII del car cter M En la figura 29 se aprecia que el 6to byte perteneciente a la segunda trama de 18 env os difiere del 6to byte perteneciente a la primera trama de 18 env os por lo cual el Sistema de Comunicaci n informa que ambas tramas son diferentes mediante el env o del car cter M 44 Pruebas Comunicacion GSProg Hyper Terminal BEE Archivo Edici n Ver Llamar Transferir Ayuda CCCCCCCCCCCCCCCC
78. rial Y Generador de secuencia serial de 10 bits y de entrada paralela de 16 bits interconectado con un conversor en notaci n polaca Y Negador de entrada serial Y Inversor de entrada paralela A continuaci n se explican 2 arquitecturas de sistemas digitales que pueden recibir a sus entradas las se ales provenientes del GSProg Negador de entrada serial Es un sistema digital encargado de entregar a su salida la se al serial presente a su entrada en forma negada Negador de entrada serial Se al digital serial Se al serial negada Figura 41 Diagrama general del Negador de entrada serial 57 Entradas y salidas del sistema In Serial Out Serial Inicio de trama Sincronismo Sincronismo Reloj Reset Figura 42 Entradas salidas del Negador de entrada serial Arquitectura del negador de entrada serial In Serial Out Serial Inicio de trama Sincronismo Sincronismo Out Figura 43 Arquitectura del Negador de entrada serial 58 AHPL ilustrativo del negador de entrada serial que utiliza a su entrada las se ales digitales asincronas entregadas por el GSProg 1 Inicio Trama x 1 InicioTrama x 2 8 Sincronismo x 8 Sincronismo x 9 2 Sincronismo x 2 Sincronismo x 3 9 Registro In Serial Sincronismo x 9 Sincronismo x 10 3 Registro In Serial Sincronismo x 3 Smcrontsmo x 4 10 Sincronismo Out 1 1 4 SincronismoOu
79. ropiedades del puerto serial del computador para la transmisi n y recepci n de datos con la FPGA mediante el protocolo de comunicaci n RS232 fueron configuradas como se muestra a continuaci n Propiedades de COM1 Configuraci n de puerto Bits por segundo 3600 v Bits de datos 8 Paridad Ninguno K Bits de parada 1 v Control de flujo Ninguno v Restaurar predeterminados Figura 27 Configuraci n de par metros para la transmisi n y recepci n de datos entre el computador y la FPGA mediante el protocolo de comunicaci n RS 232 Con base a las propiedades de la figura anterior fue que se realizaron todos los c lculos con los cuales el Sistema de Comunicaci n del GSProg pudo recibir clasificar y procesar los datos provenientes del puerto serial del computador Esta prueba se realiz de 2 formas e A trav s del programa HyPerterminal donde una de sus aplicaciones es la comunicaci n serial RS232 entre el puerto serial del computador y otros dispositivos electr nicos e Por medio de la interfaz gr fica realizada en Visual Basic 6 0 6 1 1 Conexi n con Hyperterminal El programa HyPerterminal permiti visualizar de forma clara la transmisi n y recepci n de datos entre el computador y el FPGA como sigue e Alenviarse un caracter desde el computador el Sistema de Comunicaci n implementado en el FPGA debe informar a ste que el byte correspondiente al caracter enviado lo ha
80. s de la anterior descripci n 26 Reg A10 Reg A11 Reg A12 Reg A13 EE Reg Al4 Reg A17 Reg A18 NENNEN Registro A OnesHot RegA 9 Bits SefialOpciones_ GenS ecuencia Reg B1 128 Bits ContPalabras GenSecu encia pes LH RegB_Comparar Reg B2 x Reg 846 144 Bits RegB3 RegA Compara ae COMPARAR Reg B4 144 Bits Reg 845 Reg B5 Reg B6 Comparar OnesHotSiscom Reg B7 Registro B LE EE Reg B9 RegB10 RegB12 RegB1 RegB14 ies l 94 EntradaAlta Ground OnesHot_RegB Figura 21 Diagrama en bloques del Sistema de comunicaci n ilustrando la composici n interna del Registro A y del Registro B y el bloque de Control Siscom de manera general 27 SefialOpciones_ GenS ecuencia 128 Bits ContPalabras_GenSecuencia 14 Bits En Reg Compara nst nnn RegA RegB i Comparar ControlSiscom RegB Com parar 144 Bits REGISTRO B Op E n CONTROL SISCOM LT ho 1 Listo Dato OnesHot RegA OnesHot_RegB 1 REGISTRO od LLEGA MAL REGISTRO Ground LLE LLEGA BIEN EntradaAlta Reset Figura 22 Diagrama en bloques del Sistema de Comunicaci n 28 5 2 3 Descripci n del diagrama de bloques del sistema de comunicaci n A continuaci n se describen los bloques que componen este sistema e
81. s de reloj TBit OnesHotSiscom414 Se al de un bit proveniente del bloque Contador Tiempo Bit que indica que el contador ya conto los 414 pulsos de reloj Esto con el fin de garantizar que los datos provenientes del puerto serial del computador que viajan a una velocidad de 9600 kbps sean le dos de manera correcta por el Sistema de Comunicaci n ya que cada dato es adquirido a los 51 75 us 414 X 0 125 us 51 75 us de su duraci n total equivalente a 104 us ContByte OnesHotSiscom 56881 de un bit proveniente del bloque Contador Byte que indica que ya han pasado los 36 env os 2 r fagas de 18 env os de informaci n provenientes del puerto serial del computador OnesHot_RegASe al Se al que habilita o deshabilita el Registro A OnesHot_RegB Se al que habilita o deshabilita el Registro B OnesHotSiscom TBit Se al que habilita o deshabilita el Contador Tiempo Bit OnesHotSiscom ContByte 5688 que habilita o deshabilita Contador Byte 32 OnesHot_Enable Se al que habilita o deshabilita Registro Llega Mal y Registro Llega Bien RegBL_STX Se al de un bit proveniente del bloque Registro Llega Byte RegLLB_STX Se al de un bit proveniente del bloque Registro Llega Bien RegLLM_STX Se al de un bit proveniente del bloque Registro Llega Mal OnesHot_STX bus de 2 bits proveniente del bloque Ones Hot Siscom OnesHotSiscom_Contador9Bits Se al que habilita o deshabilita Contador 9 Bits Contador9Bits_OnesHotSiscom Se al
82. sese sese eee eee 65 10 ANEXO TT 66 8 1 Anexo 1 AHPL Sistema de Comunicaci n eese en enin 66 8 2 Anexo 2 AHPL Unidad de Control 5 aides terere tarn ZER a E 69 8 3 Anexo 3 AHPL Generador de 5 96 18 sese 70 8 4 Anexo 4 Manual de usuario del GSProg eee en ener 75 8 5 Anexo 5 C digo de programaci n de la interfaz gr fica desarrollada en Visual Basic 6 0 78 5 6 Anexo 6 Layout GS Prog nane tera ta eves Rei en A deae a chess 92 FIGURAS Figura 1 Transmisi n de datos siguiendo el protocolo de comunicaci n 232 99 99 12 Figura 2 Transmisi n de datos en forma serial as ncrona con los niveles de voltaje adecuados que utiliza UM FPGA S 175 7 ER 12 Figura 3 Disposici n de pines del conector RS232D de tipo 1389 9 sss 13 Figura 4 Representaci n de se ales entregadas por el generador con sus especificaciones 14 Figura 5 2 palabras digitales de 3 bits en formato serial entregadas por GSProg correspondientes a 110 y 1111 cds 4 Figura 6 2 palabras digitales de 3 bits en formato paralelo entregadas por GSProg correspondientes a 110 setts 15 Figura 7 Generador de secuencias programadas para la verificaci n de
83. sistemas digitales GSProg 15 Figura 8 Representaci n de la se al digital Rx UT 16 Figura 9 Funci n de la se al de sincronismo para palabras digitales en formato paralelo 17 Figura 10 Funci n de la se al de sincronismo para palabras digitales en formato serial 17 Figura 11 Entradas y salidas del sistema GSProg eenn 18 Figura 12 Especificaciones el ctricas del GSProg eese nennen 19 Figura 13 An lisis de recursos utilizados por el FPGA ACEX 1K100 de Altera sess 20 Figura 14 Sub sistemas del GENERADOR DE SECUENCIAS PROGRAMADAS PARA LA VERIFICACI N DE SISTEMAS DIGITALES GSProg csssessesssessesseessessessecssssseasecsseesecsecsnessessecsseaseess 21 7 Figura 15 Interfaz gr fica que permite al usuario caracterizar las palabras digitales que se obtendr n a la salida del senetador eerte oett enne de Rao epe De V ees 22 Figura 16 Disposici n de los bits que permiten caracterizar las palabras digitales a entregar por parte del Senerador hr base ree caet e Eee eese EUER e dads 23 Figura 17 Segundo byte de informaci n correspondiente a las opciones que caracterizan a las palabras digitales RERO ura e eec aE 23 Figura 18 Bloques internos del Hardware Generador ees
84. t 1 5 5 Sincronismo x 5 Sincronismo x 6 6 Registro In Serial Sincronismo x 6 Sincronismo x 7 7 Sincronismo Out 1 8 Figura 44 AHPL Negador de entrada serial En la figura anterior se observa que en los pasos 1 y 2 del AHPL se pregunta por las sefiales de Sincronismo e Inicio de Trama para la captaci n de los datos seriales provistos por el GSProg y recibidos por el negador de entrada serial A continuaci n se observa c mo debe ser la conexi n entre el GSProg y el negador de entrada serial 59 INTERFAZ Interfaz gr fica en forma de mem Programa de computador en Visual Basic 6 0 Rx y Tx siguen la norma R 232 Rx TX HARDWARE Palabra digital serial 6 Palabra Digital 1 Palabra Digital 2 Palabra Digital 12 531353 Digital Palabra Digital Palabra Digita Palabra Digits Palabra Digita Palad jti Palabra Digita Palabra Digital Palabra Digita Palabra Digita 6 71 8 16 Inicio de Trama Sincronismo Figura 45 Conexi n entre el GSProg y el Negador de entrada serial 158 7 In Serial Inicio de trama incronismo Reloj Reset 55 60 Out Serial Sincronismo Out Inversor de entrada paralela Es un sistema digital encargado de entregar a su salida la sefial paralela de 8 bits presente a su entrada en forma invertida 8 bits 8 bits Sefial digital Se al digital paralela paralela en forma inver
85. ta enviando C M o B debe enviar Marca o 1 l gico e El primer bit MSB dispuesto en 0 en cada trama de bits que representa los caracteres C By M y que corresponde al bit de Start de norma RS232 esto con el fin de que estos caracteres puedan ser enviados posteriormente al computador 30 Con respecto a los cuatro ltimos componentes que conforman la unidad Control Siscom se explica a continuaci n el por qu se hicieron y disefiaron Tres Sub bloques son registros de 9 bits 9 bits por que el bit menos significativo es el bit de Start y los 8 restantes corresponden al byte de informaci n que tienen informaci n previa almacenada y que sirven para generar la trama correcta que se utiliza para formar el paquete de bits que conforma la norma RS232 as el contenido de la salida Tx depende del registro escogido y de la informaci n que este contenga Cada bit almacenado en los registros tiene una duraci n de 832 pulsos de reloj al momento de salir por la sefial Tx Esto debido a que 832 pulsos de reloj equivalen a 104 us tiempo de bit de la transmisi n serial RS 232 a 9600bps El ltimo componente es un contador c clico de 9 conteos que informa a la unidad ONES HOT SISCOM que los bits que conforman la norma RS232 para Tx se han completado e Registro Llega Bien Registro de 9 bits que contiene la informaci n que se utiliza para generar la trama o paquete de bits que requiere la norma RS232 para transmitir e informar al computador
86. tador Bits lt 0000 Contador Palabras lt Contador Palabras 1 gt C3 C9 Iniciotrama 0 Sincronismo 0 2do us del tiempo de descanso con inicio trama No se ha acabado ControlGS_Salida 0 los bits que conforman la palabra digital ControlGS_DatoDescansoSerial 0 Contador8pulsos1us lt Contador8pulsoslus 1 71 Contador7pulsos_OnesHot X C9 Contador7pulsos_OnesHot X C10 C10 Iniciotrama 0 Sincronismo 0 Completando 2do us del tiempo de descanso No se ha acabado los ControlGS_Salida 0 bits que conforman la palabra digital ControlGS_DatoDescansoSerial 0 Contador8pulsos lus lt Contador8pulsos lus 1 Maquina Estados Selector Serial lt INC Maquina Estados Selector Serial Contador Bits lt Contador Bits 1 gt C3 C11 Iniciotrama 0 Sincronismo 0 2do us del tiempo de descanso Se Acabaron palabras digitales ControlGS_Salida 0 ControlGS_DatoDescansoSerial 0 Contador8pulsos 198 Contador8pulsos lus 1 Contador8pulsos_OnesHot X C11 Contador8pulsos_OnesHot X C22 C12 Iniciotrama 1 Sincronismo 0 Finalizo el tiempo de bit Se Completa palabras digitales y se ponen ControlGS_Salida 0 contadores a cero Se repite todo otra vez porque es continuo ControlGS_DatoDescansoSerial 0 Contador8pilsos lus lt Contador8pulsoslus 1 Maquina Estados Selector Serial lt 0000000 Contador Bits lt 0000 Contador Palabras lt 000 3 SE FINALIZA PROCE
87. tida Figura 46 Diagrama general del Inversor de entrada paralela Entradas y salidas del sistema 8 bits 8 bits In Paralela Out Paralela T Invertida Inicio de trama Sincronismo Sincronismo Out Reloj Reset Figura 47 Entradas salidas del Inversor de entrada paralela 61 Arquitectura del Inversor de entrada paralela 8 bits In Paralela 8 bits Inicio de trama Sincronismo Out Paralela Sincronismo Out Reloj Reset Figura 48 Arquitectura del Inversor de entrada paralela AHPL ilustrativo del inversor de entrada paralela que utiliza a su entrada las se ales digitales as ncronas entregadas por el GSProg 1 nicio Trama x 1 Inicio Trama x 2 2 Sincronismo x 2 Sincronismo x 3 3 Registro In Paralelo Sincronismo x 3 Sincronismo x 4 4 Sincronismo Out 1 k 1 Figura 49 AHPL Inversor de entrada paralela 62 En la figura anterior se observa que en los pasos 1 y 2 del AHPL se pregunta por las sefiales de Sincronismo e Inicio de Trama para la captaci n de los datos seriales provistos por el GSProg y recibidos por el inversor de entrada paralela A continuaci n se observa c mo debe ser la conexi n entre el GSProg y el inversor de entrada paralela 63 INTERFAZ Interfaz gr fica en forma de mem Programa de computador en Visual Basic 6 0 HARDWARE Palabra digital serial 5 Palabra Digital 3 55 Palabra Digital 2 Palabra Dig
88. tivo programable FPGA La interfaz gr fica desarrollada en un lenguaje de programaci n es el medio por el cual se permite al usuario ingresar desde un computador de forma ordenada y sencilla los par metros de las palabras digitales que ser n entregadas como entradas al sistema digital bajo prueba Estos par metros son Tipo de representaci n de la palabra digital serial o paralela n mero de palabras digitales n mero de bits que componen cada palabra digital contenido de la o las palabras digitales ingresado por el usuario o generado aleatoriamente por el generador y env o de stas una vez o m ltiples veces Una vez son ingresados por medio de la interfaz los anteriores par metros un hardware implementado en un dispositivo FPGA ACEX 1k100 de ALTERA tiene la funci n de recibir clasificar y procesar sta informaci n para posteriormente generar las palabras digitales representadas en se ales binarias as ncronas con sus respectivas se ales de sincronismo e inicio de nueva palabra Este generador de manipulaci n sencilla y pr ctica permitir validar el funcionamiento de diferentes sistemas digitales En ste documento se muestra y explica el desarrollo te rico que se emple para la realizaci n de ste generador Los cap tulos en los que est dividido este documento son e Secci n 2 Objetivos En sta secci n se encuentra el objetivo general y los objetivos espec ficos de este trabajo de grado e Secci n 3 Mar
89. una vez cumplido este tiempo Maquina de Estados Ones Hot les ordena generar el descanso de bit 0 l gico durante 2 conteos de Contador 8 pulsos 1us 2us El bloque Salida es dispuesto en el sistema para permitir poner en el primer bus de salida del Generador de Secuencia Palabra Digital 1 las palabras digitales en formato serial un bit perteneciente a una palabra digital en formato paralelo Salida es controlado por Maquina de Estados Ones Hot gracias a que ste bloque perteneciente a la unidad de control sabe si la palabra digital a entregar es serial o paralela ya que procesa la informaci n contenida a su entrada en Sef alOpciones ControlGS se al que posee las caracter sticas de las sefiales digitales a generar y que permite a Maquina de Estados Ones Hot tomar decisiones para el control de Salida El bloque N mero de Palabras presente en la unidad de control informa a Maquina de Estados Ones Hot que todas las palabras digitales deseadas por el usuario se han entregado a la salida para que sta deje de seguir dando instrucciones a todos los bloques que controla para finalizar el proceso A continuaci n se esquematiza el diagrama de bloques de la anterior descripci n 35 E R p T ControlGs SelecRepreSerial ControlGS DatoDescansoSerial Palabra Digital 128 Bits 7 Bits SELECTOR SelecRepreParalelo_DatoDescansoParalelo REPRESENTACION PARALELO DATO DESCA PARALELO ControlGS Salida
90. us 13 e Descanso entre palabra digital y palabra digital en formato paralelo Tiempo 2ps Para la sef al de Sincronismo se tiene que e Duraci n de la se al de Sincronismo Tiempo lus e Descanso entre la se ales de Sincronismo Tiempo 4us e Ubicaci n de la se al de sincronismo En la mitad del tiempo de la se al de dato o bit que conforma la palabra digital e El Sincronismo es inmediato o simultaneo mientras esta el dato la se al de Sincronismo esta activa Para la sef al Inicio de Trama se tiene que e La se al de Inicio de Trama es generada 1 us antes del inicio de una nueva palabra digital serial o paralela tiene una duraci n de 1 us A continuaci n se ilustran stas especificaciones H 3s 3 1 1 1 1 l l Tiempo 9551 1 Bits de la palabra digital Tiempo de decanso de 1 1 d 1 us H 1 1 us Sincronismo i T i H 5 Inicio de Trama Figura 4 Representaci n de se ales entregadas por el generador con sus especificaciones Las anteriores especificaciones que definen a los bits pertenecientes a la palabra digital y a las sefiales de Sincronismo e Inicio de Trama est n definidas por el disefiador del sistema y no son modificables por parte del usuario En las figuras 5 y 6 se ejemplifican 2 palabras digitales de 3 bits en formato serial y parale

1 GENERADOR DE SECUENCIAS PROGRAMADAS PARA LA

Contents

Download Pdf Manuals

Related Search

Related Contents