Instructivo para el uso de la tarjeta DE2
Contents
1. Catton pepe AaBbC Peor y 8 X SL lipo eine Cambiar Portapapeles gt _ gt i Nuevo herdware encontrado Altera USB Blaster software de este dispositivo se instal correctamente Windows finaliz la instalaci n del software de controlador para este dapout Altera USB Blaster CAP TULO 3 PRUEBA DE ENCENDIDO Y FUNCIONAMIENTO DE LA TABLILLA La tablilla est precargada con un patr n de bits para demostrar sus caracter sticas y verificar su adecuado funcionamiento Para el arranque siga los pasos siguientes a Conecte el cable USB entre la computadora anfitriona y el conector USB Blaster de la tablilla si ya ha instalado el manejador b Conecte el adaptador de 9V a la tablilla c Conecte un monitor al puerto VGA prueba opcional d Conecte sus aud fonos al puerto de audio de salida prueba opcional e Mueva el swith RUN PROG a la posici n RUN f Encienda la tablilla mediante el switch ON OFF bot n rojo a la izquierda Deber Ud observar lo siguiente Todos los LEDS centellean Los exhibidores de 7 segmentos muestran c clicamente los n meros 0 a F Elexhibidor LCD muestra Welcome to the Altera DE2 Board Elmonitor muestra la imagen de la Figura 9 opcional Mueva el switch SW17 a la posici n inferior Escuchar un sonido de 1Khz opcional Mu2. gt Nuevo hardware encontrado Estilos Cambiar Edici n tipidon Windows necesita instalar software de controlador para USB Blaster Buscar e instalar el software de controlador del proceso de instalaci n del software de Preguntarme m s tarde Windows le volver a preguntar la pr xima vez que conecte el dnportivo o que mace la tes n No mostrar este mensaje de nuevo para este dispositivo El dispositive no funcion hasta que instale el software de controlador P gina 1 det Fatabras O Espa ol M xico Figura 3 Asistente de nuevo hardware Seleccione buscar e instalar el software de controlador y Next Aparece entonces la ventana de la Figura 4 Seleccionar la opci n de ausencia de disco otras opciones y Next y Su muo imeta Onehodep gma Referencias Conmiponden a nens Vita POr we E a ir Eee IA Aagbcceojaagbcb AaBbC 3 Pegar fHormal t Sin espa T4uloi Cambia Edici n v i estilos gt No tengo el disco Mostrarme otras opciones Figura 4 Se abre ahora la ventana de la Figura 5 que incluye un buscador para localizar el driver 60 49 8 inicio insertar cep gina Referencias Cortespondenda Rev Vita wA gt e S ae T4 cae cuerno sam Aa
3. DRAM DO 10 DRAM DO 11 DRAM 12 DRAM 13 DRAM DO 14 DRAM DO 15 DRAM_LDQM DRAM_UDQM DRAM_RAS_N DRAM_WE_N FL ADDR O FL ADDR 1 FL ADDR 2 PIN T6 PIN V4 PIN V3 PIN W2 PIN W1 PIN U6 PIN U7 05 PIN WA PIN W3 PIN Y1 PIN V5 PIN AE2 AE3 PIN AB3 PIN 6 PIN AA7 PIN AC3 PIN V6 PIN AA2 PIN AA1 PIN Y3 PIN YA PIN R8 PIN T8 PIN V7 PIN W6 PIN AB2 PIN AB1 PIN 4 PIN AA3 PIN AC2 PIN AC1 PIN AA5 PIN AD2 PIN Y5 PIN ABA PIN AD3 PIN AC18 PIN AB18 PIN AE19 FL ADDR 3 FL ADDR 4 FL ADDR 5 FL ADDR 6 FL ADDR 7 FL ADDR 8 FL ADDR 9 FL ADDR 10 FL ADDR 11 FL ADDR 12 FL ADDR 13 FL ADDR 14 FL ADDR 15 FL ADDR 16 FL ADDR 17 FL ADDR 18 FL ADDR 19 FL ADDR 20 FL ADDR 21 FL CE N OE N FL 0 FL DO 1 FL 2 FL DO 3 FL DOJ 4 FL DO 5 FL 6 FL DOQ 7 FL FL WE N 0 1 2 3 HEXO 4 HEXO 5 HEXO 6 HEX1 0 HEX1 1 HEX1 2 PIN AF19 PIN AE18 PIN AF18 PIN Y16 PIN AA16 PIN AD17 PIN AC17 PIN AE17 PIN AF17 PIN W16 PIN W15 PIN AC16 PIN AD16 PIN AE16 PIN AC15 PIN AB15 PIN AA15 PIN Y15 PIN Y14 PIN V17 PIN W17 PIN AD19 PIN AC19 PIN AF20 PIN AE20 PIN AB20 PIN AC20 PIN AF21 PIN AE21 PIN AA18 PIN AA17 PIN AF10 PIN AB12 PIN AC12 PIN AD11 PIN AE11 PIN V14 PIN V13 V20 PIN V21 PIN
4. oe 7 Enable real teme ISP to allow background progsammng for MAX IE devices Figura 16 CAP TULO 6 PROGRAMAS UTILES 1 Uso de los displays de 7 segmentos activos en bajo Usar programa Seven 2 Reloj manual o autom tico relman Switch indica manual o autom tico Al pulsar PB activo en bajo se genera un pulso de reloj en manual clk a partir del reloj rel de la tablilla library ieee use ieee std logic 1164 all entity seven is port q std logic vector 3 downto 0 a b c d e f g outstd logic end seven architecture uno of seven is signal sieteseg std logic vector 6 downto 0 begin process q sieteseg begin case q is when 0000 gt sieteseg lt 1000000 when 0001 gt sieteseg lt 1111001 when 0010 gt sieteseg lt 0100100 when 0011 gt sieteseg lt 0110000 when 0100 gt sieteseg lt 0011001 when 0101 gt sieteseg lt 0010010 when 0110 gt sieteseg lt 0000010 when 0111 gt sieteseg lt 1011000 when 1000 gt sieteseg lt 0000000 when 1001 gt sieteseg lt 0010000 when 1010 gt sieteseg lt 0001000 when 1011 gt sieteseg lt 0000011 when 1100 gt sieteseg lt 1000110 when 1101 gt sieteseg lt 0100001 when 1110 gt sieteseg lt 0000110 when others gt sieteseg lt 0001110 end case a lt sieteseg 0 b lt sieteseg 1 c lt sieteseg 2 d lt sieteseg 3
5. x Cu Mz ES light vhd o Pin Planner Analysis 6 aim gt z OMe ABA X Named ii Y gt Edit x vi Filter E I rr r rs f Output w Input gt x Input new node Figura 10 re Fie Edit View Project Assignments Processing Tools Window Help e x mole State lt ita amp Pin Planner Module Groups Named 1 Figura 11 Una vez asignados los pines deber recompilar su dise o CAP TULO 5 PROGRAMACI N Y CONFIGURACI N DEL DISPOSITIVO FPGA El FPGA debe programarse y configurarse para implementar el circuito sintetizado El archivo de configuraci n ha sido generado por el m dulo ensamblador de Quartus Il y debe transferirse al dispositivo por medio del cable USB a su puerto USB Blaster primero a la izquierda Existen 2 modos de programaci n JTAG y ASF Describimos el modo JTAG est ndar del IEEE En este modo el archivo de bits que programa al dispositivo con terminaci n sof que significa serial output file se carga directamente al FPGA advertimos que la configuraci n es vol til desaparece al apagarlo al apagarlo Con la tablilla prendida y el cable USB conectado a la computadora de disefio coloque el switch RUN PROG en la
6. 3 DATA 4 DATA 5 DATA 6 DATA 7 ENET_DATA 8 ENET_DATA 9 ENET_DATA 10 ENET_DATA 11 ENET_DATA 12 ENET_DATA 13 ENET_DATA 14 ENET DATA 15 CS INT RD N ENET WR N PIN B7 PIN A6 PIN B6 J9 PIN E8 PIN H8 PIN H10 PIN G9 PIN F9 PIN D7 PIN C7 PIN D5 PIN K9 PIN C5 PIN B5 PIN C6 PIN A4 PIN A5 PIN B4 PIN D17 PIN C17 PIN B18 PIN A18 PIN B17 PIN A17 PIN B16 PIN B15 PIN B20 PIN A20 PIN C19 PIN D19 PIN B19 PIN A19 PIN E18 PIN D18 PIN B24 PIN A21 PIN A23 PIN B21 PIN A22 PIN B22 RST N IRDA TXD IRDA RXD SD DAT SD DAT3 SD CMD SD CLK GPIO O O GPIO O 1 GPIO_0 2 GPIO_0 3 GPIO_0 4 GPIO O 5 6 O 6 GPIO_0 7 GPIO_0 8 GPIO O 9 GPIO O 10 GPIO O 11 GPIO 0 12 GPIO_0 13 GPIO O 14 GPIO O 15 6 O 16 GPIO 0 17 GPIO O 18 GPIO O 19 GPIO 20 GPIO O 21 GPIO 0 22 GPIO 0 23 GPIO O 24 GPIO 0 25 GPIO O 26 GPIO 0 27 GPIO_0 28 GPIO 0 29 GPIO 0 30 GPIO 0 31 GPIO 0 32 GPIO 0 33 PIN B23 PIN AE24 PIN AE25 PIN AD24 PIN AC23 PIN Y21 PIN AD25 PIN 025 PIN 122 PIN E26 PIN E25 PIN F24 PIN F23 PIN 121 PIN J20 PIN F25 PIN F26 PIN N18 PIN P18 PIN G23 PIN G24 PIN K22 PIN G25 PIN H23 PIN H24 PIN J23 J24 PIN H25 PIN H26 PIN H19 PIN K18 PIN K19 PIN K21 PIN
7. bCcDc AaBbC 2 Pegar NA y A t Sin espa Cambiar Edid n estilos Portapapeies gt Busque software de controlador en el equipo Buscar el software de controlador en esta ubicaci n Y Incluir subcarpetas sme R Figura 5 Usamos el buscador para localizar el driver en la ruta C gt Altera gt 72 quartus drivers Sefialar usb blaster como en la Figura 6 Pulse Aceptar tenemos la ventana de la Figura 7 ano inicio insertar Dise o p gina Reterenciat Corterpondencia Revisit Vuta vor 2A ae pur AaBbCcOc AaBbC _ hw 3 Nr NA Tu Cambiar w y N X A Buscar carpeta mol 10 0 Portapapeles gt _ ya Setecoone la carpeta que conbene los controladores para su hardware 2 rese 2 amp Disco local C Busque soft de lira 4 hi aera Buscar el coltwd k p cet TMay2010 e modelsim F incluir subeal wasis 2 L im MAT gem insertar One o de p gina Reterencas Conespondenta Rend Vita ror LI EE i am MEA AW F Aa bCcDx AaBbC _ z N Gabe x X xS 1 Sn espa mui CMM common Para ver subcarpetas haga de en el simbol
8. e lt sieteseg 4 f lt sieteseg 5 g lt sieteseg 6 end process end uno library ieee use ieee std logic 1164 all entity relman is port rel pb sw in std_logic clk out std logic end relman architecture uno of relman is signal d clk1 std logic begin process d rel begin if rel 1 and rel event then clk1 lt d end if end process d lt not pb and sw when clk1 1 else not pb or not sw clk lt clk1 end CAP TULO 7 LISTA DE PINES Quartus II Version 5 1 Internal Build 160 09 19 2005 TO Full Version File D de2_pins de2_pins csv Generated on Wed Sep 28 09 40 34 2005 Note The column header names should not be changed if you wish to import this csv file into the Quartus 11 software To SW 0 SW 1 SW 2 SW 3 SW 4 SW 5 SW 6 SW 7 SW 8 sw 9 SW 10 SW 11 SW 12 SW 13 SW 14 SW 15 SW 16 SW 17 Location PIN N25 PIN N26 PIN P25 PIN AE14 PIN AF14 PIN AD13 PIN AC13 PIN C13 PIN B13 PIN A13 PIN N1 PIN P1 PIN P2 PIN T7 PIN U3 PIN 14 PIN V1 PIN V2 DRAM ADDR O DRAM ADDR 1 DRAM ADDR 2 DRAM ADDR 3 DRAM ADDR A DRAM_ADDR 5 DRAM_ADDR 6 DRAM ADDR 7 DRAM_ADDR 8 DRAM_ADDR 9 DRAM ADDR 10 DRAM ADDR 11 DRAM 0 DRAM 1 CAS DRAM_CKE DRAM_CLK DRAM_CS_N DRAM 1 2 DRAM 3 DO 5 DRAM DO 6 DRAM DQ 7 DRAM DO 8 DRAM DO 9
9. DATA 15 OTG INTO OTG INT1 OTG DACKO N OTG OTG_DREQO OTG_DREQ1 PIN AE7 PIN AF7 PIN 8 PIN AF8 PIN W11 PIN W12 PIN AC9 PIN AC10 PIN AE10 PIN AD10 AF9 PIN AE9 PIN AC11 PIN K7 PIN F2 PIN F1 PIN G2 PIN G1 PIN G5 PIN F4 PIN D2 PIN D1 PIN F7 PIN 15 PIN 18 PIN J7 PIN H6 PIN E2 PIN E1 PIN K6 PIN K5 PIN G4 PIN G3 PIN 16 PIN K8 PIN PIN C3 PIN C2 PIN B2 PIN F6 PIN E5 OTG FSPEED PIN F3 OTG LSPEED PIN G6 TDI PIN B14 TCS PIN A14 TCK PIN D14 TDO PIN 14 TD RESET PIN C4 VGA RIO PIN C8 VGA R 1 PIN F10 VGA_R 2 PIN_G10 VGA R 3 PIN D9 VGA_R 4 PIN_C9 VGA R 5 PIN A8 VGA R 6 PIN H11 VGA_R 7 PIN_H12 VGA_R 8 PIN F11 VGA_R 9 PIN_E10 VGA PIN_B9 VGA G 1 PIN_A9 VGA G 2 PIN_C10 VGA G 3 PIN_D10 VGA_G 4 PIN_B10 VGA G 5 PIN A10 VGA G 6 PIN G11 VGA_G 7 PIN D11 VGA G 8 PIN E12 VGA G 9 PIN D12 VGA_B 0 PIN J13 VGA B 1 PIN J14 VGA_B 2 PIN_F12 VGA 3 PIN G12 VGA_B 4 PIN_J10 VGA_B 5 J11 VGA_B 6 PIN C11 VGA_B 7 PIN B11 VGA B 8 PIN C12 VGA B 9 PIN B12 VGA CLK PIN B8 BLANK PIN D6 VGA HS PIN A7 VGA VS PIN D8 SYNC I2C SCLK I2C SDAT TD DATA O TD DATA 1 TD DATA 2 TD DATA 3 TD_DATA 4 TD DATA S TD DATA 6 TD DATA 7 TD HS TD VS AUD ADCLRCK AUD ADCDAT AUD DACLRCK AUD DACDAT AUD XCK AUD BCLK ENET_DATA O ENET_DATA 1 ENET DATA 2 DATA
10. IN 018 PIN 017 PIN AA20 PIN Y18 PIN Y12 PIN D13 PIN N2 PIN P26 PIN D26 PIN C24 UART RXD UART TXD LCD RW LCD EN LCD RS LCD DATA O LCD DATA 1 LCD DATA 2 LCD DATA 3 LCD DATA 4 LCD DATA 5 LCD DATA 6 LCD DATA 7 LCD ON LCD BLON SRAM ADDR O SRAM_ADDR 1 SRAM_ADDR 2 SRAM_ADDR 3 SRAM_ADDR 4 SRAM_ADDR 5 SRAM_ADDR 6 SRAM_ADDR 7 SRAM_ADDR 8 SRAM_ADDR 9 SRAM_ADDR 10 SRAM_ADDR 11 SRAM ADDR 12 SRAM ADDR 13 SRAM_ADDR 14 SRAM_ADDR 15 SRAM_ADDR 16 SRAM ADDR 17 SRAM_DA O SRAM 1 SRAM DO 2 SRAM DO 3 SRAM 4 SRAM DO 5 SRAM DO 6 SRAM DQ 7 PIN C25 PIN B25 PIN PIN PIN J1 PIN 12 PIN H1 PIN H2 PIN 14 13 PIN H4 PIN H3 PIN L4 PIN K2 PIN AE4 PIN PIN AC5 PIN ACG PIN_AD4 PIN AD5 PIN AE5 PIN AF5 PIN AD6 PIN AD7 PIN V10 PIN PIN AC7 PIN W8 PIN W10 PIN Y10 PIN AB8 PIN AC8 PIN AD8 PIN AEG AF6 PIN AA9 PIN AA10 PIN AB10 PIN AA11 PIN Y11 SRAM DO S SRAM 9 SRAM DO 10 SRAM 11 SRAM 12 SRAM 13 SRAM DO 14 SRAM 15 SRAM WE N SRAM OE N SRAM UB N SRAM LB N SRAM CE N OTG ADDR O OTG_ADDR 1 OTG CS N OTG RD N OTG WR N OTG RST N OTG DATA O OTG DATA 1 OTG DATA 2 OTG DATA 3 OTG_DATA A OTG_DATA 5 OTG_DATA 6 7 OTG DATA S OTG DATA S OTG DATA 10 OTG DATA 11 OTG DATA 12 OTG DATA 13 OTG DATA 14 OTG
11. K23 PIN K24 PIN L21 PIN 120 PIN 125 126 PIN L23 PIN L24 GPIO_0 34 GPIO_0 35 GPIO 1 0 GPIO 1 1 GPIO 1 2 GPIO 1 3 GPIO 1 4 GPIO 1 5 6 1 6 GPIO 1 7 1 8 6 1 9 GPIO 1 10 GPIO 1 11 GPIO 1 12 GPIO 1 13 GPIO 1 14 6 1 15 6 1 16 GPIO 1 17 GPIO 1 18 6 1 19 GPIO 1 20 GPIO_1 21 GPIO_1 22 GPIO_1 23 GPIO_1 24 GPIO_1 25 GPIO_1 26 GPIO_1 27 GPIO_1 28 GPIO_1 29 GPIO_1 30 GPIO_1 31 GPIO_1 32 GPIO_1 33 GPIO_1 34 GPIO_1 35 PIN_L25 PIN_L19 PIN_K25 PIN_K26 PIN_M22 PIN_M23 PIN_M19 PIN_M20 PIN_N20 PIN_M21 PIN_M24 PIN_M25 PIN_N24 PIN_P24 PIN_R25 PIN_R24 PIN_R20 PIN T22 PIN T23 PIN T24 PIN T25 PIN T18 PIN T21 PIN T20 PIN 026 PIN 025 PIN U23 PIN U24 PIN R19 PIN T19 PIN U20 PIN 021 PIN V26 V25 PIN V24 V23 PIN W25 PIN W23 REFERENCIAS Altera DE2 Developmento and Education Board User Manual 2007 Getting Started with Altera DE2 Board Tutorial incluido en el disco de instalaci n
12. UNIVERSIDAD AUTONOMA METROPOLITANA UNIDAD AZCAPOTZALCO Azcapotzalco DIVISI N DE CIENCIAS B SICAS E INGENIER A DEPARTAMENTO DE ELECR NICA INSTRUCTIVO PARA EL USO DE LA TABLILLA DE DESARROLLO DE2 DR ISAAC SCHNADOWER BAR N ING GUILLERMO CASTILLO TAPIA MARZO DE 2011 NDICE Jio cH e 1 INTRODUCCI N 2 CAP TULO 1 8 CAP TULO 2 INSTALACI N DEL MANEJADOR DRIVER DEL 5 CAP TULO 3 PRUEBA DE ENCENDIDO Y FUNCIONAMIENTO DE LA TABLILLA 9 CAP TULO 4 ASIGNACI N DE PINES c ccccccscssssssssssssssssseccessessesesesssecesseseseecsssseseseasaneeseess 11 CAP TULO 5 PROGRAMACI N Y CONFIGURACI N DEL DISPOSITIVO 13 CAP TULO 6 PROGRAMAS abe E 17 CAPITULO 7 LISTA DE PINES ein rem tn cedet race 19 REFERENCIAS rai 30 INTRODUCCI N Este documento presenta las caracter sticas principales de la tablilla de desarrollo DE2 de Altera y el instructivo para utilizarla La informaci n procede del Manual de Usuario de la propia tablilla CAP TULO 1 COMPONENTES En la Figura 1 se muestra tablilla con base en el FPGA Cyclone 2C35 y en la Figura 2 su diagrama a bloques con la indicaci n de sus componentes USB USB USB Ethernet Bla
13. W21 HEX1 3 HEX1 4 HEX1 5 HEX1 6 HEX2 0 HEX2 1 HEX2 2 HEX2 3 HEX2 4 HEX2 5 HEX2 6 HEX3 0 HEX3 1 HEX3 2 HEX3 3 HEX3 4 HEX3 5 HEX3 6 HEX4 0 HEX4 1 HEX4 2 HEX4 3 HEX4 4 HEXA 5 HEX4 6 5 0 5 1 5 2 5 3 5 4 5 5 5 6 HEX6 0 HEX6 1 HEX6 2 HEX6 3 HEX6 4 HEX6 5 HEX6 6 HEX7 0 HEX7 1 PIN Y22 PIN AA24 PIN AA23 PIN AB24 PIN AB23 PIN V22 PIN AC25 PIN AC26 PIN AB26 PIN AB25 PIN Y24 PIN Y23 PIN AA25 PIN AA26 PIN Y26 PIN Y25 PIN 022 PIN W24 PIN U9 PIN U1 PIN U2 PIN T4 PIN R7 PIN R6 PIN T3 PIN T2 PIN P6 PIN P7 PIN T9 PIN R5 PIN R4 PIN R3 PIN R2 PIN P4 PIN P3 M2 PIN M3 PIN 5 PIN M4 PIN 3 PIN L2 HEX7 2 HEX7 3 HEX7 4 HEX7 5 HEX7 6 KEY 0 KEY 1 KEY 2 KEY 3 LEDR O LEDR 1 LEDR 2 LEDR 3 LEDR 4 LEDR 5 LEDR 6 LEDR 7 LEDR 8 LEDR 9 LEDR 10 LEDR 11 LEDR 12 LEDR 13 LEDR 14 LEDR 15 LEDR 16 LEDR 17 LEDG O LEDG 1 LEDG 2 LEDG 3 LEDG 4 LEDG 5 LEDG 6 LEDG 7 LEDG 8 CLOCK 27 CLOCK 50 EXT CLOCK PS2 CLK PS2 DAT L9 PIN L6 L7 PIN P9 PIN N9 PIN G26 PIN N23 PIN P23 W26 PIN AE23 PIN AF23 PIN AB21 PIN AC22 PIN AD22 PIN AD23 PIN AD21 PIN AC21 PIN AA14 PIN Y13 PIN AA13 PIN AC14 PIN AD15 PIN AE15 PIN AF13 PIN AE13 PIN AE12 PIN AD12 PIN AE22 PIN AF22 PIN W19 PIN V18 P
14. adaptador de 9V 50 Mhz 27 Mhz Extin USB 2 0 Host Device 10 100 Ethernet Phy MAC TV Decoder Cyclone FPGA 2C35 IrDA Transceiver SDRAM 8 Mbytes 16x 2 LCD Module SRAM 512 Kbytes 7 Segment Display 8 Expansion Headers 2 EPCS16 USB Config Blaster Device Figura 2 Diagrama a bloques de la tablilla DE2 FPGA Cyclone incluye 33 216 LEs bloques l gicos 483 84 multiplicadores 4 PLLs 475 pines utilizables por el usuario 16 bit Audio CODEC VGA 10 bit Video DAC User Green LEDs 8 UserRed LEDs 18 PS2 amp RS 232 Ports Toggle Switches 18 Pushbutton Switches 4 O bits RAM 35 CAP TULO 2 INSTALACI N DEL MANEJADOR DRIVER DEL USB BLASTER La computadora utilizada para el dise o se comunica con el DE2 al trav s del puerto USB Blaster cuyo manejador se encuentra en C Altera Quartus72 drivers usb blaster si el software Quartus 7 2 fue instalado en C La instalaci n se efect a siguiendo los pasos de un asistente de Windows que se activa cuando no se ha instalado a n el manejador Instale primeramente el adaptador de 9V para encender la tablilla y conecte el cable USB del puerto USB Blaster de la tablilla a un puerto USB de su computadora Aparece la ventana de la Figura 3 d inicio insertar Due o de p gina Reterenciat Coreipondencia Revisor por Cabin S d x EE 30 le
15. eva el switch SW17 a la posici n superior y conecte una fuente de audio al conector de audio de entrada podr escuchar su sonido en los aud fonos opcional ABIERUN DE2 Board LI WWW Figura 9 Patr n de salida VGA CAP TULO 4 ASIGNACI N DE PINES La tablilla DE2 posee interconexiones fijas entre sus diversas componentes switches LEDs etc y los pines del FPGA La lista correspondiente se anexa al final de este instructivo Es preciso por tanto asignar los pines correspondientes a los dispositivos asociados a las se ales del circuito dise ado el proceso por el programa light que se muestra a continuaci n LIBRARY ieee USE ieee std logic 1164 all ENTITY light IS PORT x1 x2 IN STD LOGIC f OUT STD LOGIC END light ARCHITECTURE LogicFunction OF light IS BEGIN f lt x1 AND NOT x2 OR NOT x1 AND x2 END LogicFunction Asociamos las sefiales x1 y x2 a los pines N25 y N26 que corresponden con los switches SWO y SW1 y a la salida f con el LEDR O pin AE23 Para asignar los pines pulsamos del Men Assignements Pins Aparece la ventana de la Figura 10 pulse ahora doble click en la columna Location para cada se al y aparece el menu de pines Figura 11 del cual deber seleccionar el pin deseado amp File Edit View Project Assignments Processing Tools Window Help e m X 99 0 v 50 t 6 4
16. o junto a una Ed Ca Conco Figura 6 Busque software de controlador en el equipo Buscar el software de controlador en esta ubicaci n Z Incluir subcarpetas Figura 7 Se inicia ahora la instalaci n pero Windows detecta que el software no pasa la prueba del logo de Windows Abre as la ventana de la Figura 8 Pulse Instalar este software de controlador de todas formas y el software quedar instalado el asistente termina con la ventana de la figura 9 Pulse Cerrar j Ya puede Ud usar su tablilla gt Indo inserter Due o p gina Reterencar Conterpondencia Revisor vista vor m A Caspi C E A B Cuerpo A AaBbC _ q t oy S kx X Z A t Normal nepa Cambia Aitor Portapapeles 1 gt gt No instalar este software de controlador Debe comprobar el sitio web del fabricante para obtener software actualizado del controlador del dispositivo Instalar este software de controlador de todas formas S lo instalar el software de controlador obtenido en titio web o disco del fabricante El software no firmado de otras fuentes puede da ar el equipo o tobar informaci n Ver detalles 66 49 0 insertar cep gina Heterencias Conterpondencia Revisar Vuta por we
17. posici n RUN Del men seleccione TOOLS Programmer como en la Figura 12 Aparece entonces la ventana de la Figura 13 que hace referencia al archivo light sof y posiblemente a un hardware correcto o no En la Figura se indica ByteBlaster en vez de USB Blaster Para usar USB Blaster oprimimos Hardware Setup Aparece la ventana de la Figura 14 en la cual seleccionamos USB Blaster Damos doble click y Close Tenemos ahora la ventana 15 con el hardware correcto Pulsar Start al cabo de algunos segundos se habr descargado el archivo sof En la Figura 16 se muestra Descarga de 10096 al lado derecho parte superior Puede probar el circuito accionando los switches SWO SW1 y observando el primer LED rojo a la derecha Figura 12 Figura 13 0 View Project Assignments Processing Too Window eue ZOOR POO 5 amp o 9 Pn Purne E sont cat 1 penn mde eren rry rly to the cument programmer Cunerlly selected hardware gen 3 Avalabie tems _ Figura 14 sus alise eha SX eweoi v wote eae amp PaPera E sau cat Liliane Senn USE BRASS 7 Enable realtime ISP to alow background programming MAX IE devices Figura 15 CS PZA OPH OL 9 BO amp Pn Purne E bat cat
18. ster Device Host Mi Line Line Video VGAVideo 10 100 Pot Port in in Out In Port Pot RS 232 Port 9V DC Power Supply Connector 1 t t t t t 27 MHz Oscillator f 1 a UU MI i 24 bit Audio Codec wur lt gt PS 2 Keyboard Mouse VGA 10 bit DAC Ethernet 10 100M Controller Expansion Header 2 JP2 Power ON OFF Switch USB Host Slave Controller TV Decoder NTSC PAL Altera USB Blaster Controller Chipset Altera EPCS16 Configuration Device Expansion Header 1 JP1 Altera Cyclone Il FPGA RUN PROG Switch for JTAG AS Modes 16x2 LCD Module SD Card Slot T Segment Displays 8 Green LEDs 18 Red LEDs IrDA Transceiver SMA External Clock 18 Toggle Switches 4 Debounced Pushbutton Switches 50 MHz Oscillator 8 MB SDRAM 512 KBSRAM 4 MB Flash Memory Figura 1 Tablilla DE2 Se destaca la presencia de un total de 4 botones pulsadores activos en bajo con eliminaci n de rebote 18 interruptores simples un polo un tiro 26 diodos LED y 8 exhibidores de 7 segmentos para la introducci n y monitoreo de datos m dulo LCD diversos tipos de puertos auxiliares VGA Ethernet seriales USB etc memoria SRAM SDRAM y Flash 2 osciladores 50 y 27Mhz 2 slots de expansi n de 40 pines y el puerto USB Blaster mediante el cual se establece la comunicaci n con la computadora de desarrollo La descripci n detallada de los componentes se encuentra en la gu a de usuario Se incluye tambi n un cable USB y un
Download Pdf Manuals
Related Search