Documentación de apoyo al auto aprendizaje del MC68000
Contents
1. 100 y de la ROM 27C256 AN BW WN 7 Buses de direcci n y datos 10 funci n de los pines y temporizaci n de acceso Esquema de decodificaci n de dispositivos de memoria Conexi n de dispositivos al MC68000 1 5 6 Dispositivos perif ricos as ncronos y s ncronos 2 Control del bus s ncrono E VPA FVMA 3 4 Estructura y temporizaci n de la DUART 68681 y la VIA 6255 funci n de los Organizaci n en el mapa de memoria de los perif ricos pines de interfaz con el procesador y temporizaci n de acceso Esquema de decodificaci n de dispositivos s ncronos Esquema de decodificaci n de dispositivos as ncronos Excepciones 1 Tipos de excepciones y su clasificaci n Vectores de excepci n Tabla de vectores de excepci n Secuencia de procesamiento de excepciones Descripci n de las diferentes excepciones Interrupciones IPL2 IPL1 IPLO Ciclos de reconocimiento de interrupciones Conexi n de perif ricos s ncronos al sistema de interrupciones del MC68000 NON 0 10 U E Un Que es una excepci n 10 Conexi n de perif ricos as ncronos al sistema de interrupciones del MC68000 11 Programaci n de excepciones 2 03 05 05 5 Relaci n de ejercicios de autoevaluaci n Conexi n de memorias al MC68000 Al Determina cu ntas direcciones f sicas puede generar el MC68000 mediante su bus de direcciones y el tama o m ximo de su memoria f sica A2 Rela2. http www i1 uam es 7Ef gomez 68000 tutorial indice html Datasheet Manual de usuario del 68000 http www dte us es tec_inf itig microele docu temal MC68000UM pdf Hoja de caracteristicas de la memoria ROM 27C256 10 http www vgwiz com files 27c256 pdf Hoja de caracter sticas de la memoria SRAM CY62256V25 100 http eent3 sbu ac uk units ade warpdocs CDrom CDROM DOCS PRODUCT SRAMS 1 03 05 05 CY62256V PDE Hoja de caracter sticas de la VIA 6522 http www dte us es tec_inf itig microele docu tema2 6522AP pdf Hoja de caracteristicas de la DUART 68681 http www dte us es tec_inf itig microele docu tema2 SCN68681_2 pdf La bibliografia desarrollada sirve como referencia y no necesariamente el alumno se tiene que ajustar a ella pudiendo buscar referencias alternativas 4 Indice desarrollado En esta secci n se recoge el indice detallado que tambi n ha sido ordenado siguiendo el proceso natural de aprendizaje en cada uno de los apartados que contiene Por este motivo es recomendable seguir la secuencia de estudio atendiendo al orden en el que cada apartado de la materia se ha presentado Conexi n de memorias al MC6800 1 Control del bus asincrono DTACK R W UDS LDS AS Bus de control del sistema y estado del procesador BERR y FC2 FC1 FCO Organizaci n de datos en memoria Ciclos de lectura escritura temporizaci n secuencia de estados Estructura y temporizaci n de la RAM CY62256V25
3. Documentaci n de apoyo al auto aprendizaje del MC68000 1 Introducci n El presente documento contiene la informaci n necesaria que permitir conducir al estudiante al auto aprendizaje en varios aspectos concretos concernientes al microprocesador MC68000 2 Descripci n general de la materia objeto del autoaprendizaje Son dos los temas escogidos para el auto aprendizaje la conexi n de dispositivos memorias y perifericos al MC68000 para lo que se requiere el conocimiento de c mo operan los diferentes pines del microprocesador y de los dispositivos que se interconectan a l y las excepciones que abarcan tanto la comprensi n de algunos pines como el comportamiento del microprocesador desde el momento en que se produce una excepci n hasta que su procesamiento concluye 3 Documentaci n Se puede encontrar numerosas fuentes bibliogr ficas tanto manuscritas en biblioteca como de tipo electr nico en Internet Libros de texto SISTEMAS DIGITALES Ingenier a de los microprocesadores 68000 Antonio Garc a Guerra y Enrique Fenoll Com s LA FAMILIA DEL MC68000 Julio Septi n et all 68000 MICROCOMPUTER ORGANIZATION AND PROGRAMMING Per Stenstr m DISE O Y PROGRAMACI N DEL uP 68000 Y PERIF RICOS Enrique Colomar Pous et all Apuntes de clase http www dte us es tec_inf itig etc2 material ETC2_0304 68K_transparencias pdf Tutoriales web Del profesor Francisco Javier G mez Arribas Universidad aut noma de Madrid
4. ci n entre direcciones l gicas y direcciones f sicas A3 Qu parte del bus de datos se utiliza en accesos a memoria de tama o byte A4 Es posible acceder a datos de tama o palabra o palabra larga en un mismo ciclo de lectura escritura y en direcciones impares A5 Describe la funcionalidad de los pines DTACK R W UDS LDS AS A6 Que diferencia existe entre un ciclo de lectura de datos y de programa Y entre un ciclo de lectura de usuario y de supervisor Qu utilidad puede tener el hecho de que se distinga entre ciclos de supervisor y ciclos de usuario A7 Describe los valores que toman las salidas FC2 FCO para todos los posibles ciclos de lectura escritura que se puedan dar en el MC6800 A8 Determina los valores l gicos de los pines del bloque de control del bus asincrono para el caso de a lectura de un dato de tama o byte en direcci n par b escritura de un dato de tama o byte en direcci n impar c lectura de un dato de tama o palabra en direcci n par d escritura de un dato de tama o palabra larga en direcci n par e lectura de un dato de tama o palabra en direcci n impar A9 En un ciclo de lectura en qu estado se activan las se ales FC2 FCO R W UDS LDS AS En qu estado el microprocesador puede leer los datos Repita el caso para un ciclo de escritura A10 Indica cu ndo finaliza un ciclo de lectura escritura normal y qu produce que el microprocesador inserte estados de espe
5. o de 300ns cu ntos ciclos de espera se deber an insertar Suponemos que la decodificaci n no genera ning n retraso A18 Se desea obtener un sistema basado en MC68000 en cuyas 64K posiciones m s bajas disponga de memoria RAM y en las 64K m s altas de ROM Dise ar el sistema de decodificaci n completo utilizando las memorias SRAM y ROM de apartados anteriores Utilizar decodificaci n parcial A19 Se desea dise ar un sistema basado en MC68000 que las 64K posiciones m s bajas de memoria se destinan a datos y programas de supervisor las siguientes 64K a datos de usuario y las 64K m s altas a programa de usuario Elija el tipo de chip RAM o ROM apropiado a cada zona Conexi n de dispositivos al MC68000 Bl Describe qu es un dispositivo perif rico y pon algunos ejemplos de ellos B2 Diferencia entre un dispositivo perif rico asincrono y otro s ncrono Pon ejemplos de ambos B3 Funcionalidad de los pines E FVPA y FVMA B4 Describe un ciclo de lectura escritura en un perif rico s ncrono BS Describe un ciclo de lectura escritura en un perif rico asincrono B6 Normalmente los perif ricos son dispositivos de 8 bits mientras que el bus del MC68000 es de 16 bits Describe posibles soluciones de conexi n de dichos dispositivos al bus Desde el punto de vista de un programador c mo se ven los diferentes registros internos de un dispositivo perif rico atendiendo a las diferentes soluciones aportadas en la cone
6. ra Existe alg n mecanismo que evite al MC68000 insertar estados de espera indefinidamente All Si la frecuencia de reloj del microprocesador es de 10Mhz cu nto durar a como m nimo un ciclo de lectura escritura de un dato de tama o byte Repita el caso para datos de tama o palabra y palabra larga 11 Describe para qu se utiliza la se al de BERR A12 Dibuja un circuito que permita activar la se al de BERR despu s de cada 40 ciclos de reloj del microprocesador CLK si no se ha recibido previamente la activaci n de FDTACK A13 Qui n activa la se al DTACK Dibuja un circuito que permita insertar dos estados de espera para las operaciones de lectura escritura comprendidas en el rango de direcciones FFXXXX y ninguno para las direcciones FOXXXX A14 Suponiendo que la frecuencia del reloj del microprocesador es de 10Mhz calcula cu nto tiempo dispone el sistema de decodificaci n y las memorias externas en realizar un ciclo de lectura escritura sin necesidad de insertar ciclos de espera 3 03 05 05 A15 Describe la funcionalidad de los pines del integrado CY62256V25 100 Cu l es su tiempo de acceso A16 Repita el apartado anterior con la ROM 27C256 10 A17 Si un hipot tico sistema formado por el microprocesador MC68000 trabajando a 10Mhz y chips de RAM y ROM como los de apartados anteriores ser an necesarios insertar estados de espera Y si ambos dispositivos tuvieran un tiempo de acces
7. ror de Bus Error de direcci n instrucci n ilegal divisi n por cero instrucci n CHK instrucci n TRAPV instrucciones TRAP n violaci n de privilegio traza y emulaci n C7 Cu ndo ocurre un doble error de bus y si acontece se genera una excepci n C8 Se puede ejecutar una excepci n en modo usuario C9 Implemente una rutina de excepci n TRAP 4 que tras ejecutarse provoque que el programa principal pase a modo supervisor C10 Qu ocurre en los pines del 68000 cuando se inicia un ciclo de reconocimiento de interrupciones C11 Conecte una VIA 6255 a un sistema basado en un MC68000 de forma que pueda generar interrupciones autovectoradas de nivel 4 C12 Conecte la DUART 68681 a un MC68000 de forma que pueda generar interrupciones de nivel 7 C13 Acople en un mismo dise o los apartados C10 C11 y B9 C14 Describe qu ocurre cuando tras iniciarse un ciclo de reconocimiento de interrupciones el MC68000 recibe a la activaci n de FVPA b la activaci n de DTACK c la activaci n de BERR C15 Qu dispositivos pueden almacenar los vectores de interrupci n de usuario que vuelcan en el bus en un ciclo de reconocimiento de interrupci n Cu les son los rangos permitidos 6 03 05 05
8. xi n B7 Explica la funcionalidad de los pines DO D7 R WN DTACKN CSN Al A4 RESETN INTRN IACKN de la DUART 68681 B8 Explica la funcionalidad de los pines DO D7 2 CS1 CS2 R W RSO RS3 RES HIRQ de la VIA 6522 B9 Se dispone de una VIA 6255 y de una DUART 68681 tal y como aparece en la figura de la p gina 5 Dise ar el sistema de decodificaci n y conexi n con el microprocesador 68000 para que los contenidos de los registros de la DUART sean accedidos en las direcciones impares a partir de la 060080 y los de la VIA en las direcciones impares a partir de la direcci n 0600A0 Utiliza el esquema base propuesto decodificaci n total Qu rango de direcciones quedan disponibles para memoria RAM ROM Modifica el esquema para incluir 32K palabras de RAM en las posiciones m s bajas de la memoria 4 03 05 05 VIA 6255 RS3 0 IRQ 5 03 05 05 Excepciones C1 Qu es una excepci n y cu l es la clasificaci n que Motorola hace de las excepciones C2 Diferencias entre excepciones internas y externas Pon ejemplos de ellas C3 Qu son las interrupciones C4 Describe qu es un vector de excepci n y representa la tabla de vectores de excepci n Qu funcionalidad tiene el vector n 5 y que posici n ocupa y el vector n 100 C5 Describe la secuencia de procesamiento de una excepci n C6 Explica y describe la secuencia de procesamiento para las siguientes excepciones Reset Er
Download Pdf Manuals
Related Search