Lab. 4
Contents
1. Figura 2 Arquitectura Tarjeta de Desarrollo Spartan 3 de Digilent 1 3 Tarjeta de Expansi n para Pruebas DBB Para realizar mediciones con el osciloscopio se dispone de una tarjeta de expansi n que proporcio na el fabricante de la tarjeta de desarrollo Spartan 3 denominada DBB Digital BreadBoard que contiene un protoboard de 540 puntos con tierra y Vcc pre cableados y 2 puertos de prueba de 40 pines cada uno En el sitio de la asignatura se encuentra la hoja de datos y de conexiones de la tarje ta de expansi n dbb1x Notar que la numeraci n de los puertos de la tarjeta de expansi n no se co rresponde con los puertos de la tarjeta de desarrollo Por ejemplo el pin 1 del puerto A1 de la tarjeta de desarrollo corresponde a GND en el puerto B1 en la tarjeta de expansi n el pin 2 corresponde a VU 5V el pin 3 a VDD 3 3V el pin 4 a PB38 el pin 39 a PB1 y el pin 40 al PB2 2 Actividades Previas 2 1 Generador de Onda en Verilog El siguiente programa ilustra la forma de programar un contador m dulo 16 el que adem s genera una secuencia de salida que puede ser usado como generador de onda module wgen clk rst Q s input clk rst output reg 0 3 Q output reg s initial begin Q 0 s 0 end always posedge clk begin Q lt Q 1 if rst 1 Q lt 4 b0000 case 0 0 1 7 9 11 12 14 s 1 Lab 4 Alvi a Malonnek Sol s Venegas 13 04 2011 P gina 3 de 5 UNIVERSIDAD TECNICA FEDERICO SA2. logra 3 3 Ajuste del Periodo La Figura 3 muestra un periodo de las formas de onda a generar Implemente un m dulo que permi ta ajustar este periodo a p p2 y p valores que le ser n indicados por el profesor del paralelo se g n la posici n de dos interruptores A su vez validar la asignaci n de set y reset a dos pulsadores Lab 4 Alvi a Malonnek Sol s Venegas 13 04 2011 P gina 5 de 5
3. NTA MARIA DEPARTAMENTO DE ELECTRONICA Bra md ELO212 Laboratorio de Sistemas Digitales default s 0 endcase end endmodule Dise e un m dulo de prueba y visualice la forma de onda generada por la salida s 2 2 Programaci n de una FPGA Xilinx Estudiar el tutorial sobre el uso del compilador de Xilinx para programar la tarjeta de desarrollo SPARTAN 3 de Digilent Vea la configuraci n de pines de los conectores de salida Al y A2 Revi sar la hoja de datos del FPGA Spartan 3 2 3 Asignaci n de Pines del Dise o Seleccione el modelo Spartan 3 XC381000 FT256 y efect e la s ntesis del dise o del programa ge nerador de onda del punto 2 1 Analizar el reporte de asignaci n de pines ver Implement Design Place amp Route Pad Report que muestra la asignaci n de pines que el compilador emple para las se ales de entrada y salida Mediante las restricciones de usuario User Constraints Create Area Constrains asigne las varia bles de entrada y salida con los pines f sicos que se encuentran disponibles en la FPGA utilizando la configuraciones de pines de la FPGA y puertos A1 A2 de la tarjeta de desarrollo Cu l es el pin que debe asignar para la entrada de reloj c1k Para la se al de reset rst asigne uno de los cua tro pulsadores disponibles en la tarjeta Qu funci n cumplen las resistencias conectadas a los inte rruptores y pulsadores Vuelva a ejecutar la s ntesis y revise nuevamente el reporte de a
4. UNIVERSIDAD TECNICA FEDERICO SANTA MARIA DEPARTAMENTO DE ELECTRONICA A ELO 212 Laboratorio de Sistemas Digitales Laboratorio 4 Uso de una FPGA Objetivos Conocer y comprender la estructura interna de una FPGA y su tarjeta de desarrollo que ser usada en el laboratorio y los cuidados y recomendaciones para evitar deterioros Conocer el procedimiento para la carga de aplicaciones en la tarjeta de desarrollo Ajustar el dise o a un dispositivo determinado fitter asignando las se ales con los pines de entrada y salida de acuerdo con las restricciones del dise o e Manejar un osciloscopio de se al mixta para realizar mediciones y as verificar el buen fun cionamiento del dise o 1 Recursos Disponibles 1 1 FPGA Spartan 3 de Xilinx Una FPGA Field Programmable Gate Array es un dispositivo programable basado en arreglos bi dimensionales de bloques l gicos y celdas de almacenamiento interconectados entre s de tal mane ra de permitir el dise o de funciones l gicas complejas Existen varios tipos de FPGA en el merca do que difieren principalmente en su arquitectura interna lo que tambi n define su programaci n y eficiencia retardos rea volumen y costos En el laboratorio se usar una FPGA Spartan 3 de Xilinx modelos XC35200 XC35400 y XC351000 La arquitectura Spartan 3 se basa en 5 bloques funcionales programables estos son l CLBs Configurable Logic Blocks que contienen tablas de b squeda loo
5. de Xilinx 1 2 Tarjeta de Desarrollo Spartan 3 de Digilent Para el laboratorio se usar una tarjeta de desarrollo Spartan 3 de Digilent que contiene una FPGA Xilinx Spartan 3 FT256 dos memorias SDRAM de 256x16Kb un oscilador de 50 Mhz interfaz se rial RS232 PS 2 puerto VGA 4 display 7 segmentos 8 led 8 interruptores y 4 pulsadores Un es quema de la configuraci n de la tarjeta de desarrollo se muestra en la Figura 2 En el sitio del curso existe una secci n especial con material relacionado que incluye el manual del usuario de la tarjeta de desarrollo Se recomienda su lectura Para programar la tarjeta se utiliza el ISE Xilinx Design Suite cuyo uso ya es familiar Es necesario imprimir el esquema de conexiones de la tarjeta de desarrollo pues para la asignaci n de pines en el proceso de ajuste fitter se utilizan los n meros de pines que all aparecen Al realizar un dise o en Verilog para ser implementado en la tarjeta se debe tener en cuenta mi rando el esquem tico de conexiones entre los dispositivos de la misma que existen ciertos pines que no pueden ser declarados como salida y otros que no pueden ser declarados como entrada Lab 4 Alvi a Malonnek Sol s Venegas 13 04 2011 P gina 2 de 5 UNIVERSIDAD TECNICA FEDERICO SANTA MARIA DEPARTAMENTO DE ELECTRONICA wen ELO212 Laboratorio de Sistemas Digitales 1MB SRAM 512KB x 16 w ii 8 LEDs z 4buttons SSwtches PS2 4 7 59 Port displays
6. k up tables o LUTS para implementar elementos l gicos como funciones booleanas y de almacenamiento como flip flops o latches Bloques de entrada y salida IOB Input Output Block que controlan la entrada y salida de da tos entre los pines de entrada salida y la l gica interna Cada IOB es bidireccional y soporta operaciones de tercer estado RAM para almacenamiento de bloques de datos de 18 Kbit Bloque de multiplicaci n para n meros de 18 bit Unidad DCM Digital Clock Manager que proporciona una soluci n digital para la multiplica ci n divisi n retardo y control de fase de se ales de reloj Lab 4 Alvi a Malonnek Solis Venegas 13 04 2011 P gina 1 de 5 UNIVERSIDAD TECNICA FEDERICO SANTA MARIA DEPARTAMENTO DE ELECTRONICA ha a dl ELO212 Laboratorio de Sistemas Digitales FEA Los componentes de la familia de FPGAs Spartan 3 difieren principalmente entre s en cuanto a la densidad y cantidad de elementos de cada bloque funcional del dispositivo espec fico que tambi n depende del tipo de encapsulado seleccionado La Figura 1 resume la interconexi n de estos blo ques funcionales Una descripci n detallada se encuentra en la hoja de datos proporcionada por el fabricante que se encuentra disponible en el sitio de la asignatura QUO QOAE AE CLB Block RAM Multiplier DS099 1_01_022703 Figura 1 Arquitectura Interna de una FPGA de la Familia Spartan 3
7. signaci n de pines Lab 4 Alvi a Malonnek Sol s Venegas 13 04 2011 P gina 4 de 5 UNIVERSIDAD TECNICA FEDERICO SANTA MARIA DEPARTAMENTO DE ELECTRONICA o ELO 212 Laboratorio de Sistemas Digitales cuan 3 En el Laboratorio 3 0 Revisi n Actividades Previas Muestre al profesor o ayudantes la simulaci n temporal del m dulo generador de onda del punto 2 1 Muestre las restricciones de usuario hechas al dise o anterior para el ajuste de pines de entrada y salida 3 1 Circuito Generador de Onda Sintetice el dise o del circuito generador de onda del punto 2 1 y visualice la onda de salida con el osciloscopio Siga las indicaciones de los ayudantes para la carga del programa en la tarjeta de desa rrollo 3 2 Circuito Generador de Se ales Se requiere generar las formas de onda que se muestran en la Figura 3 en forma peri dica Realice las simulaciones temporales y funcionales correspondientes Tambi n deben quedar disponibles como salidas las se ales del contador m dulo 29 50 EF GE 7 SS E A A a IA S1 AR AA AR A AA CUA E AS Y o E O TE e E E ME A O o E E e S US AR AT RAN a AAA A A A AE A AAA S A A aos e A A r aA Figura 3 Formas de Onda Implemente el dise o en la tarjeta de desarrollo y verifique su funcionamiento mediante el uso del osciloscopio Visualice simult neamente las se ales S0 S5 Sincronice el osciloscopio utilizando la opci n de sincronismo Pattern patr n y explique c mo lo
Download Pdf Manuals
Related Search