Home

ElectronS.R.L.

1. 6 2005 172 same se sp BREADBOARDING AREA RFORATED SUPPORT STRIP loloj o v FIG 1 FACE AVANT DE STATION DE TRAVAIL 113601 3 Proc dure pr paration du poste travail Cette section d crit bri vement les bases pour s assurer que le poste de travail est fonctionnel et pr t l emploi Ceci peut tre exig pour s assurer que l quipement livr est op rationnel 1 V rifiez que la tension d alimentation de votre secteur est compatible avec les sp cifications du pupitre Reliez alors le cordon d alimentation et mettre sous tension Mesurez alors les tensions l alimentation 5 12 12V avec un Voltm tre 2 Relier le g n rateur d tats logiques aux indicateurs de niveaux logiques par desfils En agissant sur 50 51 la LED corespondante doit s allumer 3 Branchez une extr mit d un fil la bome du g n rateur impulsion unique 0 l autre extr mit du fil devrait tre reli l entr e d un des indica
2. Re 1M DI 1N4148 Liste des 01 4011 1 E R1 22K G n rateur de k e R2 1M niveau logique 2 i5 Ee 25V 0 do aoak 01 1 4148 7 1 100 25V Sortie 1 Sortie 2 Phase inverse Par rapport l entr e M me Phase que celle de l entr e FIG 4 TEST CIRCUIT FOR TURN OFF DELAY 1136082 R2 1M 01 4011 Liste des G n rateur de A 2 niveau logique O O 1 y P1 1 P1 220K TO 200K L J C1 100uF 25V Sortie 1 Sortie 2 Phase inverse Par rapport l entr e FIG 5 1136D83 TEST CIRCUIT FOR DELAYED TURN ON OFF M me Phase que celle de l entr e SWITCHING 50 Noter que pour les 03 cas P1 est utilis pour avoir une constante temps avec la capacit Le meilleur r glage de 1 doit tre d termin exp rimentalement Une valeur excessive de P1 peut emp cherle timer de fonctionner En choisissant correctement la constante de temps RC les applications suivantes peuvent tre r alis es avec cescircuits Contact de bouncing Constante de temps RC d approximativement 50 msec Minutere pour cage d escalier RC de quelques minutes retard l extinction seulement 51 3 G n rateur Cette application est pr sent e figure 1 Des exemples d applications de ce circuit sont Centrale clignotante automo
3. R2 1 01 4011 Entr e i 2 Liste des R1 22K P1 22K O R2 1M P1 22K 1 Sortie 1 Sortie 2 M me Phase que celle de l entr e Phase inverse Par rapport l entr e FIG 2 Sch ma du Circuit de Test 1136080 Le potentiom tre d entr e est utilis pour g n rer un signal variations lentes qui et inject l entr e du trigger de Schmitt commute des niveaux de tensions haut et bas pr cis avec hyst r sis Il permet d avoir destransitions de niveaux raides comme requis par la logique int gr e Ce circuit est aliment avec une tension de 5V Mettre toutes les entr es des utilis es la masse 49 2 Monostable Ce circuit de Schmitt peut tre utilis comme minuterie pour un ensemble d application parexemple pourle contr le d un relais Les figures 3 4et5 montrent 03 cas d utilisation Ce circuit est aliment avec une tension 5V Mettre toutes les entr es des utilis es la masse R2 1M D1 1N4148 E Liste des 222 1 12 G n rateur de Le 8 ri R1 22K niveau logique 2 13 R2 1M R1 22K D1 10 uF 25V 01 74148 LL C1 100uF 25V Sortie 1 Sortie 2 Phase inverse Par rapport T entr e FIG 3 1136D81 M me Phase que celle de l entr e TEST CIRCUIT FOR TURN ON DELAY GENERATOR
4. te 21 2 OPERATION NON 22 OP RATION a Tete 22 OP RATION RE tant mi 23 4 OPERATION O 24 5 OPERATION NON O NOR 25 6 BISTABLE RS BASCULE EE 26 T CIRCUIT ASTABLE tete 28 CHAPTER 4 ADDITION SOUSTRACTION DES NOMBRES 30 DEMIADDITIONNEUR SR nn 30 2 ADDITIONNEUR COMPLET 33 3 SOUSTRACTEUR DES NOMBRES BINAIRES 35 CHAPTER 5 CONVERTISSEUR DE CODE 5 36 1 CONVERTISSEUR DECIMAL VERS LE BINAIRE 36 2 CONVERTISSEUR BINAIRE 37 3 CONVERTISSEUR BINAIRE 7 SEGMENTS 38 5 Sd en 39 RS EE 29 2 AER BEE 40 E e ag EE 41 CHAPTER 7 APPLICATIONS BASCULES ss 42 2 DIVISEUR DE FREQUENCE PAR 2 42 2 REGISTRE PARALLELE nn 43 3 COMPTEUR BINAIRE TEE 44 EENHEETEN ee 44 DECOMPTEUR RN 45 5 COMPTEUR DIVISEUR PAR
5. 46 6 REGISTRE EE 47 CHAPTER 8 TRIGGER DE SCHMITT CMOS DETECTEUR DE SEUIL 48 1 GENERATION DE NIVEAUX LOGIQUES A PARTIR DE SIGNAUX LENTS ssses0s00000 49 E a 50 SEET 52 CHAPTER 9 CIRCUITS INTEGRES FONCTIONS SPECIALES 53 ANNEXE DOCUMENTATION TECHNIQUE 54 INTRODUCTION ET DESC DU SYSTEME 1 Introduction Le B1136 est un outil g n ral destin pour le montage de circuits lectroniques pour le d veloppement et la fommation Le B1136 consiste en un large panneau de dimensions 520 x 340 mm comportant tout ce qui est n cessaire pourle travail de laboratoire Il est disponible en deux versions orient es respectivement mais non limit es vers le d veloppement de circuits analogiques ou digita ux Ces deux versions partage la m me philosophie de construction et ont plusieurs parties identiques Elles sont respectivement identifi es par B1136 A pour l analogique et B1136 D pourla digitale Le B1136 est foumi avec un kit de composants pour la r alisation des exp rimentations Deux kits standards sont disponibles pour respectivement l lectronique analogique et l lectronique digitale En compl ment des kits de composants sp cifiques peuvent tre foumis pour couvrir tout autre besoin p dagogique Chaque de composant est accompagn d un manuel d exp rimentati
6. er DO ai DO ee Si Vss SH Sog M 5 25 2 o SS 2 5 gt FIG 1 Convertisseur D cimal vers le binaire 1136068 La figure Donne le montage de test Pour toute entr e d cimale DL D7 active le 4532 va g n r ont code binaire comespondant La table suivante donne la sortie pour quelques entr es 1 2 6 ENTREES SORTIES D7 D6 D5 D4 D3 D2 D1 B3 B2 B1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 1 0 0 1 0 0 1 0 0 0 0 0 1 1 0 Etablir table de v rit compl te pource circuit 36 2 Convertisseur Binaire D cimal Pour tester cette fonction on utilisera 74 138 un CI fonction sp cifique dont le datasheets est donn en annexe La figure 2 montre le circuit de test U1 74HC138 Interrunteurs binaires DCH 7 4 d 5V lt He 1 5 e 0 0 Liste des 1 Ss Wa 14 01 U1 74HC138 7 18 02 T2 R1 10K 21 m 1 We 5 03 R1 R2 Ge 2 7 02 4 gt 07 05 5 06 17 FIG 2 Convertisseur binaire vers le D cimal 1136069 Utiliser les intenupteurs bin
7. Une alimentation d livrant en sortie les tensions 12 5 12V DC stabilis es et prot g es Le courant de sortie est approximativement de 500mA pourchacune des s urces Les stabilisateurs de tension r gulateurs de tension de cette alimentation sont mont s int rieurement l embase du poste de travail Un chauffage mod r de cette partie est donc nomal D branchez rapidement l alimentation du pupitre cas de conditions anomales chauffage excessif fum e odeur vibration La tension d alimentation du pupitre est de 220 240 50 ou 60Hz Sur demande cessp cifications peuvent tre modifi es 8 indicateurs d tat logique Ceux ci foumissent une visualisation de l tat de signaux du circuit l essai Les lumi res sont teintes pour le niveau logique bas moins que 1 2 VDC et sont autrement allum es La tension d entr e maximum acceptable est de 12V 8 g n rateurs d tat logique num rot s S0 S7 Ceux ci foumissent la commutation sans rebondissements entre les niveaux TIL sous la commande de 8 levier 4 g n rateurs pas d impulsion Simple chacun command par un Bouton Poussir B3 Chaque g n rateur foumit une impulsion niveau bas haut puis bas d approximativement 40msec chaque appui sur le bouton poussoir comespondant Les sorties sont compatibles Un r seau de 8 R sistances de 10k chacune Elles sont employ
8. 12V R1 R2 R7 R8 Sortie CMOS Liste des 1e D1 R3 D2 G n rateur tuer de fonction R4 47K Carr e RS 15K 11 R6 15K LI l R7 4K7 R8 4K7 R4 1 1 01 02 5 2 1 8 1 H 220 ai BC337 R5 R6 a2 BC337 gt H 01 1 4148 02 1 4148 k k Fig 4 Bistable diviseur de fr quence par 2 13 4 Bistable satur avec couplage des metteurs La fig 5 montre le montage a tudi 12V 5 Liste des R3 R1 1K 4 R2 1K R3 47K R R4 47K R5 470 de 01 337 02 337 LH RS Fig 5 Bistable non satur avec couplage des metteurs La tension de collecteur de Q1 est 1 1 101 Pour un fonctionnement bistable il est n cessaire que soit suffisamment petit pourque VB E de Q2 soit inf rieur O 7V Vc 1 R6 R3 4R6 lt 0 7 Noter que le transistor en conduction pas besoin d tre fortement satur comme dansle cas du circuit pr c dent En fait il peut tre dans r gion lini re Ceci pemet bien sur d avoir desr ponses plus rapides 14 5 Astable La figure 6 montre le principe du circuit ast
9. tat haut quand les deux entr es sont ouvertes ou l tat bas et l tat bas d s que l une des deux entr es ou les deux pass l tat haut Utiliser un indicateur de niveau logique connect la sortie de la porte pour afficher son tat 50 et 51 pouravoirles entr es 12V 0 Liste des D1 R2 1 8 A R2 47K R3 47K EURO R4 47K 01 1 4148 D2 1N4148 R3 R4 01 337 Fig 3 Circuit NON logique NOR A B 1186D59 19 4 Produit logique invers NON Le circuit de test est donn Fig 4 La sortie est l tat haut quand l une des deux entr es ou les deux est l tat bas et l tat haut quand les deux entr es sont l tat haut Entr es C 12V A R1 R4 OUTPUT 01 4148 R2 01 7 e BC337 1 D2 1N4148 R3 Fig 4 Circuit NON ET logique NAND B Liste des R1 47K R2 47K R3 47K R4 2K2 01 1 4148 D2 1N4148 ai BC337 1136D60 20 PORTES LOGIQUES 1 Pr sentation Le mat riel digital peut r aliser des fonctions tr s complexes en se basant sur des quelques op rations logiques l mentaires Le but de ces exercices est de voir les principales op rations logiques
10. L tudiant peut d velopper de lui m me cas en suivants les directives donn esdansle cas du demi additionneur 34 Soustrac teur des nombres binaires La m me proc dure utilis e dans le cas de l addition peut tre utilis e pour d velopper la soustraction binaire Le r sultat est donn par la table de v rit et quations suivantes X Y Emprunt R sultat Emprunt en en sortie entr e 0 0 0 0 0 0 1 0 1 1 1 0 0 1 0 Soustracteur 1 1 0 0 0 X Y 0 0 1 1 1 0 1 1 0 1 1 0 1 0 0 1 1 1 1 1 XXORY X Y L impl mentation des fonctions XXORY WV XXORY X Y est une chose que l tudiant d j appris dans les exercices pr c dents L laboration du circuit lectrique partir du sch ma logique sera propos comme exercice de rappel Pour r aliser le circuit de test les m me composants list s dans les paragraphes pr c dents seront utilis s 35 CHAPITER 5 CONVERTISSEUR DE C ODE DEC O DEURS 1 Convertisseur D cimal vers le binaire Pour la r alisation de cette fonction on utilisera un sp cialis le 4532 dont le datasheet est donn en annexe Ee 5 0 4 2 8 5 01 4532 n 8 DD EI 15 e 05 51 6 ns cs L lt Jo 23 SV lt
11. Y Ce circuit est quivalent NOR X N NOR Y NOR NOR Et est aussi quivalent D Y DEMI ADDITIONNEUR EN MODE 1 CARRY DEMI ADDITIONNEUR EN MODE 2 XXORY XANDY _ DEMI ADDITIONNEUR EN MODE 3 HALFSUM IN MODE SUM CARRY CARRY SUM Circuit de test 1 1pc 4069 NOT 1pc 4011 NAND CARRY Circuit de test 2 1pc 4069 NOT 1pc 4073 AND 1 4071 OR de test 3 1pc 4071 1pc 4070 XOR 32 2 Additionneur Complet Partant du demi additionneur pr sent pr c demment l additionneur complet doit en m me temps additionner deux bits plus la retenue r sultant de l addition pr c dente Nous appellerons X Y et les deux bits additionner et la retenue l op ration pr c dente respectivement peut tre d monter que le r sultat de l addition compl te est le suivant SOMME 1 si un de ces variables X Y ou est 1 o tousles variables RETENUE 1 Si deux des variables sont 1 ou toutes les trois Les deux quations ci dessus donne la table de v rit suivante X RETENUE SOMME RETENUE En entr e En sortie 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 NNEUR 1 1 0 0 1 COMPLET X XOR Y X Y 0 0 1 1 0 0 1 1 0 1 1 0 1 0 1 1 1 1 1 1 Nousr crvon
12. l mentaires comme le OU ET NON NON NON exclusif en utilisant des porteslogiques deux entr es Pources exp riences il sera fait usage d un circuit int gr 4093 consiste en 4 portes NON ET NAND deux entr es chacune composant est en technologie CMOS Pour toutes les exp rimentation le sera aliment avec une tension de V Ne pas laisser les entr es non connect es ouvertes Selon le cas les mettre la mass ou Vcc 21 2 Op ration NON NAND Cette op ration peut tre r alis e en utilisant deux op randes Le symbole et la table de v rit sont donn s parlesfigures 1 et 1B Nous suppo amp rons comme d usage que le lt le niveau logique bas 0 0 8 V et 1 les niveaux logiques hauts disponibles en sortie du g n rateur de niveaux logiques Les interrupteurs 0 et 1 sont utilis s pour avoir le niveau logique de et la sortie U sera visualis e par l une des 8 indicateurs logique du pupitre Le voyant allum indique 1 et teint 0 V rifier la table de v rit de la figure 1B Votre conclusion devrait tre comme suit L op ration NON NAND donne en sortie seulement quand les deux entr es sont 1 5V 14 4093 3 T Fig 1A Porte NON ET A B U 0 1 1 0 1 1 1 1 1 Fig 1B Table de V rit de la porte NON 1136D61 22 Op ra
13. les nombres Hexad cimaux A D F ne peuvent tre affich s 38 6 BASC ULES 1 La bascule RS type bas la bascule d j t utilis par l tudiant Cependant il est int ressant de revoir ses principes de fonctionnement pour une tude compl te desdiverstypesde bascules voir figure 1 Ol ii FIG 1 Bascule RS de base 1136D71 Utiliser un type 4011 pas laisser les pattes des entr es inutilis es 8 9 12 13 l air les mettre la masse Utiliser une alimentation de 5V Utiliser les signaux des g n rateurs d tats logiques pour les entr es et deuxindicateurs de niveaux logiques pour afficher l tat des sorties RetSdoivent tre nomalement laiss l tat haut Quand 5 est mis l tat bas tat haut la sortie Q pass l tat haut Quand R est mis l tat bas 5 tat haut la sortie Q pass l tat bas 39 2 La bascule D Le sch ma de la figure 1 peut tre chang en celui de la figure 2 nr 9 EN 9 O 01 u2 9 p 4 Q CP FIG 2 de Type D 1136072 11 4069 02 4011 La tension d alimentation est 5V Mettre toutes les entr es des utilis es la masse Utiliser les signaux des g n rateurs d tat
14. 1 Addition logique OU LOGIQUE Le circuit de test est donn figure 1 La sortie est l tat bas quand sont tous les deux l tat bas et pass l tat haut d s que l une des deux entr es ou les deux passe l tat haut Pour tester cette fonction logique utiliser un indicateur de niveau logique connect la sortie de la porte Utiliser pour les entr es deux des du g n rateur d tat logiques 50 et 51 Liste des 8 e R1 47K 4 OUTPUT R2 2Kk2 01 1 4148 02 1 4148 R1 R2 Q1 BC337 Fig 1 Additionneur logique C 1136057 17 2 Produit logique ETLOGIQUE Le circuit de test est donn figure 2 La sortie est l tat bas d s que ou ou les deux sont l tat bas La sortie est haut que quand sont tous les deux l tat haut L aussi utiliser un indicateur de niveau logique connect la sortie de la porte pour afficher son tat et S0 et S1 pouravoirlesentr es 12V R1 3 Liste des Zi OUTPUT 1 47 R2 2K2 01 1 4148 R D2 1N4148 01 337 Fig 2 Multiplicateur logique 1136058 18 Addition logique invers e NON OU LOGIQUE Le circuit de test est donn Fig 3 La sortie est l
15. es comme r sistances de rappel dans les circuits Les 8 R sistances ont une bome en commun point est marqu The switches use a standard non inverted code a 0 means that all switchesare open an F meansall contacts closed The common point of the 4 contacts is labeled C while the 4 output contacts of each switch are labeled 1 2 4 and 8 indicating the weight of each output in the binary scale 2 commutateurs binaire quatre bits chacun 2x4 intemupteurs pemettant d avoir en sortie 2 nombres binaires 0 15 hexad cimal Ces intenupteurs utilisent un code standard non invers indique que tous les intenupteurs sont ouverts et qu ils sont tous fem s Le point commun des quatre intenupteurs est marqu C alors que les sorties sont num rot es 1 2 4 et 8 puissance de 2 indiquant le poidsde chaque sortie en syst me de num ration binaire Deux afficheurs num riques avec d codeuryconvertisseurs pemettent l affichage de deux nombres binaires 0 F en entr es Les entr es doivent tre au niveau logique seulement Si des niveaux plus lev s sont appliqu s il isque d tre endommag Dans le cas o on veut interfacer des tension plus lev es ex CMOS ilsuffit de placer en s re avec chaque entr e une r sistance de 10 47 k qui limitera le courant gr ce aux diodes d entr e de protection du CI d interface Un
16. es par appui sur le bouton poussoir de d calage Les donn es sont rentr es la gauche et d cal e versla droite La donn e entr e peut tre un 0 1 logique g n r e par le g n rateur de niveau logique Ce circuit est aliment avec une tension de 5V Mettre toutes les entr es des utilis es la masse 47 8 TRIGG ER DE SC 5 DETECTEUR DE SEUIL Le tigger de Schmitt d tecteur de seuil portes logiques CMOS est constitu de deux portes inverseuss en cascade dont la sortie de la seconde porte est r inject e avec la m me polarit l entr e de la premi re Voir figure 1 Le cycle de l hyst r sis est d termin par le rapport des r sistances R2 sur R2 1M Liste des 01 4011 1 L R2 1M O 4 3 11 13 R1 22 Sortie 1 Sortie 2 Phase inverse M me Phase que Par rapport l entr e celle de l entr e FIG 1 Circuit de SCHMITT de base CMOS 1136085 Ce circuit peut tre appliqu dans une vari t d applications dont certaines sont d crites dansles paragraphes suivants Noter que dans la famille des CI CMOS il existe des types qui int gre la fonction de Schmitt Comme exemple on peut citer le 40106 4093 48 1 G n ration de niveaux logiques partir de signaux lents Cette application peut tre test e avec le circuit de la figure 2
17. g n rateur de signaux rapport cyclique 12 ajustable 6 calibres de 0 1Hz 100KHz 110 KHz Deux orties ont disponibles une compatible et l autre collecteur ouvert Transistor NPN pour l utilisation avec la logique CMOS Des r sistances de 202 22k doivent relier cette sortie au cc du circuit pour avoir un niveau haut logique correct 1136 0 FORMATEUR MAQUETTE ELECTRONIQUE ELECTRONIC LABORATORY DEVELOPMENT WORKSTATION D Flectron rs INDICATEURS D ETAT LOGIQUE GENERATEURS D ETAT LOGIQUE GENERATEURS 0 IMPULSION BREVE PAQUET 8 RESISTANCES GENERATEUR ONDE 50 GENERATOR LOGIC STATE INDICATORS LOGIC STATE GENERATORS SINGLE SHOT GENERATORS S RESISTOR BANK eeens FREO Hz 10K 110K 1 11 100 1 1K 10 110 i i1 9 1 1 1 T664321 e Ss we 00000000 5 Lou 5 Su POWER SUPPLY EUR E lt ENTREE INPUT 220 240 ENTREES A NIVEAU SEULEMENT INPUTS ONLY AFFICHEUR NUMERIQUE DIGITAL DISPLAY
18. 2 Diviseur de fr quence par 2 La figure 1 Montre le principe de ce diviseur MER 7 8 9 10 11 14 m C1 100PF Enregistre S 5 2 Optionnel Pour ajout d un retard ol G n rateur de 3 1 signaux O R Q Niveau TTL 1 4013 FIG 1 Diviseur de Fr quence 1136D74 On utilise ici un 4013 Une seul des deux basules disponibles est utilis e avec la sortie connecter sur son entr e D De cette mani re sur le front montant de l horloge la valeur de sortie est enregistr e Imm diatement apr s change d tat pr parant ainsi la prochaine op ration pourle prochain top d horloge Le fonctionnement de ce circuit d pend par le retard mis par bascule pour fixer la sortie la nouvelle valeur logique quand l horloge envoi un front montant pour m moriser la donn e retard est naturellement de l ordre de dix nanosecondes mais peut tre augment en ajoutant une capacit pour un fonctionnement plus fiable comme c est indiqu sur la figure 1 Le g n rateur de signaux du 1136 D est utilis pour produire l horloge d entr e Le g n rateur SQW doit tre configur compatible niveaux TIL 0 5V Comme altemative un bouton poussoir utilis comme g n rateur une impulsion peut tre utilis pour produire une entr e L tat du bit de sortie peut tre affi
19. 2 B3 4 i Liste des 2 1 D1 1N4148 5 1 1 D2 1N4148 Ee D3 1N4148 15 8 01 D4 1N4148 G n rateur d 1 4X1N4148 1 impulsion a a a 0 D R D R o RESET FIG 5 Circuit de test pour un compteur diviseur par 11SBU S Le compteur d marre 0 et compte jusqu au nombre binaire configur parles microswitches Quand il atteint ce nombre le compteur est remis z ro Remarquer que I l on d sire avoir un modulo les microwitschs doivent tre configur pour avoir la combinaison Apr s avoir exp riment ce compteur programmable il sera demand l tudiant de faire les changements n cessaires pour r aliser un d compteur programmable 46 6 Registre d calage le registre d calage de la figure 6 est bas de quatre tages de bascules en cascade Chaque tage transmet au suivant son contenu binaire chaque commande de d calage active au front montant des impulsions d horoge Sorties binaires 01 03 04 G n rateur d 1 impulsion CP CP D G n rateur de D 0 0 D a niveau logique FIG 6 Circuit de test pour un registre d calage CP 1136079 Les commandes d calage sont g n r
20. Conception Production amp E 1 Commercialisation S R L Educatifs B1136 D LABORATOIRE D ELECTRONIQUE STATION DE DEVELOPPEMENT DIGITAL MANUEL D INSTRUCTIONS Electron 8 8 1 MERLINO MILAN ITALY Tel 239 02 9065 9200 Fax 9065 9180 Web www electon it e mail electon electon it B1136D05 FR DOC 11 2005 Sommaire INTRODUCTION ET DESCRIPTION DU SYSTEME 3 eege Na 3 2 DESCRIPTION ea en EAR init 4 3 PROCEDURE DE PREPARATION DU POSTE DE TRAVAIL 7 4 INVENTAIRE DES COMPOSANTS nant tr Ou 9 CHAPTER 1 MULTIVIBRATEURS TRANSISTIORS 10 L IROUTE BISTABLE 10 2 BISTABLE AVEC CAPACITES D ACCELERATION eee 11 3 FONCTIONNEMENT DU BISTABLE MODE BASCULE 12 4 15 NON SATURE AVEC COUPLAGE DES EMETTEURS 13 4 15 NON SATURE AVEC COUPLAGE DES EMETTEURS 14 5 CIRCUIT AS E EE 15 CHAPTER 2 PORTES LOGIQUES DE BASE in font fin detre 16 1 ADDITION LOGIQUE OU LOGIQUE 17 2 PRODUIT LOGIQUE ET LOGIQUE issu 18 3 ADDITION LOGIQUE INVERSEE NON O LOGIQUE 18 3 ADDITION LOGIQUE INVERSEE NON O LOGIQUE 19 4 PRODUIT LOGIQUE INVERSE NON ET LOGIQUE 20 3 225 21 PRESENTAT ON ee
21. RETENUE X Y 30 Ou bien SOMME DEMI ADDIMON MODE 2 RETENUE X Y Ou bien encore SOMME X XOR Y DEMI ADDMON EN MODE G RETENUE X AND Y Nous allons maintenant r aliser un circuit lectronique r alisant la demi addition pourchacun des modes nonc s pr c demment Nous pouvons r aliser et teser le demi additionneur r alisant les fonctions ci dessus Nous ferons usage suivant 4069 ou 40106 6 inverseurs par bo tier composant 4011 Portes Non ET NAND deux entr es 4 bo tier 4073 Portes ET AND deux entr es 4 bo tier 4071 Portes OU OR deux entr es 4 bo tier 4070 Portes OU Exclusif XOR deux entr es 4 bo tier 4019 multiplexer d multiplexeur de donn e Utiliser une alimentation de 5V Ne pas laisser les entr es inutilis es en Les connecter la masse ou Vcc lon lescas Pour faire le c blage du circuit de test utiliser les sch mas de brochage donn sen annexe datasheet fabricant Utiliser le g n rateur de signaux logiques du pupitre comme entr es du circuit Utiliser les indicateurs d tats logiques pour l affichage des signauxde sorties TouslesClutilis s sont de type CMOS pouvant tre endommag s par des d charges lectrostatiques Respecter les r gles de manipulation d usage pourcescomposants 31 OR X AND OR 2
22. USH BUTTON Fig 3 Bistable en mode bascule La Fig 3 montre comment g n rer des impulsions avec les caract ristiques requises Ce qui est r alis parles diodes D1 et D2 et les composants R9 et PB Fig 5 Les diodes D1 et D2 appliquent l impulsion au transistor bloqu Les impulsions sont g n r es suivant une impulsion sur le bouton poussoir la capacit est initialement d charg e et se charge travers R8 Ce qui g n re une impulsion de d clenchement pour D1 et D2 Quand PB est rel ch d charge travers R8 et R9 et un nouveau cycle est pr t R alisez une tude fonctionnelle du basculement du circ uit en explorant les fomes d onde aux divers points du circuit avec l osilosope quand le Bouton Poussoir est actionn plusieurs reprises 12 Le g n rateur de signaux carr s du pupitre peut tre utilis au lieu du PB pour produire des impulsions r p t es Le collecteur ouvert du transistor de sortie CMOS devrait tre reli la place de PB Voirle Fig 4 R gler fr quence du g n rateur une valeur tr s bass au dessous de 10Hz pour permettre de se d charger apr s chaque op ration Set the repetition frequency at a very low value below 10 2 in order to let the toggle pulse generator recover C3 to discharge after each operation que ce circuit fonctionne comme un diviseur par 2 la fr quence d entr e
23. able les deux transistors sont polaris s dans leur r gion de conduction 12V Liste des R7 R8 R2 R1 1K R2 1K 1 c2 R5 15K 1 A R6 15K R7 100K R8 100K ai CESAR 2 1 Q1 BC337 RS a2 BC337 Fig 6 Circuit Astable de base La situation des deux transistors en conduction est cependant instable Une fluctuation al atoire du courant de fuite de transistor peut d ranger la situation et m ne la saturation de l un des deux transistors et au blocage de l autre Apr s cette phase l une des deux capacit s maintenant un transistor l tat bloqu C2 maintenant Q1 bloqu tend s d charger travers bas polarisant la r sistance R5 jusqu au point o Q1 met conduction et l op ration de basculement est r p t e La tension de collecteur de n importe lequel de ces deux transistors appara t comme un signal Ce circuit utilis souvent comme g n rateur de signal 15 2 PORTES LOGIQUES DE BASE Le sujet de ce chapitre est l exp rimentation de 4 circuits capable de r aliser les op rations bas de l alg bre Boole pour deux variable et Ces 4 circuits sont construit en utilisant des r sistances diodes transistors et repr sentent des exemples du comment la logique peut tre r alis en utilisant des composants discrets en remplacement des digitaux 16
24. aires pour g n rer les entr es du CI Noter que les r sistances de rappel sont indispensables pour avoir le niveau bas quand les interrupteurs ont ouverts Utiliser les indicateurs de niveaux logiques pour afficher les sorties Noter que le 138 pos de des sorties invers es active au niveau bas Relever la table de v rit pourle composant en test 37 3 Convertisseur binaire 7 Segments Pour exp rimenter cette fonction le montage de la figure doit tre utilis Il inclus 1 14511 D codeur 7 Segments avec latch buffer 1 afficheur 7 segments cathode commune de type HDSP5303 quivalent 7 r sistances 1500 14W Desinterupteurs binaires se trouvant sur le 1136 D 4 r sistances de rappel de 10KQ trouvant surle 1136 D se 01 4511 Interrunteurs binaires EE L Vec 5V Afficheur 7 SEG cathode commune HDSP5303 ou Equivalent 5V lt e D LE STRB b gt 7 150 Le FIG 3 Circuit de Test du convertisseur Binaire 7SEG Le circuit de la figure ci dessus affiche le nombre introduit parles interrupteurs binaires sous fome d cimale Noter que le 4511 peut seulement convertir des entr esentre 0 et 9 D cimale
25. ansitions plus rapide en rajoutant des capacit s d acc l ration comme indiqu en fig 2 12V R1 R2 Liste des composants R3 R1 1K 2 c2 R3 47K lee ee R4 47K R5 15K R6 15K C1 1KpF au km 2 1 01 337 a2 BC337 RS R6 Fig 2 Bistable avec capacit s acc l ratrices 11 Fonctionnement du bistable mode bascule vu qu une br ve impulsion la masse appliqu e au collecteur du transistor bloqu ou la base de celui qui est satur pemmet au circuit de changerd tat Si elle est appliqu au collecteur l impulsion pas besoin d atteindre une tension nulle mais d atteindre un niveau suffisamment bas sur la base de l autre transistor pour permettre de le bloquer Cette affimation peut tre mis en quation pour calculer l amplitude minimale de l impulsion Dans tous les cas pour avoir une commutation propre sure l impulsion doit tre de sensn gatif troite et large 12V RI RE Ra Liste des composants C1 R1 1K 4 gt R2 1K Di R3 D2 25 lt R5 15K c2 PB R6 15K f R7 4K7 1 R8 4K7 1 1 2 1 R4 1 u 01 337 02 337 01 14148 RS R6 D2 1N4148 PB P
26. bile Feux clignotant d urgence R2 1M Liste des 01 4011 1 1 12 R2 1M O 3 11 C1 47K 2 13 1 220 1 P1 220Kk Sortie 1 Sortie 2 Phase inverse M me Phase que 47 Par rapport l entr e celle de l entr e 52 C HAPTER 9 CIRCUITS INTEG RES FONCTIONS SPECIALES Ce pupitre de fommation inclue un ensemble de circuit int gr s ayant desfonctions sp cifiques et un int r t didactique particulier Chaque type de est compl tement d crit les datasheets en annexe lls peuvent tre tudi en suivant les tests et les exemples d applications foumis dansle datasheet Les composants foumis dans cette version sont les suivants CMOSIC 4015 CMOSIC 4017 CMOSIC 4029 CMOSIC 4042 CMOSIC 4072 CMOSIC 4503 CMOSIC 4520 53 ANNEXE DOCUMENTATION TECHNIQUE Cette section les datasheets des fabricants des composants suivants CMOSIC 4011 CMOSIC 4013 CMOSIC 4019 CMOSIC 4027 CMOSIC 4069 CMOSIC 4070 CMOSIC 4073 CMOSIC 4093 CMOSIC 40106 CMOSIC 4511 CMOSIC 4532 CMOSIC 74HC 138 54
27. ch par l un des diff rents indicateurs de niveau logique sonde logique LED 42 2 Registre parall le On utilise deux type 4013 connect s comme on le voit sur la figure 2 4 indicateurs d tats logiaues 01 03 04 a R a R a R a R D D D D G n rateur d 1 impulsion 22 RESET G n rateur d 1 impulsion 0 1 2 3 4 g n rateurs de niveaux logiques Avec des interrupteurs FIG 2 Circuit de test pour un registre parall le 1136075 Les quatre bascules ont R 5 et commun et leurs entr es D s par es Une combinaison binaire peut tre configur e avec les boutons 0 introduite en parall le dans le registre quand le bouton poussoir CP est appuy Un deuxi me bouton poussoir es utilis pour remettre z ro le registre Les LED sortie du registre sont utilis es pour afficher la combinaison binaire enregistr e La tension d alimentation est de 5V Mettre toutes les entr es des utilis es la masse 43 3 Compteur binaire Les quatre bascules des deux 4013 peuvent tre configur es pour fonctionner comme un compteur binaire quatre tages La figure 3 montre le montage r aliser La tension d alimentation est de 5V Mettre toutes les entr es de
28. deux entr es sont li es et pass l tat haut en m me temps l tat de la bascule est th oriquement irr gulier Faire le montage de la figure 5A et tester la table de v rit donn e ci dessous 26 1136D66 1 1 0 1 Le 1 0 0 1 1 1 1 PRECEEDING STATUS A Fe UNDEFINED Fig 5 Table de V rit du circuit de la Fig 5 27 7 Circuit Astable Le circuit est donn en figure 6 Son fonctionnement est le suivant Supposons que est initialement d charg e Ce qui donne un tat bas l entr e de la porte logique La sortie est alors l tat haut La capacit charge travers et la tension ses bomes augmente en cons quence jusqu au point o la porte commute et passe l tat bas met se d charger travers Le seuil de commutation de la porte est encore atteint et le cycle est r p t Le voyant en sortie montre le clignotement du niveau de la sortie Le circuit d tude de l astable est donn sur la figure 6A 28 Liste des 1 3 1C 4093 2 0 R 100K 7 1 Fig 6A Circuit tudier Seuils de commutation de la porte Va A Fig 6B Courbes des signaux du circuit de la Fig 6A 1136067 29 A SO USTRAC DES NOMBRES BINAIRES 1 Demi additionneur Dansce qui suit Le symbole e ou indique u
29. gique pour voir l tat des sorties et les signaux de 50 et 51 comme entr es La conclusion de votre exp rience devrait tre L op ration NON OU NOR donne sortie d s lors que l une des entr es est 1 25 6 Bistable RS BASC La figure montre un arrangement de deux portes NAND fonctionnant comme un circuit deux tats Ce circuit m moriser demi re transition vers l tat bas des deux entr es A et 5V U1 4093 92 Fig SA Circuit du Bistable RS 1136065 Le fonctionnement est le suivant la mis sous tension avec et 1 l tat des sorties est impr visible puisque la bascule est initia lis e al atoirement 01 et U2 peuvent tre 1 0 ou 0 1 Si A est mis l tat bas 1 passe l tat haut et U2 cet tat est maintenu quand l tat haut Si Best mis l tat bas U1 passe l tat bas et U2 l tathautet cet tat est maintenu quand l tat haut Si A et B passent l tat bas m me temps les deux sorties seront toutes les deux l tat haut Quand les entr es et repassent l tat haut l tat des sorties d pendra de laquelle des deux entr es est l tat haut en demier En pratique de petites in galit s entre les deux portes fait que l une des sorties est positionn e avant l autre Si les
30. it 47KpF 5 pcs Capacit 1 25V 5 pcs Capacit 10uF 25V 5 pcs Capacit 100uF 25V 8 pcs Transistor BC 337 8 pcs Diode 1N4148 4pcs CMOSIC 4011 4 pcs CMOSIC 4013 2 pcs CMOSIC 4015 2 pcs CMOSIC 4017 2 pcs CMOSIC 4019 2 pcs CMOSIC 4027 2 pcs 4029 2 pcs CMOSIC 4042 4 pcs CMOSIC 4069 2 pcs CMOSIC 4070 2 pcs CMOSIC 4071 2 pcs CMOSIC 4072 2 pcs CMOSIC 4073 4 pcs CMOSIC 4093 4 pcs CMOSIC 40106 2 pcs 4503 2 pcs CMOSIC 4511 2 pcs CMOSIC 4520 2 pcs CMOSIC 4532 2 pcs CMOS 74 138 1 MULTIVIBRATEURS TRANSISTORS 1 Circuit La figure 1 montre le principe du circuit bistable 12 R1 Liste des composants R3 R2 1K R3 47K R4 47K R5 15K gt lt R6 15K 01 337 02 337 RS R6 Fig 1 Circuit bistable de base Le bistable est constitu d un amplificateur double tage couple continue dont la sortie est ramen e sur l entr e du premier tage Le d phasage de 180 introduit par chaque tage fait que le signal ramen en entr e est d phas de 360 parrapport l entr e ce qui fait que la contre r action est positive Si les conditions de polarisation en continu sont comectes l un des deux tages doit tre saturation tat ON et l autre l tat de blocage Etat OFF Pendan
31. n nombre d cimal Le suffixe H indique un nombre hexad cimal Le suffixe B indique un nombre binaire Supposons que l on veut r aliserla somme de deux nombres X et Y b3 b2 b1 b B H 1 0 1 1 0 0 1 1 La somme Y en binaire est r alis e bit bit de la droite vers gauche Chaque colonne g n re une somme et une retenue La retenue additionn e aux bits de la colonne suivante Dans notre exemple l addition se r duit aux op rations l mentaires suivantes Yo 1 1 0 retenue 1 X1 Y1 retenue pr c dente 1 1 1 1 retenue 1 retenue pr c dente 0 1 retenue 0 Y3 retenue pr c dente 1 0 1 retenue 0 Le r sultat est Z 1110 B 14 lt La proc dure utilis e dans cet exemple peut tre tendue au cas g n ral L addition binaire est le r sultat d une s quence d op rations l mentaires d addition bit bit Chaque op ration l mentaire g n re un r sultat et une retenue Cette op ration l mentaire s appelle une demi addition sa table de v rit est donn e ci dessous Bit Xp Bit Y SOMME RETENUE DEMI 0 0 0 0 NNEUR 0 1 1 0 1 0 1 0 1 1 0 1 Cette table de v rit peut tre r alis e parles deux quations suivantes SOMME X Y X DEMI ADDMON EN MODE 1
32. nte de Fig 3A 5V 1 14 3 1 4093 ge 9 A d oz U 7 Fig 3C Combinaison Equivalente de Fig 3D Combinaison Equivalente de Fig 3B Fig 3C A U Fig Table de V rit de la porte Utiliser les pour avoir les entr es logiques et les indicateurs de niveaux logiques pour afficher le r sultat Ne pas laisser les entr es non connect es ouvertes Selon le cas les mettre la mass ou Vcc La conclusion de votre exp rience devrait tre La fonction OU donne un 1 en sortie d s que l une de ses entr es est 1 24 5 Op ration NON NOR La figure 4A montre le symbole de la porte NOR La figure 4B est une configuration quivalente avec les inversions ramenerauxentr eset la porte ETest chang parune OR Fig 4A showsthe symbol Figure 4C est la combinaison finale quivalente la porte de la figure 4 que nousallons essa yer Faire le montage la figure 4 et tester la table de v rit e O e 0 4 O Fig 4A Porte NON OU Fig 4B Circuit Equivalent de Fig 4A 3 5V 1 4093 1 se 9 11 5 10 13 U a 6 Fig Combinaison Equivalente de la porte de la Fig 4 9 0 0 1 0 1 0 1 0 0 1 1 0 Fig 4D Table de V rit de la porte NON OU 1136D64 Utiliser de niveau lo
33. ons incluant les datasheets des composants Ce manuel s applique au B1136 D Version Digitale quip du kit de composants standard pourlesexp riencesen lectronique digitale 2 Description figure 1 montrant la face avant la station de travail B1136 D La partie inf rieure inclue 2 grand Lab d essais offrant un total 3320 points On peut utiliser pour les connexions des fils conducteurs de diam tre 0 3 1 Un lot de fils de connexion pr d coup s et d nud est foumi avec le pupitre 1ensemble de supports pour CI avec un support 14 pattes 2 de 16 et un de 20 Chaque patte est accessible individuellement par un connecteur standard 2 5 mm femelle et ce pour la r alisation de connections rapides Aucun outil n est n cessaire pour fixer les fils de connections Pour r aliser les connections on peut utiliser aussi bien du fils mono ou multibrins de diam tre 0 3 1 5mm 1 bande de multi trou pour soutenir et fixer Potentiom tres commutateurs lampes LED etc Cette bande est fix e au pupitre l aide de deux vis Ceci pemet d enleverou partie 2 trous filet s sont disponibles sur devanture du poste de travail pour simplifier la fixation de radiateurs transfommateurs etc Ceux ci devraient tre mont s sur un support qui peut tre fix la bas en utilisant les trous filet s La partie sup rieure du poste de travail inclut de gauche la droite
34. s utilis es la masse Comptage binaire LSB MSB 9 G n rateur d 1 impulsion CP 0 0 G n rateur 471 7 impulsion FIG 3 Circuit de test pour un compteur binaire 1186D76 44 4 D compteur binaire Comme altemative au compteur r alis dans le paragraphe pr c dent qui compte de 0 F Hexad cimal ce compteur d compte de 0 et red marre La figure 4 montre le montage de ce compteur Il utilise deux 4013 La tension d alimentation est de 5 Mettre toutes les entr es des utilis es la masse Comptage binaire LSB MSB G n rateur 471 ei ei impulsion D R Q D R Q D R Q RESET G n rateur 1 impulsion FIG 4 Circuit de test pour un d compteur binaire 1136077 45 5 Compteur diviseur parn Le compteur pr sent sur la figure 5 est obtenu par l interconnexion des quatre bascules des deux 4013 Sorties de comptage binaire 01 LSB 02 03 04 MSB A Interrupteurs R1 binaires 10K D4 SC 7 B4 8 le 1
35. s logiques pour les entr es et deux indicateurs de niveaux logiques pour afficher l tat des sorties Le fonctionnement du circuit est comme suit Un top d horloge va enregistrer le niveau logique de D en d autres temes avec CP l tat haut la bascule sera mise 1 ou 0 selon que D est 1 ou 0 Quand CP passe bas la bascule garde on tat 40 Bascule Dans exp rience utilisera CI type 4027 le datasheet est donn en annexe La figure 3 montre le circuit de test U1 4027 02 1 5 72 ok 1142 5 2 GEN aS U u Vers le indicateurs LED Des G n rateurs de niveaux logiques FIG 3 Circuit de test de la bascule JK 1136073 V rifier la table de v rit de la bascule J K qui doit tre comme suit ETATS PRESENTS ETATS SUIVANTS ENTREES SORTE CLK SORTES J K S R Q Q Q 1 X 0 0 0 L H 1 0 X 0 0 0 1 L H 1 0 0 X 0 0 0 L H 0 1 X 1 0 0 1 L H 0 1 X X 0 0 X H L INCHANGE X X 1 0 X X 1 0 X X 0 1 X X 0 1 X X 1 1 X X 1 1 Transition tat bas vers l tat haut front montant H L Transition tat haut vers l tat bas front descendant X Indiff rence changement de niveau 41 7 APPLICATIONS BASC ULES
36. sci dessousla table de v rit du demi additionneur Bit Xa Bit Yp SOMME RETENUE DEMI 0 0 0 0 NNEUR 0 1 1 0 1 0 1 0 1 1 0 1 Nous remarquons que premi re moiti de la table de v rit de l additionneur complet quand 0 est gale cele du demi additionneur 33 Pour moiti table C 1 somme est gale au compl ment de la somme du demi additionneur alors que la retenue est gale X OU Y Nous pouvons alors construire l a dditionneur complet comme suit DEMI ADDITIONNEUR Ro Co Di Entr e retenue UP R sultat Retenue Fig 1 Additionneur Complet Utiliser le circuit de test N 1 du demi additionneur Voir paragraphe pr c dent Ce qui exige l utilisation descomposants 4069 40106 6 inver urs par boftier 4011 Portes Non ET NAND deux entr es 4 bo tier En plus de ceci les composants suivants sont n cessaires 4071 Portes OU OR deux entr es 4 bo tier 4019 multiplexer d multiplxeur de donn e Le circuit se trouvant l int rieur du rectangle pointil est pratiquement un double d multiplexeur permettant la sortie de Ro C1 selon la valeur de retenue d entr e Cette fonction est r alis e parun type 4019 L additionneur complet peut tre test par le circuit de la figure 1
37. t tre ex cut comme suit Branchez une extr mit d un morceau de fil l indicateur d tat logique No 0 et l autre extr mit la sortie du g n rateur D placez le s lecteur de gamme de fr quence la position minimale La lumi re clignotera intervalles r guliers La fr quence du clignotement est r glable en toumant le bouton de fr quence D placez le s lecteur de gamme de fr quence aux gammes plus lev es un certain moment la lumi re cessera de clignoter et demeurera moiti allum e 4 Inventaire des composants Le B1136 est foumi sauf sp cifications particuli res du client avec qui suit 1 Un coffret principal 1 Cordon d alimentation 1 Un manuel d instruction 1 Un lot de composants comportant 100 pcs fils de connections pr d nud s de diff rentes longueurs et couleurs 20 pcs fichesbananesavec capuchon en plastique 2 pcs Boutons pour potentiom tres 1 pc Potentiom tre 22K 1 pc Potentiom tre 220K 1pc afficheur 7 segment cathode commune 1 pc Bouton Poussoir 10 pcs R sistance 1500 OM 10 pcs R sistance 4700 YAW 10 pcs R sistance 10 pcs R sistance 2 2 10 pcs R sistance 4K7 10 pcs R sistance 10K 10 pcs R sistance 15K 10 pcs R sistance 22K 10 pcs R sistance 47K 10 pcs R sistance 100K YAW 10 pcs R sistance 1M ZW 5 pcs Capacit 100pF 5 pcs Capacit 1KpF 5 pcs Capac
38. t que l un des tages est l tat l autre se trouve OFF Ce circuit poss de donc deux 02 tats et pour cela on l appelle un BISTABLE La premi re partie d exp rimentation consiste en le montage du circuit de la fig 1 et essayer sa capacit de bistable mis sous tension l un des tages pass l tat ON satur fa on al atoire L autre met alors l tat OFF Mesurer en utilisant un voltm tre ou la tension de collecteur parrapport la mass de chacun des tages Mesurerla tension de base de chacun des tages Calculerle courant de collecteuret base pourchaque transistor Tracer les courbes pour v rifier qu elles sont logiques En particulier v rifier que chaque transistor est bloqu par la tension basse du collecteur de l autre transistoret demier est mis en conduction par la tension de base lev e foumie parle premier Brancher l une des extr mit s d un cordon la masse et toucher bri vement de l autre extr mit le collecteur du transistor bloqu ou la base de l autre L tat des deux transistors change alors R p terl l op ration tant que vous le d sirez pour bien comprendre le m canisme de commutation 10 2 Bistable avec capacit s d acc l ration La contre r action positive permettant au bistable de base commuter d un tat l autre peut tre renforcer pour pemmettre des tr
39. teurs d tat logique Appuyer plusieurs reprises le Bouton Poussoir 0 On observera un clignotement faible de la LED t moin La faiblesse de l illumination est due la courte dur e d impulsion Il peut tre n cessaire d ombrager la LED avec sa main R p tez l op ration pour tous les g n rateurs d impulsions 4 le r seau de 8 R sistances pour tre v rifi un ohmm tre dont l une des sondes est mise surla commune l autre sera d plac de 0 7 5 Commutateurs binaires Utilisez ohmm tre avec une sonde solidement reli e l autre est d plac de 8 comme requis Placez le commutateur sur 0 tous les commutateurs sont ouverts Le commutateur sur 1 seul 1 est en court circuit avec le point commun Le commutateur sur 2 seul 2 en court circuit avec le point commun Le commutateur sur 4 seul 4 est en court circuit avec point commun C Le commutateur sur 8 seul 8 est en court circuit avec le point commun C 6 l affichage 2 digit Reliez une extr mit d un fil la sortie 5 de l alimentation L autre extr mit du fil devrait tre reli successivement toutes les entr es de l affichage 1 2 3 4 droite 1 2 3 4 gauche L affichage indiquera l ordre suivant 01 02 04 08 10 20 40 80 7 g n rateur de signaux carr s Un essai complet exigera un et un fr quencem tre Un contr le rapide peu
40. tion ET AND Cette op ration logique peut tre d montr es par l utilisation d une porte logique NAND suivie d une autre porte utilis e en inversur Voir figures 2A 2B Fig 2A Porte ET Fig 2B Circuit Equivalent Fig 2 1136062 Faire le montage ci dessus et v rifier table de v rit suivante A B 0 0 0 0 1 0 1 0 1 1 1 Utiliser les interrupteurs pour avoir les entr es logiques et les indicateurs de niveaux logiques pour afficher le r sultat Ne pas laisser les entr es non connect es ouvertes Selon le cas les mettre la mass ou Vcc La conclusion de votre exp rience devrait tre L op ration ET AND donne 1 en sortie d s lorsque les deux sont toutes les deux 1 23 4 Op ration OR La figure Montre le symbole d une porte O deux entr es La figure est quivalente d s que l on ajoute en s ries deux inverseurs Du cours th orique nous savons que l inversion peut tre pass e de la sortie de la porte aux entr es en inversant le type de la porte de O ETou vice versa Ce qui donne le sch ma de la figure 3D quivalent en fonctionnement notre porte OU d origine Faire le montage de la figure 3D tester table de v rit de la figure Ae Ae Lal O O u 2 4 B o Fig 3A Porte OU Fig 3B Combinaison Equivale

Download Pdf Manuals

Related Search

ElectronS.R.L. electron s.r.l

ElectronS.R.L.

Contents

Download Pdf Manuals

Related Search

Related Contents