- J3eA, Journal sur l`enseignement des sciences et
Contents
1. l ne mE Dessin de masque m thodologie et outils de De la description VHDL d une fonction num rique jusqu la synth se logique et simulation post layout avec le logiciel CADENCE NClaunch RC 12 0 et la technologie cmos 0 35 li du design KIT AMS 4 10 Les Se Philippe benabes supelec fr 06 11 2013 5 Difficult s rencontr es par les l ves Globalement le fait de travailler en bin mes peut s av rer difficile pour certains l ves Le but est de leur apprendre travailler en groupe et donc dialoguer avec l quipe Les l ves les meilleurs du point de vue technique ne sont pas ceux qui pr sentent leurs r sultats le mieux On a pu voir les meilleurs l ves se planter lors d une pr sentation orale alors que certains l ves qui ont fait un travail technique moyen font des pr sentations dignes d l ves d coles de commerce 5 1 Les B E pr liminaires Mettre directement en application dans le cadre d un projet concret avec un cahier des charges respecter les connaissances th oriques des BEs d interpolation et de modulation est une bonne chose Cela permet aux l ves d claircir les parties rest es floues Ils sont oblig s d analyser chaque r sultat et de comprendre l impact de chacun des param tres Ce qui n est pas vident a priori car beaucoup de notions sont parcourues lors des BESs Certains l ves ont quelques difficult s lorsqu il s agit de coder pr2. du circuit analogique num rique et entr es sorties Le bilan la premi re ann e avait montr qu un certain nombre de modifications devaient tre apport es au projet il est apparu qu il est tr s difficile de faire faire correctement un tage de puissance car les r gles de dessin sont tr s contraignantes d s que les courants mis en jeux sont importants Nous avons d cid de donner aux l ves directement le layout de cette partie En change nous avons introduit dans le projet un modulateur analogique PWM ce qui permet d avoir une entr e analogique en plus de l entr e num rique dans l amplificateur 1 Conception et routage de l tage analogique Il s agit de rentrer sous cadence le sch ma d finitif de le simuler pour v rifier son bon fonctionnement et de faire son routage ainsi que le DRC Design Rule Checking et LVS Layout Versus Schematic 2 Placement routage de l tage num rique Le placement routage se fait au moyen de l outil automatique Encounter de Cadence On fera ensuite l extraction des l ments parasites puis la simulation post layout 3 Floorplanning du circuit final Dans cette derni re tape les l ves vont regrouper les diff rentes fonctions au sein d un circuit unique pr t tre envoy en fabrication 4 Outils p dagogiques cr s par l quipe et fournis aux l ves 3 tutoriaux complets ont t crits et am lior s au cours des ann es Ils expliquent de
3. fa on d taill e et pas pas les tapes n cessaires pour la r alisation d un circuit int gr Chaque tutorial correspond un des grands outils de la chaine cadence Conception VHDL simulation et synth se logique Ce premier document explique l environnement NcLaunch simulation et RC synth se logique Il d taille en particulier les tapes n cessaires la simulation post synth se ou post layout en prenant en compte les retards r els obtenus apr s extraction CAO des circuits micro lectroniques num riques Ce deuxi me document explique l environnement encounter placement routage num rique et QRC extraction des parasites Il d taille toutes les tapes pour la r alisation d un routage num rique en particulier la cr ation des arbres d horloge qui n est pas faite sous RC et l extraction des parasites avec QRC de mani re estimer au mieux les temps de propagation CAO des circutis int gr s analogiques ce document propose un tutorial de layout analogique et explique les diff rentes amp tapes de dessin et v rification c dence sin de masque m thodologie et pam 55 Gage Sup lec Sup lec s gt S ei ht CAO des Circuits CAO des Circuits p a Micro lectroniques RUES Micro lectroniques i gi PRES z Sup lec Num riques conception Conception VHDL Simulation et synth se G logique Introduction la CAO Des circuits int gr s
4. Enseignement de la micro lectronique Sup lec Bilan de la p dagogie mise en place en 2012 et perspectives d volution Philippe Benabes Caroline Lelandais Perrault Filipe Vinci Laurent Bourgois Emilie Avignon Francis Tr lin Anthony Kolar Pietro Maris CENTRALE SUPELEC 3 rue Joliot curie 91192 Gif Yvette Email pr nom nom supelec fr Pole PMIPS P le Micro lectronique de Paris Sud R sum La rentr e 2012 avait t le cadre d une r forme de l enseignement de l lectronique int gr e au sein de la majeure MNE Micro et Nano lectronique Sup lec Les objectifs taient de proposer une nouvelle forme d enseignement pratique au moyen d un projet long de regrouper un ensemble de cours dans un ensemble coh rent de faire intervenir tous les enseignants de l quipe aupr s des l ves d s la rentr e et surtout de proposer un maximum de pratique de mani re remotiver les l ves autour d une discipline qui n est pas toujours tr s la mode dans le monde num rique actuel Cet enseignement a tourn 3 fois depuis 2012 Nous pr sentons ici un bilan de cet enseignement les difficult s rencontr es par les l ves ainsi que les modifications qui ont d tre apport es L Introduction Cadre de l enseignement Centrale et Sup lec viennent de fusionner dans un nouveau grand tablissement unique en France Fort d une promotion de plus de 1000 l ves par an cet tablissement se pos
5. actuelle concerne le radar de type FMCW Frequency Modulated Continuous Wave Francis Tr lin est technicien DUT Mesures Physiques Embauch CentraleSup lec en 1989 il assiste l quipe micro lectronique pour la r alisation des circuits layout ainsi que pour le maintien des syst mes de CAO administration syst me CAD PDK Son exp rience lui permet d assister les utilisateurs et d encadrer les travaux de laboratoire tant en ce qui concerne le maniement des outils que la r alisation des layouts A ce titre il a r dig des manuels p dagogiques destin s aux utilisateurs et concepteurs d butants avec les outils Cadence Virtuoso Encounter Pietro MARIS FERREIRA est dipl m d un doctorat en Communication et lectronique TELECOM ParisTech en 2011 intitul M thodologie de conception AMS RF pour la fiabilit conception d un frontal RF fabilis Actuellement il est CentraleSup lec en tant qu Enseignant Chercheur du Dep SE Au sein du p le ECO2 du GeePs 1l poursuit des travaux de recherche ax s sur les m thodes de conception robuste et optimis e par ordinateur dans l quipe MiSCasS Sa recherche se porte sur l lectronique analogique embarqu e les convertisseurs analogique num rique et les circuits d interface pour capteurs MEMSs Anthony Kolar a re u sont Master en Architecture et Conception des Syst mes Int gr s en 2005 l Universit Paris 6 Pierre et Marie Curie France I
6. cerne l utilisation de voteurs boitiers HF reli s au tableau pour r pondre des questionnaires pr par s par l enseignant Une solution bas e sur le QCM n est pas suffisante pour valuer la compr hension des l ves pendant les cours L tudiant doit pouvoir exprimer un besoin r pondre par phrase ou formule math matique C est pour cela que nous nous sommes dirig s vers des boitiers poss dant un clavier alphanum rique AZERTY compatible avec le tableau num rique pr c dent Ainsi pendant les cours il sera possible de faire des valuations tr s rapides des l ves sur les concepts enseign s lors des cours magistraux L quipement avec de tels boitiers est en cours 6 2 R alisation de prototypes Nous souhaiterions offrir une opportunit unique aux tudiants du master ICS de fabriquer un prototype micro lectronique int gr en passant par toutes les tapes sp cification saisie de sch mas simulation lectrique dessin des masques d int gration et fabrication Ayant cet atout ce projet permettrait de motiver davantage les tudiants et d attirer des collaborateurs industriels et acad miques au niveau local national et international Par ailleurs les dipl m s auront v cu une exp rience unique dans la cadre du Master qui sera fortement valorisant pour une carri re professionnelle dans l industrie micro lectronique L id e est d utiliser le projet pr sent en d but de l article et de perm
7. dant pas trop complexe de mani re tre men compl tement en une centaine d heures L application choisie est un amplificateur de classe D comme le montre la Figure 1 Article publi par EDP Sciences et disponible sur le site ou Figure 1 Le signal d entr e est tout d abord sur chantillonn puis modul pour tre transform en un train binaire qui commande des interrupteurs transistors MOS Le signal l entr e du haut parleur est filtr de mani re r duire l nergie des composantes hautes fr quences dues la modulation Le but de l tude est donc de sp cifier puis de concevoir un tel amplificateur Le produit final doit tre un circuit int gr poss dant un tage num rique et un tage analogique plac et rout pr t tre envoy en fabrication 3 Organisation et volution de la formation Le projet a t divis en bureaux d tude pr liminaires et s ances de projet suivies de plusieurs comptes rendus oraux Des volutions ont t n cessaires de mani re ce que tous les l ves puissent terminer le projet dans le temps imparti Nous avons aussi d changer la d nomination de s ances d tudes de laboratoire en s ances de projet de mani re ce que les l ves prennent plus une attitude d ing nieur que d l ve d cole 3 1 Les B E pr liminaires tude d un interpolateur et d un modulateur sous MATLAB 2 B E de 3h Conception et
8. de la mod lisation h t rog ne et du test des circuits mixtes RF En mati re d enseignement le titulaire donne des cours aux l ves de 3 me ann e de CentraleSup lec autour du th me mod lisation des syst mes multi domaines Caroline Lelandais Perrault est enseignant chercheur au D partement Syst mes Electroniques SE jde CentraleSup lec Elle est en charge d un cours de syst mes logiques et lectronique num rique dispens en premi re ann e du cursus ing nieur CentraleSup lec ainsi que de travaux dirig s en lectronique analogique et traitement du signal et de divers projets d l ves en premi re et deuxi me ann e Elle participe aussi l encadrement du projet de conception micro lectronique plus particuli rement sur la conception et l impl mentation de la partie num rique de la cha ne d amplification Ses recherches concernent la conversion analogique num rique et plus particuli rement la calibration de structures de conversion parall les Emilie AVIGNON est professeur assistant CentraleSup lec depuis 2008 Elle enseigne l lectronique analogique en premi re ann e encadre des travaux pratiques d lectronique radiofr quence en 2 me ann e et enseigne les m thodes de conception de circuit micro lectronique analogique en 3 me ann e Sa th se de doctorat a port sur la conception d une structure de modulateur sigma delta agile en technologie GaAs 0 2 um et son th me de recherche
9. e BENABES est professeur HDR CentraleSup lec depuis 2003 Responsable de la majeure de 3 ann e MNE micro et nano lectronique il assure des enseignements d lectronique num rique et analogique aupr s d l ves des 3 ann es de Sup lec Ses th matiques de recherche concernent entre autre la conversion analogique num rique de type sigma delta En tant que responsable du programme de MNE il a assur la mise en place de l enseignement pr sent dans cet article Laurent BOURGOIS est Enseignant Chercheur CentraleSup lec depuis septembre 2011 Il assure des enseignements d lectronique analogique aupr s d l ves de 1 et 3 ann e Sa th matique de recherche est principalement ax e sur le contr le et l identification de syst mes non lin aires En tant que membre de l quipe p dagogique de la majeure MNE il a assur une partie des tudes de laboratoire de la partie validation des sp cifications Filipe Vinci est le titulaire de la Chaire Thales en Conception Analogique Avanc e Cr e en 2010 par Thales et CentraleSup lec cette chaire sert de support la recherche et l enseignement dans le domaine interdisciplinaire des signaux mixtes et de la conception de syst mes analogiques favorisant ainsi l int r t des tudiants vers les carri res d ing nierie des syst mes analogiques En mati re de recherche la Chaire Thales m ne des travaux sur les domaines des capteurs MEMS r sonants
10. es ne pas faire L tude permet d ancrer quelques concepts tels que la notion de signal et variable vs signal la concurrence des processus la gestion d horloges diff rentes le codage en virgule fixe le transtypage Une des difficult s est la cr ation d un environnement de test testbench et architecture du circuit au plus haut niveau La distinction entre le testbench et le syst me concevoir est abstraite au d part Typiquement cela ne les d range pas de simuler l architecture de l ampli au lieu du testbench Ou l inverse lors de la synth se ils peuvent tre tent s de synth tiser seulement une sous partie de l tage num rique car ils n ont pas acquis la vision syst me de l ampli Faire le passage entre les diff rents niveaux de mod lisation peut parfois poser probl me typiquement traduction des coefficients du filtre de valeurs flottantes vers de la virgule fixe impl mentation de filtres interpolateurs polyphase 5 4 Partie analogique Les principales difficult s rencontr es dans la r alisation du Layout e pour l l ve l appropriation de l outil de dessin de masque la visualisation en 3D e pour l enseignant se limiter transmettre les rudiments et renoncer l obtention d un circuit correct compte tenu du temps imparti e il est difficile pour certains l ves dans un tel projet de comprendre qu il y a deux aspects un aspect de conception au niveau transi
11. ettre aux l ves ayant abouti un circuit rout simul valid de l envoyer en fabrication Ce circuit pourra tre test par la suite lors du cours d int gration analogique avanc e l ann e suivante 7 Conclusion Ce nouvel enseignement vient de tourner pour la troisi me fois Nous avons senti une v ritable motivation de la part des l ves pour cette tude Nous laissons une grande libert sur le choix de leurs architectures Chaque groupe aboutit des sp cifications diff rentes en termes d OSR de filtres d interpolation d ordre de modulateur Il se cr aussi une v ritable entraide entre les groupes chacun aidant les autres r gler leurs probl mes techniques Le retour de bilan fait avec les l ves a t extr mement positif les 2 premi res ann es Tous les l ves ont dit avoir appr ci le projet et ont t motiv s par celui ci Vu du c t des enseignants le bilan est aussi positif tous les l ves ne pr sentent pas les m mes facilit s les projets n atteignent pas le m me degr de maturit mais tous les bin mes travaillent dans le projet de fa on plus ou moins aboutie Il faudrait probablement quelques s ances en plus pour permettre tous les bin mes d aboutir un projet fini par eux m mes L emploi du temps ne permet pas de consacrer plus de cr neaux ce cours Ce projet doit continuer vivre d ann e en ann e Nous avons d faire d j par deux fois des ajuste
12. ion du travail effectu On essaie de leur apprendre r diger un rapport synth tique mais complet qui pourra servir de base de travail quelqu un d autre De la m me mani re les l ves ne sont pas toujours l aise lors de la pr sentation orale de leurs r sultats C est donc un bon exercice qui leur apprend mettre en valeur le travail effectu et qui sera utile quasiment au quotidien dans leur vie professionnelle 5 2 Sp cification du syst me Au cours de l tude haut niveau mod lisation Matlab les l ves ne rencontrent pas de probl me particulier sauf la capacit r pondre la probl matique de comment puis je valider mon syst me crit res pertinents validation du code tests unitaires La mod lisation de la complexit num rique et la prise en compte de celle ci est aussi nouvelle pour eux L optimisation globale multi crit re d un syst me les d stabilise un peu en particulier le fait que l on leur fixe un cahier des charges un peu vague entre 40 et 60 dB de SNR une distorsion max de 1 dB dans la bande avec le meilleur rendement possible et la plus faible complexit possible car le probl me n a pas une solution unique 5 3 Partie num rique L tude VHDL permet aux l ves de mettre en pratique les concepts de VHDL synth tisable qu ils ont appris en cours pr c demment Gr ce aux erreurs de compilation ou survenant lors de simulations les l ves prennent conscience des chos
13. itionne comme la plus grande cole d ing nieurs de rang A au sein de la nouvelle universit Paris Saclay et en France Les dipl mes restent encore s par s pour au moins 3 ans Les l ves de Sup lec pr parent un dipl me d ing nieur g n raliste dans le domaine des sciences de l information L enseignement comprend aussi bien des cours th oriques math matiques statistiques physique que des cours relatifs aux sciences de l ing nieur informatique automatique traitement du signal lectronique t l communications lectrotechnique Apr s 2 ann es de tronc commun les l ves se sp cialisent en troisi me ann e par le choix d une majeure 14 majeures sont propos es dans tous les domaines de l cole Parmi ces 14 majeures l une d entre elles est sp cialis e en conception en micro lectronique 1l s agit de la majeure MNE Micro et Nano Electronique La rentr e 2012 a t le cadre d une r forme de l enseignement de l lectronique int gr e au sein cette majeure MNE Les objectifs taient les suivants proposer aux l ves une m thodologie de conception top down regrouper plusieurs manipulations cours TDs BE TP en un projet f d rateur proposer un enseignement avec un maximum de pratique de mani re motiver les l ves 2 Le projet initialement retenu Le projet retenu est un circuit mixte comprenant une partie analogique et une partie num rique mais cepen
14. l y obtiendra galement son doctorat en Electronique et Informatique en 2009 intitul Contribution la conception et la r alisation d un capteur de vision 3D int gr De 2010 2012 il est ing nieur de recherche au Commissariat l Energie Atomique CEA dans le Laboratoire des Calculateurs Int gr s LCE o 1l travailla sur un capteur de vision 3D haute cadence En 2012 il travaille pour la soci t SORIN CRM leader europ en des syst mes d assistance cardiaque implant s en tant que chef de projet dans le D partement de Recherche Avanc e Depuis 2013 il est Professeur Associ CentraleSup lec au sein du p le ECO2 du GeePs dans l quipe MiSCaS o sa recherche porte sur la co conception des syst mes hybride ainsi que l ad quation algorithmique architecture pour les syst mes int gr s temps r el faible consommation
15. ments sur la p dagogie employ e et les outils mis en uvre Le projet en lui m me a d tre retravaill quant son contenu la r partition des s ances le choix des outils de CAO M me un projet qui semble simplifi reste toujours compliqu pour les l ves Afin d aboutir un projet complet nous avons d faire le choix de donner aux l ves certaines parties du projet comme la description VHDL du modulateur sigma delta ou le layout de l tage de puissance De cette fa on nous avons pu gagner du temps pour laisser les l ves travailler par eux m mes un maximum de temps Ce projet va se poursuivre et va encore voluer Nous envisageons d introduire les outils de layout analogique automatique l an prochain par exemple Il faut aussi bien coordonner tous les enseignants qui interviennent afin d tre coh rent sur l ensemble du projet Nous allons aussi profiter de la cr ation du Master ICS pour trouver des financements suppl mentaires pour des outils p dagogiques suppl mentaires tableau num rique boitiers de vote et offrir la possibilit de faire fondre les circuits En conclusion cet enseignement a permis de f d rer et souder l quipe d enseignants autour d un projet d enseignement commun ce qui a permis de cr er des collaborations en recherche qui ne se seraient peut tre pas faites Cet enseignement pratique est unanimement appr ci par les l ves 8 Biographie des auteurs Philipp
16. mod lisation d un tage de puissance 5 B E de 3h 3 2 Les s ances de projet Validation des sp cifications Le but des 6 premi res s ances de projet est de caract riser compl tement l ensemble interpolateur modulateur tage de puissance et filtre passif avant de commencer sa conception Elles se d coupent en 3 parties 1 mod lisation de l tage num rique complet 2 cr ation d un environnement de caract risation de l tage analogique 3 optimisation des performances de l ensemble L ensemble doit permettre de fixer d finitivement les sp cifications des tages analogique et num rique dans une approche syst me pour optimiser l ensemble A la fin de cette partie chaque groupe d l ves doit justifier ses choix type d interpolation facteurs de sur chantillonnage type de modulation et param tres du modulateur en valuant pour chaque solution potentielle le nombre d op rations par seconde r aliser pour l tage num rique la qualit de la sortie en termes de bruit r siduel et de distorsion harmonique ainsi que le rendement lectrique de l tage analogique Cette premi re partie donne lieu une pr sentation orale de 15 mn par bin me devant les enseignants de l quipe R alisation de l tage num rique L tage num rique est d crit en langage VHDL simul puis synth tis pour un circuit FPGA Le code est t l charg sur une carte FPGA disposant d un tage de pui
17. oprement sous Matlab A l issue de ces s ances tous les l ves sont capables de r aliser un code op rationnel et comment Les l ves ont beaucoup appr ci l utilisation d un logiciel de simulation lectrique LTspice interactif sous Windows pour sa convivialit Ils ont galement appr ci avoir d marr avec des sch mas exemples qui tournaient cl en main illustrant les techniques de mod lisation et d analyse utiliser dans l effort de pr dimensionnement Cependant ils n ont pas saisi au d part le rapport entre les l ments des exemples options de simulation portes logiques macro mod lis s param tres appliqu s des sous circuits tiquettes sur les n uds etc et le sch ma qu ils devraient construire et simuler eux m mes Le m me positionnement tait perceptible par rapport la documentation transmise extraits de datasheets et d application notes des fabricants En r sum l habitude d avoir des parcours balis s avec des explications d taill es puis d une liste de questions r pondre est un obstacle au d marrage effective du processus de conception d un circuit analogique r pondant des contraintes syst me La vision projet r aliser leur apprend ne pas perdre de vue un fl conducteur afin de respecter le cahier des charges Si la m thodologie ne leur pose aucun probl me la difficult principale rencontr e par les l ves est la synth se et la pr sentat
18. s de l IDEX Paris Saclay Le premier concerne l quipement en moyens de visualisation compatibles avec la CAO micro lectronique et le deuxi me concerne la possibilit de faire fondre des circuits dans le cadre de l enseignement 6 1 Outils de visualisation L un des l ments essentiels la r ussite de ce changement p dagogique est sans aucun doute le support et les ouvertures de possibilit s qu il offre L quipe vient d acheter un cran Full HD pour l enseignement en salle de cours magistral figure 3 Cependant les outils de CAO quels qu ils soient n cessitent deux ou trois crans par poste en raison de la multitude de fen tres ouvertes simultan ment L affichage au tableau en salle CAO n tait simplement pas possible avec un vid oprojecteur classique le plus souvent limit des r solutions VGA ou SVGA et reste cependant limit avec un cran full HD Avec un support de tr s haute r solution ici quadHD cela deviendrait tout fait possible Cette r solution se justifie galement par la taille imposante 84 213 cm de diagonale mais n cessaire de l cran afin d tre lisible l ensemble de la classe avec une fatigue visuelle diminu e Nous souhaitons donc quiper les salles de CAO de tels moyens d o les demandes de financement aupr s de l IDEX COTE CETTE PNEUS i s2 3h CE EN F1 Figure 3 L cran actuel 70 Une autre innovation p dagogique con
19. ssance ext rieur fourni aux l ves de mani re tester de fa on pratique et auditive la qualit de leur amplificateur L aspect placement routage de l tage num rique avec Encounter a t report apr s la partie layout de mani re ce que les l ves comprennent mieux ce qu ils font et qu ils ne suivent pas uniquement un mode d emploi presse boutons Initialement les l ves disposaient d un seul poste pour tester leur code et couter le r sultat de leur amplificateur mais nous nous sommes rendu compte que la solution n tait pas satisfaisante car elle causait des bouchons et tous les l ves ne pouvaient pas passer la derni re s ance Nous avons donc quip chaque poste d une carte DE2 115 12 cartes en tout et quip chaque salle d un chariot permettant de brancher l tage de puissance la carte DE2 pour couter le r sultat De cette fa on les l ves peuvent passer toutes les tapes de synth se et t l chargement sur leur carte et brancher l ampli portable pour couter En se partageant un ampli pour 5 ou 6 bin mes nous avons permis chaque bin me d couter le r sultat de sa modulation Figure 2 Amplificateur de puissance pont en H avec son haut parleur R alisation de l tage analogique et floorplanning Il s agit dans cette derni re partie de r aliser le routage de l tage analogique sous Cadence puis de faire le floorplanning de l ensemble
20. stors pour obtenir les performances souhait es et un aspect prise en main du logiciel layout On observe de tout des l ves qui soignent les deux parties heureusement 1l y en a des l ves qui ne font que du layout sans avoir du tout dimensionn les transistors et d autres qui restent au niveau du dimensionnement tr s en retard sur le layout e Il se pose la question du routage automatique faut il continuer enseigner l art du layout sachant que de toute fa on les l ves ne sont pas m rs pour faire de beaux layout D autant plus que d s que les circuits sont bien pr par s structure common centroid transistors fant mes etc 1l n y a plus qu g n rer automatiquement les connexions Nous valuons actuellement la possibilit d utiliser des outils automatiques de dessin de layout d s les plus bas niveaux 6 Evolution de l enseignement de la CAO La cr ation d un nouveau Master de conception en micro lectronique ICS Int gration Circuits et Syst mes en co tutelle avec Telecom Paristech et l IEF pour la rentr e 2015 nous offre la possibilit de mettre en place de nouvelles m thodes p dagogiques et d tre l un des pionniers en la mati re dans le cadre de l Universit Paris Saclay affirmant ainsi notre volont un affichage international Nous avons donc 2 projets pour l volution de l enseignement Ces 2 projets ont fait l objet d une demande de financement aupr
Download Pdf Manuals
Related Search