パノラマ映像生成機能のハードウエア実現について
Contents
1. uii HHHHHHHHHHHHHHHH HHHHHHHHH 640fpixe 0000000000000 HHHHHHUHHHHUHHHHHHHHHHHHHUHHHHL llpixel OOO OOOU0000 00000 320x240 pixel HHHHHHHLH 4 0 DL U LI HUHHHHHHUHHHHHHHHI NTSCHHHHHHHL HHHHHHUHHHHHHHHHHUHHHHHHHHHHL HHHHHUHHHH 1420000 HHHHHHUH3HHHHHHUHHHHHHHHHHHL HHHHHUHUHHHUHHHUHHHHH3HHHUHHHHL FPGAHHHHHHHHHHHHHHHHH1HHHHH HHHHHUHHHHHUHHHHHHUHHHHUHHHHHLH 0 5HHHH HIHHHHHHHHHHHHHHHHHHHH HHUHHHHHHHHUHHHHHUHH p 4 F x 3 j4 F ga ee e Hose I ei w xa i e gt e 3 08 j ee BM S U 12 HHHHHHHH HHH3HH NTSCHHHHHHHHHHHHHHHHHH HHHHUHUHHHHUHHHHHHUHHHHUHHHHHH HUU 18HHHHUHHHHHHUHHHHHHHHUHHHL HOU 14HHHHHHHL HHHHHUHHUHHHHUHUHHHHUHHHHHUHL UH 13 HHHHHHHHHHHHHHL 14 HHHHHHHHHHHHHHHH 5 D HI UL HHHHHH3HHNTSCHHHHHHHHHHHHHHL HHNTSCHHHHHUHNTSCHHHHHUHHH FPGAHL HHHHHHUHHHHHHHHHHHHHHHHHUHHHHL O08300 NTISCHHHHHHHHHHHHHHHHHHHH HHHHHUHHHHUHHHHHHUHHHHHHHHHHLH HHUHHHUHHHHUHHHHHHUHHHHUHHHHHLH HHHHHHHHHHHH HHHHHUHHHHHHUHHHHUHHHHHHHUHHHHL HHHHHHHHHHHHUHHHHHHHHHHHHHHHLH HHHHHHHHHHHHHHHHHH FPGAHHHHHL HHHHHUHHHUHHHHUHHHHHHHHHHUHHHL HHHHHHHHHH 5IHHHH IIHHHHHHHHHHH HHHHHUHHHHUHHHHHHUHHHHHHHHHHH HHHHHHUHHHL I1 00000000L Smart USB Plus AX USB2 IlHHHHHHHHHHHH 00000000 2002 2 0000 HHHHHHHHH Smart USB Plus GPIF D IlHHHHHHHHHHHHHH HHHHHHHH 2002 3 Giga Semiconductor Inc G2. R D H kh hiii EUH 3 4 HHHHHHH HHHHHHUHHHHHHH 9D DD HHHHHHHHHUHHH2HHHHHHH 10HHHHH HHHHHHUHHHHUHHHHHHUHHHHHHHUHHHHL HHHHHHHHL HHHHUHHHHHH1HHHHHHHHHUHHHHHL EPELE EE E an A BEER EIC EDE D HHH3HH NTSCHHHHHHHHHHHHHHHHH HHHHHHUHHHHUHHHHHHUHHHHHHHHHHL HHHHUHHHHHHH3HHHHHHHHHHHHHHL HHHHHHUHHHHUHHHHHHUHHHHHHHHHHL HHHHHHUHHHHHUHHHHHHHHHHHHHUHHHHL HHHHHL 3 9 NTSCHHHHHUHHHHUHHHHH NISCHHHHHHHHHHHHHHHHHHHHHHHH HHHHHHUHHHHHUHHHHHHHHHHHHHHHHL HHHHHHNTSCHHHHHHHHHHHHHHHHHHL HHHHHHLH HHHNTSCHHHHHHHHHHHHHHHHHHHHL HHHHHHHHUHHHHHHUHHHHHHHH 505HHL xAV eM 3 4 3 1 RN wma HDD LI Ahi 240 pixel tui VERE EUR i 3 4 3 4 S i 3 4 1 10 JH DO D LL BLU 00000 ERES Cece er gt
3. x I I I I I i x I I I NTSC i e e e e s s s e m uammummuumuuuuuuuuuvf duuuuuuuumuuuuuuuuuuus NTSC NTSC 6 HHHHHHHHLH HHHHHUHHHHUHHHHHHUHHHHHHHHHHLH HHHHHUHHHHHUHHHHUHHHHHHHHHHLH HHHHHUHHHHUHHHHHUHHHHUHHHHHLH HHHHHHHHHFPGAHHHHHHHHHHHHHHH HHHHHUHHHHLH 3 2 JH OD D D BLU HHHHHHHHHHH NTSCHHHHHHHHHHHH HHHHHH3HHHHHHH 240x180lpixelHHHHHHH HHUHHHUHHHHUHHHHHHUHHHHHHHHHHH HHHHHHHHHUHHLH 0 0 0 0 0 320x240 pixel 24HHHH 240x 180fpixe 0O 0000000000000000 70 OOOCOOOODOOOOODOOCOOOOOOOO 4000 10 HHHHHHUHHHHHHUHL 320 pixel 240 pixel U7 HHHHHHHHHL 3 3 300 NTSCHHHHHHHHHHUHHHHHHHH EIER CEE BE EL EE ELE DI ED EP ER CREE E AES 008300 NTSCHHHHHHHHHHHHHHHHHHHL HHHHHHHHHHHHHHHH3HH NTSCHHHHHH HHHHHUHHHHHHHHHHHHHHHLH HHHHHHUHHHHHUHHHHHHHHHHHHHHL HHHHHUHHHHHUHH 8HHHL U10 HHHHHHHUHUHHHHHH 180HHHHHHHH HHHHHHUHHHHUHHHHHHUHHHHHHHHHHL O00 RGBHHRHHHHHHHHHHHHHHHHHHH Dt Dan HHHHHHHHHUHHHH180HHHHHHHLH E EEEEEE EE EIE EE EE EL 50 EE U BEBE BEELEEEE N U 30 50HHHHHHUHHHHHHHHHHHHHHHHLH HHHHHUHHHHHHHHHHUHHH 2 QUERI Ero
4. NTSC 0 2 300 NTISCHHHHHHHHHHHHHHHH IIHHHHHHHHHHHHHHHHHHHHHHHHH IIHHHHHHHHHHHHHH SHHHHHHHHHHHH E EE ET ELE BE BL 2 2 NTSCHHHHHH 8300 NTSCHHHHHHHHHHHHHHHHHHHHH IIIHHHHHHHNTSCHHHHHHHHHHHHHHHHH IIHHHHHHHHHHHHHHHHHHHHHH 3HHHH NTSCHHHHHHHHHH RGBHHHHHHHHHHHH uj NTSCHHHHHHHHHHHHH 6 7 80000000 OOO NTSCHHHHHH LSI 004000000 NTSC UD SUD IIHHHHHHHHHHH3HHHHHHH RGBOD S bit llHHHHHHHHHHHH 2 3 FPGAHHH HHHHHHUHHHHUHUHHHHUHHHHHHHHHHL NTSC a J Wu m R a t Cd v 79 9 Em wl a K p 5d ed ARTT 244909 i amp p veer ot NTSC LSI NTSC U3 NTSCHHHHHH FPGADDDDDDDDU FPGAT DUULULULULULULLL HHHHHHHHHHTFPGAHHHHH 4000000 FPGA HHHHHHHHHHHHHHHHHHH PCI USB2 00 0 IIHHHHHHHHHHHHHHHHHHHHHHHHH PC HHHHHHHHHTFEPGAHHHHHHHHHHHHHHH IIHHHHPCHHH TFPGAHHHHHHHHHHHHHL HHHUHHHHHHHHL FPGA VHDL Very high speed inte grated circuit Hardware Description Language 9 10 0 O0 O IIHHHHHHHHALTERAHHHHHHHHH Quartus Version 2 2HHHHHUHHUHHUHHHHHHUHHHHHH USB2 0 0 USB FPGA SSRAM 4 FPGAQOYG 2 4 NTSCTLIIIIDEDULULU FPGAHHHHHHHHHHHHH RGBHHHHHHH HHHHHUHHHHUHUHHHHUHHHHHHHHHHH NISCHHHHHHHHHHHHHHHHHH
5. HHHHHHH SOOO NTSCHHHHHHHHHHHHHHHHHHHHL e 000 NTSCHHHHHHH LSII5IHH RGB J 8 bit OO ODO NTSCHHHHHHHHHHHHHHH NTSC LSI NTSC 0 5 NRTSCHHHHHHH 3 HHHHHHHHHL HHHHUHHHHHHHHHHHUHHHHHHHHH 6 HHUHHHHHHUHHHHHLH D 10 300 NTSCHHHHHHHHHHHHHHHHHH NTSCHHHHHHHHHHHHHHHHHH H2 HHHHHHHHHHHHHHHNTSCHHHHHH OOOO 640x480 pixe j RGBHHHHHHHHHHHHH 030 00000000 3800000 320x240 pixel 0 O HHHHFPGAHHHHHHHHHHHHHHHHHHHHH Uu 0 40 HHHHHHHHHH3HHHHHHHHHHTFPGA BE E EEE se HHHHHHHHHHHHHHHHH 640x480 pixel 0 OO HHHHHHHHHHUHHHHHUHH 050 HHHHHHHHHHHHHHHHHHHHH NTSC HHHHHHHHHHHHH NTSCHHHHHHHHHHL HHUHHHHHHHL 3 1 HHHHUHHHHHHL HHHHHHHUHHHUHHUHHHHHHHHUHHUHHL 3HHHHHUHHHHHHHHHHHHHHHHHHHLH 374HHHHHHHHHHHHHHHHHHHHHHHHHH HHHHHHUHHHHHHHHHH1IHHHUHUHHHHL HOUUUUUUUUUO HHHHHUHHHHHUHHHHHHHHHHHHHL e HHHHHH BRHPHNSSENERHRHERTHEHRHEHAENHEHRETENESHNESHEHEESENSEREE HHHHHUHHHHHUHHHHHHUHHHHUHHHHHHLH HHHHUHHHHIHHUHHHHHHHUHHUHUHHHL HHHHUHUHUHHHHHHHHHHHHHUHUHHHHHHL e IU HHHHHUHHHHUHHHHHHUHHHHUHHHHHLH NTSC NTSC NTSC Y a mra NTSC pun GEEESS V l eR a NTSC
6. HHHHHHHHHL HOUUU 1HHHHUHUHHUHHHUHUHHUHHHHHHHHH HHHHHHHHHHHHHHHUHHHHHHHHHHHHHL s eee eon HHHHHHUHHHHUHHHHHHHHHHHHHHHHL 1HHHHHHHHHHUHHHHHHH 3800 NTSCH D HHHHHHUHHHHUHHHHHHHHHHHHHHHHL HHHHHHHHHHHHHHHNTSCHHHHHHH FPGA HHHHHHUHHHHUHHHHHHUHHHHHHHHHHL OOO HI2HNTSCHHHHHHHHHHHHHHHHH HHHHHHUHHHHUHHHHHHHHHHHHHHHHL HHHHHHHHHHHH20HHHHHHH FPGA Eield HHHHHHUHHHHUHHHHHHHHHHHHHHHHL Programmable Gate Array 0O 00000000000000 HHHHHHUHHHHUHHHHHHHHHHHHHHHHL HHHHHHHHHHHHHHHHHHHH 200 36 bit HHHHHHUHHHHUHHHHHHUHHHHHHHHHHL 000 18 Mbit SSRAM Synchronous SRAM 3IHHHH HHHHHHUHHHHUHHHHHHUHHHHHHHHHHL HHHHHHHHUHHHHHUHHHHHHHHL HHHHHHUHHHHUHHHHHHUHHHHHHHHHHL 2 1 300 NTSCI I II UD D BOO D B D D B E U L HHHHUHHHUHHHHHHHHHHHHUHUHHHHHHL 0 20000300 NTSCHHHHHHUHHHHHHHHH HHHHHHUHHHHHHHHL HHHHH3HHUHHH NTSCHHHHHHHHHUHHHL NTS 3 9 ems gt m a OK z DS s t 1 1 4 0 u o gt J he eo ae a hI te w E NA te ER 704 T R x 4A ES 3 E m sS e iui Y Q FE P P lel gt sr x SosnionenbnnnnLgo Z E oon gEREEERERDOOO ye F TE Mera e 3 SA NTSC ra Hes Mk FPGA MTSC NTSC 01 HHHHHHHHHHHH NTSC
7. HOUU HHHHHHHH HH THE INSTITUTE OF ELECTRONICS TECHNICAL REPORT OF IEICE INFORMATION AND COMMUNICATION ENGINEERS HHHHHHHHHHHHHHHHHHHHHHL GH MA cupo pe Mo OS IfHHHHHHHHHHHH O 680 8552 0000000000 4101 TOOOO O00 H 680 8520 000000000 4101 E mail 11nagase kawamura sugahara ike tottori u ac jp UU 1HHHHUHHHUHHUHHHHHHHHHHHHHHHHHUHHUHHHHHHHHHHHHHUHHHL HHHHHUHHHUHHHHHHHHHHHHHHUHHHHHHHHHHHHHUHHHHHHHHUHHHHHHHHHL BB ee a BB a ge i i Te UI FPGA UULUDODULULULUULULLULU HH HE O00000 FPGA Hardware Realization of Panoramic Image Generation Function Yukinori NAGASE Takao KAWAMURA and Kazunori SUGAHARA f Graduate School of Engineering Tottori University 4 101 Koyama Minami Tottori City Tottori 680 8552 Japan tt Faculty of Engineering Tottori University 4 101 Koyama Minami Tottori City Tottori 680 8552 Japan E mail 11nagase kawamura sugahara ike tottori u ac jp Abstract In this paper a video camera for TV conferences are proposed Proposed camera has panoramic image generation functions to transmit both atmospheres of conference places and speaker s expressions The camera is implemented as hardware circuits by using FPGA to construct a stand alone system These panoramic image generation functions are confirmed by the experiments Key words TV conference FPGA i HHHHHHUHHHHHHHHHHHHHHHHHHHHL HHHHHHHUHHHHHHUHHHHHH1HUHHHHHL HHHHHHHHHHHUHHHHHHHHHHHHHHL BE ES EEE ERE EE EE HS EPI EGAL ET HIE Iy hD EET HI H
8. S8160Z36T 166 Giga Semiconductor Inc 2002 4 000000000 MSM7664BHHHHHHHHHHHH OOOO 2001 5 HHHHHHHHH MSM76540000000000000 OOO 2003 e CQOO0 00000000 20039 entr co Dt 2003 7 Altium Limited Introducing Protel DXP Altium Limited 2003 is UDUDSUUUDUSDSUSUUDUDUUDUHUDHUULD Introducing Protel DXP uggagggagagggugguaguuututg 2003 9 HOO 00 VHDLHHHHHHHHHHHHHHCQHH 2002 uo HDELHHHHHHHHHHHHHHHHCQHH 2002
Download Pdf Manuals
Related Search