Home

elektronik-magazin für chip-, board- & system-design

Contents

1. Firmenname Halle Stand Embedded Systems aus Messe Highlight Ceibo L12 EB 51X2 EB 764 k A Channel Microelctronic 1 B 21 Embedded PCs LCD Controller Quarzprodukte LCD Module LCD Gl ser k A PC L sungen CIP System 12 N 36 CIP Tool grafisches SW Engineering Werkzeug automatisch erzeugte Interaktionsse quenzen zur Entwurfszeit Cosmic Software 12 M 1 Ansi C Compiler HLL Debugger integrierte Entwicklungsumgebung f r k A Win CSM 12 F 17 PC Card Laufwerke PC Cards Messtechnik Komponenten automotive Omniscale DOS Driver Diadem Messtechnik SW css 12 C 25 Single Board PC All In One CPU Boards Entwicklungssystem CSS SYSC Dallas Semiconductor C 24 High Performance Microcontroller mit 2 Can Interfaces 80C390 u Controller mit Can Interface Diab SDS Kl Debugger Compiler Simulatoren Dual Core Debugging Digital Logic 12 F 1 CPU Peripheriekarten hochintegrierte Smart Rechnermodule Technologie k A f r Embedded Anwendungen DLI 12 N J 22 Logikanalysatoren Fibre Channel Analysatoren PCI Entwicklungstools k A ISDN LAN WAN Messtechnik DSM Digital Service 12 15 Slot CPU Industrie PCs Compact PCI Embedded k A EAC Automations 12 G 03 IPC und Peripheriemodule f r die Montage auf DIN Normschienen IPC und IPC und Peripheriemodule f r die Systeme Peripheriekomponenten f r VME Systeme VME Magazine grafische Pro Montage auf DI
2. Embedded PC Modul f r Bildverarbeitungssysteme STePC Multimedia plattform f r Win CE Anwendungen PC 104 Erweiterungskarten Inter bus ICs und Boards I2SE 12 C 19 Embedded Webserver auf Microcontroller Basis Webserver Applikationen Remote Access Security Server Rass mit 32 Bit Risc Net amp Arm Scheckkarten Microcontroller Modulsystem IAR Systems L16 EC C Cross Compiler Hochsprachendebugger MakeApp Visual State k A Consulting Services IEP 12 D 23 Echtzeitbetriebssystem RTOS UH Crest C Ansi C Entwicklungsumgebung CodelEP mit Echtzeiterweiterungen MOCS 1 100 Kleinsteuerung und Proze rechner kundenspzifische Single Board Computer Ikon F22 Protokollstacks f r ATM Frame Relay MPLS ISDN V 5 2 SS 7 x 25 Protokollstack f r Voice over IP SDLC Voice over IP Dienstleistung im Bereich Kommunikation ILFA Feinstleitertechnik 12 B 18 Leiterplatten in Mikrofeinstleitertechnik von starr bis flexibel integriertes Mikrok hlsystem f r Leiterplatten Imcor 12 09 Win Driver Win Wedge Serialtest Win Driver Industrial Computer 12 A 16a Slot CPUs little Boards Industrie PCs SBL 558 Source Infineon Technologies C 08 k A k A Ing B ro Dr Kaneff K12 Echtzeit Betriebssystem Europlus Can Treiber Ethernet Treiber TCP IP Java Virtual Machine ISDN Stack Stack Web Server ISDN Stack Java Virtual Machine Ing B ro Martin 12 F 1 Simulator Instrumente T D Module f r ec376 HCO8 Module User
3. wahlweise 3 Draht oder SPI Serial Peripheral Interface Die Stromversorgung kann so wohl in einem Bereich f r ana loge Signaltechnik als auch f r einen Bereich geringer Span nung f r digitale Logik erfol gen Dadurch entspricht der Baustein der wachsenden Nach frage nach der Betriebsm glich keit mit mehreren Spannungen f r tragbare Systeme mit ge mischt analoger und digitaler Technik Durch die zus tzliche Wahlm glichkeit zwischen standardm iger 3 Draht und der seriellen SPI Schnittstelle erh lt der Entwickler die Flexi bilit t unterschiedliche Netz werk Kommunikationsproto kolle bei eingebetteten Syste men zu realisieren Beide Schnittstellen belegen die glei che Pin Anzahl Die Direct to Digital Technologie erm glicht ber den Bereich von 40 C bis 85 C eine Temperaturer fassung mit maximaler Abwei chung von 2 C ohne zus tzli che Bauteile zu ben tigen F r Anwendungen die eine h here Aufl sung verlangen kann der Benutzer eine Anzeigeaufl sung zwischen 8 bis 12 Bit aus w hlen eine hilfreiche Ein richtung bei Anwendungen bei denen thermische Abweichun gen schnell erkannt werden m ssen Der D51722 eignet sich f r Schaltungen in PCs Ser Produkte vern Workstations Handys B roger ten tragbaren Analog messger ten und Prozesssteue rungen oder jedem beliebigen anderen thermisch empfindli chen System Der Baustein ist in einem 8 Pin SOIC oder ei
4. Funktionen so genannte Intellectual Property IP zusammenzuf gen und damit die programmierbaren Baustei ne seien es nun ASICs oder FPGAs zu f llen Allerdings hat auch dieses Vor gehen seine T cken sodass stets An passungsarbeit zu leisten ist Aber und da sind sich die Branchenkenner einig wird k nftig kein Weg mehr am Einsatz von IP vobei gehen Nur so werden sich komplexe eingebettete Systeme noch in berschaubaren Zeitspannen entwickeln lassen Deshalb gilt auch f r dieses Marktsegment erkenne die M glichkeiten und agiere denn auch dieser Marktbereich ist wahrlich kein sanftes Ruhekissen Ihr Wolfgang Patelay Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt INHALT Markt Lauterbach Vertrieb verst rkt Fakult t f r Maschinenwesen der TU M nchen Authentifizierung via Fingerabdruck Kipp amp Zonen Schreibergesch ft erweitert MSC Hilfe bei WinCE Projekten Embedded ATE Infineon geht an die B rse Embedded Datenbanken Analyse des Kabelbaumdesigns Avnet wird Philips Franchise Partner Java Konferenz I BUS er ffnet Vertriebsb ro Titel Story CAM Speicherarchitektur im PLD Programmierbare Logik Forumsdiskussion Programmierbare Logik Der Strahlung keine Chance Vorhandene EDA Umgebungen nutzen Markt bersicht Programmierbare Logikbausteine Produktmeldungen Elektronik Focus Messef hrer Embedded Systems 2000 Produktmeldungen CHIP DE
5. strecken geeignet Convolutio nal Encoder und Viterbi De coder f r Systeme wie Wire less LANs und digitale Mobil telefone sowie Applikationen aus den Bereichen Target Tracking und Mustererken nung Der Channel Core ein Test und Entwicklungsmodul welches das in Kommunikati onssystemen typische Rau schen generiert Dieser Core ist ideal f r den Einsatz in FPGAs geeignet denn er kann w hrend CHIP DESIGN der Hardware Entwicklung in tegriert und vor der Produktion des Systems wieder entfernt werden Der Arbiter Core kann in Systemen mit mehreren Ein heiten verwendet werden die auf gemeinsame Ressourcen wie z B einen Bus zur ckgrei fen in diesem Fall bernimmt der Core Arbitration und Prio rity Assignment pa Xilinx Tel 089 93 08 80 Echtzeitbetriebssystem auf dem Chip RTA gibt bekannt dass das Echtzeitbetriebssystem SSX5 RTOS on Chip ab sofort auch den RISC Core ARM7TDMI unterst tzt SSX5 ist das erste Echtzeitbetriebssys tem das speziell auf die Anfor derungen von Single Chip Ar chitekturen in tief eingebetteten Anwendungen zugeschnitten ist Diese Applikationen verf gen meist nur ber einen sehr be grenzten Speicherplatz deshalb wurde dieses RTOS gezielt so entwickelt dass es auch in den kleinstm glichen Speicher passt typischerweise ben tigt es etwa 1 KByte ROM und 100 Byte RAM Der extrem effiziente Echtzeitscheduler stellt sicher dass der Programmcode maxi
6. D Eck u dania Ei he p EEN eT T aa C Dk i didan rana DIKUND BATINTTT faiie Gans Checky D ke ein pra rg werden m ssen sind der Speichercontroller UPM sowie die seriellen Kommu nikationskan le Diese Mo dule unterst tzen viele m g liche Optionen Die Konfi Bild 1 zeigt wie die Peripherie mit dem CPU Core des MPC860 PowerQUICC in Verbindung steht gen f r popul re DRAM Bausteine sodass hier sehr einfach vorgegangen wer den kann Wegen der Komplexit t der Protokolle die von den SCC Bausteinen unterst tzt werden ist die Programmie rung dieser Module oft der schwierigste Aspekt der MPC860 Konfiguration Das CPM Modul verwaltet einen Satz von Pufferbe schreibungen die bei der Initialisierung programmiert werden m ssen Es gibt sowohl einen Satz von Registern f r jeden SCC Kanal der gemeinsam f r alle unterst tzten Proto kolle ist als auch protokoll spezifische Register Alle m ssen korrekt gesetzt wer den wenn der Prozessor op timal genutzt werden soll Um einen UART auf einem MPC860 zu programmieren m ssen folgende Schritte durchgef hrt werden E Clock Source f r SCC bestimmen E Definition von Pins f r TX RX RTS CTS DTR E Setzen des SCC Registers General Purpose Mode E Setzen der protokollspezi fischen UART Parameter parity data length stop bit etc E Setzen der MPC860 in ternen RAM Parameter des SCC W Setzen des Buffer
7. FPGA Cores f r Netzwerk und Kommunikationsanwendungen ilinx und CSELT S p A mit Sitz in Turin Italien pr sentieren acht neue Allian ceCORE Produkte f r den Ein satz in den Virtex FPGAs Die neuen Cores stammen aus der Entwicklung von CSELT und sind auf eine Vielzahl von ATM und Telekommunikati onsapplikationen zugeschnit ten F r den Vertrieb und den Support der Cores ist CSELT zust ndig CSELT die For schungsabteilung der Telecom Italia Gruppe ist ein Mitglied des Xilinx AllianceCORE Pro gramms in dem sich die Third Party IP Entwickler zusam mengeschlossen haben Die Virtex Architektur eignet sich f r den Aufbau von High Per formance Kommunikationsan wendungen Die Cores von CSELT sind in einer Vielzahl Systeme 2 2000 von Networking Internet und Kommunikationsapplikationen einsetzbar Dazu geh ren Die UTOPIA Level 2 Transmitter und Receiver Cores f r ATM Physical Layer Devices Swit ches und Router zum Beispiel zur Adaptierung von internen Protokollen wie das RACE Physical Protocol Pb das von vielen europ ischen System herstellern verwendet wird bis hin zum UTOPIA Standard RACE ist ein europ isches Programm zur Entwicklung von modernen Kommunikati onstechnologien Distributed Scrambler und Descrambler Cores die kompatibel zum ITU T 1 432 Standard sind Diese Cores sind f r den Ein satz in Routern Switches und Adapterkarten f r ATM Cell Based Daten bertragungs
8. Ich wollte noch etwas auf Herrn Streichers Aussage erwidern ergreift Udo Renz das Wort Ich bin nicht der Meinung dass das gro e Wachstum bei Embedded FPGAs liegt oder Hard Cores oder wie immer man sie nennt Ein gro er Vorteil der programmierba ren Logik ist ihre Flexibilit t und dass es universelle Standardprodukte sind Sobald man einen Hard Core einbaut ist es kein universelles Standardpro dukt mehr weil es nur mehr f r einen Teil der Anwender einsetzbar ist und dadurch Vorteile die ein freiprogram mierbarer Baustein hat wieder zunich te gemacht werden Er sieht den Vor Programmierbare Logik teil eindeutig in der Flexibilit t und freien Konfigurierbarkeit der Baustei ne und nicht in Embedded Produkten Hinzu komme dass auch die Komple xit ten erreicht werden die es erlau Udo Renz glaubt an den Erfolg der FPGAs Im High end Bereich bleibt die Dominanz der ASICs aber den gro en Restn des Marktes werden FPGAs erobern ben dass Soft Cores implementiert werden k nnen Das wird mit den IP Bl cken immer st rker kommen so dass man diese Funktionen wesentlich flexibler integrieren kann als mit Hard Cores Diese Kombination von Hard Co res mit programmierbarer Logik macht sicher nicht in jedem Fall Sinn gibt Streicher zu Sie mache nur dann Sinn wenn der Hard Core der konfigurier bar sein m sse auf einem Standard z B PCI Core basiere Einfach Hard Cores zusammenmischen
9. SRAM Bausteine ber die sen Backside L2 Port bie tet der Einplatinencomputer MVME2400 einen 1 MByte gro en zweifach assoziati ven Sekund r Cache Diese Cache Architektur bietet zahlreiche Vorteile gegen ber einem normalen Look aside Cache E Da es sich um eine Punkt zu Punkt Schnittstelle handelt ist eine wesent lich h here Taktfrequenz m glich Ta AH Durst Resi Nandwidth Miis EDO DRAM Eh MMH a EDD BAHT Paa EDRAM dj 100A HE Peni Bild 2 Vergleich der Speicherbandbreite daf r sehr schnellen sekun d ren Cache Speicher und einen sehr gro en aber daf r relativ langsamen Haupt speicher zu realisieren Da bei wird nat rlich vorausge setzt dass ein kleiner aber extrem schneller Prim r Ca che der sogenannte L1 Ca che vorhanden ist Der Prozessor MPC750 besitzt einen 32 KByte gro en Be fehls Cache und einen 32 KByte gro en Daten Cache Beide Cache Speicher sind sehr effizient da es sich um achtfach assoziative Spei cher handelt die genauso schnell wie der Prozessor kern getaktet werden Der Daten Cache kann je nach Anforderungen der Anwen dung im Copy Back oder Write Through Modus ar beiten Der Prozessor hat au er dem einen eingebauten L2 Cache Controller mit dedi ziertem L2 Port zum An Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt E Der Systembus kann mit h heren Geschwindigkei ten
10. In den zur ckliegenden Jahren hat sich Actel mit seinen strahlungsfesten FPGAs in einer Vielzahl von neuen Sa tellitenprojekten f r die Telekommuni kation und Navigation etabliert Auf grund von steigenden St ckzahlen so wie Verbesserungen bei den Ferti gungsprozessen konnten die Kosten f r raumfahrttaugliche FPGAs konti nuierlich gesenkt und deren Strah lungsbelastbarkeit auf bis zu 100 kRad Si gesteigert werden Reduzierte Halbleitergeometrien und eine Sea of Modules Architektur werden k nftig verst rkt dazu beitra N Ta Fu ME gt Bild 1 Strahlungsfeste RadHard und strahlungstolerante RadTolerant Logikchips von Actel befinden sich in einer Vielzahl von Raumfahrtprojek ten im Einsatz Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt Programmierbare Logik gen dass sich FPGAs aufgrund stei gender Logikkapazit ten auch in der Raumfahrt zunehmend als kosteng ns tige Alternative zu ASICs etablieren Dar ber hinaus k nnen bei FPGAs im Vergleich zu ASICs kosten und zeitin tensive Burn ins und Tests eingespart werden Dank dieser Vorteile gelten Antifuse FPGAs unabh ngig von der St ckzahl bereits heute als direkte Al ternative zu ASICs Actel gilt nach eigener Einsch tzung bei HiRel und Raumfahrtapplikatio nen als weltweit gr ter PLD Liefe rant Die Bausteine des Unternehmens befinden sich in ber 50 Satelliten und Raumfahrtmissionen im
11. Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt 59 CHIP DESIGN Schnelles Prototyping von SoC Designs Das blockbasierte Prototyping Konzept V llig neue Wege beim Prototyping von komple xen SoC Designs geht Aptix mit seinem Block based Prototyping Konzept Dieser Ansatz stellt Entwicklern einen Mechanismus zum Abbilden und Verifizieren von individuellen Designbl cken inkrementell und parallel zum Entwurfsprozess zur Verf gung und verk rzt gegen ber her k mmlichen Prototyping Konzepten die zur Erstellung von Prototypen ben tigte Zeit D Verifikation von Lo gikschaltungen mit her k mmlichen Tools und Ve rifikationstechniken bean sprucht aufgrund der st ndig steigenden Designkomple xit ten immer mehr Zeit und f hrt oft zu Engp ssen im Entwurfszyklus Weiter ver sch rft wird diese Problema tik durch den bergang vie ler Hersteller zu System on Chip ASICs SoC Den Fortschritten in der Halbleitertechnik ist es zu verdanken dass die Branche heute an einem Punkt ange kommen bei dem sich digi tale Logikfunktionen Spei cher und Mixed Signal Funktionen auf einem ge meinsamen Chip integrieren lassen Systeme die bisher mit mehreren Chips reali siert werden mussten k n nen inzwischen als Single Chip L sung realisiert wer den Die Verifikation dieser komplexen SoC ASICs be reitet jedoch oft Schwierig keiten Der Entwicklungs zyklus f r ein Produkt l sst
12. RAM und CPU Zeit Systeme 2 2000 CHIP DESIGN Tabelle 2 Ein einfaches System mit vier periodischen Tasks satz dann muss die gesamte Elektronik ersetzt werden daher wird zunehmend Flash EEPROM bei Ein Chip Bausteinen verwendet denn dann kann die Soft ware einfach ersetzt wer den Der Imageverlust kann ebenfalls schwerwiegende Folgen haben Man denke nur an die ffentliche Wir kung eines R ckrufs durch einen Automobilhersteller um eine Fehlfunktion im Motormanagement oder Bremssystem ausgel st durch einen Software Feh ler zu beheben F r das korrekte Verhalten von eingebetteter Software sind zwei Aspekte ma geb lich die funktionale und die zeitgenaue Korrektheit Mit anderen Worten die richtige Aktivit t muss zum richti gen Zeitpunkt erfolgen Ob wohl die Beseitigung von Software Fehlern ein wich tiger Punkt ist ist dies f r den Mainstream der IT nicht die h chste Priorit t Die Besatzung des Kriegsschiffs USS Yorktown war davon betroffen als eine fehlerhafte Dateneingabe im Anwen dungsprogramm das Be triebssystem Windows NT zum Absturz brachte und da mit auch der Antrieb des Schiffs f r mehrere Stunden lahmgelegt wurde Zum Gl ck werden durch gr nd liches Testen der Software die meisten funktionalen Fehler entdeckt und besei tigt und damit h tte der Bug im Anwendungspro gramm der die Yorktown au er Gefecht setzte durch eine passende Tes
13. blicher weise aus einer bestimmten jedoch limitierten Anzahl von Zeichen besteht Pass w rter werden u a zum Ein loggen in das Internet zur Der Sensorchip zur Fin gerabdruckidentifizierung von Veridicom Nutzung von Geldautoma ten und Handys sowie um den Zugriff auf Computer daten oder die Durch f hrung von Geldtransaktio nen zu erm glichen ver wendet Leider sind sie kei neswegs so sicher wie erw nscht da es mittlerwei le sogar Internet Program me gibt die f hig sind Pass w rter zu stehlen Hinzu kommt dass sehr viele Laptops verloren oder gar entwendet werden nur in den USA wurden 1998 ber 390 000 Laptops gestohlen und das ist mit dem unbe streitbaren Risiko verbun den dass Unbefugte Zugriff auf wichtige Daten erhalten Und es gibt au erdem meh rere andere Wege ber die man rechtswidrig an das Passwort eines anderen ge langen kann Der menschliche Finger abdruck ist ein einzigartiges Merkmal einer Person den man au erdem weder ver gessen noch im Normalfall verlieren kann Daher wird er auch vom Gesetz als ein deutiges Identifizierungmit tel anerkannt Davon ausge hend hat Veridicom ein 1997 als Spin off von Lu cent Technologies in Santa Clara Kalifornien gegr n detes Unternehmen seine Firmenstrategie und Pro duktpalette entwickelt Das Unternehmen fertigt den FPS110 Distributor Hyli ne einen urspr nglich von den Bell Laboratories en
14. haben ergeben dass zuver l ssige bertragungen ber Entfernungen von 20 m m glich sind F r gr ere bertragungsdistanzen wird der Einsatz von Lichtwellen leiter Modulen empfohlen Die parallele Schnittstelle des Senders erlaubt verschie dene Betriebsarten und bietet somit ein Maximum an Fle xibilit t f r das Design der Systeme 2 2000 BOARD DESIGN Applikationsschnittstelle Ganz generell ist das paralle le Daten Interface des Giga STAR Systems f r die Un terst tzung einer Vielzahl von Applikationsschnittstel len konzipiert Es stellt f r die Ausgangs Puffer z B FIFOs Speicher ASICs oder PLDs der jeweiligen Applikation einen Lesetakt RDCLK von bis zu 33 MHZ zur Verf gung Ein Da tenwort der parallelen Schnittstelle besteht aus 36 Bit zuz glich des optionalen Parit ts Bits Das Bit paral lele Datenwort das die Ap plikation dem Senderchip synchron zum Lesetakt RDCLK pr sentiert wird in den chipinternen Sub bl cken serialisiert und auf das serielle bertragungs format des GigaSTAR abge bildet Der propriet re DC balancierte Leitungscode ist blockorientiert zu jedem Datenblock Rahmen wer den Informationen hinzuge f gt die Bestandteil des effi zienten Protokolls zwischen Sender und Empf nger sind Dem Empf nger werden auf diese Weise alle Informatio nen bermittelt um die ber tragenen Nutzdaten zu deco dieren und testen zu k nnen ob sein Arbeitstakt rah
15. wender die Adresse und bekommt dann die dort gespeicherten Daten zur ck Die Anzahl der Adressleitun gen limitiert beim RAM die Speicher tiefe w hrend die Speicherbreite prak tisch beliebig erweitert werden kann Der CAM ben tigt keine Adressleitun gen um die Daten zu finden daher kann die Speichertiefe eines CAM Systems beliebig erweitert werden Hier ist die Speicherbreite durch die physikalische Gr e des Speichers be schr nkt Ein CAM ist anders als ein RAM or ganisiert Beim CAM werden die Da ten Random artig an den jeweiligen Orten gespeichert Ein Adressbus kann den Ort ausw hlen oder die Daten werden direkt in dem ersten freien Speicherort abgelegt Jeder Ort verf gt ber ein paar spezielle Status Bits die dar ber informieren ob der Speicher 012023 4239 8342 832739 Taken CAM Contents Figini Bild 1 CAM Speichertechnik bei der Datenkompression der vorher gespeicherten Eintr ge ver glichen wird und zwar gleichzeitig Damit kann die Suchzeit oft um eine Gr enordnung reduziert werden CAM ben tigt keine Adressleitungen um die Daten zu finden daher kann die Datentiefe beliebig erweitert werden nur limitiert durch die physi kalische Gr e des Speichers CAM Architekturen sind pr destiniert f r Anwendungen wie Ethernet Adressie rung Datenkompression Musterer kennung Cache Tags oder Adressfil ter mit hoher Bandbreite Weitere An wendungen sin
16. Digitalentwickler w n schen ein leicht bedienbares preisg nstiges Werkzeug zum Debugging Der Logik analysator Agilent Lo gicWave erf llt diese Anfor derung durch die Kombina tion einer Benutzerschnitt stelle nach weitverbreiteten Windows Regeln mit der Logikanalysator Technik von Hewlett Packard und Agilent Technologies Die wichtigsten Ziele bei Design und Entwicklung des Ger ts war die Ber cksichtigung der Bed rfnisse der Anwen der erfasst durch umfang reiche Erhebungen und das Erreichen einer exzellenten Gebrauchst chtigkeit er zielt durch sorgf ltige Opti mierung der F higkeiten des Logikanalysators und der Benutzerschnittstelle Steve Warntjes Karl Grabner Agilent Technologies Agilent Technologies Tel 0 70 31 46 40 Systeme 2 2000 N euer Technologieansatz zur automatischen Erzeu gung von Device Treibern Eine neue Generation von 32 Bit Hochleistungs Mikrocontrollern erobert den Markt Insbeson ders die PowerPC 800 Familie von Motorola ist hier in sehr vielen Punkten f hrend Die expo nentiell steigende Komplexit t steigert jedoch auch die Anspr che an die Software Entwickler Wie diese mit den Anforderung mithalten k n nen zeigt der folgende Artikel anhand eines technologisch v llig neuen Ansatzes einem CAE Werkzeug zur automatischen Generierung von BSPs und Hochleistungs Device Treibern f r die MPC800 Familie unehmend ist eine neue Generation von 32 Bit Mi
17. San Jos beheimatete 1992 gegr ndete Firma Lo gicVision konzentriert ihre Aktivit ten auf den Entwurf von Embedded ATE L sun gen f r ASICs SoCs Boards inkl Mixed Signal Komponenten sowie kom plette Systeme Sie hat k rz lich ihre europ ische Zentra le in Frankreich er ffnet und Jean Claude Caraes zum Vi ce President und General Manager Europe ernannt Dadurch will sie auch eu rop ischen Designern ihre Produkte zug nglich ma chen Mit IC Strukturen deren Abmessungen im VDSM Bereich Very Deep Sub Micron liegen lassen sich SoCs realisieren die eine extrem hohe Funktionsdich te aufweisen und daher letzt endlich die Kosten der End produkte reduzieren Um solche Chips effizient und bei vertretbarem Kostenauf wand zu testen reichen je doch herk mmliche automa tische Testverfahren nicht mehr aus da der damit ver bundene Aufwand und folg lich die entsprechenden Kosten sehr stark zunehmen und daher die Vorteile von SoCs wieder zunichte ma chen So liegt z B der Preis f r ein hybrides multifunk tionales ATE System bei rund f nf Millionen Dollar Die Auswirkungen dieser Schwierigkeiten vervielfa chen sich auf Board und Systemebene und stellen be reits ein beachtliches kon kretes Problem dar Ausgehend von diesen Tatsachen hat LogicVision eine Familie von L sungen ERTERMAL ATE Embedded ATE Corci ee T Ere Auromarion Tools i Test Program Dianon EMBEDDEE AT
18. System Design Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt Systeme 2 2000
19. denen Knoten zu erm gli chen die notwendige Syn chronisation zwischen dem Knoten und dem zugeh ri gen TTP C Controller und die Behandlung von Sender und Empf ngerstatus jeder Nachricht TTPbuild ben tzt Ent wurfsinformationen aus der Cluster und Knotenebene Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt um den FTC Layer zu opti mieren Da das zeitliche Verhalten von Nachrich ten bertragung und Aktivie rung von Tasks statisch be kannt ist kann TTPbuild die minimale Anzahl von Tasks zur Behandlung der bertra gung erzeugen und vermei det das Bearbeiten von Nachrichten die von einem Knoten nicht ben tigt werden TTPos ist ein extrem effi zientes Betriebssystem f r harte Echtzeitsysteme Sei ne Merkmale decken die Anforderungen von hochzu verl ssigen und fehlertole ranten Echtzeitanwendun gen ab Mit der angebotenen Tool Unterst tzung TTP build sind Entwickler in der Lage kosteneffiziente Im plementierungen mit mini maler Time to market zu realisieren Christian Tanzer Martin Gl ck Manfred Pisecky TTTech Literatur H Kopetz Real Time Systems Design Principles for Distributed Embedded Applications Kluwer Aca demic Publishers 1997 ISBN 0 7923 9894 7 S Poledna and G Kroiss The Time Triggered Com munication Protocol TTP tm C Real Time Magazi ne 98 4 TITech Tel 00 43 158 53 43 40 Systeme 2 2000 VME auf hoher See Schif
20. der steuern wie der Compi ler bez glich Sprache Opti mierung und Codegenerie rung arbeitet Der Vorteil dieser Struktur kommt bei der Prozessorwahl zum Tra gen Will ein Entwickler h heren Code f r einen an deren Prozessor ausrichten verwendet er einen Compi ler mit dem entsprechenden Back end Codegenerator Jeder CodeWarrior Compi ler verwendet den gleichen Sprachsyntaxanalysierer im Front end sodass keine sprachenbezogenen Portie rungsprobleme existieren Die IDE unterst tzt auch Assembler Sprachen Da As sembler Maschinencode di rekt erzeugt wird die IR Stufe nicht ben tigt Die Flexibilit t der IDE reicht so weit dass sogar Befehlszei len Compiler und Linker wie etwa GNU Tools ver wendbar sind Jede Verbes serung der Front end Spra che wie etwa im C C Parser oder der IR bedeu tet dass alle Back ends davon profitieren Aufgrund einiger Optimierungen in Systeme 2 2000 der IR kann jedes Back end mit hoch optimiertem Code arbeiten Zweitens kann die IDE einen neuen Prozessor sofort unterst tzen sobald SYSTEM DESIGN datei Quellcode in ein an deres Format Maschinen code bersetzt Plug in Tools k nnen auch andere Datentypen verarbeiten Ein Eptir Biss Manager ET prm Debugger Pugna arty riegnion Extz ing Ar ag rkall de has a Future Arte and plagen a Sub Pe ae Bild 4 Die Erweiterung der IDE Architektur er auf d
21. dies sinnvoll einsetzen zu k nnen muss der Anwender die Wirkungsweise der Trig gerung verstehen und den Systeme 2 2000 endlichen Automaten pro grammieren der der Trig gersequenz zugrundeliegt Wenn das Konzept auch von BOARD DESIGN ein bestimmtes Muster an liegt und eine bestimmte Flanke auf einem Eingangs kanal erfolgt Hari Esie l Lae ass Bild 2 Die lineare Abh ngigkeit von Kompliziertheit der Bedienung und der Anzahl der Features der Flexibilit t her kaum W nsche offen l sst kommt ein Gelegenheitsanwender damit eventuell nicht zu recht Die Entwickler des Agilent LogicWave glieder ten daher verschiedene Trig germ glichkeiten in zwei gro e Kategorien einfache Triggerung und erweiterte Triggerung Triggersequenzen wurden in vereinfachter und somit auch einfacher anwendba rer Form realisiert alle f r die t gliche Arbeit ben tig ten Funktionen stehen zur Verf gung Unter einfacher Triggerung versteht man die Triggerung auf eine ein zelne Flanke auf ein be stimmtes Muster oder ein Muster mit Flanke Flanken triggerung ist die F higkeit den Logikanalysator auf ei ne ansteigende oder fallende Flanke in einem einzigen Eingangskanal zu triggern Ein einfaches Muster ist eine bestimmte Kombinati on von Einsen und Nullen und auch don t cares ber einige oder alle Ein gangskan le Wenn dieses Muster anliegt wird der Lo gikanalysator get
22. duktportfolio ab Die Sup port Abteilung von Raima Deutschland wird als Ge sch ftsbereich Raima Com petence Center von Centura weitergef hrt und bleibt am Standort N rtingen Centura konzentriert sich auf den Ver trieb der Produkte und das Competence Center auf die Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt technische Betreuung Velo cis ist ein Embedded Client Server Datenbank Manage mentsystem das symmetri sches Multiprocessing und Multi Threading f r Server Prozesse unterst tzt Der Server ist f r Windows 32 Bit Linux und andere g ngi ge Unix Systeme erh ltlich RDM ist ein Embedded Da tenbank Managementsystem der Database Manager kann an beliebige Betriebssysteme angepasst werden pa Raima Tel 0 70 22 92 56 44 MARKT 12 Analyse des Kabelbaumdesigns Entw icklungs Tool erweitert Die Erstellung von Kabelb umen unterst tzt Saber Bundle die neueste Erweiterung des Entwicklungs Tools SaberHarness von Analogy Unabh ngig da von ob Autos Satelliten oder Audio Videoger te entwickelt werden m ssen sich Ingenieure bereits in den Anfangsphasen eines Designs Gedanken ber den Kabelbaumentwurf machen Der Kabel baum muss so ausgelegt sein dass er s mtlichen im System anfallenden Anforderungen gerecht wird zum Beispiel den flie enden Str men oder der ge forderten EMV St rsicherheit aberBundle erzeugt die 2D Bundle Z
23. f r den Systemintegrator als auch f r den Subsystemlie feranten das Konfliktpoten tial ein und reduziert den Kommunikationsaufwand F r den Subsystemlieferan ten bietet der zweistufige Prozess einen hohen Grad von Unabh ngigkeit Der Lieferant ist uneinge schr nkt in seinen Design entscheidungen ben tigt weniger Systemwissen und profitiert von deutlich weni ger Anforderungs nderun gen F r den Systemintegra tor bietet der zweistufige Prozess alle Vorteile der Zu sammensetzbarkeit Kosten Zeitaufwand und Risiko der Systemintegration werden reduziert Die Notwendig keit f r kostenintensiven Er satz f r zeitliche Zusam mensetzbarkeit wird ver mindert Die k rzeren und besser absch tzbaren Ent wicklungszeiten dieses An satzes erm glichen ein deut lich verringertes Time to market Bild 1 zeigt die Software Entwicklungsumgebung TTPtools von TTTech die den dargestellten zweistufi gen Entwicklungsprozess implementiert Sie enth lt ein Cluster Design Tool TTP Pe KELEIEETTTE TTP Software Development Environment EB SS EEE ES SEES TEENS EEETELSETTZELTTTETEISETELSTTETETSESTTELTTE SEES EEE Tee Zliusier ierel BE nem TIP Hadeseuel Drwrrigssiin TIEF Bild 1 TTP Software Entwicklungsumgebung TTPtools Systeme 2 2000 SYSTEM DESIGN pplication SW HN TTP controll r on lina TTPbulkd Jede detlgn TTPplarn Cluster design y olf
24. gibt es immer noch einen Ausweg Der Her steller wird die Busspezifika tionen offenlegen sodass An wender in der Lage sind auch eigene Module zu entwickeln pa Sorcus Tel 062 21 3 20 60 Halle Stand 12 Bl13 USB Boundary Scan Controller ynatron stellt mit dem JT 3710 USB DataBlaster von JTAG Technologies den einen ber USB gesteuerten Boun dary Scan Controller vor Die ser erm glicht Test und ISP Applikationen In System Pro gramming sowohl f r portable Anwendungen als auch f r den Desktop Betrieb mit hohem Durchsatz Er ist ein Instrument mit kleiner Standfl che 22 cm x 14 cm x 4 cm das an einen PC oder eine Workstation ber das USB Interface angeschlos sen wird Der Controller enth lt einige besondere Features um die hohen Datenraten und gro en Vektortiefen zu errei chen die f r Hochgeschwin digkeitsapplikationen z B bei der In System Flashprogram mierung ben tigt werden Zu diesen besonderen Merkmalen geh ren das Chipset f r die Real Time Datendekompression sehr schnelle TAP Treiber Test Access Port sowie das speziel le AutoWrite Feature Zusam men genommen steigern diese Elemente die Geschwindigkeit der Flash Programmierung be tr chtlich Ein sehr tiefes Me mory zur lokalen Speicherung von Files erh ht noch zus tz lich die effektive Datenrate w hrend der Flash Program mierung Zwei Varianten des Controllers sind derzeit verf g bar F r den portablen oder d
25. glichkeit Kosten ein zusparen Aufgrund dieser Tatsache erh lt der Einsatz des SoC Konzepts weiteren Auftrieb pa Aptix Tel 089 4510481 Systeme 2 2000 Produkte ASICs f r Sensorik und Messtechnik peziell f r intelligente Sen soren bietet Prema ASICs an Grundlage f r die effektive und kosteng nstige Produktion dieser ICs ist der ModuS U6 Prozess Er erm glicht die Her stellung von Bauelementen mit sehr guten Rauscheigenschaften bei niedriger Leistungsaufnah me und ist damit f r Anwen dungen in der Sensorik geeig net Die moderne Prozesstech nik erlaubt sehr kurze Techno logiedurchg nge Prototypen k nnen nach bergabe des Da tenbestands an die Fertigung innerhalb von f nf Tagen in Keramikgeh usen ausgeliefert werden Bei den anwendungs spezifischen ICs werden auf der messtechnischen Seite Techni ken und Erfahrungen genutzt die in den Prema Pr zisions messger ten eingesetzt werden Mit der verwendeten Br cken messtechnik k nnen Anwen dungen wie Kraft Temperatur und Druckmessung abgedeckt werden Au erdem besteht die M glichkeit optische Sensoren zu integrieren Die konsequente Weiterentwicklung des Know hows auf dem Gebiet der Pr zi sionsmesstechnik in Verbindung mit den M glichkeiten einer hochmodernen Halbleiterfabri kation schafft z B die Voraus setzung f r die Integration von hochaufl senden Wandlern pa Prema Tel 0 6131 5 06 20
26. guriert werden pa SSV Embedded Systems Tel 05 11 40 00 00 Halle Stand F10 Emulator mit Hardware Unterst tzung it dem Ocean MSP430 COM erweitert G pel electronic sein Angebot an Emulations Tools f r die MSP430xx Produktfamilie von Texas Instruments um einen Emulator mit Hardware Be schleunigung Es ist ein kom plettes Soft und Hardware Kit f r die komfortable On Chip Emulation aller Produkte der MSP430 Familie mit ihren je weiligen Ressourcen Es dient dem Programmieren des EPROMIPROM mit Daten un terschiedlicher Formate sowie dem Debuggen von Program men Au erdem erm glicht das Tool den interaktiven Zugriff auf alle Ressourcen RAM ROM Peripherie auch w hrend des Debuggings im Stop Zustand Ressource Zugriffe einschlie lich Programmierung k nnen als Skripte aufgezeichnet und abge arbeitet werden Das Kit beruht auf einem RS232 gesteuerten JTAG Controller der eine er h hte Testbusfrequenz von bis zu 12 5 MHz auf dem JTAG Port erm glicht Er ist damit we sentlich schneller als die bisher verf gbare Low cost L sung Au erdem verf gt der Control ler ber eine Breakpunkt Logik f r beliebig viele Breakpunkte mit vier unterschiedlichen Ty pen Zu emulierende Program me oder Programmierdaten k n nen komplett in das Shadow Memorv des Controllers gela den werden Software seitig kommt die bew hrte Software von Ocean MSP430 zum Ein satz Die 32 Bit Applikation ist
27. jeden Modus oder jedes Protokoll gibt es daf r einen Satz von Einstellungsm g lichkeiten in den Registern Viele RTOS stellen dar ber hinaus BSPs zur Verf gung die es dem Benutzer erlau ben das RTOS zu starten und das Debugging zu er m glichen Zum Beispiel wird der SMC1 als Debug Kanal benutzt Die Produkte der RTOS Hersteller sind jedoch nicht vollst ndig Zum Beispiel gibt es den Reset des MPCB860 Peripheral Inter rupt Handlers nicht Einige RTOS enthalten gar keine Teile des Interrupt Systems sodass alles manuell erstellt werden muss Einige An wendungen brauchen keine RTOS Unterst tzung Hier muss der Programmierer ein Stand alone System erzeu gen das komplett den Boot Code das Interrupt System Speichermanagement Ma ke Dateien und die Treiber beinhaltet Zus tzlich zum RTOS muss ein Codegenerierungs Tool auch auf die Compiler umgebung achten mit der der Code bersetzt wird Manchmal muss Gebrauch von speziellen Compiler Er weiterungen gemacht wer den die jedoch je nach Compiler eine unterschiedli che Syntax haben Alle diese Details mit Kombinationen von RTOS und Compiler k nnen bei DriveWay im Dialog eingestellt werden Dabei muss der Benutzer verstehen welche Optionen eingestellt werden m ssen Er braucht sich aber keine Gedanken ber die Auswir kungen auf den Code ma chen d h auch hier wird der Entwickler von zeitrauben der Detailarbeit entlastet Das Design und die
28. mtliche Funktionen des Datentransfermanagements einschlie lich der Hochfre quenzbl cke integriert Bei de Bauelemente verf gen ber ein anwenderfreundli ches 36 Bit Parallel Interfa ce mit standardm igen Lo gikpegeln 3 3 V CMOS um eine m glichst einfache Anpassung an beliebige Ap plikationen zu erm glichen Die Verbindung unterst tzt am Parallel Interface eine Dauer bertragungsrate bis zu 148 5 MByte s Dies ent spricht einem seriellen Bit Strom mit einer Nutzdaten rate von maximal 1 188 GBit s Mit zus tzlichen Bits zur Synchronisation Parit tspr fung und DC Ba lancierung der bertragung ergibt sich eine maximale Bit Rate durch die seriellen V O Bl cke von 1 32 GBit s Die Effizienz der bertra gung betr gt somit 90 Pro zent Mit einer Signallauf zeit f r Sender und Empf n ger von je 40 ns entspricht die typische Gesamtlatenz zeit der GigaSTAR Verbin dung 160 ns bei einer 20 m langen Verbindung ber STP Kupferkabel Shielded Twisted Pair Die serielle Bit Taktfre quenz von 1320 MHz wird durch interne PLL Stufen erzeugt Sender und Emp f nger ben tigen einen ex ternen Referenztakt von 66 MHz Eine fortlaufende Phasenangleichung im Em pf nger sorgt f r die Syn a ne Tu TE B i FAITE Fazmardme Die serielle Sender Empf nger Kombination Giga STAR erlaubt die Daten bertragung mit bis zu 1 32 GBit s auf Kupferkabeln bis zu 20 m Entfernung Infos zu An
29. schluss Die VMEbus Sys teme arbeiten im erweiterten Temperaturbereich E2 40 C bis 85 C Das ist f r VMEbus Systeme inzwi schen fast zum Standard ge worden Die Projektierung begann im August 1997 nach einer Anfrage von MBB FHS bei MEN Nach berpr fung der Anforderungen in der Ausschreibung konnte MEN die gew nschten Eigen schaften zusagen und inner Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt 89 SYSTEM DESIGN 90 Bild 3 Auf einer solchen Fregatte hier Modell werden die VME bus Boards eingesetzt halb von eineinhalb Wochen einen Vertrag mit MBB FHS abschlie en Im Okto ber wurde das System von MEN und MBB FHS in N rnberg aufgebaut und f r die Abnahme durch die Ex perten der Marine vorberei tet Die Typpr fung wurde im Februar 1998 erfolgreich abgeschlossen Danach hatte MBB FHS auf dem eigenen Betriebs gel nde in Delmenhorst eine komplette Verbringungsan lage aufgebaut Jetzt werden die Neubaufregatten der Deutschen Marine vom Typ F124 in den Jahren 2000 bis 2003 damit ausger stet Auftr ge f r die Ausr stung der neuen Einsatzgruppen versorger Typ 702 in den Jahren 1999 und 2001 wur den ebenfalls an MBB FHS vergeben MBB FHS sieht aufgrund der vielen Vorteile des Systems gro e Markt chancen f r die neue Tech nologie MEN hat diesen Auftrag an Land gezogen weil in k rzester Zeit ein System entsprechend den Anforde rung
30. seinen picojava Core jetzt nutzt auch der micro SPARC Ilep als erster RISC Prozessor das Internet zur Distribution Mit der Freigabe seines rnicro SPARC Prozessor Designs er leichtert Sun Entwicklern die Realisierung von Embedded System on Chip Applikatio nen Durch den unmittelbaren Zugriff auf die bew hrte SPARC Prozessor Technologie verschafft man interessierten Entwicklern signifikante Time to Market Vorteile Designer k nnen auf diese Art besonders einfach bestehende micro SPARC Designs nutzen und sich damit auf die Integration sowie auf die Anforderungen in ihrer Anwendung konzentrie ren Dar ber hinaus k nnen sie wertvolle Zeit die bisher zur Evaluierung und f r Lizenzver handlungen aufgebracht wer den musste einsparen und so fort mit der Produktentwick lung beginnen Das komplette Design seines des 32 Bit microSPARC Ilep enth lt FPU Integer Unit MMU Cache Memory Con troller und PCI Interface ber die Sun CSL Website k nnen Entwickler sehr schnell die Technologie lizenzieren und im Anschluss daran die RTL Im plementierung Register Trans fer Level des microSPARC Iep herunterladen w hrend der Evaluierungsphase fallen dabei keine Kosten an Nach dem Download erhalten Entwickler den Verilog RTL Source Code ein Manual zur SPARC V8 Ar chitektur einen SPARC In struction Simulator eine Verifi cation Test Suite das micro SPARC Iep Benutzerhandbuch sowie einen Validation Katalog und
31. tem zur seriellen protokoll freien Daten bertragung ber nur ein Leitungspaar eines standardm igen STP Kup ferkabels Shielded Twisted Pair bis zu einer Entfernung von 20 Metern mit einer ma ximalen Transferrate von 1 32 GBit s Das GigaSTAR Chip Set besteht aus dem Senderchip INGT165B und dem Emp f nger Chip _INGRI65B Der Sender wandelt paralle le Daten bis zu 36 Bit in ei nen seriellen Bit Strom um Die differenziellen CML Ausg nge Current Mode Logic k nnen bei bertra gungsdistanzen bis zu 20 m zur direkten Ansteuerung von STP Kabeln verwendet oder f r gr ere Entfernun gen an Lichtwellenleitermo dule angeschlossen werden Der Empf nger wandelt den seriellen Bit Strom transpa rent und ohne Protokollauf wand in das urspr ngliche parallele Datenformat um Die Latenzzeit pro Baustein ist mit 40 ns typisch ge ring Die Synchronisation der Verbindung die Codie rung und Decodierung des Bit Stroms die Regenerie rung von Takt und Frame Informationen sowie die Parit tspr fung werden von integrierten schnellen Zu standsmaschinen bernom men Durch Parallelbetrieb mehrerer GigaSTAR Ver bindungen l sst sich die Bandbreite in ganzen Viel fachen von 1 188 GBit s Nutzdatenrate skalieren Die GigaSTAR Verbin dung ist f r die Einrichtung zuverl ssiger schneller Da ten bertragungssysteme mit minimaler Latenzzeit konzi piert In den Sender und Empf ngerbausteinen sind s
32. und Frequenzanalyse sowie die Integral und Dif ferentialfunktionen und die Statistikfunktionen Letztere erlauben u a die Berech nung statistischer Kenn gr en wie Mittelwert quadratischer Mittelwert Standardabweichung u a Daneben lassen sich Regres UTE EET Bild 3 Uni Mathe manuelles Zutun sorgt Grundlage aller Druckfunk tionen sind frei definierbare Druckformatvorlagen ber die auch Firmenlogos usw eingebunden werden k n nen Der Im und Export von Daten ist unter PMess4Win ebenfalls m glich Grafiken k nnen exportiert werden Messdaten k nnen so ge speichert werden dass sie zur Weiterverarbeitung mit Tabellenkalkulationen zur Verf gung stehen Ganz wesentlich f r die Auswertung der Messwerte Systeme 2 2000 sionskurven berechnen wo bei Polynomregressionen und lineare Regressionen mit verschiedenen Ans tzen m glich sind Wie man es von einer Software erwartet die als Beigabe zu einem anderen Produkt verkauft wird so ist PMess4Win gen gsam was die Hardware Anforderun gen betrifft Als Betriebssys tem wird Windows Version 3 1x Windows 95 oder Win dows 98 erwartet Die Soft ware wird auf zwei Disket ten ausgeliefert und verf gt wie unter Windows blich SYSTEM DESIGN Didas ciiao KK IAA Di WAA NAH Hyva ah wa DE IH TAA hr WA Bild 4 Langzeitmessung mit Resynchronisation der Uhr ber ein halbautomatisches I
33. zeichnung C5100 vertreiben Diese Systeme werden mit Kontakt oder Luftk hlung f r unterschiedliche Umgebungs bedingungen angeboten Auf der Basis der PowerPlus II Architektur bietet der MV MES5100 eine lokale PCI Schnittstelle und einen Me mory Controller der bis zu 582 MByte Bandbreite f r Haupt speicher Lesezugriffe und 640 MByte Bandbreite f r Burst Schreibzugriffe erm glicht F r eine maximale Systemleistung ist die Speicherbus Optimie rung ebenso wichtig wie die Systembus Optimierung Die PowerPlus Il Architektur un terst tzt den vollen PCI Durch satz von 264 MByte ohne ber m ssige Inanspruchnahme des CPU Speichers Weitere Merk male sind zwei Ethernet Ports zwei serielle Ports und bis zu 16 MByte Flash Memory Au er frontseitigen I O An schl ssen bietet das Board zwei P2 VO Betriebsartten den PMC Modus und den 761 Mo dus Im PMC Modus stehen 110 P2 V O Pins f r eine kundenspe zifische r ckseitige VO Ver drahtung auf der Grundlage des offenen PMC Standards zur Verf gung Diese Verdrahtung ist vollst ndig kompatibel mit den Produkten fr herer Genera tionen MVME2300 und MV ME2400 Der 761 Modus ge w hrleistet die R ckw rtskom patibilit t mit dem bergangs Board MVME761 das f r die Produkte fr heren Produkte MVME2600 und MVME2700 entwickelt wurde Die MVME761 Kompa tibilit t wird durch Verwendung der optionalen PMC Zusatzkar te IPMC761 erreicht Sie erlaubt die
34. zeigte dazu eine Statistik des IEEE Institut of Electrical and Electronic Engineers der weltweit gr ten Inge nieursvereinigung aus der hervorgeht dass bereits im Jahr 2000 schon 40 Prozent der Kosten f r Produktions anlagen auf Software entfal len womit die Mechanik 40 Prozent und die Elektronik 20 Prozent zu einem Ge samtsystem zusammenge f gt werden Professor Ben der umschreibt die System technik so Vor allem die Multidisziplinarit t ist es die sich in den High Tech Produkten in Form von Hochleistungswerkstoffen Mikroelektronik und Soft ware widerspiegelt Im Foyer des ITM sind zwei industrielle Pilotanla gen mit Feldbusvernetzung permanent zur Vorf hrung und als Forschungsprojekt f r Studenden ausgestellt Die zum gro en Teil aus In dustriespenden aufgebauten Anlagen zeigen Open Inte gration auf der Steuerungs und Leitebene mit TCP IP und auf der Feldebene mit Profibus Die Anlagen f r Fertigungs und Verfahrens technik Roboter und chemi sche Anlage stehen Fachbe suchern und Studenten per manent zur Verf gung Die Fakult t f r Maschi nenwesen bietet mit ihren 28 Lehrst hlen und 800 Mit arbeiterinnen und Mitar beitern jungen Menschen eine attraktive Ausbildung mit fundierten naturwissen schaftlich technischen Grund lagen und einer gro en Brei te interdisziplin re Syste me die zukunftssichere Be rufschancen er ffnet Die Lehrst hle erwirtschaften et
35. Analyzer Hand Held Scopes LAN ISDN SCSI Adapter ATM Analyzer Texas Instruments 12 C 13 Entwicklungswerkzuege f r TMS320C5000 C6000 Plattformen Voice k A over IP Anwendung Express DSP Realtim SW DMC Anwendungen MSP30 Ultra Low Power MCU mit Embedded Flash Memory TRF6900 MSP4A30 Clipset Single Chip RF Transceiver und MCU Thesycon A13 universeller Ger tetreiber IEEE 1394 USB Ger tetreiber IEEE 1394 Toshiba 12 E 17 Microcontroller Entwicklungs Tools bzw Plattformen Embedded Mips ASSPs f r Win CE Orbiter Entwick Arm 7 System LSIs ICs f r Netzwerktechnologie CMOS Bildsensoren lungsplattform f r Arm 7 System LSIs Neuron LSIs f r Lonworks Buskonzept TQ Components 12 N 15 Embedded Power PC Module Embedded 16 Bit Module Intel Pentium Ethernet mit 16 Bit Infineon Modul TTTech Computer 12 J 11 Evaluation Cluster TTTPtools Entwicklungsumgebung TTPChip TTP C TTP Model Car technik Controller Vector Informatik 12 13 diverse Can Analyzer V 3 0 VSystems Electronic 12 011 Bus Analyzer f r PCI CPCI PMC VMEbus E1 T1 H 110 Interfaces und PCI PMC Analyzer Excerciser 8 fach Controller Analog Digital I O Module 4 fach C6X Boards digitale Emp T1 E1 CPCI Board f nger 4 fach 18 fach PPC Boards mit Raceway WBC F03 diverse k A Willert Software Tools 3 M 12 Toolchain zur Infineon C16x Familie Schulungen Seminare Solutions Entwicklungsumgebung mit garantierter Schnittstellenkompatibilit t Wind River Systems _ 12 L7 Ech
36. Applikatio nen 2 048 Mbps Jeder Kanal des Bausteins besteht aus einem Receiver inklusive Equalizer f r zuverl ssige Daten und Taktr ckgewinnung sowie ei nem Transmitter Der Transmit ter kann am Eingang digitale Single oder Dual Rail Daten verarbeiten Dar ber hinaus be inhaltet jeder Kanal des Bau steins ein quartzloses Jitter D mpfungsglied mit 32 oder 64 Bit FIFO dieses ist zwi schen Transmitter und Receiver umschaltbar pa Exar Tel 08102 748176 Mikrocontroller mit 80C5 1 Kern und On Chip CAN Controller hilips Semiconductors hat jetzt einen CAN Mikrocon troller vorgestellt der f r indus trielle Systemsteuerungen ge dacht ist Der P8xC591 ist ein preisg nstiger zum CAN 2 0B Industriestandard konformer 80C51 Mikroconttroller Das Bauteil enth lt eine weiter ver besserte Version der bew hrten PeliCAN Funktionalit t Philips Extended Library CAN und un terst tzt Entwickler durch den CAN Transport Layer in der Hardware was Software Belas tungen der CPU vermindert und so f r mehr Leistungsreserven beim Betrieb der Anwendung sorgt Der P8xC591 besitzt einen Watchdog Timer und arbeitet in tern mit sechs Takten pro Zyklus wodurch er den doppelten Durchsatz bei gleicher System Taktfrequenz erreicht Er verf gt ber 16 KByte internen Pro grammspeicher der extern auf Systeme 2 2000 64 KByte erweiterbar ist drei 16 Bit Timer Z hler sowie 32 V O Port Anschlusspins Wei
37. Co dierung von Device Trei bern f r komplexe Prozesso ren ist schon eine Herausfor derung Aber das Debuggen ist normalerweise noch schwieriger Es gibt viele BOARD DESIGN nicht ersetzen kann so ist es doch eine gute Basis weil die Treiber bereits sorgf ltig getestet sind und das Interfa ce zur Applikation genau be schrieben ist Dies eliminiert zwei Gr nde f r Fehler und reduziert damit die Zeit um durch diese schwierige Pro jektphase zu gelangen al Bild 2 DriveWay bietet dem Benutzter die M glichkeit fin in Dialogboxen den Speichercontroller des MPC860 zu konfigurieren Die Auswahl wird dazu genutzt den ben tigten Source Code zu generieren Source Code Debugger im Bereich der Entwicklung von Embedded Software die Gebrauch von einem Target Monitor machen der mit einem Debugger auf dem Host verbunden ist Aber ein Monitor ist nutzlos wenn nicht bereits Boot Co de und eine minimale Initia lisierung des Boards vorhan den sind Um dieses Pro blem zu l sen stellt der MPCS860 ein Interface On CE BDM zur Verf gung das einfach anzusprechen ist und von allen f hrenden De bugger Herstellern wie z B SDS unterst tzt wird Auch Hardware Hilfen wie Emu latoren oder Analyzer k n nen hilfreich sein sind aber oft teuer oder nicht verf g bar Auch wenn die Benut zung von DriveWay das De buggen der Applikation Neue komplexe 32 Bit Mikroprozessoren f r Em bedd
38. Das wird sich auch in Zukunft nur un wesentlich ndern weil man gleich m ige Strukturen besser benutzen kann um die Technologie weiterzuent wickeln Au erdem m chte ich wider sprechen dass man ASICs weitgehend abl sen kann Durch IP Cores wird die ASIC Entwicklung vergleichbar mit der FPGA Entwicklung K nftig werden nach seiner Meinung auch mehr Embedded Prozessoren imple mentiert und die Rekonfigurierbarkeit on the fly zum Standard werden Ich m chte noch mal auf einen an deren Punkt zu sprechen kommen wenn wir ber die Grenzen des tech nisch Machbaren diskutieren spinnt Jacobsohn den Faden weiter Heute liegt die Komplexit t eines FPGAs wie wir geh rt haben bei zwei Millionen Gattern bald weit dar ber Da stellt Systeme 2 2000 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt 23 SCHWERPUNKT sich die Frage welche Entwicklungs abteilung kann so einen Chip noch designen Damit haben wir dann den Design Gap den es heute bei ASICs gibt auch bei FPGAs Es wird darauf hinauslaufen Dem schlie t sich Wummel an Wenn wir ber Integrationsdichte re den ist eigentlich nicht die Halbleiter technologie das Problem sondern f r 50 Millionen Gatter die Funktionen zu entwickeln und auch diesen Baustein optimiert damit zu f llen Schwarz sieht die Begrenzung mehr im Menschen Die Grenze des Mach baren liegt im Kopf des Ingenieurs Und in der Leistung
39. Eine wichtige Er kenntnis die f r die Auto matisierung dieses Entwick lungsschritts spricht ist dass die Konfiguration und Initialisierung von Periphe rie den Wert des Endpro dukts nicht erh hen Sie f hrt nur dazu dass das Sys tem berhaupt arbeitet Wenn also die ben tigte Zeit f r diese Entwicklungspha se reduziert wird kann der Fokus in Leistungsmerkma le der Anwendung verscho ben werden was den Wert des Gesamtsystems erh ht Zwei komplexe Periphe riemodule die konfiguriert guration ist dabei der Schl ssel um den Control ler richtig zu nutzen Ein leistungsstarkes Merkmal des MPC860 ist die UPM die externes DRAM unter st tzt Durch einen allge meinen Ansatz kann der Mi kroprozessor mit der UPM jede Art von DRAM anspre chen die in Embedded Um gebungen vorkommen kann Ein Array von Parametern kann in ein On Chip Dual Port Memory geladen wer den um damit komplett das Timing der RAS CAS Sig nale f r den Refresh der DRAM Bausteine zu einzu stellen DriveWay bietet eine sehr gute L sung zur Program mierung der UPM insbe sondere wenn das UPM860 Tool von Motorola verwen det wird Der Designer nutzt UPM860 zur Ermittlung der Werte f r die UPM Pro grammierung l dt die Para meter in DriveWay damit dann automatisch der Start code erzeugt wird DrivWay enth lt bereits eine Menge von UPM Programmierun Hera Fange kein I poraira D Paba achn dedreg
40. Embedded Systeme Rittal 46 L sungen auf Systemebene LogicVision 10 Erweiterte Tool Ausstattung Applied Microsystems 46 z Ertragswende geschafft Infineon 10 Windows f hige Embedded Systeme Wind River Systems 46 Board Design g amp g y y Centura vertreibt Raima DB Raima 11 IDE f r PowerPC 68K ColdFire Metrowerks 47 Chipsatz f r High Speed Daten Inova Semiconductors 68 Entwicklungs Tool erweitert Analogy 12 Pr fung des Langzeitverhaltens GADV 47 Einfache Bedienung und viel Agilent Technologies 70 Going global Philips 12 LabVIEW in Echtzeit auf National Instruments 48 Automatische Erzeugung von HSP 73 Alles dreht sich um Java SIGS 12 Internet Technologie f r Embedd _3SOFT 48 Besonders schnelle Logikfamilie ON Semiconductor 76 I BUS er ffnet Vertriebsb ro I BUS 13 Embedded Systeme mit MAX Sorcus 48 Digitalthermometer integriert Dallas 76 Lee Stinson wird Vice President TTI 13 USB Boundary Scan Controller Synatron 49 Mikrocontroller mit CAN On Fujitsu 76 Messtechnik f r Embedded Systeme Agilent Technologies 50 El Komponenten f r die Breit Exar 77 PCI Bus Interface f r PowerQuice Atlantik Elektronik 50 Mikrocontroller mit 80C51 Kern Philips Semiconductors 77 Titel Stor y Pentium Debugger und OSEK AK Elektronik 50 Reset Controller mit integriertem Neum ller Fenner 77 CAM Speicherarchitektur im PLD Altera 14 Beschleunigte Entwicklung von Rational Software 32 Windows Software f r Programm
41. Fassung einzeln deaktivieren l sst und das Ger t dann weiterarbeitet LabTool 848 ist low voltage tauglich und unterst tzt Flash ERPOMs bis 256 MBit sowie Mikrocon troller von Atmel Intel Micro chip Motorola Philips Sie mens und Temic insgesamt ber 1200 Typen Alle Bauteile im DIL Geh use mit bis zu 48 Anschl ssen werden ohne wei teres Zubeh r direkt unterst tzt SCHWERPUNKT F r andere Geh useformen ben tigt der Programmer keine teuren Sockelmodule die mit mehr oder weniger aufwendiger Elektronik ausgestattet sind Es wird jeweils nur ein handels b licher 1 zu 1 umsetzender Uni versaladapter einer Art und Gr e ben tigt wie z B PSOP 44 oder TSOP 48 pa ELS electronic Tel 02 03 9 917140 Programmierbare Analogbausteine attice Semiconductor gibt mit der ispPAC Familie seinen Einstieg in die Welt der programmierbaren Analogbau steine bekannt Die ersten bei den verf gbaren Bausteine die ser Familie sind der ispPAC10 und der ispPAC20 Diese Fami lie die als analoge PLD Bau steine bezeichnet werden stellt die einfach zu handhaben den schnellen und flexiblen Entwurfsm glichkeiten von programmierbaren Logikbau steinen f r Analogentwickler zur Verf gung Die Bausteine integrieren bis zu 60 aktive und passive Analogkomponenten mit Hunderten von Einstell m glichkeiten in einem einzi gen IC Entwicklungsingenieu re k nnen mit einer PC basie renden dem inneren Auf
42. Feldbusvernetzung schon an der einzelnen Maschine ben tigt und erst recht im Verbund mit anderen Ma schinen und Steuerungs rechnern Prof Bender ist Leiter des Feldbus Compe tence Center an der TUM Es ist keine berraschung dass er als Pionier der Profi bustechnik zus tzlich ein Profibus Zertifizierungsla bor an seinem Lehrstuhl be treibt Als Belohnung ihrer he rausragenden Leistung er hielt ein Team von f nf Mit arbeitern des ITM den Inno vationspreis der Firma Oc f r Arbeiten auf dem Gebiet der Mechatronik im Rahmen des Verbundprojekts SEMI Hermann Strass Systeme 2 2000 MARKT Authentifizierungssysteme Ein Fingerabdruck gen gt Passw rter bieten heute leider nicht mehr die mehr denn je ben tigte Sicherheit Ausgehend von dieser Erkenntnis hat sich Veridicom darauf spezialisiert Fingerabdrucksensoren die dazugeh rige Erken nungs und Verarbeitungs Software sowie ganze Authentifizierungssysteme zu implementieren Mit dem Personal Authentication System offeriert das Unternehmen eine preisg nstige L sung die sich f r zahlreiche Anwendungen eignet D zunehmende Nut zung des Internets so wie moderner Datenverar beitungssysteme verleiht der Frage nach einer sicheren Identifizierung des Benut zers sowie der allgemeinen Datensicherheit eine gr e re Bedeutung als je zuvor Auch heute noch basieren die meisten Identifizie rungsmethoden auf einem Passwort welches
43. Inter Flug Fahrsimulator mit echten Flug faces Rack Mgmt System instrumenten zur Benutzung durch Be sucher Insight F11 diverse k A iSystem 12 L15 In Circuit Emulatoren Entwicklungswerkzeuge und integrierte Entwicklungs k A umgebung f r Microcontroller Isytec 12 F 20 Standardemulationssystem Emu 1 Emulationssystem Emu M PCl Karten Simulatorkopplung Emulink EBPCI 1V VPCIIC PCI Simulatorkopplung Emulink Janz Computer 12 M 20 1 Industrie PCs Can Feldbus VMEbus CompactPCI Janz Industrie PC Systeme Keil Elektronik M12 SW Entwicklungswerkzeuge f r Mikroprozessoren Mikrocontroller Bau C51 Compiler V 6 gruppen Kleinhenz Elektronik L12 Emulatoren k A Lauterbach Daten L05 Trace32 ICD Debugger f r Onchip Debug Interfaces Trace32 ICE Echtzeittrace f r Arm ETM neue In technik In Circuit Emulatoren Trace32 Fire Emulatoren f r Risc Architekturen Circuit Emulatoren etc Lippert Automations 0 03 PC 104 Plus Cool Roadrunner Il AT96 ISA96 Coll Fox Il Industrial Cool Roadrunner Il Cool Fox Il technik PCI CompactPCI kundenspezifische Entwicklungen Logic Instrument 12 6 1 industrielle Notebooks und portable PC der Tetra Reihe portable PC Tetra 2 LP Elektronik 12 N 16 Harte Echtzeit unter NTembedded Operator Panel Win CE inside Harte Echtzeit amp Win auf einer CPU LPKF Laser amp Electro 12 N 6 Systeme zur Fertigung von Leiterplattenprototypen Lasersysteme f r die k A nics Mikroelektronik lasergeschnittene Metallsc
44. Produkte und Dienstleistungen rund um das Echtzeit Betriebssystem OS 9__ OS 9 Mixed Mode 12 M 24 Synplicity und Atmel Produkte Bridge N AT J4 Plattformen VMEbus PMC Industry Pack PCI M Module Single Board Computer Telekommunikations Schnittstellen E1 T1 SCSA BRI ATM k A Netzwerk Schnittstellen FDDI Ethernet Fast Ethernet National Instruments 12 N 24 Labview grafische Programmierung in Echtzeit PXI Compact PCI Labview RT Labview Realtime National Semicon 12 C 06 Cop 8 LM4872 Boomer Webpad Reference Design Micro SMD Produkte k A ductor Digital Still Camera Afe nbn Systemkompo 12 N 15 Massenspeicher Slot CPU Karten Industrie PCs 19 Zoll IPC PC 104 k A nenten Module Embedded PC Microcontroller NEC Electronics 12 C 16 78K 8 16 Bit Family 32 Bit Starterkit VR4122 64 Bit Mips Prozessor Entwicklungstools Starter Kit f r 32 SOC Know How Bit Evaluierung Nohau Elektronik 12 H 12 Emulatoren USB Tools Embedded TCP IP USB 2 0 Emul ST10 166 PC Oki Electric Europe 12 E 2 Arm Standard Controller Oki Powered Gate Arm Asic Arm Entwicklungs Oki Powered Gate systeme On Time Informatik 12 E 18 On Time RTOS 32 Echtzeitbetriebssystem f r 32 Bit x86 Embedded k A Systems Orsys B11 Embedded DSP Module mit diversen I O Karten Embedded IEEE1394 Embedded IEEE1394 Interface mit L sungen Hochleistungsmultiprozessor mit TMS320C6000 DSPs 400 MBit s Panasonic 12 D 14 4 32 Bit Microcontroller integrated DAB Baseband Signal
45. Strukturen von 0 25 um und zeichnen sich vor al lem durch ihre hohe Performance so wie durch ihren geringen Leistungsbe darf aus Die FPGA Serie RTSX S wird zun chst die beiden Bausteine Systeme 2 2000 Programmierbare Logik RTSX32S und RTSX72S umfassen Der Baustein RTSX32S verf gt ber 56 000 Systemgatter und soll seine Qualifizierung im dritten Quartal 2000 erhalten Der Baustein RTSX72S bein haltet 108 000 Systemgatter und ist da mit der gr te HiRel Chip im Pro gramm die Qualifizierung dieses FP GAs f r Raumfahrtanwendungen ist im vierten Quartal 2000 zu erwarten Beide Chips stehen nach ihrer Qualifi zierung im 208 poligen CQ208B und im 256 poligen CQ256B Quad Flat FPGA Software ltera k ndigt die Verf gbarkeit der Version 9 4 seiner Entwicklungs Software MAX PLUS II f r programmier bare Logik an Optimiertes Modeling und verbesserte Fitting Algorithmen dieser Version erm glichen signifikante Ge schwindigkeitssteigerungen f r die Bau elemente der MAX 7000AE Familie Zu sammen mit dem Upgrade von MAX PLUS I stellt Altera auch das Soft ware Paket EHMAX vor Das vollst ndige Tool Set beinhaltet u a VHDL und Veri log HDL Synthese f r die MAX 7000 und MAX 3000 Bausteinfamilien Die gr ere Modeling Genauigkeit mit ent sprechenden Prozessverbesserungen und verbesserter Software Verarbeitung f hren zu einer Geschwindigkeitssteigerung von bis zu 30 Prozent bei den MAX 7000AE Bausteinen
46. Synthesealgorith men Behavior Extraction Syn thesis Technology um den Support f r die existierenden Virtex Bausteine zu optimieren Mit Hilfe eines neuen Critical Path Restructuring Algorith mus f r Virtex Produkte kann der mit Synplify 5 2 arbeitende Designer gegen ber fr heren Synplify Versionen eine bis zu 25 prozentige Leistungssteige rung herbeif hren Der neue Al gorithmus wurde eigens f r die se Bausteine entwickelt Mit der Einf hrung von Synplify 5 2 k nnen aber auch die Anwender nunmehr die Vorteile der ge samten Synplify Synthesel sung f r die Bauelemente der Ultra37000 Familie von Cy press Semiconductor nutzen Abgesehen davon bietet Syn plify 5 2 auch Unterst tzung f r ein breites Spektrum program mierbarer Logikbausteine von anderen Unternehmen wie z B Actel Altera Atmel Dyna Chip Lallice Semiconductor Nantis Lucent Philips und QuickLogic pa Synplicity Tel 089 93 08 62 52 Embedded C Toolkit f r die NEC V850 Familie A uf der Basis des IDEs die in den NEC Familien 78K0 8 Bit und 78K4 16 Bit bereits eingesetzt wird hat IAR Systems ein neues Toolset f r die V850 Familie Systeme 2 2000 entwickelt Die IAR Systems Embedded Workbench f r den V850 unterst tzt den auf strebenden Standard f r 32 Bit Devices Seitdem alle IAR Systems Entwicklungs Tools f r NEC Produkte die gleiche IDE benutzen k nnen die Anwender von 8 Bit und 16 Bit NE
47. Systeme 2 2000 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt 83 SYSTEM DESIGN 84 Miytesf econd s5s8838E8 255 512 amp i bit Burst Size in Bytes PA 4 PCi Tigh e Mamar BDA ara dar CPL Bild 4 Burst Effizienz f r 64 Bit PCI Burst Zugriffe ASIC implementiert Ob wohl der Hawk ASIC den PCI Betrieb mit 66 MHz un terst tzt wird der 64 Bit PCI Bus des MVME2400 mit 33 MHz getaktet W hrend andere Chips t ze eine maximale PCI zu Speicher Bandbreite von 70 MB s aufweisen unterst tzt der mit 33 MHz getaktete 64 Bit breite PCI Local Bus des MVME2400 den vollen PCI Durchsatz von 264 MByte pro Sekunde Dieser Durchsatz wird erzielt ohne den verf gbaren Speicher f r die CPU einzuschr n ken Die PCI Zugriffe auf den Speicher erfolgen voll st ndig entkoppelt ber die gro en Schreib und Lese puffer im Hawk ASIC So mit k nnen Daten in jedem PCI Takt geschrieben und gelesen werden ohne den Prozessorzugriff auf den Speicherbus wesentlich ein zuschr nken Bild 4 zeigt die Auswirkung der Burst Gr e auf den erzielten PCI Durchsatz und die f r den Prozessor verf gbare Spei cherbandbreite f r 64 Bit PCI Transfers auf dem MV ME2400 Board Hierbei ist zu beachten dass selbst bei einer Burst Gr e von 1024 Byte der PCI Durchsatz bei 250 MByte s liegt wobei f r den Onboard Prozessor wei terhin gen gend Speicher
48. Toshiba ent wickelten und hergestellten 0 25 um ASIC TC240 aufge baut Dieser ASIC vereint den ARM7TDMI Core mit der ge samten Peripherie die zum Ab lauf der meisten Echtzeitbe triebssysteme RTOS erforder Systeme 2 2000 lich ist ber die Tatsache hi naus dass er als einer der ersten die Unterst tzung von AMBA AHB Designs Advanced High Speed Bus anbietet ist diese Prozessor Core Implementie rung auch durch eine der nied rigsten Verlustleistungen von 33 mW 50 MHz gekennzeich net Ein schneller Speicher 4k x 32 Bit ist f r Echtzeit Steuer routinen oder kritischen Code enthalten w hrend die volle AMBA Pinkonfiguration ver f gbar ist sodass Echtzeitab laufsonden schnelle PLDs oder ASICS mit dem ARM7TDMI Core gekoppelt werden k nnen Der ASIC enth lt dar ber hi naus einen verbesserten Priori ty Interrupt Controller eine programmierbare PLL sowie einen zus tzlichen UART der Anschluss an einen PC zur An zeige zus tzlicher Fehlersuch informationen erlaubt Die Orbiter Entwicklungs platine ausgelegt zur Aufnah me eines RTOS sowie einer Anwendung wird mit 3 3 V be trieben und enth lt einen Gleichspannungsregler mit 2 5 V Das Board unterst tzt mehr als 200 000 Gates mit zwei FPGAs zus tzliche FPGAs k nnen zur Unterst tzung meh rerer komplexer IPs hinzuge f gt werden Externes Flash und SRAM erlauben das Abbil den von AHB und APB Peri pherieger ten in ihren zu geh r
49. Transceiver arbeitet in einem Temperaturbereich von 0 bis zu 60 C und ist in der Lage un terschiedliche elektrische Po tentiale zu trennen Die Strom versorgung erfolgt ber zwei zwischen 18 V und 32 V betrie bene Gleichstromnetzteile Der Transceiver RT1 TP FL ist Teil einer standardisierten Ethernet L sung f r alle Ebenen der in dustriellen Automatisierung und Steuerung die Informatio nen von Aktoren und Sensoren bis in die Steuerungsebene bertragen pa Plug In Tel 0 8141 36970 Robustes PC 104 Hutschienengeh use eue Anwendungsfelder f r den PC 104 erschlie t jetzt das feldtaugliche Geh use von Informel F r Hutschienen oder Wandmontage geeignet bietet das robuste Metallgeh u se Platz f r zwei oder vier PC 104 Karten Bei einer Er weiterung wird nur der niedrige Geh usedeckel gegen eine h here Variante f r drei zus tz liche Baugruppen ausgetauscht Das Unterteil mit den montier ten Anschl ssen bleibt ledig lich die vier Schrauben des Deckels m ssen gel st wer den Auf und Umr stungen z B mit leistungsf higerer CPU Festplatte oder Buskar ten sind so problemlos durch einfaches Aufstecken von be liebigen PC 104 Karten m g lich Schraubanschl sse m s sen dazu nicht gel st werden Das Geh use enth lt stan dardm ig vorgestanzte Aus sparungen f r einen 25 poligen und f nf neunpolige SubD An schl sse Eine andere Konfigu ration oder kundenspezifis
50. Unencoded Ausg nge werden verbunden um CAM Speicher mit gr erer Speicherbreite zu erhalten 20KE reicht von 26 bis 264 wobei der erste verf gbare APEX Baustein 104 ESBs bietet Um CAM Speicher mit gr erer Tiefe in einem APEX 20KE realisieren zu k nnen wird der Ausgang von Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt ren Bild 8 zeigt ein Beispiel f r einen CAM Speicher mit 32 Worten x 64 Bit und einer Implementierung mit Unen coded Ausg ngen Bei der Kaskadie rung der ESBs wird das erste Bit des ersten ESB per AND Verkn pfung mit dem ersten Bit des zweiten ESB ver bunden usw Ein im APEX 20KE implementierter CAM kann entweder bei der Konfigu ration des APEX Bausteins mit Daten geladen oder w hrend des Systembe triebs beschrieben werden In den mei sten F llen sind zwei Taktzyklen erfor derlich um ein Wort in den CAM zu schreiben Der APEX 20KE CAM unterst tzt das Schreiben von so genannten Don t care Bits in die Speicherworte Diese Bits k nnen als Maske f r CAM Speichervergleiche genutzt werden Jedes Bit das als don t care gesetzt wird hat keinen Einfluss auf die Vergleiche Wenn don t care Bits eingesetzt werden dann ist ein dritter Taktzyklus erforder lich um ein Wort in den CAM zu schreiben Der Ausgang des CAM kann encoded oder unencoded sein Im Encoded Status gibt der ESB eine codierte Adresse des Datenspei cherplatzes aus
51. Zur einfacheren Integration sind BIOS Kits und Anschluss kabel erh ltlich Die Karte un terst tzt zwei EIDE Devices zwei Floppy Disk Drives zwei USB Ports zwei serielle Ports IrDA Option an COM und einen SPP ECP EPP bidirek tionalen Parallel Port Der ESS186x Controller bietet Ste reo Soundblaster Kompatibi lit t mit Line Input und Spea ker Outputs Ein NE2000 kom patibller PCI 10 100Base T Ethernet Controller und ein RJ45 Stecker machen die Inte gration in Netzwerke einfach Durch den Power Stecker kann die Atom auch in Embedded Anwendungen ohne Backplane zuverl ssig betrieben werden pa nbn Tel 0 8152 9 23 60 Zentralbaugruppe mit IPCI und SMP16 Interface it der Zentralbaugruppe IPCVSMP16 PII mit In tel Pentium Il Prozessor 333 MHz Taktfrequenz 32 KByte Level 1 Cache 512 KByte Le vel 2 Cache mit 333 MHz ge taktet und Intel 440FX Chip satz stellt KBS Industrieelek tronik ihre schnellste Zentral baugruppe f r den IPCI Bus vor Neben einem Interface zum IPCI Bus bietet diese Baugrup pe auch ein Interface f r den Systeme 2 2000 SMP16 Bus Die 3HE Bau gruppe im Europakartenformat ben tigt vier Steckpl tze Auf der Baugruppe befinden sich zwei PS 2 SIMM Sockel so dass ein Speicherausbau von 16 bis derzeit maximal 256 MByte m glich ist Die Baugruppe ent h lt zwei serielle Schnittstellen wobei eine Schnittstelle ber Aufsteckmodule f r RS232 RS422 RS485 oder 20
52. bandbreite zur Verf gung steht 64 Bit PCI Bausteine werden zwar immer ge br uchlicher aber ein Gro teil der Datentransfers auf dem PCI Bus erfolgt nach wie vor im 32 Bit Modus Bild 5 zeigt die Auswirkung der Burst Gr e auf den er zielten PCI Durchsatz und die f r den Prozessor ver f gbare Speicherbandbreite f r 32 Bit PCI Transfers auf dem MVME2400 Board Bei der Optimierung des Durchsatzes m ssen die M ytesisecond BERSSABBEE FL 512 ii 32 Bit Burst Size in Bytes PO Thmughput m Weary BW available far EPL Bild 5 Burst Effizienz f r 32 Bit PCI Burst Zugriffe Systementwickler jedoch auch ein angemessenes Ver h ltnis von Systemdurch satz und Systemlatenzzeit anstreben Je umfangreicher die PCI Zugriffe sind desto h her sind auch der Durch satz und die Effizienz des Systems Im gleichen Ver h ltnis erh ht sich jedoch auch die Latenzzeit des Systems Dies spielt be sonders f r Echtzeitan wendungen eine wichtige Rolle Der MVME2400 tr gt mit einem extrem schnellen Speichersubsys tem und durch die Schreib und Lesepuffer des Hawks sen die Systementwickler dabei ber cksichtigen dass w hrend der Systemlatenz zeit mehrere Burst Transfers erfolgen k nnen bevor ein Echtzeit Ereignis erkannt wird Der Einplatinencomputer MVME2400 ist mehr als nur ein neues VMEbus Board mit PowerPC Er bietet die neueste PowerPluslII Archi tektur
53. chenleistung unterbrin gen E Vorhersagbarkeit des Echt zeitverhaltens Ein RTOS On Chip unterst tzt die vollst ndige Verifikation des Echtzeitverhaltens vor dem Systemeinsatz Erforderlich daf r ist die Integration des vorhersag baren RTOS Verhaltens und der offline durchge f hrten Scheduling Ana lyse Das RTOS SSX5 von NRTA ist das erste kommer ziell verf gbare RTOS On Chip Ein Blick auf dessen Eigenschaften zeigt wie es den Anforderungen eines RTOS On Chip gen gt Ta belle 1 zeigt die ROM RAM und CPU Overheads f r Implementierungen auf drei verschiedenen Mikro controllern Das aufgebaute System besteht aus zehn Tasks von denen sieben periodischer Natur sind mit jeweiligen Perioden von 10 10 20 20 40 80 und 80 ms und drei sporadischen Tasks jeder mit einer minimalen Wie derholungsrate von 20 ms Die Angaben zur CPU Last entsprechen den Worst Ca se Bedingungen Schedu ling und Task Switching in einem Intervall von 80 ms Die Angaben zum ROM ent halten Daten und Code f r das RTOS f r das RAM sind Daten und Stack Be darf eingeschlossen Alle Speicherangaben sind in Byte Diese Zahlen werden f r viele Anwender konventio neller Echtzeitbetriebssyste me berraschend sein sind aber korrekt Das RTOS On Chip SSX5 wurde von ei nem US Automobilherstel ler zusammen mit vielen an deren Echtzeitbetriebssyste men getestet Dabei stellte es sich heraus dass es um Gr eno
54. de Dialing Modem Daten mit 75 Baud und empf ngt Daten des antwortenden Modems mit einer bertragungsrate von 1200 Baud Die im V 23 Mo dem vorhandenen Virtual Peri pheral Module bieten eine FSK Daten bertragungsrate Frequency Shift Keyed von 75 Baud und nutzen dabei die Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt spezifizierten Tr gerfrequen zen von 450 Hz und 390 Hz beim Empfang von Daten mit 1200 Baud werden die spezifi zierten Tr gerfrequenzen von 2100 Hz und 1300 Hz genutzt Ein asynchroner Transmitter zur Datenwandlung von 1200 Baud auf 75 Baud ist ebenfalls in Software realisiert Weitere Modemfunktionen die beim neuen Referenzdesign ebenfalls als Virtual Peripheral Module implementiert sind sind D A Wandler auf PDM Basis Pul se Density Modulation digital Low und High Pass Filter funktionen DTMF Generation und Detection sowie Caller ID und Call Progress Funktio nen Kosteng nstige Implementie rung Zum Aufbau des V 23 Mo dems sind neben dem SX28AC Prozessor lediglich die folgen den Hardware Komponenten erforderlich ein RS 232 Jack und Line Interface f r die da tenseitige Verbindung ein Lei tungstreiber DAA und RJ 11 Jack f r die telefonseitige Ver bindung ein Kristalloszillator eine aus Operationsverst rker und Widerst nden bestehende einstellbare Hybridschaltung f r die Anpassung an unter schiedliche Leitungsimpedan zen sowie wenige E
55. der verschiedenen er forderlichen Software Komponenten Designeingabe Simulation vor der Synthese und Quellcode Debugging Synthese Place and Route und Fitting Simulation nach erfolgter Synthese und Programmier Tools zielt ohne dass Zeit Energie und Geld f r die fortlaufende Pflege der Umgebung aufgewendet werden m ssen In der Regel werden die Software Produkte von mehreren PLD und oder EDA Anbietern genutzt um die Synthese und Simulationsergebnisse zu optimie ren Zum Beispiel werden beim Design mit programmierbarer Logik die Pla ce and Route und Fitting Tools im Normalfall vom PLD Anbieter ent wickelt und angeboten Die Synthese dagegen wird blicherweise von unab h ngigen Unternehmen entwickelt und optimiert allerdings mit intensiver Un terst tzung durch den PLD Anbieter da dieser mit den genauen Details der Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt Bausteinarchitektur vertraut ist Die Synthesewerkzeuge sind aus diesem Grund meist teuer und bieten architek turspezifische Optimierungen nur f r ausgew hlte PLDs Die Syntheseer gebnisse f r andere PLDs fallen dage gen infolge genereller Manipulationen am Design stets schlechter aus Das Integrieren der verschiedenen Software Komponenten blieb stets den Anwendern und nicht etwa den Anbie tern der Produkte berlassen F r den Designingenieur bedeutet dies dass er hinsichtlich der neuesten Tools und der m glichen A
56. eine grobe Kurve auf dem Bildschirm hat de ren exakte Werte kaum ab lesbar sind Diesen Bed rf nissen kommt PMess4Win entgegen Zum einen erfor dert es aufgrund seines wohldurchdachten und berschaubaren Funktions umfangs und seiner intuiti ven Bedienung wenn ber haupt eine sehr kurze Ein arbeitungszeit auf der ande ren Seite bietet es aber alle Funktionen die von einer Auswertungs Software er wartet werden Bei der Erfassung k nnen die Messwerte entweder ber Messhardware oder ber die frei konfigurierbare Ladefunktion aus Dateien verschiedenster Typen erfol gen z B ASCII oder Bin r dateien Viele OEMs liefern zu ihrer Hardware einfache Steuer Software aus die mit dem Messger t in Kommu nikation tritt und dann er Bild 1 PMess4Win Bildschimschnappschuss EHE ET Vereinte Bild 2 Komfortable Diagrammdefinition fasste Messwerte in ASCII Dateien speichert Durch die M glichkeit Formate von Benutzerdateien frei zu de finieren k nnen gerade derartige Dateien von PMess4Win problemlos im portiert werden Durch so genannte Header Steuerse quenzen k nnen sogar noch weitergehende Informatio nen verarbeitet werden so z B f r automatische Be schriftung und Skalierung Messw erte direkt erfassen der Graphen Die Erfassung von Messwerten direkt mit tels Hardware z B ber die RS232 Schnittstelle er folgt ber sogen
57. einschlie lich neuester Techno logien wie PPC M Core und ARM Mit den Benchtop Logikana lysatoren der Familie Agilent 1670G setzte dieser Hersteller nach eigener Einsch tzung neue Ma st be im Speicherbe reich Sie bieten eine bis zu 500 fach gr ere Speichertiefe als die Modelle der Familie Agilent 1660E und kosten nur etwa halb so viel wie vergleich bare modulare Logikanalysato ren Die standardm ige Spei chertiefe betr gt 64 KSamples und kann bei Bedarf auf 256 KSamples oder 2 MSamples er weitert werden Die Ger te bie ten die Wahl zwischen 34 68 102 oder 136 Kan len und er m glichen Zustandsanalysen bis 150 MHz sowie Timing Analysen bis 500 MHz Bei Be darf lassen sich die Logikanaly satoren kosteng nstig um ein integriertes Oszilloskop oder einen integrierten Bitmusterge nerator erweitern Der PC basierende Logik analysator Agilent LogicWave kostet lediglich etwa halb so viel wie ein vergleichbares Benchtop Modell und zeichnet sich durch besonders einfache Bedienbarkeit aus Zielgruppe sind Hardware und FPGA Ent wickler die durch die oftmals komplizierte Bedienung her k mmlicher Logikanalysatoren frustriert sind Der LogicWave bietet 34 Kan le mit einer Spei chertiefe von jeweils 128 KSamples und erm glicht Zu standsanalysen bis 100 MHz sowie Timing Analysen bis 250 MHz Dadurch dass der PC Bildschirm mitbenutzt wird ist der neue Logikanalysator we sentlich kosteng nstiger
58. einzuset zen sind unterst tzt Scherer nun Streicherss Ausf hrungen Man ben tigt Anpassarbeiten am IP Man nimmt es wenn man muss aber nicht gerne Man versucht sich auch vor die ser Investition zu dr cken Deshalb ist IP nicht immer das A und O Dabei hat man das Problem zwi schen Hard und Soft IP erkl rt Streicher Bei Soft IP muss man f r die Anpassung sorgen bei Hard IP ist sie im Preis mit eingeschlossen F r kleinere Firmen kann es deshalb vor teilhafter sein Hard IP zu verwenden weil der Aufwand geringer ist Systeme 2 2000 Programmierbare Logik Hier haben wir den Vorteil dass wir reichhaltiges IP anbieten freut sich Diez Wir haben ber 100 IP Bl cke in unserer Bibliothek Diese bekommt der Anwender aus einer Hand validiert und garantiert frei von Rechten Dritter Wir haben auch einen neuen Busstan dard kreiert mit dem IP verbunden werden kann Diesen haben wir auch unseren Mitbewerbern zug nglich ge macht Das Beispiel ist der Core Connect Bus Man sei heute noch nicht beim allgemeinen Einsatz von IP angelangt aber es gehe eindeutig in diese Richtung Der Design Gap wird dadurch klei ner merkt Schwarz an Aber nicht bei ASICs da bleibt er bestehen denn die EDA Firmen kom men mit der Entwicklung nicht mehr nach widerspricht Diez umgehend Zu einer Entwurfsmethodik geh ren aber nicht nur die Tools alleine f hrt Streicher das Thema weiter Das sieh
59. er ordentlich wichtig sein da eine unendliche Gr e des Cache Speichers unrealis tisch ist Bild 3 zeigt die SPECint95 und SPECfp95 Benchmarks f r verschie dene PowerPC Produkte Hierbei f llt auf dass der MVME2304 ohne L2 Cache in SPECint95 fast ebenso schnell und in SPECfp95 wesentlich schneller als das System mit 1 MByte L2 Ca che ist Dies ist auf das we sentlich schnellere Speicher system zur ckzuf hren Er wartungsgem profitiert der MVME3604 sowohl vom L2 Cache als auch von der PowerPlus Speicherar chitektur Neben der Optimierung der Cache und Speicher busse ist es auch sehr wich tig die Systembusse im Hin bick auf maximale System leistung zu optimieren Der PCI Local Bus ist der wich SYSTEM DESIGN Hm EH T ED ED 0 200 Du M WME230U 04H pie SER MP A DO BHA diihi wi L2 im SPECINGS Peak B SPECIEOS Peak M TME3ED4 BIAHA TOM Hr DER LZ Bild 3 Vergleich der SPECint95 und SPECfp95 Bench marks f r verschiedene PowerPC Produkte tigste Bus auf dem MV ME2400 Board Der Ether net Controller der Univer se2 VME64 Interface Chip und die beiden PMC Steck pl tze befinden sich an die sem Bus W hrend andere VME Boards auf PowerPC Basis immer noch lediglich 32 Bit PCI f hig sind bie tet Motorola mit seinem Ra ven ASIC bereits seit 1996 eine 64 Bit PCI F higkeit an Auf dem MVME2400 wird die PCI Host Bridge Funktion durch den Hawk
60. im Gesch ftsjahr 1999 im Vergleich zum Vorjahr will Infineon auf Platz 8 der Weltliga der Halbleiter hersteller vorr cken A ihrer ersten Bilanz pressekonferenz als ei genst ndiges Unternehmen hat die Infineon Technolo ihren Jahresab schluss f r das abgelaufene Gesch ftsjahr 1999 30 Sep tember ver ffentlicht Infi gies AG Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt neon ehemals Siemens Halbleiter hat dank strategi scher und operationeller Fortschritte unterst tzt durch die anziehende Kon junktur des Halbleitermarkts die Ertragswende geschafft Dem durch Restrukturie Systeme 2 2000 rungsaufwendungen und ei ne schwierige Situation bei Speicherchips erheblich be eintr chtigten Ergebnis von minus 790 Millionen Euro im Jahr 1998 steht jetzt ein Kon zern berschuss von 69 Mil lionen Euro gegen ber Das Bruttoergebnis stieg von 448 Millionen Euro auf 1 26 Mil liarden Euro Der Umsatz kletterte um 33 Prozent auf ein Niveau von 4 24 Milliar den Euro Vorjahr 3 18 Da mit liegt Infineon deutlich ber dem Branchenwachs tum das WSTS World Se miconductor Trade Statis tics f r 1999 auf 16 Prozent sch tzt Marktbeobachter er warten dass Infineon im Ka lenderjahr 1999 von Platz 10 auf Platz 8 der umsatzst rks ten Halbleiterhersteller vor r cken k nnte Der Auftrags eingang erzielte mit 43 Pro zent auf 4 89 Milliarden Euro eine noch h here
61. ist blich Real Time Operating Systeme RTOS einzusetzen und zunehmend werden hier kommerzielle Pakete ge w hlt Die Auswahl ist gro jedoch benutzen alle ge meinsame Mechanismen wie parallele Ausf hrung von Tasks Priorisierung Messages oder Task Syn chronisation Die meisten RTOS sind f r eine gewisse Hardware Unabh ngigkeit entwickelt Es wird also von der tats chlichen Hardware auf der das RTOS l uft ab strahiertt Zum Beispiel ben tigen alle einen periodi schen Interrupt der dem RTOS mitteilt dass eine be stimmtes Zeitintervall ver strichen ist Heartbeat Ti mer Dies wird f r verschie dene Dinge gebraucht z B um eine Task nach einer be stimmten Zeit wieder zu ak tivieren Ist der Treibercode einmal entwickelt muss er in das vorhandene RTOS integriert werden Die Kombination von Treibern und dem Initia lisierungscode integriert mit dem RTOS ist das BSP Board Support Package Systeme 2 2000 Der BSP Entwickler muss den Code erzeugen um die Funktionen der Peripherie ausf hren zu k nnen jedes Ger t zu initialisieren und Interrupts zu installieren da mit das RTOS Ereignisse er kennt Bei der Integration des Treibercodes mit dem RTOS muss der Entwickler auf folgende Dinge achten E Wie muss der Boot Code das RTOS initialisieren E Welche RTOS Services stehen zur Verf gung wenn ein Ger t initiali siert wird E Wo ist die Kontrolle der Interrupt Vek
62. jetzt auch unter Windows NT lauff hig Durch das Zusam menspiel der neuen Features mit den bew hrten Leistungspara metern der bisherigen Tools ar beitet Ocean MSP40 COM rund 30mal schneller als Ocean MSP430 PRP die bisherige L sung auf Basis des Parallel Ports die auch weiterhin unter st tzt wird pa G pel Electronic Tel 0 36 41 68 96 79 Halle Stand J14 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt CHIP DESIGN Software f r Embedded Systems Das Echtzeitbetriebs system auf dem Chip Welcher Computer ist heute am allgegenw rtigs ten Der PC auf den Millionen von Schreib tischen im B ro oder zu Hause Nein tats chlich ist es der 68H C05 von Motorola ein winziger 8 Bit Chip der bereits in mehr als einer Milliarde Ger ten gefunden werden kann Die Hersteller von Produkten mit Riesenst ckzahlen in der Kon sum und Unterhaltungselektronik verwenden riesige Mengen dieser kleinen Ein Chip Bauele mente vorwiegend aus Kostengr nden Der Einsatz eines einzigen Chips ist nun mal erheb lich kosteng nstiger als einzelne Chips f r RAM ROM und den Prozessor selbst Um es zu verdeut lichen Die Ein Chip L sung ist nicht unbedingt der preiswerteste Weg um Speicherplatz zur Ver f gung zu stellen Auf den Byte Preis bezogen ist On Chip RAM um den Faktor 100 teurer als die DRAMSs im PC Doch die billigste M glichkeit einen funktionsf higen Computer in die Anwen
63. kom plex sind als die Messm g lichkeiten eines traditionel len Logikanalysators haben Befragungen bei Anwen dern ergeben dass diese F higkeiten in der berwie genden Mehrzahl der F lle ausreichen Diese Befragun gen haben au erdem erge ben dass Logikanalysatoren selten f r intensives Debug ging von Digitalschaltungen eingesetzt werden Weil das Ger t so selten eingesetzt wird muss sich der Anwen der jedesmal aufs Neue mit der Bedienung des Ger ts vertraut machen Dies f hrt zu Frustrationen und ineffi zientem Ger teeinsatz Die se Hemmschwelle hat bis weilen zur Folge dass An wender versuchen Messun gen mit dem Oszilloskop durchzuf hren f r die ei gentlich ein Logikanalysator das richtige Werkzeug w re Agilent Technologies hat der Bedienungsfreundlich keit halber darauf verzichtet einige erweiterte Funktio nen die man in spezialisier ten Logikanalysatoren fin det in den LogicWave zu implementieren Herk mmliche Logikana lysatoren kann man bei spielsweise in zwei logische Einheiten aufspalten um damit zwei Prozessoren gleichzeitig und deren Inter aktion zu erfassen Dies wird immer bedeutsamer wenn die Anzahl der Eingangs kan le in die Hunderte w chst Potentielle Anwen der des LogicWave vertraten die Auffassung dass sie die se Funktionalit t so n tz lich sie in bestimmten F llen auch sein mag nicht iga Pin Paii Fe Dasar Daie neared 0 Ma eae
64. kommt die Flexibilit t nicht zu kurz MAX Module stellen sich aus Sicht des Pro grammierers einheitlich dar d h VO Zugriffe auf verschie dene Hardware Module gestal ten sich ber das verwendete Kanalkonzept v llig analog Nachtr gliche Modifikationen an der Hardware w hrend des Entwicklungsprozesses machen somit bisherige Programmier arbeiten nicht umsonst Vor dem Zugriff auf einen Ein oder Ausgang ffnet man einen Ka nal mit bestimmten Eigenschaf ten und bekommt ein Handle zur ckgeliefert das den Kanal von da ab zum Lesen bzw Set zen von Werten identifiziert Die Palette der verf gbaren MAX Module reicht von x86 CPU Bausteinen RAM EPROM und Flash Speichern ber analoge und digitale Ein Ausg nge se rielle Schnittstellen der Typen RS232 422 485 _ Feldbusan schaltungen f r Profibus CAN usw bis hin zu Funktionsmodu len mit Z hlern oder Inkremen talgeber Interfaces Die CPU Module sind mit 486 Prozesso ren und 100 MHz Taktfrequenz sowie verschiedenen Best ckungsoptionen erh ltlich z B bis zu 64 MByte RAM oder der Anschlussm glichkeit f r LC Displays F r Anwendungen die zeitweise vom Netz getrennt sind oder st ndig von Akkus ge speist werden ist der Sleep Modus interessant Die CPU wird dann in Ruhezeiten so weit heruntergetaktet dass sich der Stromverbrauch auf ein Mini mum reduziert Falls trotz der zahlreichen M glichkeiten ir gendwelche Kundenw nsche offen bleiben
65. len Datenspeicher mit einer Tiefe von 128 KSamples und verwendet zur Kontak tierung des Zielsystems die bereits bei anderen Logik analysatoren bew hrte Test adapter Technologie Bei jeder Gruppe von Pro dukten wie beispielsweise Logikanalysatoren besteht eine lineare Abh ngigkeit zwischen der Kompliziert heit der Bedienung und der Anzahl der Features Bild 2 Kurz gesagt Je mehr M g lichkeiten ein Ger t bietet desto schwieriger ist es zu bedienen je leichter es zu be dienen sein soll desto weni ger M glichkeiten darf es bieten Ziel f r das Entwick lerteam des LogicWave war diese Abh ngigkeit zu durch brechen also m glichst viele Funktionen einzubauen da bei aber eine m glichst einfa che Bedienung zu erzielen Um diese widerspr chlichen Forderungen unter einen Hut zu bekommen verfolgte man zwei Konzepte alle Funk tionen die man braucht und Ein Fenster Bedienung Durch eine sinnvolle Reduk tion des Funktionsumfangs wird bereits eine einfachere Bedienung erzielt dazu aber kommt das innovative Be dienkonzept des Analysators mit dem bei gleichem Funk tionsumfang eine weitere wesentliche Vereinfachung der Bedienung erzielt wird Wenn man die Funktionen Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt eines Messger ts festlegt das wesentlich einfacher zu bedienen sein soll als sein Vorg nger steht man st n dig vor einem Zwiespalt Zu viele Funkti
66. mehr und mehr Constraints in die Synthese einzugeben um die M g lichkeit des Vergleichens diverser Technologien zu erlauben Wir sind nicht auf einen Hersteller festgelegt sodass der Anwender die Technologie vergleichen kann Streicher schr nkt ein Es gibt zwar die M glichkeit Designs die techno logieunabh ngig entwickelt wurden in der Synthese auf unterschiedliche Technologien zu mappen und anzu schauen aber wie unabh ngig ist VHDL Entscheidend ist was nach dem Place amp Route zur Verf gung steht Ein Vergleich voher ist nur grob und unvollst ndig erlaubt aber eine gewis se Absch tzung Die Frage auf die Auswirkungen neuer Halbleitertechnologien auf die programmierbare Logik beantwortet Renz Durch den Vorteil dass die meisten FPGA Hersteller keine eigene Wafer Fab haben k nnen wir die Technologie nutzen die uns am sinn vollsten erscheint Das hei t wenn wir heute mit einem Hersteller arbeiten der einen l um Prozess hat k nnen wir diesen nutzen Wir haben die M g lichkeit auf die neuesten Prozesse auf zuspringen ohne eigene Investitionen machen zu m ssen Wir arbeiten sehr eng mit den Foundries zusammen und die n tigen Designs Tools stehen ebenfalls zur Verf gung Dem schlie t sich der Rest der Dis kussionsrunde an Zudem w rden neue Technologien als Evolution allm hlich kommen und bestehende Produkte nicht oder nur wenig beeinflussen Da zu meint Streicher Im FPGA Be re
67. mit den Vektorf higkeiten der AltiVec Technologie f r die Bildverarbeitung Statt das vor herige Bild aus dem Speicher auszulagern um Platz f r das neue Bild zu schaffen kann das vorherige Bild im Speicher Produkte verbleiben was die Generie rung von Differenzdaten er leichtert Die MCPN765 Prozessor karte bietet frontseitige O An schl sse und kann auch zusam men mit der geplanten PIM Ar chitektur PMC Interface Mo dule f r modulare r ckseitige V O Anschl sse eingesetzt wer den Hierdurch k nnen OEM Kunden ihre Produkte kosten g nstiger und schneller auf den Markt bringen und eine verein fachte r ckseitige O Konfigu ration mit Standardkomponen ten realisieren pa Motorola Computer systeme Tel 0611 3 6116 04 Designbibliothek f r Kommunikationssysteme E neue Designbiblio thek von Agilent Techno logies f r den Entwurf von breitbandigen cdm2000 Sys temen Code Division Multi ple Access unterst tzt Her steller bei der Entwicklung von Produkten auf der Basis der IS 2000 Standards Von diesen Standards die eine breitbandige Nutzung vorhan dener 2G CDMA Infrastruk tur erm glichen wird erwar tet dass sie sich weltweit durchsetzen werden Die Bi bliothek entwickelt von Agi lent EEsof umfasst einen kompletten Satz von Verhal tensmodellen und Test Ben ches Sie erm glicht es so wohl Basisband als auch HF Signalverarbeitungs Chips auf der Systemebene zu e
68. nen Dieser Ansatz passt wesentlich besser zum DMA Modell wo durch sich die Messung der Task Ausf hrungszeit erheblich verein facht Ein weiterer wichtiger Pluspunkt ist die bessere Strukturierung des Systems da Funktionalit t und Zeitverhalten voneinander ge trennt sind Code wird somit erheblich wartungsfreundlicher und so genannter Spaghetti Code vermieden da Informationen ber Zeit und Funktionsverhalten nicht mehr im selben St ck Code gemischt werden Last but not least kommt die einfachere Unterst tzung von bereits vorhandenen Software Komponenten hinzu Der neue Code muss keine expliziten RTOS Aufrufe durchf hren und somit kann existierender Quellcode von einem Nicht RTOS System und manchmal sogar Bin rcode ohne nderungen des Modells impor tiert werden sehr gro e Aussagekraft so lange das Echtzeitverhalten des Systems im Worst Case Fall nicht kalkulierbar ist Es muss daher eine M glichkeit geben das System dahinge hend zu verifizieren dass al le Vorg nge in der erforderli chen Zeitspanne abgearbei tet werden Gl cklicherwei se gibt es einen neuen Zweig in der Scheduling Theorie mit der Bezeichnung Dead line Monotonic Analysis DMA der dieses Problems l st Diese Analyse berech net die Worst Case Antwort zeiten aller Tasks im System und erlaubt damit die Festle gung des vollst ndigen Zeit verhaltens Der Systement wickler kann somit das System bez glich seiner Leistu
69. pa Altera Tel 089 3 2182 50 In Circuit Emulator ohau k ndigt die Vorstellung eines In Circuit Emulators an der die P5SIXA C3 Derivate von Philips unterst tzt Das POD das die Verbindung zum Zielsystem herstellt besitzt 128 KByte Code Speicher und 128 KByte Datenspeicher Erfordert das Zielsystem gr eren Speicher stehen entsprechende PODs zur Verf gung Der Emulator EMULS1XA PC verwendet eine spezielle Emulationsversion des P51XA C3 Chips f r die exakte Emulation Die Kom munikation mit dem PC erfolgt ber den Parallel Port LTPx oder ber eine ISA Karte Ein optionales Trace Board enth lt umfassende Trigger M glichkeiten pa Nohau Tel O 70 43 92470 Systeme 2 2000 Pack aus Keramik zur Verf gung Zur Entwicklung der neuen HiRel Baustei ne kommt das FPGA Designsystem DeskTOP von Actel zum Einsatz Bei der DeskTOP Software handelt es sich um ein integriertes Set an Entwick lungs Tools es beinhaltet u a Synplify VHDL Verilog Synthesis von Synpli city VHDL Design Verification und Management Tools von VeriBest so wie Designer Series Place amp Route Tools von Actel Letztere erlauben komplett deterministisches und kon SCHWERPUNKT trollierbares Timing f r das verein fachte Design Re Use Ihre F higkeiten und Besonderhei ten konnten die Antifuse FPGAs be reits in einer breit gef cherten Anwen dungspalette unter Beweis stellen Die se FPGAs sind heute in fast allen neu en Raum
70. pro grammierbaren Logik zu geben lud die Redaktion Branchen Insider zu einer Forumsdiskussion ein Einen Bericht ber diese Diskussion zur Zukunft der programmierbaren Logik lesen Sie ab Seite 19 4 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt Systeme 2 2000 INHALT Das Echtzeitbetriebssystem auf dem Chip Welcher Computer ist heute am allgegenw rtigsten Der PC auf den Millionen von Schreibtischen im B ro oder zu Hause Nein tats ch lich ist es der 68HC05 von Motorola ein winziger 8 Bit Chip der bereits in mehr als einer Milliarde Ger ten gefunden werden kann Die Hersteller von Produkten mit Riesenst ckzahlen in der Konsum und Unterhaltungselektronik verwenden riesige Mengen dieser klei nen Einchipbauelemente vorwiegend aus Kostengr nden Das RTOS SSX5 von NRTA ist das erste kommerziell verf gbare Echt zeitbetriebssystem f r Einchipsysteme Es zeichnet sich aus durch geringe Speicheranforderungen verbesserte Nutzung der Prozessor zeit und Vorhersagbarkeit des Echtzeitverhaltens Ab Seite 94 Chipsatz f r High Speed Daten bertragung Die im Februar 1999 gegr ndete Inova Semiconductors GmbH pr sentiert ihr erstes Produkt den Chip satz GigaSTAR Dies ist eine inte grierte L sung zur st rungssicheren Hochgeschwindigkeits Daten ber tragung ber normale Kupferkabel bis zu einer Entfernung von 20 Metern Ab Seite 68 l Embedded Software Programmierung K
71. programm Das kompakte Ge r t programmiert EPROMs EEPROMs und Flash EPROMs bis 8 MBit und ist als SRAM Tester geeignet Es besitzt ein zweizeiliges Display ein Tas tenfeld und 2 x 32polige Pro grammiersockel Dank der bei den Sockel ist es m glich von einem Master eine Kopie zu er stellen Der Programmer ist PC gesteuert oder im Stand alone Betrieb ohne PC einsatzf hig Damit eignet er sich auch f r den Service Einsatz Die Datei formate IntelHex Bin r und 80 86 Hex werden unterst tzt Die Stromversorgung erfolgt ber das mitgelieferte Netzteil oder 2 x 9 V Akkus pa Engelmann amp Schrader Tel 0 5121 741520 Komplette Echtzeitl sungen Ei Solutions bietet kom plette Systeml sungen im Bereich der anspruchsvollen Echtzeitanwendungen an Ein optimiertes Echtzeitbetriebs system und zugeh rige Ent wicklungswerkzeuge in Verbin dung mit einem flexiblen I O Konzept sowie der Verwendung von Kommunikationsstandards und Modulen mit digitalen Signalprozessoren f r hohe Re chenleistung sind die Basis die ser Systeme Diese Modularit t erschlie t den Anwendern aus Industrie Automotive oder Telecom eine F lle an Anwen dungen mit verschiedenen An forderungsprofilen in Bezug auf Zuverl ssigkeit und Fehler vertr glichkeit und dient als Plattform f r eine schnelle und wirtschaftliche Produkt entwicklung Virtuoso V 4 1 ist ein Real Time Software Deve lopment Tool f r
72. r ckseitige O Verdrahtung f r einen single ended Ultra Wide SCSI Anschluss einen parallelen Port vier serielle Ports zwei synchrone und zwei asynchrone synchrone sowie PC Diese multifunktionale PMC Karte wird im Paket mit dem MVMES5100 angeboten pa Motorola Computer systeme Tel 0611 3 6116 04 Sicher schalten am CompactPCl Bus uch heute noch ist die wichtigste Verbindung des Industrie PCs zur realen Welt die digitale Ein Ausgabekarte Die Anforderungen an eine sol che Baugruppe sind schnell auf gez hlt Zum einen ist st rsi cheres und schnelles Einlesen der Eing nge ein absolutes Muss Zum anderen ist st rsi cheres und kraftvolles Schalten der Ausg nge gefragt Die CCIO32 von SMA erf llt beide Aufgaben Zus tzlich wurde die CompactPCl Baugruppe mit umfangreichen Sicherheits und berwachungsfunktionen ausgestattet die die 16 digitalen Eing nge und 16 digitalen Aus g nge nicht aus den Augen las sen und daf r Sorge tragen dass die Befehle des Anwen dungsprogramms auch wirklich in Schalthandlungen umgesetzt werden Die Ein Ausg nge sind galvanisch getrennt pa SMA Tel 05 61 952 20 Industrietauglicher Ethernet Rail Transceiver it dem Rail Transceiver RTI TP FL von Hirsch mann bietet Plug In Electronic eine schnelle und kosteng nsti ge L sung f r die Realisierung von Datennetzen im industriel len Automatisierungs und Steuerungsbereich Mi
73. sich in die Bereiche Design Analyse Test unter realen Bedingungen und Produk tion aufteilen Die zur Verifikation ein gesetzten Tools wurden bis her parallel zum Designpro zess entwickelt Im Zuge der st ndig steigenden Komple xit t arbeiten die bisher ge nutzten Simulatoren h ufig zu langsam dies gilt speziell f r die Verifikation von sehr komplexen Designs auf Ga te Level Aus diesem Grund arbeiten viele Logiksimula toren und Design Tools in zwischen oft auf abstrakte ren Ebenen Doch selbst Hardware Beschleuniger wie sie Mitte der 80er Jahre entwickelt wurden sind h ufig zu langsam und ver langen f r eine Verifikation zus tzlich den Einsatz von manuell entwickelten Test programmen Da die Entwicklung von Design und Testspezifika tionen nie perfekt oder voll st ndig sein kann m ssen Designs unbedingt unter realen Bedingungen bzw auf Systemebene verifiziert werden um deren einwand freie Funktion nachweisen zu k nnen Die Emulation von ASICs hat sich seit dem Ende der 80er Jahre als Technologie entwickelt die zur Nachbil dung von Logikdesigns und zur Verifikation unter realen Bedingungen auf Hardware zur ckgreift Unternehmen die auf die Emulation von ASICs spezialisiert sind in tegrieren zu diesem Zweck eine gro e Anzahl an FP GAs in feste Arrays Bis zur Fertigstellung solcher Syste me vergeht meist viel Zeit Dies bedeutet dass die beim Beginn der Systementwick lung ve
74. sind als Sonderdrucke erh ltlich Anfragen richten Sie bitte an Edmund Krause Tel 089 456 16 240 oder Alfred Neudert Tel 089 456 16 146 Fax 089 456 16 250 2000 AWi Aktuelles Wissen Verlagsgesellschaft mbH Gesch ftsf hrer Eduard Heilmayr Anzeigenverkaufsleitung AWi Verlag Cornelia Jacobi Tel 089 71940003 E Mail cj awigl awi de Anschrift des Verlages AWi Aktuelles Wissen Verlagsgesellschaft mbH Bretonischer Ring 13 D 85630 Grasbrunn www systeme online de ISSN 0943 4941 Diese Zeitschrift wird mit chlorfreiem Papier hergestellt Mitglied der Informationsgemeinschaft zur Feststellung der Verbreitung von Werbetr gern e V IVW Bad Godesberg Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt Systeme 2 2000 Bezeichnung Prozessor Parameter Funktion Verwendung Steuerrechner Zentralstation mit Bedienterminal B10 MC68060 50MHz gt 100 MIPS amp MC68360 Multiprozessor CPU als 25 MHz VME Slot 1 Funktionalit t VIC068 VMEbus Master und 32 MB DRAM 8 MB Flash 2 MB SRAM Kommunikationssystem vier Timer Temperatur berwachung zwei SMC UARTS zwei SCC intelligente serielle Schnittstellen Ethernet SCSI 2 B202 A24 A16 D16 D08 E O D08 O Interrupt 3 x VMEbus Tr gerkarte f r zwei M Module M17 MC68302 3 x SIO full duplex RS232 oder Anschluss f r mobiles RS422 485 256 KB DRAM 2 KB Bedienp
75. sind wichtige Voraussetzungen f r ausfallsichere Anwendun gen Der Einplatinencomputer ist sowohl auf der Basis des MPC7400 PowerPC Mikro prozessors mit AltiVec Tech nologie verf gbar als auch auf der Grundlage des PowerPC 750 Prozessors mit Taktfre quenzen von 466 MHz und mehr Der MCPN765 kann in Nicht Systemsteckpl tzen ein gesetzt werden und erm glicht damit das Konfigurieren von lose gekoppelten Multiprozes sorsystemen In der vollen Aus baustufe mit 1 GByte Speicher und zwei PMC Karten belegt er berdies nur einen Compac tPCI Steckplatz Damit k nnen Systeme mit der gr tm gli chen Zahl von Prozessorkarten ausgestattet werden Ein Ein zel CompactPCI System l sst sich zum Beispiel mit acht Steckpl tzen einem Prozessor im Systemsteckplatz und bis zu sieben MCPN765 Boards aus r sten um die Rechenleistung zu maximieren Das Board er f llt auch die Anforderungen der neuesten PICMG Hot Swap Spezifikation und redu ziert so die Ausfallzeiten f r Systemreparaturen oder Up grades Mit der Speicherkapazit t von 1 GByte und der Schnellig keit des MCPN765 l sst sich beispielsweise in einer Bildver arbeitungsanwendung ein neu erfasstes Bild direkt im Spei cher ablegen w hrend die Ap plikation noch das vorherige Bild bearbeitet Durch die Mi nimierung unn tiger Datenko piervorg nge kann diese duale Erfassungs und Verarbeitungs architektur extrem effizient sein besonders in Verbindung
76. the shelf f r gro e St ckzahlen bietet TTP substanzielle Kosten vorteile gegen ber anwen dungsspezifischen L sun gen Motorola wird als erster Halbleiterhersteller vollinte grierte MCUs mit TTP C an Systeme 2 2000 bieten Ein Stand alone Kommunikationscontroller ist von AMS TTTech ver f gbar Um die Vorteile der zeit gesteuerten Architektur op timal zu nutzen muss die Entwicklungsumgebung die pr zise Spezifikation der zeitlichen und funktionalen Schnittstellen zwischen den Subsystemen unterst tzen Auf der Systemebene defi niert der Systemintegrator z B ein Automobilherstel ler die Funktionen der Sub systeme und spezifiziert pr zise die Kommunikations schnittstellen im Werte und Zeitbereich Auf Subsystem ebene besitzt der Hersteller einer Komponente volle Entscheidungsfreiheit ber das Hardware und Soft ware Design solange er die Schnittstellenanforderungen erf llt Die Trennung der Zust n digkeiten liegt dem zwei stufigen Entwurfsprozess Two Level Design Frame work zugrunde Daraus re sultieren signifikanten Vor teile f r alle beteiligten Part ner Die klare Definition der Verantwortlichkeiten ver meidet einerseits das ber sehen von notwendigen Funktionen und andererseits doppelten Aufwand und so mit Gefahrenquellen die zu h heren Kosten und wider spr chlichen Implementie rungen f hren Diese Ab grenzung der Verantwort lichkeiten schr nkt sowohl
77. turen sind erforderlich da mit Entwickler mit Hilfe der gr ten und schnellsten FPGAs IP Bl cke und Off the Shelf Systemkom ponenten einen Prototyp ihres Designs anfertigen k nnen Auf diese Weise reduziert sich die Anzahl Offene Architekturen bei deren Einsatz Entwickler mit geringeren Prototyping Ressourcen auskommen er zielen die h chsten Verifika tionsgeschwindigkeiten und verk rzen damit die Zeit bis zum Produktionsbeginn des Systems Betriebsfrequen zen im Bereich 20 bis 35 MHz sind erzielbar falls die Prototypen auf einem oder einer geringen Anzahl an Boards untergebracht wer den k nnen Noch h here Prototyping Geschwindig keiten sind beim Einsatz der stets neuesten IC Technolo gien bzw FPGAs und Sys temkomponenten erzielbar Der Vorteil dabei ist dass der Prototyp bei vielen Ap plikationen in Echtzeit ar beiten kann So k nnen zum Beispiel bei Mobilfunk oder schnurlosen Telefon applikationen reale Telefo Design gA he ru Bon B ard Integration and IC Layout Fab Bun Respin Reiest u E E Software Doy Volume Production Bild 2 Herk mmlicher Design Flow seiner normalen Umge bung betrieben dabei werden seine nat rlichen Datentypen importiert und produziert Diese inkrementale Vor gehensweise zur Erstellung von Prototypen verk rzt die der zur Implementierung der kundenspezifischen Lo gik ben tigten FPGAs als Folge davon wird die Kom pl
78. und pro grammierbare Logik auf einem Chip unterbringen will dieser das entspre Systeme 2 2000 chende Routing und die Geschwindig keit besitzen mu und die notwendigen Tools am Markt verf gbar sein m s sen f hrt Streicher die Ausf hrungen von Reis weiter Neben den Tools geh rt f r Scherer auch die Beratung mit zur Designinfra struktur Ein gro er Teil unserer Be ratungst tigkeit liegt darin wenn sich ein Design im Laufe der Zeit ndert und mehr Gatter ben tigt dass wir hierbei Hilfestellung bieten Deshalb sehen wir auch die Notwendigkeit SCHWERPUNKT dass die Design Software heute nach oben hin skalierbar sein muss Auf die Frage von Renz ob er Zah len h tte wie viele der Kunden die mit FPGAs anfangen sp ter auf ASICs bergingen antwortet Scherer Unser Hauptgesch ft ist derzeit der Verkauf von Design Software f r FPGAs ASICs sehen wir als k nftige Bet ti gung Es gibt bei uns aber beides so wohl Kunden die von einem FPGA auf ein ASIC bergehen und solche die vom ASIC auf ein FPGA umstei Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt SCHWERPUNKT gen Das ist eine Frage der Kosten Nutzen Rechnung Ich habe aber keine exakten Zahlen Warum will ein Anwender ber haupt von einem FPGA auf ein ASIC bergehen stellt Reis nun die Gret chenfrage Das ist meiner Meinung nach nur der Preis Und der Preis geht nur bei entsprechen
79. verbesser ten Block RAM R ckschluss pa Mentor Graphics LIMRIEEJEYA EA DSP Core auf Basis eines offenen Standards I Logic hat sein Produktan gebot um einen DSP Core erweitert der auf der ZSP DSP Architektur basiert Der ZSP400 Core zielt auf System on a Chip Designs die vom Kunden entwickelt werden Da mit steht dieser Core f r kundeneigene Entwicklungen von ASIC Implementierungen mit Hilfe der CoreWare Metho den zur Verf gung Der DSP Core kann f r spezifische Ap plikationsanforderungen im Hinblick auf Geschwindigkeit Verlustleistung und Chipfl che Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt optimiert werden Das resultie rende Design l sst sich als be w hrtes Designelement durch das Coreware Programm be schreiben Die Anwender profi tieren dabei von dem flexiblen Designablauf w hrend gleich zeitig die Sicherheit Right First Time Designs er reicht wird Der ZSP400 ver bessert LSI Logics bisherige OakDSPCore Angebote und steigert die Leistung auf mehr als 400 Millionen Multiplikati ons Akumulationen MMACS pro Sekunde f r einen einzigen eines Systeme 2 2000 Programmierbare Logik Core Der DSP Core basiert auf der Open Standard ZSP Archi tektur und steht per Lizenz bzw in Kombination mit der ASIC Expertise und den Fertigungs dienstleistungen von LSI Logic zur Verf gung Der Core ist gekennzeichnet durch eine Vierweg Supers calar 16 Bi
80. 0 Aare Lime f63 37 Bild 6 Mehrere CAM werden ber den Encoded Ausgang verbunden und bilden CAM Speicher mit gr erer Speichertiefe 5 zeigt das APEX20KE CAM Block diagramm Jeder ESB in einem APEX 20KE Baustein unterst tzt einen 1 KBit CAM 32 Worte je 32 Bit Brei tere oder tiefere CAM Speicher k n nen implementiert werden indem mehrere CAMs ber die Logik Res mehreren ESBs miteinander kaska diert Dabei k nnen sowohl ESB Im plementierungen mit Encoded als auch Unencoded Ausgang genutzt werden Bild 6 zeigt ein Beispiel f r ei nen CAM mit 64 Worten x 32 Bit und Encoded Ausg ngen w hrend in Bild CAH Dain Addrass 0 Daak lm Ika Adreis 1 bi CAM r Daia kaia Adre u p Ward Line 118 Wa Adimas 13 r hi P b Werd Line E137 Bild 7 CAM mit gr erer Speichertiefe Mehrere CAMs werden ber den Unencoded Ausgang verbunden sourcen des Bausteins kombiniert wer den Mit der Entwicklungs Software Quartus von Altera werden die ESBs automatisch kombiniert falls der An wender gr ere CAMs ben tigt Die Anzahl der ESBs in einem APEX 7 die Implementierung mit Unenco ded Ausg ngen dargestellt ist Will man CAM Speicher mit gr erer Brei te implementieren dann werden in den APEX 20KE die Unencoded Ausg n ge genutzt um die ESBs zu kaskadie CAM E p E Pute Dara Dimis Adira als Doiaj i H N 0 dd CAM EE Dain Aires pja Bild 8
81. 0 ver schiedene programmierbare Bauelemente mit ber 7000 unterschiedlichen Program mieralgorithmen Gleichzeitig haben sich neben den traditio nellen DIP und PLCC Geh u seformen neue Fine Pitch Geh use etabliert Mit der Vor stellung des PP 100 kommt man auch den h chsten Anfor derungen hinsichtlich Verar beitungsgeschwindigkeit Fle xibilit t Zuverl ssigkeit und Prozesssicherheit nach Zwei Trends bei den pro grammierbaren Bauelementen erschweren den Einsatz her k mmlicher Programmierger te Einerseits f hren die h heren Bauelementekomplexit ten bei Speicherbausteinen in Flash Technologie unaus weichlich zu l ngeren Pro grammierzeiten Der zweite Trend ist aber noch gravieren der Aufgrund der h heren Komplexit ten werden bei den Bauelementen immer mehr An schlusspins eingesetzt Die ho he Pinanzahl bei gleichzeitiger Miniaturisierung diktiert den Einsatz neuer Fine Pitch Geh useformen Diese Ent wicklung verlangt nach einer ganz neuen Generation von Programmierger ten Das Pro grammierger t muss sowohl in der Lage sein mehrere Bauele mente parallel zu programmie ren um dadurch den n tigen Durchsatz zu bew ltigen als auch die Bauelemente automa tisch zu handhaben damit die feinen Anschlusspins nicht be sch digt werden Der PP 100 vereint die mo dernste Programmiertechnolo gie mit einer hochpr zisen Gantry Pick amp Place Einrich tung sowie einem flexiblen Bauelemen
82. 07 1996 geh rt Haas Laser zu 100 Prozent zur Trumpf Gruppe Ditzingen Trumpf erwirtschaftet im Bereich CNC Bearbeitungszentren Blechbearbeitung Laser zum Schneiden Schwei en und Be handeln mit rund 4440 Mitarbeitern 2800 in Deutschland einen Umsatz von 1 7 Milliarden Mark 98 99 Damit deckt Trumpf allein 10 Prozent der gesamten Werkzeugmaschinen Produktion ab Bit Prozessor 68360 sam melt verwaltet und filtert kontinuierlich die Daten die die firmeneigenen Control ler ber die Sensoren gene rieren und dient damit als Schnittstelle sowohl zu den Applikationen der Kunden als auch zu dem Modem f r die Ferndiagnose Die Lei stungsf higkeit des VME bus Rechners ist vor allem f r die Anbindung an die Kundenapplikationen not wendig Auf die Startsignale von CNC SPS ber serielle oder Feldbus Schnittstellen flexibel konfigurierbare PC Steuerungen muss die VME CPU auf eine schnelle Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt oder Ethernet Anschaltun gen erl utert Thieringer Aber auch die Skalierbarkeit spielte eine wesentliche Rolle Als wir vor zehn Jahren anfingen war das innovativste Produkt die VSBC 1 mit einem 68000 Prozessor 8 MHz Seither hat die Rechenleistung un serer Applikation zweimal einen Sprung gemacht Als wir in Serie gingen ben tig ten wir schon die VSBC 4 68302 Prozessor 10 MHz und heute sind wir bei der VSBC 32 mit 68360 CPU und m
83. 10 100 Fast Ethernet und M zwei 64 Bit PMC Steck pl tze Bild 1 zeigt das Block schaltbild des MVME2400 Dieses Design unterscheidet sich von anderen PowerPC Produkten durch den Hawk ASIC der drei Grundfunk tionen implementiert ECC SDRAM und Flash Con MWME2400 Block Diagram LA SEE troller PCI Host Bridge und Interrupt Controller Durch Optimierungen in drei wich tigen Bereichen bietet der Einplatinenrechner eine be sonders hohe Systemleis tung Optimierung der Pro zessor und Cache Leistung Minimierung von Speicher engp ssen und Maximie rung des System V O Durch satzes Ein schnellerer Prozessor muss auch schneller mit An weisungen und Daten ver sorgt werden da er andern falls nur einfach mehr Zeit in Wartezust nden verbringen w rde Um das System opti mal zu nutzen muss das De sign den Engpass beim Spei cherzugriff minimieren Der Systemspeicher war bisher immer langsamer als der Bild 1 Blockschaltbild des MVME2400 Single Board Computers Prozessor Es muss immer ein Kompromiss zwischen der Gr e und der Ge schwindigkeit des Speichers getroffen werden Der Hauptgrund hierf r sind die extrem hohen Kosten die entst nden wenn man den gesamten Systemspeicher unendlich schnell machen w rde Dar ber hinaus gibt es Probleme im Hinblick auf Leistungsaufnahme und W rmeableitung Ein guter Kompromiss besteht darin einen relativ kleinen aber schluss an externe Daten
84. 2 ESD IEC 1000 4 4 burst EMI und CE ge baut bzw gepr ft Sie arbei ten im erweiterten Tempera turbereich E2 40 C bis 85 C Sto und Vibrati on Feuchtigkeitsverhalten und andere Umweltparame ter werden nach den Vor schriften der IEC 68 Norm reihe getestet F r diese be Systeme 2 2000 sondere Anwendung wurde das System zus tzlich nach den strengen Vorschriften des Germanischen Lloyd zertifiziert Neben den ge nannten Pr fungskriterien verlangt der Germanische Lloyd weitere Pr fungen z B bei Energieausfall und schwankungen Sto span nungen am Netzteil feuch ter W rme Salznebel sowie Isolationswiderstandsmes sungen Diese Pr fungen werden zum Teil nach eige nen Vorschriften oder ver sch rften Bestimmungen der IEC 68 Normreihe durch gef hrt Nach dem erfolg reichen Abschluss der Pr fungen durch den Germani schen Lloyd erhielt das 3 HE VMEDbus System von MEN das Pr fzertifikat 13873 99 HH das f r f nf Jahre bis zum 30 Oktober 2004 g ltig ist MEN ist als Hersteller nach ISO 9001 zertifiziert Als Mitglied der Organisa tionen CiA MUMM PICMG und VITA arbeitet man aktiv an der Erstellung von Industriestandards mit Die Firma entwickelt und produziert Komponenten nach diesen und anderen an erkannten Standards SYSTEM DESIGN Beide Systeme sind je weils in einem 3 HE Bau gruppentr ger mit einem f r erh hte Umweltanforderun gen ausger steten Netzteil vo
85. 3 5 250 dto a Quicklogic pAsic 1 J 1 8 K 5 200 44PLCC 68PLCC 84PLCC 3Wochen k A b 089 93086170 100TQTP 144TQFP 208PQFP c 089 93086528 pAsic 2 3 9 K 3 3 5 200 84PLCC 100TQFP 144TQFP 3Wochen k A 208PQFP 256PBGA pAsic 3 4 60 K 38 300 84PLCC 100TQFP 144TQFP 3 Wochen k A 208PQFP 256ABGA 456 pBGA 68PLCC Quick RAM o 9 90 K 3 8 300 68PLCC 84PLCC 100TQFP 3 Wochen k A 144TQFP 208PQFP 240PQFP 256PBGA A56PBGA Quick Al 20 K 389 300 144TQFP 268PQFP 256 3 Wochen k A PBGA QL5X30 20K 3 3 300 dto 3 Wochen k A Quick PCI J 50K 33 300 208PQFP 256PBGA 456 3 Wochen k A PBGA 208COFP QL5X32 o 50K 3 3 300 dto 3 Wochen k A Quick PCI QL5064 30 K 3 3 300 456ABGA 3 Wochen k A Military Ceramic J IK 90 K 3 3 5 200 68CPGA 84CPGA 100CQFP 4 6 Wochen k A 144CPGA 160CQFP 208 CQFP 280CQFP 256CPGA Military Plastic o 8 90 K 3 3 5 200 84PLCC 208PQFP 240PQFP 4 6 Wochen k A A56PBGA a Quicklogic Impact Pasic 1 U 2000 60000 5 3 3 PLCC QFP BGA CQFP 3 4 Wochen la A CPGA Pasic 2 U 2000 60000 5 3 3 PLCC QFP BGA CQFP 3 4 Wochen la A CPGA Pasic 3 J 2000 60000 33 PLCC QFP BGA CQFP 3 4 Wochen a A CPGA Quick RAM e 9000 60000 33 PLCC QFP BGA CQFP 3 4 Wochen a A CPGA QFP BGA Quick PCI J 5000 50000 33 PLCC QFP BGA CQFP 3 4 Wochen a A CPGA QFP BGA a Scantec Clearlogic CL7256A J 5000 3 3 250 100PinTQFP 100PinBGA a a b 089 899143 0 144PinTQFP 208Pi
86. 50000 3 3 5 a A a A a A a b 089 89 505 0 Orca 3 o 20000 340000 2 5 3 3 5 a A a A a A a A c 089 89 505 100 a Atmel ES2 AT 6000 o 10 20 K 3 5 250 PLCC84 VOFP100 TQFP144 6 8 Wochen ab 10 b 08035 901817 208PQFP 290PQFP c 08035 901833 AT 40K J 5 50 3 5 100 PLCC TQFP VQFP PQFP 6 8 Wochen lab 13 BGA 84 932 ATF 15XX o 32 256 3 5 7 ns 44 260 Pin 4 6 Wochen ab 2 50 ATF 750 kd 2x220 gt 7 ns 24 28 Pin 4 6 Wochen ab 2 00 16V8 20V8 22V10 o 3 5 5ns 20 24 28 2 4 Wochen la A a Chip Express CX3000 33 ok 3 5 150 diverse 24 Stunden a A Trias Mikroelektronik CX2000 12 ok 3 5 100 diverse 24 Stunden a A b 02151 95301 0 c 02151 95301 15 a Cypress Semicon Delta39K 473 1 8 5 313 PQFP BGA FBGA PLCC a A a ductor Up to 22V10 e 5 181 DIP LCC PLCC a a A b 08106 2448 0 c 08106 20087 a EBV Elektronik Max 600 12000 2 5 3 3 5 200 PLCC QFP BGA 44 84 100 0 8 Wochen ab 2 Altera 160 144 208 256 b 089 991 14 0 Apex 3 60000 1 500000 1 8 2 5 200 TQFP BGA PQFP RQFP 0 10 Wochen ab 80 c 089 991 14 422 PGA Flex U 10000 250000 2 5 3 3 5 204 PLCC QFP BGA PGA 84 0 8 Wochen ab 20 100 144 208 240 356 484 503 600 a Insight Virtex J 1728 27648 2 5 200 CSP144 TQFP144 PQFP 0 6 Wochen 72 2200 b 089 61 108 0 240 BGA256 560 c 089 61108 161 Virtex E J 1728 73008 1 8 225 CSP144 PQFP240 BGA 8 Wochen ab 70 432 560 Fine Pitch BGA 256 1156 Infos z
87. 6145 0310 Kipp amp Zonen Schreibergesch ft erweitert Das niederl ndische Unternehmen Kipp amp Zonen hat das Schreiberproduktspektrum von LEM Instruments sterreich ein Teil der internationa len LEM Gruppe bernommen Die gesamte Produktion von Schreibern soll zu Kipp amp Zonen verlagert werden N sich LEM In struments Anfang die ses Jahres entschieden hat sich auf die Bereiche Ener giemesstechnik Energiequa lit t und verwandte Anwen dungen zu konzentrieren ist der Verkauf der Schreiber produktpalette Servogor ein logischer Schritt Kipp amp Zo nen einer der Hauptlieferan ten von Schreibern Solar strahlungs Messeinrichtun gen und wissenschaftlichen Instrumenten f r die Erfor schung der Atmosph re hat bereits 1993 die Fertigung und den Vertrieb aller Schrei Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt berbaureihen von Philips bernommen Die Servogor Schreiber erg nzen die be reits im Programm existie renden Flachbett und Data Acquisition Recorder Kipp amp Zonen will damit weltweit das gr te Schreiberpro gramm f r Labor und Indus trieanwendungen anbieten Das Unternehmen ist ISO 9001 zertifiziert alle Schrei ber haben die CE Konfor mit tserkl rung pa Kipp amp Zonen Tel 00 31 152 69 80 31 Systeme 2 2000 MSC Vertriebs GmbH Hilfe bei Window s CE Projekten Als autorisierter Systemintegrator f r Micro
88. 9 der Anteil programmierbarer Logik noch bei 38 Prozent und im 3 Quartal bereits bei 45 Prozent des Standardzel lenumsatzes Programmierbare Logik machte damit bereits fast die H lfte von Standardzellen aus und das wird tendenziell so weitergehen Das Wachstum bei programmierba rer Logik liegt nicht nur in den stei genden Komplexit ten begr ndet son dern besonders in der Flexibilit t die sie bietet erg nzt Wolfgang Reis Das habe man in den letzten Jahren verfol gen k nnen Immer k rzere Time to market habe immer mehr Design nde rungen zur Folge gehabt Nicht jeder ben tigt eine Million Gatter aber fast jeder braucht heute die hohe Flexibi lit t um auf nderungen reagieren zu k nnen Darauf gr ndet sich ein gro er Teil des Wachstums programmierbarer Logik gibt er sich sicher Als Erg nzung dazu greift Gerd Wummael in die Diskussion ein Auch die Technologie arbeitet den FPGAs entgegen Immer kleinere Struktur breiten bedeuten immer h here Mas kenkosten Unter 200 000 Mark geht da bei moderenen High end ASICs vermutlich nicht mehr viel Das sind Kosten die f r viele Kunden nicht mehr tragbar sind glaubt er Dem widerspricht allerdings Jacob sohn Ich m chte kurz anf hren dass gerade bei hohen St ckzahlen ein ASIC von den Kosten her erhebliche Vorteile gegen ber den FPGAs bietet Und dass sich deswegen insbesondere Embedded Arrays in Zukunft am Markt durchsetzen werden
89. 96 ISA Slot CPU neueste CPU Modul Generation Em Flatpanel Controller DW Rail Car PC bedded Betriebssysteme DIN Rail Card PC Berner amp Mattner 12 H 5 Entwicklung von SW und Systemen Statmate Magnum Rhapsody in MicroC k A Rhapsody in C Rhapsody inC Rhapsody in Java Altia Design BFAD 12 N 1 Industrieelektronik Produktentwicklung HW SW Embedded Linux Internet Embedded Linux Internet to Industrie Applikationen Webtonet Solution Provider Mess Regeltechnik Entwicklung Webtonet Blue River Software 12 J 18 32 Bit Tool E 32 E32 CAB 12 N 34 Spezialfassungen Testadapter Emulationsadapter Converter Testmodule Clip on Adapter f r QFP Chips L sungen im Bereich DIP PLCC PGA QFP SOP BGA 19 Zoll Labortechnik BGA L sungen und Test CAD UL K09 L sungen f r die Embedded Applikationsentwicklung Compiler Debugger Code Coverage Tool f r x86 RTOS ICEs x86 Controller Schulung Training Protected Mode CAN in Automation 12 12 technische marketing produktspezifische Informationen CC amp I N18 Prozessormodule f r Multimedia u Signalverarbeitung Intime Echtzeit f r uFlash Embedded Web Server Win NT Embedded DOS Controller u Embedded Webserver DSP Ent wicklungsumgebung Kommunikationscontroller 40 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt Systeme 2 2000 Embedded Systems 2000 ELEKTRONIK FOCUS Unternehmen stellt folgende Produkte auf der
90. Action Reader USB MP3 Fuzzylogic Strampe Systemelek B9 DSPC6000 Vision Box Stand Alone PC Laser Hochleistungs Bildverarbei DSPC6000 Vision Box mit C6202 tronik tungsrechner kundenspezifische DSP Entwicklungen Sun Microsystems K 01 High Speed Microprozessoren skalierbare Systeme uvm Java Jini Technologien Synatron 1 J8 Boundary Scan Produkte Programmer f r PROMs PLDs IC Adapter Jtag Data Blaster BGA Adapter Synplicity M 24 Synplify Syntheseumgebung k A Synspace 12 K 20 diverse k A Sysgo Real Time M13 LynxOS Osek Leo SW Dienstleistungen Leo Solutions Syslogic 12 A 18 IPC Steverungen IPC mit Ethernet und Can k A Tasking 12 M 11 Tasking Cross SW Development Tools Microcontroller und DSPs EMIT OCDS Debugging f r C166 und Tricore Embedded Internet Technologien Cross Tools unter Linux C Cross Tools C166 auf Linux EMIT Demonstration Taskit Rechnertechnik 12 2 Panel PC Mini PC 386 Ex Card Handheld PC Panel PC Technosoft TI Booth Entwicklungsumgebungen f r TI TMS320 C2000 DSP Embedded DSP f r Motion Chip digitale Motorregelung Motion Chip Tekelec Airtronic D19 VMEbus Systeme mit Sparc Prozessoren CPCI Bus Systeme Multiport 8 fach CPCI Ethernet Karten High Ethernet Karten High End WAN Controller PC 104 Komponenten Indus End CPCI Komponenten trie PCs Sonderentwicklungen im PC Bereich Tektronix 12 K 21 Debug und Testzubeh r Echtzeit High Level Language Debugger Digital k A oszilloskope Logic
91. Ans Bild 2 Das Schichtenmodell plan und ein Monitoring Tool TTPview auf System ebene sowie auf Knoten ebene Werkzeuge f r Daten Download TTPload und zur Konfiguration von Feh lertoleranzschicht und Be triebssystem TTPbuild Das Design von TTPos war bestimmt von den har ten Anforderungen des st ckzahlintensiven Auto mobilmarkts E Effizienz Das Betriebs system darf nur ein Mini mum an RAM ROM und CPU Rechenzeit bean spruchen E Robustheit Das Betriebs system muss nachpr fbar robust und fehlerfrei sein Jeder Fehler im Betriebs system kann zu enormem finanziellen Sch den f h ren E Unterst tzung f r fehler tolerante harte Echtzeit systeme Das Betriebssys tem muss Fehlererken nung und Deadline ber wachung unterst tzen H Das Betriebssystem muss die Entwicklung von zu sammensetzbarer wart barer und wiederver wendbarer Anwendungs Software vollst ndig un terst tzen Basierend auf diesen An forderungen wurde die Funktionalit t des Betriebs systems in die beiden folgen den Komponenten zerlegt E Den Laufzeit Kernel TT Pos on line und H die Design Time Kompo nente TTPbuild off line Das Schichtenmodell Bild 2 zeigt diese Aufteilung der Funktionen deutlich HOS FTL Betriebssystem und Fehlertoleranzschicht und MTTPftc TTP Fehlertole ranz und Kommunikati onsschicht Alle Funktionen die off line durchgef hrt werden k nnen sind aus dem L
92. B 13908 Heft 2 Februar 2000 14 Jahrgang 14 DM 110 S 14 sfr ELEKTRONIK MAGAZIN F R CHIP BOARD amp SYSTEM DESIGN APEX Integrated CAM gelte Tr luultziger Te W Role x Match Flag Echtzeitbetriebssysteme RTOS auf dem Chip integriert Logikanalyse Einfache Bedienung realisiert IM BLICKPUNKT Wie man sich em bettet so liegt man Und es scheint so dass der Embedded Markt ein sanf tes Ruhekissen ist Die Anlehnung an diese alten Sprichworte dr ngt sich f rmlich auf denn glaubt man den Auguren wird dieser Markt ein solch rasantes Wachstum aufweisen dass sich der Erfolg praktisch von alleine einstellt Ein treibendes Element f r das explosionsartige Wachstum ist sicher das Internet das v llig neue M glichkeiten und Applikationen f r Embedded Systeme er ffnet Ein deutliches Zeichen daf r dass das Interesse an Embedded Systemen auch hierzulande kr ftig steigt ist der Erfolg der Messe mit Kongress Em bedded Systems In den vier kurzen Jahren ihres Bestehens war diese Ver anstaltung von st ndigem Wachstum gekennzeichnet Bereits nach zwei Jah ren reichte die Messehalle in Sindelfin gen nicht mehr aus es musste in ein gr eres Messegel nde umgezogen werden In N rnberg wurde der Veran stalter f ndig und ist damit auch f r die Zukunft ger stet denn das N rn berger Messegel nde bietet ausrei chend Expansionsm glichkeiten Um Ihnen die Planung Ihres Besu
93. Bei komplizier ten Problemen kann der De bugger den Programmcode in Assembler und Memory Bereiche anzeigen F r Em bedded Programme kann er den Bootstrap Code des Ger ts schrittweise testen und Unterbrechungssteuer programme debuggen Die IDE fasst Quelle Bi bliotheken grafische Res sourcen und andere Dateien in einem Projekt zusammen Die Informationen ber das Projekt werden in einer Pro jektdatei gespeichert und durch den Projektmanager bearbeitet Er verwaltet die Beziehungen zwischen den Dateien verfolgt deren Sta tusinformationen und diri giert damit die Arbeitsweise der Tools w hrend des Ent wicklungszyklus Der Projektmanager ist vermutlich das revolutio n rste CodeWarrior Tool Tats chlich generiert er au tomatisch Makefiles F r je des Build verfolgt er Dateien und Bibliotheken Reihen folge der Links Abh ngig keiten Compiler Linker und andere Settings Die Summe dieser Informatio nen nennt man Build Target Wenn sich diese Informatio nen im Laufe der Entwick lungsarbeit ndern aktuali siert der Projektmanager das Build Target automatisch Wenn ein Make Befehl ausgegeben wird nutzt er al le Informationen im Build Target um das Programm zu erstellen Er ruft die Tools mit den ben tigten Settings in der richtigen Reihenfolge auf Separate Makefiles sind ebenso unn tig wie Kennt nisse der Makefile Syntax und Semantik Wird das Programm bei spielsweise um eine Bibli
94. Betriebssysteme Compiler Debugger k A Harting 12 F 23 Steckverbinder f r diverse Bussysteme Hochtemperatursteckverbinder zur Signal bertragung im 2 GB s Bereich SMC Montage EMV geschirmte Geh use f r Kabelsteckverbinder mit 2 mm hartmetrischen Steckverbindern Hartmann Elektronik B 4a Backplanes VME VME64x CPCI CPCI Testadapter best ckt Leiterplatten PCl CompactPCI Extension Kit HighTec EDV Systeme L 14 Echtzeitbetriebssystem PXROS mit Extensions Internetapplikationen mit k A PXProWeb GNU Compiler Hilf 12 C 33 Beratung Schulung Entwicklung HW SW Motorola PowerPC mit Win CE Hitex Automation K MS Win CE Starterkit CAN Feldbuskomponenten Kompaktsteuerung Soft Komplettl sung und Starterkit f r SPS Hico PC 104 Familie Win CE und Can Hitex Development K6 Debugging Tools In Circuit Emulatoren Analyse Werkzeuge Compiler DProbe HC12 Emulationssystem Tools SW Tools Adapter Emulator Tricore Level 2 DProbe 430 Emulator HSP N 23 Precise MQX RTOS Diab SDS Compiler amp Debugger Aisys Driveway k A 3DE Treibergenerierung Emutec Promset Emulator Premia Code Wright Editor Hiware C5 Compiler mit grafischer Oberfl che Simulator BDM Monitor und Emu Panta intuitives User Interface BDI 1000 Hyperstone Electronics D20 Risc DSP F1 8X Flash Memory Controller Embedded Fingerprint Recogni tion Systems Digital still camera Reference System k A
95. C Bausteinen ihre Applikationen einfach in der 32 Bit Welt einsetzen Dazu sind keine zus tzlichen Schu lungen f r neue Software Ent wicklungswerkzeuge notwen dig Die Systems Embedded Workbench f r den V850 ent h lt viele neue Merkmale so wohl im Compiler und im C Spy Debugger als auch in der Embedded Workbench selbst Diese neue Generation von Entwicklungs Tools verf gt ber Front end Technologie die sowohl ANSI C als auch Embedded C unterst tzt Der V850 C EC Compiler ist dar ber hinaus auch mit ei nem verbesserten globalen Optimierer ausgestattet der speziell f r die V850 32 Bit RISC Archtitektur entwickelt worden ist um so eine Op timierung sowohl in Ge schwindigkeit als auch bei den Codegr en anbieten zu k n nen NECs anspruchvolle RISC Architektur im Pipeline Ab lauf wird vollst ndig von die sem verbesserten Compiler unterst tzt Nachdem die bli che Codegeneration abge wickelt ist f hrt der Compiler einen zus tzlichen Optimie rungsschritt in der Pipeline ein um die Befehle f r die Pi peline zu optimieren Dieses CHIP DESIGN f hrt bei der Applikation zu ei ner Erh hung der Geschwin digkeit Der C SPY Debugger wurde auch dazu entwickelt um eine exakte Simulation der jeweili gen Befehle zu erreichen So ist es m glich verschiedene Me morytypen zu simulieren mit dem sogenannten Wait state Mechanismus Der Pipeline Al gorithmus ist vollst ndig aus
96. De scriptor Mechanismus f r das Senden und Empfan gen von Daten EM Reset der UART Proto koll Fehlerz hler E Initialisierung von Kon trollzeichen und evtl Adresstabellen f r Multi drop Anwendungen E Setzen des Event Monito den ring und E Einf gen der Interrupt Routine in der CPM Handler Tabelle Das Codebeispiel in Lis ting 2 zeigt eine solche Im plementation f r Schritt 2 Setup der Pins Wie zu se hen ist enth lt die Doku mentation die Zuordnung von Pins und Funktion Die se Information kommt aus der Auswahl in den Dialo gen die der Benutzer getrof fen hat als er den UART konfigurierte Es ist auch Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt m glich mehrere SCCs zu multiplexen time slot as signer Ethernet und HDLC haben andere Pins und Pro tokolle das Prinzip ist je doch dasselbe In jedem Fall unterst tzt DriveWay alle Leistungsmerkmale und M glichkeiten des Control lers und der Peripherie Dri veWay abstrahiert weg von der Codierung mit unz hli gen Details und fokussiert auf die Designanforderun gen Aber nicht wie diese zu l sen sind Trotzdem ist der erzeugte Code komplett do kumentiert was ausreicht um ihn zu verstehen und zu sehen was erzeugt wurde und warum Nachdem das Hardware Interface konfiguriert ist m ssen die Treiber an die vorhandene Umgebung be z glich Compiler und Lauf zeitumgebung angepasst werden Es
97. E DFI HETHODS Sean Ceaken t ST Data IM TAPESCAHN Bild 1 Das Prinzip auf dem Embedded ATE basiert ist einfach Wesentliche Elemente vom g ngigen ATE sowie der blichen DFT Methoden werden im IC direkt inte griert Techniken sowie entschei dende ATE Teile Diagnose und Debugging Funktionen im Produkt selbst eingebet tet werden Bild 1 Dazu geh ren unter anderem Scan Boundary Scan und BIST Elemente Dadurch werden erhebliche Anteile des traditionellen Test Equip ments berfl ssig Embed ded ATE erm glicht au er dem ein pr zises Hochge schwindigkeits Timing beim At Speed Test Mit Embed ded ATE lassen sich auf IC Ebene eingebettete Spei cher Random Logik ver schiedenartige Cores inkl der Mixed Signal Cores so wie Os die Verdrahtung und Speichermodule auf System ebene testen diagnostizie ren und debuggen Bild 2 Hinzu kommt dass da die wesentlichen Teststrukturen eingebettet sind das Testen f r die gesamte Lebensdauer des Produkts erleichtert wird Bei einem IC mit ber einer Million Gattern nimmt die Chipfl che wegen der eingebetteten ATE Elemen te nur um rund 2 Prozent zu Nicht bersehen werden darf hier auch die Tatsache dass diese Technik keine Ver n derung der blichen Design methoden verlangt fb LogicVision Tel 0033 145470124 Infineon geht an die B rse Ertragsw ende geschafft Mit einer Umsatzsteigerung von 33 Prozent
98. Einsatz so wurden zum Beispiel im bekannten Mars Pathfinder Programm ber 20 Actel FPGAs genutzt Alle wichtigen European Space Agency Programme greifen bei der Realisierung von Lo gikdesigns auf FPGAs dieses Her stellers zur ck so sollen alleine im Rosetta Programm ber 200 Actel Chips zum Einsatz kommen Dem steigenden Bedarf nach schnel leren und komplexeren FPGAs wird das Unternehmen mit seiner SX Fami lie gerecht verschiedene Mitglieder dieser Familie werden auch in Rad Hard und RadTolerant Versionen ge fertigt Die Mitglieder der SX Familie verkraften eine Total Ionisation Do sis von ber 100 kRad und bieten ei ne Upset Rate von weniger als 1 x 10 7 Single Event Upsets SEU pro Bit pro Tag Die Familie erreicht eine Sys tem Performance von ber 150 MHz neue Bausteine wie etwa die Typen RT54SX32S 32 000 Gatter und RT54SX72S 72 000 Gatter geh ren zu den Highlights dieser FPGA Serie Die Flip Flop Zellen dieser Bausteine werden mit SEU immunen quivalen ten ersetzt diese bieten eine LET Schwelle von ber 37 MeV Bausteine mit h heren Komplexit ten befinden sich bereits in der Entwicklung diese sollen zun chst in kommerziellen Pro dukten und zu einem sp teren Zeit punkt auch in Raumfahrtapplikationen zum Einsatz kommen Erst vor kurzem hat Actel mit seiner FPGA Familie RTSX S weitere strah lungstolerante Logikchips vorgestellt Die Bausteine basieren auf den Antifu se SX A Komponenten mit
99. Encoded Ausg nge sind speziell f r Designs geeignet die sicherstellen dass kein duplizierter Ausgang vorhanden ist Falls dupli zierte Daten in verschiedene Speicher pl tze geschrieben werden dann istein Unencoded Ausgang erforderlich Der ESB nutzt seine 16 Ausg nge und liest die Ausg nge innerhalb von zwei Taktzyklen Systemdesigns die den On Chip CAM des APEX 20KE nut zen profitieren von der besseren Systemgeschwindigkeit gegen ber diskreten CAM Bausteinen da die entsprechenden Off Chip Verz gerun gen entfallen F r viele Applikationen die eine schnelle Speichersuche erfordern ist der Einsatz von CAM Architekturen pr destiniert CAM ist besonderes geeignet f r Kommunikationsanwendungen die Hardware basierende Funktionen f r die Steigerung ihrer Systemleistung nut zen Bringen CAM Implementierung allein schon Vorteile gegen ber her k mmlichen Speichertechniken so ist durch die On Chip Implementierung ei ne weitere Leistungssteigerung m g lich Mit der Verf gbarkeit komplexer programmierbarer Logikbausteine wie der APEX Familie von Altera er ffnen sich den CAM Implementierungen neue M glichkeiten bei den System Level Designs Rolf Bach PR amp Elektronik Altera Tel 089 3 2182 50 Systeme 2 2000 Programmierbare Logik Forumsdiskussion programmierbare Logik Flexibel komplexe Chips aufbauen Ein gro er Vorteil programmierbarer Logikbausteine ist die Flexibi lit t die sie den mi
100. Engelmann amp Schrader 52 Komplette Echtzeitl sungen Eonic 52 System Design Robustes 6U PowerPC VMEbus SBS Technologies 52 Schyerpunki Ger te per WAP Handy ber Smart Network Dev 53 Ein Spiel ohne Grenzen MELOWEIES 18 Forum diverse 19 PC 104 Modul mit LCD Controller Advantech 53 Das Kraftpaket unter den Einpla Motorola Comp Group 82 Der Strahlung keine Chance Actel 26 Bereich Embedded Systeme ausge SSV Embedded Sys 53 Zeitgesteuert pnd fehlertolerant TrTechi FPGA Software Altera 27 Emulator mit Hardware Unter G pel Electronic 53 Senitishubschrauber BEN ME NEN 3 8 In Circuit Emulator Nohau 27 Die Software macht s Gessler Electronic 92 Vorhandene EDA Umgebungen Cypress Semicond 28 Mit VMEbus Steuerung immer Microware 94 CI X Core f r PLDs Altera 29 Bone Schnittstelle zwischen Embedded Wind River Systems 100 Universal Mehrfachprogrammierger t HI LO Systems 34 c BaDesien Schnelle Implementierung von Scientific Computers 100 Embedded Memory LSD SE Spezial Electronic 34 Das Echtzeitbetriebssystem auf NRTA 54 Single Board Rechner im PC 104 CommuniPorts 102 rogrammierbarer Ersatz f r Xilinx 34 Mit Standardklassenbibliothek C Level Design 59 VME Einplatinencomputer Motorola Comp 102 Komplexes FPGA im Fine Pitch Actel 34 Das blockbasierte Prototyping Aptix 60 Sicher schalten am Compact SMA 102 CPLDs mit kleiner Stromaufnahme Insight 35 ASICs f r Sensorik und Messtechnik Prema 63 Indust
101. Handler ausge f hrt der eine Task zum Ab lauf vorbereitet Dieser zu s tzlichen Task 5 wird eine Priorit t zugewiesen die zwischen der von Task 1 und Task 2 liegt Tabelle 3 zeigt das modifizierte System Die statische Scheduling Technik erzwingt durch die Reservierung der Zeit in je dem Zeitschlitz eine Er h hung der CPU Last von 31 5 Prozent auf 53 9 Pro zent Der priorit tenbasierte Scheduling Ansatz des SSX5 erlaubt es der Anwendung hingegen mit nur 31 5 Pro zent der CPU Zeit auszu kommen Auch wenn der Overhead des SSX5 selbst zur CPU Last hinzuaddiert w rde ist das Ergebnis im Vergleich zur ohne RTOS L sung wesentlich besser Nat rlich besitzt die se CPU Last Effizienz keine CHIP DESIGN 58 Echtzeit Scheduling und Single Shot Ausf hrung In konventionellen RTOS Designs basiert der Ansatz zu Echtzeit Tasks auf dem Binden jeder Task an eine nicht terminierende C Funk tion Bild 3 zeigt typischen Task Code f r dieses Schema void taskl void for do_taskl_work delay 100 Bild 3 Modell einer konventionellen RTOS Ausf hrung In Bild 3 ist eine periodische Task an eine C Funktion namens task1 gebunden in der eine Aufgabe periodisch ausgef hrt wird Man kann sehen dass die Funktion niemals beendet wird Stattdes sen wird ein delay Aufruf des RTOS dazu genutzt um die Task f r ein bestimmtes Zeitintervall auszusetzen Diese Task ist dann als suspend
102. I Os Design Tools f r diese Bausteine Einsatz von IP und Vernetzung ber das Internet Wolfgang Patelay Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt SCHWERPUNKT Antifuse FPG As in HiRel und Raumfahrtapplikationen Der Strahlung keine Chance Aufgrund ihrer nichtfl chtigen Eigenschaften sowie ihrer extrem hohen Zuverl ssigkeit unter hoher Strahlungsbelastung haben sich Antifuse FPGAs in der Luft und Raumfahrt sowie in milit rischen Anwendungen als dominante programmierbare Logiktechnologie etabliert Die strahlungsfesten RadHard und strahlungstoleranten RadTolerant Logikchips von Actel befinden sich deshalb in einer Vielzahl von Raumfahrtprojekten im Einsatz und erf llen anspruchs vollste Spezifikationen peziell mit der RadHard FPGA Technologie von Actel lassen sich st ndig neue M rkte f r zahlreiche Raumfahrtapplikationen erschlie en Unter Ber cksichtigung der kontinu ierlich k rzer werdenden Zeitabst nde bis zum Start von neuen Raumfahrt projekten nutzen viele Entwickler die signifikanten Time to Market Vortei le die FPGAs gegen ber traditionellen ASIC L sungen bieten Um den He rausforderungen des Wettbewerbs ent gegnen zu k nnen greifen viele f hrende Satellitenhersteller bei der Realisierung von kundenspezifischen Produkten auf standardisierte Design modelle oder Busse zur ck Als Inter face zwischen Bus und Payload kom men dabei FPGAs zum Einsatz
103. I Switch f r den PowerQuicc IH MPC8260 und die PowerPC Prozessoren 740 750 und 603e Mit den Varianten Single PCI 64 Bit 66 MHz und Dual PCI 32 Bit 66 MHz und 64 Bit 66MHz definiert der Po werSpan eine neue Stufe der Flexibilit t Diese und die hohe Leistung basieren auf der be sonderen Switched PCI Archi tektur Diese Schaltstruktur ist entscheidend um die Verarbei tungsleistung des PowerPCs mit den wachsenden V O Anfor derungen auf dem PCI Subsys tem zu verkn pfen Zus tzlich erm glicht der Baustein ein in tegriertes PCI to PCI Bridging und Multi Port DMA Opera tionen Als Bus Interface ist er lese und schreiboptimiert und schafft es dadurch Verz gerun gen bei der bertragung erheb lich zu reduzieren pa Atlantik Elektronik Tel 089 895050 LEILOR cU HE PIE 7 Pentium Debugger und OSEK VDX Support f r 68HC12 Z ur Embedded Systems pr sentiert die AK Elektronik sein umfangreiches Lieferspek trum Dazu geh ren unter ande rem Produkte von Embedded Power Corporation Pentium Debugger Noral 90 MHz Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt Version des ColdFire und OSEK VDX Support f r den 68HC12 sowie BittWare Cus tomized SHARCDSP Board Solutions Mit dem Advanced Q E D JTAG Pentium Debug ger von Embedded Power lie Systeme 2 2000 Produkte fert man eine umfassende De bugging L sung f r alle Ent wickler die mit Pen
104. LD Designer machen sich zudem mit Industriestandard Tools vertraut um ihr technisches Wissen auszuweiten wenn sie mit Bausteinen gr erer Dichte arbeiten So m ssen PLD An bieter inzwischen VHDL und Verilog L sungen f r die Anwender ihrer Pro dukte anbieten Alle bedeutenden EDA Anbieter ha ben VHDL und Verilog Werkzeuge f r ASIC Designs in ihrer Produktpa lette Hierf r wurde kein Aufpreis ver langt da die Tools auf den HDLs ba sieren Die PLD Anbieter dagegen ha ben festgestellt dass ihre Kunden h here Preise f r die VHDL und Ver ilog Werkzeuge bezahlen da diese In dustriestandards darstellen und einfach in eine kundenspezifische Designum gebung einzugliedern sind Zahlreiche PLD Lieferanten geben die Software Tools sogar kostenlos ab denn sie sind auf einen hohen Halbleiterabsatz aus Allerdings sind es nicht die unbe schr nkten VHDL oder Verilog Soft ware Tools die von diesen Unterneh men ber ihre Web Sites kostenlos ab gegeben werden Vielmehr kosten die auf Industriestandard HDLs basieren den Tools in der Regel mehr als 1000 Dollar Ein Teil dieses Preises geht auf das Konto der Vertr ge die mit den Syntheseanbietern geschlossen wer den damit diese eine L sung f r die speziellen Halbleiterbausteine des je weiligen Unternehmens entwickeln und sich die Halbleiteranbieter auf die Entwicklung optimierter Place and Route und Fitting Software konzen trieren K nnen Cypress Semiconduct
105. M und ROM sowie Pro zessorleistung In einer sp teren Entwicklungs oder Wartungs phase k nnte es aufgrund von Programm nderungen erforderlich sein selbst eine Sub Task noch in weitere Untereinheiten aufzu teilen und die Prozessorzeit der einzelnen Zeitscheiben neu zu Bei fortschreitender Entwicklung neigt die anfangs logische Struktur der Anwendung dazu immer fragmentierter zu werden was die Wartung des Codes erschwert Steigende Software Kosten und zus tzlicher Aufwand f r das Management dieser Komplexit t sind die Folgen und machen es schwierig qualitativ hochwertige Software in einem kalkulierbaren Zeitrahmen zu entwickeln und das Produkt zum richtigen Zeitpunkt am Markt Systeme 2 2000 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt die CPU Last von 29 3 Pro zent auf 31 9 Prozent eine Zunahme von 2 6 Prozent Im n chsten Schritt soll das System so modifiziert wer den dass es zus tzlich im stande ist ein dringendes sporadisches Ereignis zu verarbeiten Dieser Event soll maximal alle 100 ms auftreten erfordert eine Pro zessorzeit von 220 us und muss innerhalb von 1 ms verarbeitet sein Bei einem statischen Ansatz wird die ses Ereignis am besten als Unterbrechung Interrupt ausgef hrt was zur Folge hat dass 220 us an Prozes sorzeit in jedem Zeitschlitz von 1 ms L nge reserviert werden m ssen Mit dem RTOS On Chip wird dieses Ereignis am besten ber den Interrupt
106. N Normschienen grammieroberfl che f r spezielle Steuerungen EBV Elektronik F03 VME Boards CompactPCl Boards High Availability CompactPCl Systeme k A Spezialplatinen f r Echtzeitanwendungen CE zertifizierte 19 Zoll Systeme intelligente Controller VME Avionics Geh use und Platinen E E P D 1 E 14 PC104 Plus basierte Karten OEM Produkte 1 O Module CPU Karten k A EKF Elektronik 12 N 4 CompactPCI VMEbus L sungen Interfaces f r CompactPCI IEEE 1394 ISDN Adapter Elektronikladen Mikro M 2 Einplatinenrechner f r MSR Anwendungen HC12 D60 HC12 DG 128 Card computer Eltec Elektronik 12 K 03 industrielle Bildverarbeitung Steuerungstechnik Me und Regeltechnik Mini Hipercam auf CMOS Technologie Leittechnik Industrie PCs Netzwerke Industriekommunikation EMC 12 F 16 Adapter Sockel Steckverbinder f r Entwicklung und Test BGA Entwicklungsadapter f r den HF Bereich Embedded University Eingang Halbleiter und Tool Schulung k A E Merchants 12 C 23 Web Kurse Datenbanken im Internet Emsys Embedded 12 A 13 Schulungs und Entwicklungsdienstleistungen in den Bereichen serielle Busse Video Demonstrator zur bertragung Systems unkomprimierter Video Str me Enea Ose Systems 12 K 16 Ose Echtzeit Betriebssystem Ose f r verteilte Systeme neue Kon zepte neue Tools Eonic Solutions B12 Virtuoso V 4 1 Realtime SW Development Tools for Embedded Systems Atlas Atlas High Reliability System Solutions for Embedded Applications Epson 0 06 M
107. O 17 010 Nohau Elektronik GmbH 49 023 DSM Digital Service GmbH 3l 017 PEP Modular Computers GmbH 71 029 DV Job de AG 96 97 98 99 037 PLC2 GmbH 91 Seminarf hrer EKF Elektronik GmbH 35 019 pls GmbH 55 025 ENEA OSE Systems GmbH 29 016 Pro Design 39 021 ept GmbH amp Co KG 51 024 QNX Software Systems GmbH 2 US 002 ETAS GmbH amp CO KG 4 US 039 SBS GreenSpring 15 009 Green Hills Software Ltd 33 018 SBS GreenSpring 27 015 Hitex Systementwicklung GmbH 69 028 Sphinx Computer Vertriebs GmbH 95 035 HOSCHAR Systemelektronik GmbH 23 014 Tasking Software 57 026 IbS Ing B ro Sperling 23 012 Tekelec Airtronic GmbH 3 US 038 Ingenieurb ro Dr Kaneff 61 027 Verlag Moderne Industrie 8 030 JUMPtec AG 13 008 Xilinx GmbH 21 011 Keil Elektronik GmbH 83 031 XiSys Software GmbH 5 004 Redaktionsinhalt Thema Produkt Hersteller Seite Thema Produkt Hersteller Seite Thema Produkt Hersteller Seite Markt Elektronik Focus V 23 Software Modem Referenz Scenic 66 M Unterst tzung f r die Virtex Synplicity 67 Vetstiirkung mit Home Office Lauterbach s ASIC Entwicklingssystem senkt Toshiba A Embedded C Toolkit f r die IAR Systems 67 Spi Fingerabdruck gen gt Hyline Integrierte Halbleiterl sungen Fujitsu i Mathematische Programmbiblio Electronic Tools 67 Schreibergesch ft erweitert Kipp amp Zonen 8 Internet Suite f r Web Devices Becom Software 46 u Hilfe bei Windows CE Projekten MSC Vertriebs GmbH 6 Geh use f r
108. PC 104 Modul basiert auf In tels TX Chipsatz und kann mit maximal 64 MByte DRAM und 4 oder 8 MByte DiskOnChip ausgestattet werden An Schnittstellen stehen neben ei nem IDE und Floppy Control ler zwei USB ein IrDA zwei RS232 und ein Parallel Port zur Verf gung Das Award BIOS wurde um spezielle Funktionen f r Embedded An wendungen Power Manage ment No Fall Startup Serial Boot Loader etc erg nzt Ein programmierbarer Watchdog Timer komplettiert die Ausstat tung pa CommuniPorts Tel 08142 472840 VME Einplatinencomputer trotzt auch extremen Temperaturen otorola Computersyste me stellt mit der MV MES100 Serie eine neue Pro duktfamilie von VME Ein platinencomputern vor Die Boards sind in zwei Versionen f r verschiedene Temperatur bereiche erh ltlich und ver f gen ber unterschiedliche PowerPC Prozessoren den MPC 7400 PowerPC mit der Al tiVec Technologie f r Algorith men intensive Berechnungen oder den PowerPC 750 mit 450 MHZ und h heren Taktfrequen zen Dar ber hinaus verf gen die Boards ber Steckpl tze f r PCI Mezzanine Karten PMC und bis zu 1 GByte Hauptspei cherkapazit t Die MVMES5100 Boards werden f r den unterneh mens blichen Betriebstempe raturbereich von 0 bis 55 C und f r den industriellen Betriebstemperaturbereich von 20 bis 71 C angeboten Spe ziell f r milit rische Tempera turanforderungen wird die MV MES5100 Familie unter der Be
109. PEX Familie erm glicht Altera die System Level Integrati on auf einem einzigen programmierbaren Logikchip Zusammen mit den entsprechenden Entwicklungs Tools wie der Quartus Software und den umfangreichen IP Megafunk tionen lassen sich so effektiv SOPC Applikationen System on a Programmable Chip realisieren Innerhalb der APEX Familie stehen Bauelemente mit ber 2 5 Millionen Systemgattern zu Verf gung Die 2 5 V Versionen der APEX PLDs werden in einem 0 22 um Prozess und die 1 8 V Versionen in einem 0 18 um Prozess mit jeweils sechs Metall Lagen gefertigt Die spezielle APEX Architektur beinhaltet drei verschiedene PLD Strukturen Die Look up Table Logik LUT der FLEX 10K und FLEX 6000 Bauelemente die Pro duktterm Logik der MAX 7000 Familie und die Enhanced Embedded Memory Blocks der FLEX 10KE Bauelemente Diese so genannte MultiCore Technologie bringt auch eine v llig neue Logikhierarchie mit sich die MegaLAB Struktur Jedes MegaLAB Element enth lt 16 Logic Array Blocks LABs die wiederum aus zehn Logikelemen ten aufgebaut sind und f r die Implementierung der LUT Logik optimiert sind Dar ber hinaus ist ein sogenannter Embedded System Block ESB in den MegaLABs enthalten Die 16 LABs und der ESB werden ber das MegaLAB Local Interconnect miteinander verbunden ohne globale Routing Ressourcen zu ben tigen Die MegaLAB Strukturen werden dann ber das FastTrack System miteinander verbunden das schnelle und defi nierte Verz geru
110. Processor integrated DAB Baseband Signal Pro cessor Parallax M2 Basic Stamps Stamps in Class Programm Entwicklungskits f r Scenix SX Tool SX Chips Peak System Technik J 20 PCAN PC Interface PCI ISA PC 104 PCAN Explorer Can Monitor f r Win PCAN PCI PCAN Hub 9x NT PCAN Handy Can Monitor PCAN Developer Win 9x NT Can Entwicklungsumgebung PCAN Hub optischer Can Hub 1 auf 3 PeCe Electronic Design 12 C 19 Dienstleistungsunternehmen f r HW SW Entwicklung Case SW Entwicklung FPGA Design PEP Modular Computers 12 L 10 CompactPCI Produkte VMEbus Produkte dezentrale Vernetzung CP 302 Pentium Ill CompactPCI CPU pls H 02 Development Tools f r 16 32 Bit Microcontroller Debugger C C Cross Universal Debug Engine Debugger amp compiler Emulatoren Echtzeitbetriebssysteme Evaluationboards Tools f r 16 32 Bit Microcontroller Powerbridge Computer F 22 VMEbus Boards und Systeme Industrie PC k A Probit 12 B 21 PC 104 Module Embedded PC Consultingleistungen im Bereich Embedded k A Entwicklungsbereich Win CE Applikationen QA Systems J26 diverse k A QNX Software Systems M 15 QNX Neutrino Echtzeitbetriebssystem k A Quicklogic D 22 QuickPCI Family k A Rational Software K 20 Rational Suite Development Studio Rational Suite Development Realtime Edition Rittal Werk 12 M 8 CPCI VMEbus Aufbausysteme auf Ripac Basis k A Roth Hardware amp 12 H 3 8051 Entwicklungs und Debug Tools ST 6 Entwicklungs und Debug Tools ST 6
111. Produkte Halblange ISA PISA Slot Karte ie Atom wurde von Blue Chip Technologie speziell f r raumkritische High End Anwendungen entwickelt Key Features sind PCI SVGA LCD CRT Support on board 10 1Base T Ethernet und Sound Blaster kompatible Audiofunk tionen Die Karte kann mit ISA oder PISA Bus geliefert wer den Mit PISA wird es m glich PCI Systeme in sehr kompak ten Abmessungen aufzubauen dabei k nnen bis zu vier PCI Slots und bis zu 20 ISA Slots unterst tzt werden F r maxi male Betriebssicherheit solcher Systeme bietet Blue Chip Tech nology speziell entwickelte kompakte PISA PCI Busplati nen an Basierend auf dem In tel 430HX Chipsatz der Zu verl ssigkeit und Leistungs f higkeit mit langer Verf gbar keit kombiniert unterst tzt die Karte die folgenden Prozesso ren Intel AMD IDT und Cyrix bis 300 MHz Bis zu 256 MByte DRAM und L2 Cache von 0 256 512 KByte wird unter st tzt bis zu 72 MByte Disk OnChip Flash Module k nnen als Disk Emulation aufgesteckt werden Der aktuellste Video controller 69000 von C amp T un terst tzt CRT und LCD Dis plays auch gleichzeitig Mit 2 MByte Videospeicher 4 MByte optional werden LCD und CRT Aufl sungen bis zu 1280 x 1024 x 256 1024 x 768 x 64K 800 x 600 x 16M und 640 x 480 x 16M unterst tzt Der Support f r eine Vielzahl von Flachdisplays bis zu 36 Bit macht die Karte zur L sung f r Embedded Applikationen mit Flach Displays
112. SIGN Echtzeitbetriebssystem auf dem Chip Designumgebung in ANSI C C Schnelles Prototyping von SoC Designs Produktmeldungen BOARD DESIGN Chipsatz f r High Speed Daten bertragung Logikanalysator mit neuem Bedienansatz Automatische Erzeugung von Device Treibern Produktmeldungen SYSTEM DESIGN Embedded Software Programmierung VMEbus Einplatinenrechner Das Echtzeitbetriebssystem TTPos Schiffshubschrauber unter VMEbus Obhut Messdatenauswertung f r OEMs Mit VMEbus Steuerung immer up to date Produktmeldungen Feste Rubriken Im Blickpunkt Inhalt Impressum Seminarf hrer Design Navigator Im Fokus Web Kennziffern Inserentenverzeichnis Kennziffernfax Vorschau 14 Embedded ATE Bei den heutigen SoC Designs die aus meh reren Millionen Gat ter quivalenten beste hen erweisen sich tra ditionelle Testmetho den als zu kostpielig sie sind zudem nicht mehr in der Lage eine zufriedenstellende Test Coverage zu bieten Um diese Nachteile zu berwinden hat LogicVision eine 1992 gegr ndete und im kalifornischen San Jose beheimatete Firma eine Technologie entwickelt die auf Embedded ATE basiert und die sich sogar bei Boards und ganzen Systemen ein setzen l sst Ab Seite 10 CAM RECIO A im PLD Noch vor wenigen Jahren eher als exo tische L sung erachtet findet man in modernen Applikationen verst rkt Architekturen mit inhaltsadressierbaren Speichern Content Addressable en e aali Mem
113. Single und Multiprozessorsysteme beste hend u a aus Echtzeitbetriebs system Projektmanager Build In Editor Codegenerator Task Leyel Debugger und Tracing Monitor Unterst tzte Prozessoren sind Analog Devices ADSP 21020 2106x 2116x Texas Instruments TMS320C3X 320C4X 320CH2XX 320C67XX Advanced RISC Machines ARM ARMTT sowie Infine on Carmel Atlas ist eine zuverl ssige Systeml sung f r Embedded Applikationen Basierend auf Produkte dem Industriestandard Com pactPCl mit Windows NT auf der Host Seite und dem Echt zeitbetriebssystem Virtuoso auf der DSP Seite w chst Atlas mit den Anforderungen an die An wendung vom Single zum komplexen Multiprozessorsys tem Zus tzlich besteht die M glichkeit kundenspezifi sche Funktionen in Bezug auf Interprozessorkommunikation und Triggerfunktionen zu im plementieren ber Standard schnittstellen wie IEEE1394 Firewire IEEE 1355 Space wire CAN RS232 SCSI oder USB lassen sich Stand alone Anwendungen realisie ren pa Eonic Tel 07 31 93 60 00 Halle Stand B12 Robustes 6U Pow erPC VMEbus Board BS Technologies k ndigt den Single slot VG4 ein 6U PowerPC Board G4 755 750 300 500MHz f r den VMEbus Es ist in verschiede nen Ausf hrungen lieferbar Wahlweise kann der Anwender diesen Rechner mit Verstei fungsstreben und Wedge Locks Klemmvorrichtung bestellen um erh hter Schock und Vi brationsbelastung zu beg
114. Smart XA Tools Software XA Entwicklungs und Debug Tools Smart XA Entwicklungs und Debug Tools 3Soft 12 M7 Methoden Baukasten f r die SW Entwicklung in der Medizintechnik Jini k A und Internet Technologie f r die Automatisierung L sungen f r die Elektronik und SW Entwicklung im Kfz Sasco Semiconductor 12 B 16 Halbleiterprodukte kundenspezifische L sungen chemische Produkte k A SBS Technologies F15 IEEE 1394 Connectivity f r PCI cPCI VME PMC High Bandwidth Low Latency PCI Connectivity SBS Technologies 12 F 15 CompactPCI und VMEbus Boards und Systeme Mezzanine Module Bus VG 4 6 U Power PC Board Adapter Scantec E11 PSD813 PSD833 Peripherie Bausteine f r Microcontroller SX 48 52 k A Microcontroller 10P480 PCI Interface Baustein mit Prozessor auf dem Chip SE Spezial Electronic 12 N 31 Epson Card PC Produkte Programmierger te Embedded Systeml sungen mit Epson Card PCs Segger 12 J 1 Embos Echtzeitbetriebssystem Emwin Grafik SW Emload Bootloader Emwin GSC Flasher MI6C Programmierger t Siemens Bereich A amp D 12 K5 Sicomp Industrie Microcomputer Boardsysteme SMP 16 AMS Kompakt Sicomp JFPC SMP 16 CPU mit Pen Systeme 2 2000 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt 43 ELEKTRONIK FOCUS Embedded Systems 2000 Unternehmen stellt folgende Produkte auf der F
115. Steige rungsrate die den Auf schwung des Halbleiterge sch fts reflektiert Der Gesamtumsatz wurde von starkem Wachstum in allen Bereichen getragen Die gr ten Zuwachsraten erzielten die Produktgrup pen Speicherbausteine mit plus 86 Prozent Sicherheits und Chipkarten ICs plus 33 Prozent und Chips f r die drahtlose Kommunikation plus 24 Prozent Wichtigste Umsatzregion war Europa mit fast 60 Pro zent des Gesamtumsatzes Davon entfiel etwa je die H lfte auf Deutschland und auf den Rest Europas Die Vertriebsregionen USA und Asien Pazifik haben jeweils rund 20 Prozent zum Kon zernumsatz beigetragen und verzeichneten infolge der Globalisierungsstrategie der letzten Jahre wieder hohe Steigerungsraten Die F amp E Aufwendungen betrugen 739 Millionen Eu ro und lagen mit 17 4 Pro zent leicht ber dem Bran chendurchschnitt Infineon besch ftigt derzeit weltweit etwa 26 000 Mitarbeiter Dr Ulrich Schumacher Vorstandsvorsitzender von Infineon kommentierte das positive Jahresergebnis Die Zahlen beweisen dass unsere konsequente Aus richtung auf die Wachstums m rkte im Logiksegment Fr chte tr gt und die Pro duktivit tsverbesserungen greifen Au erdem hat sich der Markt besonders zum Ende des Gesch ftsjahres belebt und wir gehen von einer Fortsetzung dieser er freulichen Entwicklung aus Infineon wolle vom kommenden Marktauf schwung berdurchschnitt lich profitieren Dr Schuma ch
116. Systeme wie industrielle Switched I Os Gigabit Ethernet Fibre Channel Cluster Verbindungen und Internet Proto kolltelefonie angesehen F r die schnelle Entwicklung der PCI X Core IP Makrofunktion konnte das Mega Core Entwicklungs Team von Altera auch Technologien von Compaq nutzen Altera ist dabei die erste PLD Firma die an dem Golden Master Programm von Compaq teilnimmt Die Mitgliedschaft im PCI X Golden Master Programm erlaubt es Al tera von der PCI System Designerfahrung zu profitieren und die PXI X Technologie zu lizenzieren Das MegaCore Programm wurde geschaffen um die Vorteile der Wie derverwendbarkeit von Designs f r die An wender von Altera PLDs verf gbar zu ma chen Die MegaCore Funktionen werden entwickelt getestet dokumentiert und li zenziert Diese Funktionen sind optimiert f r die spezifischen Bauelementarchitektu ren von Altera um spezielle anwenderspe zifische Leistungsanforderungen erf llen zu k nnen Derzeit umfasst das Programm mehr als 30 Megafunktionen Der Altera PCI X Core ist optimiert f r die APEX und FLEX Familien pa Altera Tel 089 3 218250 Systeme 2 2000 in ihre eigenen ma geschneiderten Umgebungen interessiert sind Auf dem Gebiet der Design Tools f r pro grammierbare Logikbausteine sind Standards die unabdingbare Vorausset zung daf r neue Anwender f r FPGAs und CPLDs zu gewinnen und dabei f r existierende Anwender den Aufwand f r die Integration von EDA Tool
117. V Ausf hrung des Cores wird im Laufe des Jahres 2000 zur Verf gung stehen pa Toshiba Tel 02 11 529 60 AEUR i HE PJA 7A Integrierte Halbleiterl sungen ujitsu Microelectronics wird auf der Embedded Systems integrierte Halbleiter l sungen f r eine Vielzahl von Anwendungen in den Berei chen Automobil und Ferti gungstechnik sowie Multime dia und Kommunikation pr sentieren Zur Mikrocontroller palette die auf der Messe gezeigt wird geh ren die fle xiblen 16 und 32 Bit Serien mit CAN Bus Schnittstellen und integriertem Single Volta ge Flash Speicher auf dem Chip Diese Bauelemente eig nen sich besonders f r Steue rungsanwendungen in der Au tomobil und Fertigungsindu strie Ebenfalls auf der Messe zu sehen ist Fujitsus umfangrei ches Angebot an RISC Con trollern die es erm glichen ho he Leistungsf higkeit mit ge ringen Kosten zu verbinden Zusammen mit dem Know how in ASIC Fast Cycle RAM FCRAM MPEG 2 und RF bietet Fujitsu u a innovative L sungen f r Fahrzeugarmatu ren Steuerungen in der Ferti gungsindustrie Set Top Boxen und Navigationssysteme In die sem Jahr wird Fujitsu eine neue Produktfamilie von Grafikpro zessoren vorstellen die f r Em bedded System L sungen ge eignet ist Au erdem bietet die FR V Prozessorfamilie die ber eine Reihe verschiede ner Konfigurationsm glichkei ten f r Embedded Designs ver f gt hohe Leistung bei ge ringem Stromverbr
118. a Insight Tel 089 6110 80 Turbo Gang Programmierger t LS electronic pr sentiert mit LabTool 848 LV das neue Turbo Gang Program mierger t von Advantech Das modulare Ger t verf gt ber vier Einschubmodule mit je weils zwei gesockelten 48 poli gen Programmierfassungen die untereinander elektrisch isoliert sind da sie jeweils ber eigene FPGA Schaltkreise mit der High Speed Mikrocontroller steuerung verbunden sind Die ses Konzept erm glicht die Im plementierung verschiedener Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt Automatismen wie Auto Sence und Auto Start f r die Betriebs art Standard Mode in der die Programmierung nach Be st cken der achten Fassung au tomatisch gestartet wird ohne dass ein Tastendruck oder Mausklick erforderlich ist F r die Programmierung von z B acht 8 MBit FLASH EPROMs werden dabei nur 32 s ben tigt Der in dieser Betriebsart bliche Overhead f r das Best cken der Fassungen wird in der Betriebs art Semi Concurrent fast voll st ndig eliminiert W hrend zyklisch vier Fassungen gerade programmiert werden k nnen die anderen vier bequem be st ckt werden und starten dann automatisch Der Status jeder Fassung wird in einem Realti me Bildschirm dargestellt Der Ausfall einer oder mehrerer Fas sungen f hrt keinesfalls zum Stillstand der Programmieranla Systeme 2 2000 Programmierbare Logik ge da sich jede
119. a j Bild 3 Beispiel f r die Triggerbedingungen brauchen Daher wurde auf die Implementation dieser F higkeit bewusst verzichtet Bei den asynchronen Mes sungen Timing Analyse bieten herk mmliche Logik analysatoren mehrere Be triebsarten Erfahrene An wender k nnen durch Kon figuration dieser feinen De tails bei der Datenerfassung das letzte Quentchen Leis tung aus ihrem Ger t heraus holen Wer mit einem Logik analysator aber nicht so ver traut ist kann von diesen Details berfordert werden Umfragen ergaben dass po tentielle Anwender des Lo gicWave in erster Linie an der Darstellung erfasster Daten interessiert sind Da her wurde nur eine einzige die g ngigste Timing Ana lyse Betriebsart implemen tiert Ein Fenster Darstellung bedeutet dass der Anwender alle wichtigen Einstellungen in einem einzigen Hauptfens ter erreichen kann Seltener benutzte Einstellungen wer den ber Dialogboxen kon figuriert Das Hauptfenster stellt gleichzeitig die aufge zeichneten Daten dar und er laubt den Zugriff auf die wichtigsten Einstellungen des Logikanalysators wie et wa der Triggerung und der Zuordnung der physikali schen Kan le zu logischen Signalnamen Traditionelle Logikanalysatoren bieten die gleichen M glichkeiten aber die Zuordnung von Kan len zu Signalnamen die Konfiguration der Trig gerung und die Daten m s sen alle in separaten Fens tern vorgenommen werden Die Ben
120. act PCI Systemdesign Das Network Equipment Building System NEBS wurde eingef hrt um si cherzustellen dass Compu ter und andere Hardware die in Central Offices von Telefongesellschaften An wendung finden fortlaufen den Betrieb auch unter ex tremen Umweltbedingungen z B Erdbeben Feuer Blitz schlag und Luftverschmutzung gew hrleisten Codifiziert durch Telcordia vormals Bellcore wird NEBS von allen nord amerikanischen Telefongesellschaften und vielen Unternehmen aus bersee als Basisstandard akzeptiert um die Zuverl ssig keit der Hardware Ausstattung zu gew hrleisten Zwei Dinge sind f r NEBS besonders wichtig Erstens gibt es keinen K nigsweg um ein NEBS konformes System zu Konfigurieren weil NEBS keine Entwicklungsspezifikationen per se anbietet Es ist vielmehr eine Sammlung von Empfehlungen und Krite rien die das Systemdesign beeinflussen Industrielle Kommunikation Zur bertragung von Informationen in der Automatisierung werden berwiegend Feldbusse verwendet Diese Feldbusse z B CAN Bus Interbus Profibus ARCnet und LON dienen im Allgemeinen dazu komplexe Anlagen zu steuern und zu berwachen Um diese Anlagen und Systeme auch dezentral steuern zu k nnen befindet sich ber der Feldbusebene noch eine Leitebene die diese Aufgabe bernimmt Mit dem Sieges zug des Internets Intranets wurde die Idee geboren diese Syste me ber das Internet zu steuern Dazu so
121. ammcode verwenden LiveCODE f r PowerPC Prozessorarchitekturen ist ab sofort lieferbar LiveCODE wird sowohl einzeln als auch im Paket f r f nf oder zehn Ar beitspl tze angeboten LiveCO DE f r PowerpCNxWorks ist f r Host Systeme unter Win dows 98 NT lieferbar Dem n chst wird LiveCODE eben falls f r Solaris Hostsysteme zur Verf gung stehen pa Applied Microsystems Tel 089 4274030 Halle Stand 12 K09 Window s f hige Embedded Systeme m Zeichen von Open Control steht das Messeprogramm von Wind River Systems auf der Embedded Systems im Fe bruar Highlight der Ausstel lung ist die Anpassung von Microsofts Standardschnittstel le DCOM f r Embedded Syste me Die Portierung VxDCOM erf llt die speziellen Gr enan forderungen f r die typischen Speicherbeschr nkungen des Embedded Markts Dank der Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt Implementierung in das Be triebssystem VxWorks kommu nizieren Embedded Applika tionen uneingeschr nkt mit PC basierten Netzwerkumge bungen Das erm glicht es bei spielsweise Daten von Steue rungsmaschinen in Excel Ar beitsmappen zu bertragen und auszuwerten Wind River Sys tems erf llt damit den Wunsch vieler Automatisierer herstel lerspezifische Systeme mit PC Systeme 2 2000 Produkte L sungen zu verbinden Das Ausstellungsprogramm wird von der Standard Software Umge bung Tornado II abg
122. anderen Stan dardfunktionen entwickelt pa LSI Logic LOME EELA J E1 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt SCHWERPUNKT I2ZC in feldprogrammierbare CPU Supervisors integriert X icor pr sentiert die feld programmierbaren IC Versionen seiner CPU Supervi sor Familie Damit k nnen die Vec Sensoren und WDT Inter valle im Feld neu gesetzt wer den Der X4043 und der X4045 integrieren die Funktionen f r den Power on Reset den WDT und die Vcec Sensor mit 4 K elektrisch l schbarem Speicher auf einem einzelnen Baustein Dar ber hinaus enthalten diese Bausteine eine serielle 400 kHz PC Schnittstelle Die Bausteine X4003 und X4005 besitzen mit Ausnahme des Speichers denselben Funktionsumfang wie der X4043 bzw X4045 X4003 und X4043 haben aktives R ck setzen bei niedrigem Pegel X4005 und X4045 aktives R cksetzen bei hohem Pegel im plementiert Der WDT kann vom Benutzer auf Zeitintervalle von 200 ms bis 1 4 s eingestellt und zum Austesten Debugging der System Software deaktiviert werden Die Niederspannungs pegel die den R cksetzvorgang ausl sen lassen sich mit einer Genauigkeit von 25 mV auf ei nen Wert zwischen 1 7 und 4 75 V einstellen Sollten sich die Systemanforderungen ndern k nnen diese Schwellenwerte f r den R cksetzvorgang neu programmiert werden Dank dieser Funktionen kann der Techniker Bausteinparame ter exakt einstellen
123. annte Plug ins auf die sp ter noch n her eingegangen wird PMess4Win basiert auf wenigen wohldefinierten Funktionsbl cken die sehr effektiv zusammenarbeiten Die Messdaten werden im so genannten Kanalspeicher verwaltet Alle Messdaten die aus Dateien geladen oder durch Mess Hardware er fasst werden gelangen zu n chst in den Kanalspeicher der die Grundlage der Da tenverwaltung darstellt Hierbei verf gt die Software ber eine virtuelle Speicher verwaltung mit bis zu 16 384 Kan len und maxi mal 226 Messwerten pro Kanal entspricht ca 0 5 GB Daten begrenzt durch die maximal m gliche Gr e Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt der Auslagerungsdatei auf der PC Festplatte Im Kanalfenster sind alle Messkan le die sich gerade im Speicher befinden ver zeichnet Hieraus kann der aktuell gew hlte Messkanal gew hlt und ge ffnet wer den wobei wahlweise auf die grafische Darstellung der Messkurve oder die nummerische Auflistung der Me werte eines Kanals zur ckgegriffen werden kann Durch einen Doppelklick kann jedes Graphenfenster leicht parametriert werden Zur Wahl stehen verschiede ne Achsentypen linear lo garithmisch zeitskaliert bei freier Zuordnung von Kan len zu X und Y Ach sen Auch die Skalierung mehrerer Kan le ber eine Achse stellt kein Problem dar Mittels Markern k nnen die einzelnen Messwerte am Bildschirm gekennzeichnet werden
124. aterial zu der in dieser Ausgabe ver ffentlichten Anzeigen Gera Afi 022 Dannusysteme oine derirekt Tragen Sie die entsprechende Kennziffer unter www systeme online de direkt an der vorgesehenen Stelle ein und Sie gelangen direkt und ohne Umwege zu Ihren gew nschten Zusatzinformationen E Fa 44023 Pnnusysteme onime de irekt Selbstverst ndlich haben Sie nach wie vor die M glichkeit weitere Anzeigen Produkt Infos mit dem untenstehenden Faxformular abzurufen Einfach ausf llen und an die Fax Nummer 08621 97 99 60 faxen Zum schnellen berblick haben wir alle inserierenden Firmen auf der gegen berliegenden Seite aufgelistet An AWi Verlag SYSTEME Leserservice Herzog Otto Str 42 83308 Trostberg Meine Anschrift lautet bitte deutlich schreiben Ich m chte Informationsmaterial zu Produkten mit folgenden Kennziffern siehe nebenstehende bersicht Firma Abteilung 1 2 3 Vorname Name T 8 9 PLZ Ort Telefon 10 11 12 Fax Meine Funktion U Spezialist I Gruppen Abteilungsleiter I Einkauf U Unternehmensleitung U Mein Unternehmen besch ftigt Q 1bis 19 Mitarbeiter Q 20bis 49 Mitarbeiter Q 50bis 99 Mitarbeiter Q 100 bis 249 Mitarbeiter Q 250 bis 499 Mitarbeiter Q 500 bis 999 Mitarbeiter Q ber 1000 Mitarbeiter Mein Unternehmen geh rt zu folgender Branche Ich interessi
125. ation der FPGA Tech nologie mit System on a Chip ASICs und ASSPs bietet Ent wicklern das Beste aus beiden Welten FPGA Flexibilit t so wie die Kosten Abmessungs und Leistungsvorteile der ASIC ASSP Technik Die Einbettung eines FPGA Core in ein ASIC er ffnet eine Palet te von Designoptionen f r die Systementwickler Zu den er sten Applikationen z hlen Vor Ort Upgrades und Fehlerbesei tigungen Varianten von Sys tem on a Chip Produkten f r verschiedene Applikationen Echtzeit nderungen innerhalb von Systemumgebungen sowie verk rzte Prototypentwick Systeme 2 2000 lungs und Gesamtverifizie rungszeiten Die FPGA Technologie ist f r Embedded Applikationen optimiert und wird in LSI Lo gics G12 Prozesstechnologie implementiert die sich durch eine effektive Kanalbreite von 0 13 um gezeichnet 0 18 um auszeichnet Sie bietet eine h here Dichte bessere Leis tung und eine k rzere Testzeit als Standard FPGA Architek turen Am wichtigsten ist je doch dass die Architektur f r den ASIC Designablauf ent wickelt wurde und deshalb eine unkomplizierte Integration der Werkzeuge und der Methoden in die FlexStream Entwicklungs umgebung von LSI Logic er m glicht LSI Logic erwarb f r diese Technologie eine Lizenz von der Adaptive Silicon Inc ASi in Los Gatos Kalifor nien einem neu gegr ndeten Unternehmen das program mierbare Logic Cores f r die Integration mit Mikroprozesso ren Speichern und
126. au benden Partitionierungs prozessen durch ASIC Emulatoren Designs wer den entsprechend der nat rlichen Block based Hierarchie aufgespaltet Debugging und Design iterationen werden damit wesentlich erleichtert E ReUse von IP f r System CHIP DESIGN on a Chip ASICs wird er m glicht E Eine Block based Proto typing Methodik bietet die folgenden Vorteile a verk rzte Time to Mar ket b Realisierung von wirtschaftlichen L sun gen c Test unter realen Bedingungen und d ver besserte Qualit t der Pro dukte Beim Einsatz der Block based Prototyping Metho dik verk rzt sich die Vorbe reitungszeit f r ein Design und reale Tests k nnen be reits einige Tage nach Ab schluss des Designs erfol gen Aufgrund der Wieder programmierbarkeit der Hardware k nnen Design iterationen sehr schnell er folgen Da alle Bl cke eines Designs in der zu dessen Realisierung verwendeten Umgebung erstellt und veri Systeme 2 2000 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt 61 CHIP DESIGN 62 fiziert werden kann der Ent wurf direkt in die Module abgebildet werden die den Designblock im sp teren Systemprototyp repr sentie ren Der Block wird im An schluss daran mit Hilfe des geeigneten Testprogramms verifiziert nach der Verifi kation kann der jeweilige Block im gesamten System prototyp eingesetzt oder f r den Einsatz in kommenden Projekten a
127. auch Der FR V CPU Kern verf gt ber VLIW Very Long Instruction Words Multimedia und DSP Instruktionen und einen kun denspezifisch anpassbaren Be fehlssatz Ein konfigurierbarer Satz von Kernen ist verf gbar Dieses Paket aus Chipl sun gen f r Embedded Designs wird von einer Reihe leistungs starker Software Tools unter st tzt einschlie lich eines 16 Bit Mikrocontroller Ent wicklungs Kits eines 32 Bit Starter Kits und eines FR V Demo Boards pa neue Fujitsu Tel 0 6103 6900 EU Tl HE WI Ach ij Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt 45 ELEKTRONIK FOCUS 46 Internet Suite f r Web Devices A Basis von QNX hat be com Software ein Soft ware Toolkit zur Realisierung von Web Devices entwickelt Es bietet als modulares System alle Funktionalit ten wie Onli ne E Mail Chat Browser Ho me Banking und Datenbank Je nach Anforderung k nnen die Module beliebig kombiniert und weitere Funktionen ber speziell entwickelte HTML Makrobefehle implementiert werden S mtliche Komponen ten lassen sich durch HTML und Javascript anpassen Zur Programmierung von Web Ger ten bedarf es keiner weite ren Programmierung in C C oder Java Als Entwicklungs werkzeug f r die Benutzer oberfl che stehen Standard HTML Editoren mit integrier ten Projektmanagement Tools zur Verf gung welche die An wendungsentwicklung erheb lich beschleunigen Ein weit
128. auf zeitkern herausgezogen und werden off line durch das Knotendesign Tool TTP build durchgef hrt Der Ker nel selbst ist somit extrem schlank Zus tzlich zu Auf gaben die traditionellerwei se vom Betriebssystemkern durchgef hrt werden opti miert TTPbuild auch die An wendungs Software durch Nutzung des globalen Sys temwissens Die Hauptaufgabe jedes Betriebssystems ist die Akti vierung von Tasks TTPos verwendet dazu eine prio rit tsbasierte Scheduling Strategie sowohl pr empti ve als auch kooperative Ak tivierung werden unter st tzt In TTPos ist die kleinste aktivierbare Einheit ein Task F r jeden Task muss eine Deadline spezifi ziert sein TTPos berwacht die Laufzeit jedes Tasks und berpr ft ob die Deadline eingehalten wird Aus Effi zienzgr nden erzwingt TT Pos keine Deadline sondern berpr ft sie nur nach dem Beenden des Tasks Um eine totale Blockade des Systems durch einen hochprioren Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt 87 SYSTEM DESIGN 88 Task zu unterbinden wird vom Betriebssystem ein Watchdog bereitgestellt Die ser Watchdog muss pe riodisch durch einen nie derprioren Task der An wendungs Software bedient werden Wenn der Watchdog abl uft startet TTPos das System neu Um die Sicher heit des Betriebssystems zu erh hen f hrt TTPos eine zus tzliche Konsistenz ber pr fung durch Jede Daten struktur die von TTPos
129. bau dieser Bausteine nachempfun dener schematischer Eingabe die Charaktaristik und Parame ter dieser Komponenten be schreiben und miteinander ver binden Der Baustein wird anschlie end im System pro grammiert und kann jederzeit bei Bedarf erneut programmiert werden Systeme interagieren mit der Umwelt und das erfor dert die Einbindung von analo gen Signalen wie z B Tempera tur Spannung Strom oder Druck Ingenieure entwerfen normalerweise die Analog schaltungen auf dem Papier dem Computer oder sie bauen einen Prototypen auf Aber es ist aufgrund der Ungenauigkeit der verwendeten Komponenten Systeme 2 2000 und der physikalischen Eigen schaften des Layouts oft nicht vorhersehbar wie sich die Schaltung verh lt Aus diesem Grund verz gert sich die Markteinf hrung oft erheblich Genau hier setzt die neue ispPAC Technologie an Der ispPAC10 verbindet vier analoge Filterbl cke die so ge nannten PAC Bl cke ber ein analoges Routing Pool Die Fil terbl cke k nnen als Verst r ker Addierer oder Integrierer beschaltet werden und haben ei ne einstellbare Verst rkung von 20x pro Block Bei Reihen schaltung von mehreren PAC Bl cken kann so eine Verst r kung von 0 bis 160 000 in Mil lionen von Schritten realisiert werden Au erdem k nnen die PAC Bl cke als einfach zu kon figurierende Pr zisions oder Bandpassfilter zweiter dritter oder vierter Ordnung im Be reich zwischen 10 KHz bis 100 kH
130. betrieben werden da er nicht die zus tzlichen AC Lasten des L2 Cache handhaben muss E Erfolgreiche Zugriffe auf den L2 Cache wirken sich nicht nachteilig auf die Speicherbandbreite aus da sie sich nicht auf dem Systembus bemerkbar machen Hierdurch k n nen DMA Transaktionen durchgef hrt werden w hrend der Prozessor gleichzeitig Befehle aus dem L2 Cache ausf hrt F r den Fall dass Cache Zugriffe nicht erfolgreich sind ist ein gro er und ex trem schneller Hauptspei cher w nschenswert Mo torola l ste dieses Problem f r den PowerPC in der PowerPlus Architektur mit dem Falcon Memory Con troller Der Falcon Chipsatz implementierte eine zwei Systeme 2 2000 fach Interleaved Architektur zur Erzielung einer Spei cherbandbreite von 427 MByte s mit Standard EDO DRAM Diese Leistung wird inklusive der Unterst tzung der ECC Speicher Fehler korrektur erzielt Der Einpla tinenrechnher MYVME2400 bietet mit dem Hawk ASIC eine noch h here Speicher leistung Mit 100 MHz bietet dieses SDRAM Speichersy stem eine dauerhafte mittlere Burst Lesezugriffsleistung von 2 1 2 1 1 1 was einer Speicher Lesebandbreite von 582 MByte s entspricht Die Bandbreite f r Burst Schreibzugriffe liegt bei et was ber 640 MByte s Die se Speicherleistung wird durch Nutzung der SDRAM Multi Bank Architektur und der Adress Pipeline des Po werPC Prozessors erreicht In vielen Anwendungen kann die Speicherbandbreite au
131. bisher die EMV Messung nur ber den Weg einer getrennten Messung dieser beiden Parameter m glich war k nnen mit dem neuen Messverfahren beide Gr en Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt als Kopplungsd mpfung erfasst werden Die Messungen sind da bei unabh ngig von den Umge bungsbedingungen und vom Einfluss _elektromagnetischer Felder Das Messverfahren stellt eine Erweiterung der Methode zur Messung der Schirmd mpfung gem IEC 61196 1 Amend ment 1 dar Es bietet eine hohe Messdynamik mit der auch hochgeschirmte Kabel gemes sen werden k nnen Dar ber hinaus bietet das EMV Mess verfahren einen weiten Fre quenzbereich der nur durch die Eigenschaften der eingesetzten Tr ger begrenzt wird Mit dem neu entwickelten System k n nen die bereits installierten EMV Messanlagen CoMet 40 erweitert werden pa bedea Tel 0 64 41 8012 22 Systeme 2 2000 SYSTEM DESIGN 106 CPU Board f r IPC mit ISA96 oder AT96 Bus S peziell f r die Aufr stung bestehender Industrie PC Steuerungen bietet Janich amp Klass das High Performance CPU Board ISA96 P7 103 an Die Baugruppe unterst tzt ne ben dem weit verbreiteten ISA96 bzw AT96 Bus auch den aktuellen IPCI Bus Beste hende _ Industrie PC basierte Maschinen und Anlagensteue rungen k nnen damit einfach auf den neuesten Stand ge bracht werden ohne die Inves titionen in bew hrte Peripherie zu gef h
132. che Anpassungen wie spezielle Aussparungen oder Kundenlo go auf dem Geh use sind auch bei kleinen St ckzahlen m g lich In das Geh use ist eine Ba sisplatine mit DC DC Wandler optional mit 12 V f r Analog karten f r zw lf bis 24 V Ein gangsspannung 16 digitale Optokopplereing nge und acht Relaisausg ngen integriert F r einen schnellen Anschluss sor gen 40 festverdrahtete Schraub klemmen und 40 Pole die ber Flachbandkabel an die Stan dardstecker der PC 104 Karten angeschlossen werden Das in dustrietaugliche Geh use gibt es wahlweise auch mit CPU Karte je nach Anwendungsan forderung mit 386 486 oder Pentium CPU best ckt Jede PC 104 Zubeh rkarte sowie das breite Angebot an PC Soft ware und Werkzeugen ist nutz bar pa Informel Tel 07 21 9 4142 05 Grafik Software Produkte f r Embedded Systeme yelet GUI ist jetzt zusam men mit der RTOS L sung Precise MQX f r dem Power PC 823 und ARM7 fertig angepasst erh ltlich Durch den optionalen TCP IP Stack Preci se MQX ist diese L sung auch f r Embedded Anwendungen einsetzbar Eyelet GUI von MoJo Designs erlaubt die Ge staltung von Oberfl chen die sich von Desktop GUIs deutlich unterscheiden Hierdurch kann das Unternehmens oder pro duktspezifische CI leicht umge setzt werden ohne mit den Kon ventionen herk mmlicher GUIs leben zu m ssen Die Ober fl che erlaubt die Verwendung von kleineren und somit kos tensparende
133. checkkarten PC mit 486 CPU bedded CPU Boards Aonix N 27 STP ACD Object Ada Real Time Raven f r DO178b IEC61508 k A Apdate Card Solutions 12 E 13 SCSI Flash Drives Flash Speichermedien Industrie PC Card Drives und SCSI Flash Drives ISA PCI I O Boards Applied Microsystems K 09 Codetest High Level SW Tester basierend auf Sourceinstrumentierung Live Code Live Code High Level SW Debugger basierend auf Code Instrumentarisierung Emulatoren f r Power PC Pentium Arcom Control Systems H 08 QNX Dev Kits Wince Dev Kits Single Board Computer PC 104 I O Boards QNX Dev Kits Wince Dev Kits ARM Deutschland E03 Integration Plattform Developer Suite V 1 0 MP3 Automotive Arm 10 9E Technologie f r die neue digitale Welt ARS Technologie N 18 Netzwerk SW I DA Bluetooth USB IEEE 1394 SW Corba f r Echtzeit k A Entwicklungstools f r DSPs Java SW Ashling M 25 Ultra 51 Ultra 77 M16C Smart Cards Pathfinder Tricore Atlantik Elektronik B 23 diverse Atmel ES2 12 C10 Flash Microcontroller EEPROM Flash EPROM programmierbare Logik AvR Controller Multimedia Chips Axiom Technology 12 F 13 19 Zoll und kompakte TPC Geh use Full Size Karten Passiv Backplanes SBC8560 Panel 1125 1150 2005 Panel PCs Embedded Board Computer Becom Software M16 diverse integrierte Entwicklungsumgebung f r QNX Dr Berghaus 12 F 19 Singleboard Computer in den Formaten PC 104 AT
134. chen Ein Chip Versionen in puncto Leistung mit den Main stream Prozessoren messen Die Taktfrequenz von 550 MHz eines Pentium III liegt weit au erhalb der M glich keiten eines solchen einge betteten Systems aufgrund der Kosten des Designs der Leiterkarten sowie der be grenzten Leistungsaufnah me In der Fahrzeugelektro nik beispielsweise sind meist Taktraten von 20 MHz oder weniger die Norm und selbst diese Gr enordnung ist hoch f r Handys oder Pa ger mit den typischen Ein schr nkungen bei der Ver lustleistung Erforderlich Eingeschr nkter Speicherumfang sind geringstm gliche Takt frequenzen da jeder Takt zyklus in Ein Chip Syste men ebenso heilig ist wie das Byte beim Speicher Eine weitere Anforderung an Produkte mit Ein Chip Controllern ist ein nahezu fehlerfreier Betrieb Da die installierte Ger tebasis in die Millionen St ckzahlen geht sind auch die potentiel len Kosten hoch falls sich ein Software Fehler zeigt Sollte auch nur ein kleiner Prozentsatz der Kunden Pro bleme haben ist die absolu te Anzahl der ver rgerten Anwender hoch Produkte m ssen eventuell zur ckge rufen und aktualisiert wer den Ist die Software fehler haft und sind ROM basierte begrenzte Rechenleistung Ein Chip Controller im Ein Motorola Hitachi Infineon 68HC12 H8S 80167 ROM 723 1235 803 RAM 83 156 144 CPU 2 18 1 34 1 25 Tabelle 1 Vergleich der SSX5 Anforderungen f r ROM
135. chlie lich MC68328 Dragon Ball MC68EZ328 MC68 VZ328 sowie f r die CPU32 und ColdFire Prozessoren Dank der Architektur des Pro jektmanagers und des Build Systems dem Code Browser und Code Navigationssystem kann der Entwickler reinen Co de schreiben und die Compile Build Debug Zyklen beschleu nigen Die Entwickungumge bung ist extrem stark integriert sodass f r die Navigation zwi schen den Tools keine Zeit ver loren geht und mehr Zeit f r die Code Generierung bleibt Code Warrior f r DSP erlaubt das Schreiben von optimiertem C Code f r 568xx DSPs Dank der Codewarrior Technologie las sen sich effiziente und portierba re Applikationen programmie ren die sich problemlos auf k nftige Motorola DSP Archi tekturen anpassen lassen pa Metrowerks Tel 0611 977742 35 Halle Stand 12 C22 Pr fung des Langzeitverhaltens von Steuerger ten n der Automobilindustrie werden in zunehmenden Ma e mechanische Steuerkom ponenten durch elektronische Steuerger te ersetzt Zum Nachweis einer vorgegebenen Zuverl ssigkeit m ssen die Steuerger te bez glich ihres Langzeitverhaltens gepr ft werden Dies ist insofern be Systeme 2 2000 deutend als diese wichtige Funktionen steuern und ein Ausfall des Steuerger ts einen Stillstand des ganzen Fahr zeugs zur Folge haben kann Die Pr fung erfolgt unter extre men klimatischen und mecha nischen Bedingungen und un ter Verwendung der Origi
136. chs der Embedded Systems 2000 vom 16 bis 18 Februar in N rnberg zu erleich tern haben wir ab Seite 40 einen Mes sef hrer zusammengestellt in dem die Aussteller mit Hallen und Standnum mer sowie ihren Exponaten tabella risch aufgelistet sind Im Anschluss daran finden Sie noch ausf hrliche Produktberichte Wir w nschen viel Erfolg auch wenn ein Besuch der Em bedded Systems rein gar nichts mit ei nem sanften Ruhekissen gemein hat Dass der Embedded Gedanke auch in andere Gebiete der Elektronik industrie Einzug h lt zeigt unser Schwerpnukt Programmierbare Lo gik ab Seite 19 Durch die hohe Inte grationsdichte die programmierbare Logikbausteine heute aufweisen und ein Ende der st ndig anwachsenden Logikdichte ist nicht abzusehen k n nen in ihnen Funktionen eingebettet werden die bislang in separaten Bau steinen integriert waren Durch die In tegration sinkt der Stromverbrauch Systeme 2 2000 was den Einsatz in batteriebetriebenen portablen Ger ten wie z B Handys PDA und wireless Internet Applian ces erm glicht Also auf die typischen Erfolgstr ger des Embedded Markts Allerdings wirft das Design solcher komplexen Systeme auf einem Chip einige Probleme auf im Wesentlichen einen hohen Zeitaufwand Dies ist bei den heutigen kurzen Produktlebenszyk len ein unhaltbarer Zustand Deshalb wird versucht ber ein Baukasten prinzip vorgefertigte und verifizierte
137. cke in die Interaktionen zwischen Appli kationen Betriebssystem und Treibern AMC ist nach eigener Einsch tzung der einzige An bieter von Windows CE Tools der ein derartiges Ma an Run Time Visibility in der Multi Threaded Betriebsumgebung von Windows CE bieten kann Mit Hilfe von CodeTEST kann der Entwickler von Embedded Systems Anwendungen die Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt Funktionalit t der Anwen dungs Software schneller veri fizieren als mit traditionellen Software Trace und Debug Werkzeugen Au erdem kann er die Echtzeit Performance messen Im Gegensatz zu rei nen Software Tools und kon ventionellen Debug und Bus Trace Werkzeugen arbeiten die zu CodeTEST HW In Circuit geh renden Werkzeuge mit ex terner Probe Hardware zur Da tenerfassung sowie mit exter nen Kommunikationssystemen Dies erm glicht pr zise Mess methoden mit einem Minimum an Eingriffen in das System Als neueste Erg nzung zu den Software Visibility Tools der Code OPTIX Familie be steht CodeTEST f r Windows CE aus Trace Coverage und Performance Software Modu len f r CEPC 486 und PPC Dar ber hinaus unterst tzt es auch SH 3 basierte Prozesso ren wie den 7708 und 7709 Erg nzend zu CodeTEST bietet AMC auch die Founda tion CE Embedded Develop Systeme 2 2000 Produkte ment Suite an die aus folgen den Komponenten besteht System Development Kits als umgehend ei
138. d Server Real Time Extensions f r NT Embedded GBM 012 DSP Systeme f r Me werterfassung Steuerung Regelung programmier Jackrabbit Entwicklungssystem HW bare Microcontrollersysteme SW f r Rabbit Gemac 12 E 20 Interpolarisationssysteme Neigungssensoren Profibus Tester neuronale FPGA Entwicklungsboard 4096 fach Netze kundenspezifische Elektronikentwicklung Muster und Serienfertigung Interpolarisationsboard von elektronischen Baugruppen und Ger ten DSP MC L sungen Hybrid IC Asic Design SW Entwicklung Systeme 2 2000 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt 41 ELEKTRONIK FOCUS Embedded Systems 2000 Unternehmen stellt folgende Produkte auf der lator Debugger BDI Interface Peripheral Builder objektorientierte Real Time Kernel Firmenname Halle Stand Embedded Systems aus Messe Highlight Gespac E17 CompactPCI CPU Karten Ein Ausgangskarten PC f r rauhe industrielle Pentium II CPU Karte f r CompactPCI Umgebung neue PowerPC Karte f CompactPCI Gesytec 1 B 2 Dimm PC EC Scheckkarten PC mit Ethernet Win CE Starter Kit f r Win CE k A PC 104 Win CE Embedded PC im PC 104 Format Entwicklung von HW SW mit Win CE Glyn 12 C 20 Microcontroller Starterkits Tool LCDs Memory Cards k A G pel Electronic J14 Ocean MSP430xx Boundary Scan Test und Programmierl sungen Ocean MSP430xx Green Hills Software N 09 32 Bit Entwicklungstools Realtime
139. d Split Screen Der Baustein wurde zwar insbeson dere f r Ger te mit dem Be triebssystem Microsoft Win dows CE entwickelt ist jedoch nicht von bestimmten CPUs oder Betriebssystemen abh n gig und daher f r ein breites Anwendungsspektrum geeig net Die Leistungsmerkmale im einzelnen sind integrierter SRAM Display Speicher 80 KByte direkte Unterst tzung folgender CPUs Hitachi SH 3 SH 4 Motorola M68xxx MPU Bus Interface mit pro grammierbarem READY Auf l sung bis zu 640 x 480 Bild punkte bei 2 bpp Farbtiefe 640 x 240 bei 4 bpp Farbtiefe und 320 x 240 bei 8 bpp Farbtiefe Bis zu 256 Farben aus einer Palette von 4096 Farben bei STN und aktiven TFT D TFD LC Displays Register Level Support f r EL Panels Hard ware Portrait Modus und Split Screen Modus pa SE Spezial Electronic Tel 057 22 2030 Programmierbare Logik Programmierbarer Ersatz f r ASICs und ASSPs ilinx stellt mit der Spartan II Familie seine neueste FPGA Generation vor die als programmierbare Low cost Al ternative zu ASICs und ASSPs konzipiert So kostet zum Bei spiel der mit 100 000 Sys temgattern ausgestattete Bau stein Spartan I XC2S100 bei einer Abnahme von 250 000 St ck 5 Speed Grade TQ 144 Geh use unter zehn Dollar Dank der neuen Features so hebt der Hersteller hervor er schlie t sich die Spartan Il Fa milie weitere High Volume Applikationen und ffnet als Alternative zu ASSPs zahlrei che neue M rkt
140. d dann Ni schenbereiche z B Low Power oder absolutes High end Wenn man aber den allgemeinen Markt betrachtet dann sind wir FPGA Hersteller ganz gut positioniert und die technische Entwicklung bringt uns weiter Es herrscht sicher eine Hemm schwelle auf ein ASIC berzugehen aufgrund der Entwicklungskosten die abh ngig von den St ckzahlen sind gibt Diez zu Aber ASICs sind ber legen bez glich Low Power und ho hem Pincount Wenn man ber 500 Pins ben tigt ist man auf ein ASIC an gewiesen In anderen F llen ist man mit FPGAS vielleicht gut bedient Aber auch beim Pincount holen die FPGAs auf widerspricht Wummel umgehend FPGAs gibt es schon in BGA Geh usen mit hohem Pin Count In FPGAs hat man zwar immer einen Overhead was die Technik ver langsamt aber beim Pincount gibt es keinen Unterschied mehr Reis best tigt Da sind wir abh n gig von den Geh useherstellern und da greifen die ASIC Hersteller auf die gleichen Quellen zu wie wir High End ASICs und FPGAS wer den immer ihre Berechtigung haben zieht nun Schwarz Bilanz zum Wett streit der Bauteilgattungen Aber wenn man betrachtet was bei FPGAs passiert dringen diese Bausteine schon in ASIC Bereiche vor Wir liefern jetzt FPGAS mit zwei Millionen System gattern mit 200 Millionen Transisto ren Vor drei Jahren hatte das komple xeste FPGA nur 50 000 Gatter Diese rasante Entwicklung ist nirgends an ders zu verzeichne
141. d die schnelle Pr fung von Routing Nutzer Sicherheits und Verschl sselungsinformationen in schnellen Daten Switches Firewalls Bridges und Routern Da die CAM Architektur aus der RAM Technologie entstanden ist ist ein Vergleich mit RAM sinnvoll um CAM besser zu verstehen RAM ist eine integrierte Speichertechnologie f r die tempor re Speicherung von Da ten Im RAM werden die Daten an ei ort g ltige Daten enth lt leer ist oder berschrieben werden kann Wenn In formation in einem Speicherort abge legt ist dann kann sie jederzeit durch einen Vergleich der Bits im Speicher mit den Daten die sich in einem spe ziellen Vergleichsregister befinden gefunden werden Diese Vergleiche erfolgen parallel Stimmen die Daten in einem Spei cherort mit den Daten im Vergleichs register berein dann wird ein Match Flag gesetzt um dem Anwender anzu zeigen dass die Daten gefunden wur den Die folgenden Operationen k nnen dann auf Basis von Flag Words arbeiten Beispielsweise kann ein Wort nach einer gegebenen Zeit oder wenn auf eine bestimmte Bit Position geschrieben wird ausgegeben werden Ein CAM Speicher kann da her als ein paralleler Daten oder SIMD Prozessor Single Instruction Multiple Data angesehen werden Liegt bei mehr als einem Speicherort bereinstimmung vor dann bestimmt Systeme 2 2000 TTELSTORY 16 lo 1 i d a Fi kation wird die CAM Suche durchgef hrt nachdem jed
142. den Ein stiegspunkt f r eigene Recherchen im WWW darstellt m aP wand gleich mehrere Anfragen Bei der erstmaligen Benutzung dr cken Sie jetzt einfach den Weiter Button und gelangen damit zur Eingabemaske f r Ihre Kontaktinformatio nen Noch schneller geht au farn lan es wenn Sie das System ZZ schon einmal benutzt L z haben Dann reicht die ee amp han mm Eingabe Ihrer E Mail u u E e c che BE Adresse aus und Ihre mii E a Daten werden automa tisch erg nzt imer Teh legen liin bringi been E Wenn Sie jetzt Weiter dr cken gelangen Sie auf eine Best tigungsseite und das System generiert f r jeden der von Ihnen angekreuzten Anbieter eine Anfrage die per E Mail an den zust ndigen Ansprechpartner verschickt wird Dieser setzt sich mit Ihnen auf dem von Ihnen gew nschten Weg in Verbin dung Auf der Best tigungsseite finden Sie au erdem eine kleine Online http www systeme online de direkt KENNZIFFERN Informationen schnell per Anzeigen Kennziffern und Inserentenverzeichnis Inserent Anbieter Seite Kennziffer Inserent Anbieter Seite Kennziffer ADDI DATA GmbH 83 032 MEN Mikro Elektronik GmbH 47 022 admatec GmbH 23 013 Mentor Graphics 7 005 Altera GmbH Titel 001 messcomp Datentechnik GmbH 3 003 Arizona Microchip Ltd 9 006 MetaLink Europe GmbH 11 007 Botronic GmbH 93 034 Microware Systems 37 020 CEIB
143. den St ckzahlen nach unten weil sich die FPGAs neben den Leistungsmerkmalen auch hier schon weitgehend angeglichen haben F r Phillip Jacobsohn haben SoCs mit ASICs den Vorrang Bei SoCs m ssen analoge Anteile und Flash mit integriert werden Das wird nur von ASICs abgedeckt Ich m chte das mit praktischen Beispielen erl utern greift Jacobsohn den Faden auf GSM und H rger te sind z B Applikationen in denen man mit FPGAs nicht die M glichkeiten hat wie mit ASICs Und man wird sie auch in naher Zukunft nicht haben Dementsprechend hat das ASIC seine Berechtigung nicht nur bei hohen St ckzahlen Es ist immer eine Frage des Ein satzbereichs unterbricht Streicher Um auf den Preis zur ckzukommen haben die letzten Jahre gezeigt dass die FPGA Preise st rker zur ckgegan gen sind als die ASIC Preise Das ist nat rlich ein ein zus tzlicher Anreiz bei FPGAs zu bleiben Gerade wenn man hochkomplexe FPGA Bauteile mit ASICs vergleicht stellt man fest dass man mit einem ASIC doch noch ganz erhebliche Kos tenvorteile hat Von weiteren Vorteilen wie Stromverbrauch usw einmal abge sehen das ASIC ist gerade bei hohem Pin Count und hohen St ckzahlen von Vorteil entgegnet Jacobsohn Sie sprechen da zwei verschiedene Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt M rkte an greift Wummel ein den Gate Array Markt in dem die FPGAs ziemlich aufholen un
144. der au erhalb der vorgegebenen Fl che ge landet ist Diese Aufgaben werden selbst bei Windst r ke 6 und entsprechendem Seegang durch die BHS VA erf llt Bild 1 Vergleich der Leistung verschiedener VMEbus Produkte von MEN Systeme 2 2000 Die neueste Generation der halbautomatischen Ver bringungsanlage f r Schiffe von MBB FHS erlaubt die Absicherung von Hub schraubern bei allen Schiffs man vern innerhalb von 25 bis 60 Sekunden nach der Landung Innerhalb von f nf Minuten ist der Hubschrau ber im Hangar Das Videosystem findet den Hubschrauber durch Suche von Markierungen die an den R dern des Helikopters angebracht sind Die Greifarme halten den Hubschrauber auf der schwankenden Schiffsplatt form fest und sicher Die Zeit f r den Transport vom Hangar bis zum Start des Hubschraubers betr gt nur 90 Sekunden Gestartet wird direkt vom Transportmodul F r die Bewegungen der BHS VA ist keine Vorlauf phase notwendig Das VMEbus gesteuerte System von MEN gew hrleistet im mer eine sorgf ltige und ge naue Positionierung des Hubschraubers Durch den halbautomati schen Ein Mann Betrieb mit einem portablen Be dienfeld ist es nicht n tig dass sich eine Person im Ge fahrenbereich des Hub schraubers aufhalten muss Das gilt auch bei einer Lan dung mit einer Abweichung von bis zu 45 Grad von der Mittellinie des Schiffs Das modular aufgebaute System erlaubt eine einfache Hand habung bei nur
145. derprogramms seit Februar 1999 unterst tzt DE Inova Semiconduc tors GmbH ist ebenso wie die Inova Computers GmbH Kaufbeuren unter der Inova Holding GmbH angesiedelt Unter dem Hol ding Dach befinden sich auch die beiden Vertriebsge sellschaften in den USA Inova Computers Inc und in der Schweiz Inova Com puters AG Die Anteile der Holding werden in unter schiedlicher H he von der Familie Kreidl und Inova Semiconductors Gesch fts f hrer Robert Kraus sowie von den Venture Kapitalge bern und den Besch ftigen gehalten Das Working Ka pital der Holding inklusive F rdermittel betr gt rund zehn Millionen Euro davon sind rund sechs Millionen Euro Eigenkapital Ein gro er Teil davon ist f r die Finanzierung des Halbleiter gesch fts eingeplant Dieser Gesch ftsbereich hat im Fe bruar 1999 seine T tigkeit aufgenommen Zun chst wurden die Schwerpunkte auf den Aufbau der Infra struktur und die Entwick lung der ersten Generation von GigaSTAR Produkten gelegt Obwohl f r das Ge sch ftsjahr 1999 aufgrund der hohen Entwicklungskos ten noch mit einem Verlust von rund 2 0 Millionen Euro gerechnet werden muss ist f r das Jahr 2000 bereits ein operativer Gewinn von 2 3 Millionen Euro geplant Unter der Bezeichnung GigaST R Gigabitis Serial Transmitter and Receiver wurde nun ein funktions f higer Chip Set vorgestellt GigaSTAR ist ein universel les schnelles Punkt zu Punkt Kommunikationssys
146. dows Bedienober fl che l uft sowohl unter DOS Windows 3 1 als auch Windows 95 und 98 Drei an der Front platte sichtbare Leuchtdioden geben Auskunft ber den jewei ligen Status des Ger ts Das kompakte aber dennoch robuste Aluminium Profilgeh use er laubt sowohl den mobilen Ein satz als auch den Betrieb in Werkstatt Pr ffeld und Produk tion pa Bamberg amp Monsees Tel 04 21 64 67 75 EDA Unterst tzung f r FPGAs xemplar Logic eine 100prozentige Tochter von Mentor Graphics k ndigt an dass seine Synthese Software LeonardoSpectrum 99 1 die High Capacity Virtex E FPGA Familie von Xilinx unterst tzt LeonardoSpectrum erm glicht es Strategien zur Verwirkli chung hochkomplexer Designs einzusetzen Dies schlie t Team Design inkrementelle Synthese und Third Party IP Integration ein Der Leonardo Spectrum Support f r Virtex E umfasst deutlich verbesserte Laufzeitsch tzungen vor dem Route Vorgang Genaue Sch t zungen des Timings stellen si cher dass die pfadbasierende Timing Optimierung den kor rekten kritischen Pfad identifi ziert und optimiert So werden qualitativ hochwertige Resultate erzielt Zudem enth lt die Syn these Software mehrere Xilinx spezifische Optimierungen wie z B den Support f r Pipelined Multipliers f r Virtex und Vir tex E Technologien Weitere Verbesserungen umfassen den Support f r die DLL Zelle De layed Locked Loop Support f r neue E A Puffer und
147. dung einzubetten ist der Einsatz eines Ein Chip Mikrocontrollers z B kostet der 12C508 PIC im 8 Pin Geh use in Volumenst ckzahlen unter einer Mark Und nicht nur die geringeren Kosten des Mikrocontrollers z hlen denn eine Ein Chip L sung reduziert zudem Verpackungs sowie die Montagekosten Zus tzlich ergibt sich durch den fehlenden externen Adressbus auch eine geringere Leistungsaufnahme und sogar EMV Probleme werden minimiert iner der wesentlichen Aspekte eines Single Chip Systems ist der sehr eingeschr nkte Speicherbe reich Im PC Umfeld hat man sich daran gew hnt dass 64 MByte RAM gerade mal ausreichend sind In der Ein Chip Welt ist der stati sche On Chip SRAM eine vergleichsweise transistor hungrige Angelegenheit Daher sind auf den kleineren 8 Bit Mikrocontrollern le diglich 128 Byte und auf dem derzeit gr ten und schnellsten Mikrocontroller Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt dem Motorola MPC555 Po werPC 32 KByte integriert In diesem Zusammenhang sollte daran erinnert werden dass 1 Byte an ROM oder Flash EEPROM mit we sentlich weniger Transisto ren auskommt als 1 Byte SRAM deshalb kann auf der gleichen Chipfl che mehr ROM integriert werden Der MPC555 ist z B mit 448 KByte EEPROM ausgestat tet Die Applikations Software f r die Ein Chip Umgebung muss deswegen klein und ef fizient sein um den erfor derlichen Speicherbedarf auf ein Mini
148. e lektieren klickt man ihn ein fach an Wenn das Signal oder ein Bus selektiert ist kann man mit der linken Maustaste durch die einzel nen Triggerm glichkeiten klicken oder mit der rechten Maustaste ein Men ffnen das diese Triggerm glich keiten zur Auswahl anbietet Wird erweiterte Trigge rung gew hlt werden zwei Triggerspalten angezeigt f r die beiden Triggerbe dingungen Dass man Trig gerbedingungen festlegen kann w hrend man gleich zeitig die erfassten Daten im Blick hat bedeutet eine nen Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt nenswerte Vereinfachung der Bedienung Dies zeigt den Wert einer Ein Fenster Darstellung Der gr te Teil des Bild schirms dient zu Darstellung der erfassten Daten Das Da tenfenster hat horizontale und vertikale Rollbalken Weiterhin kann man die Dar stellung beeinflussen indem man wie von einem her k mmlichen Logikanalysa tor gewohnt die Skalentei lung und den Startwert f r die Zeit einstellt Man kann sich auch wie unter Win dows blich einen be stimmten Ausschnitt eines Timing Diagramms heraus vergr ern indem man mit der Maus ein Rechteck dar ber aufzieht Man kann be stimmte Stellen mit Marken versehen die sich per Drag and Drop verschie ben lassen Wenn man die Maus ber eine Leitung ei nes Busses bewegt ffnet sich ein Tool Tipp der den Busdatenwert zu diesem Zeitpunkt anzeigt
149. e rer Vorteil der HTML basierten Benutzeroberfl che ist die M glichkeit der schnellen Adaption eines neuen Layouts Bei gleichbleibender Funktio nalit t ist der Entwickler zudem in der Lage das Design on the fly zu ndern indem einfach ei ne Umstellung auf einen neuen Satz von HTML Seiten erfolgt Hierin liegt neben der geringen Gr e und dem besseren Lauf zeitverhalten ein Vorteil ge gen ber Java Applikationen Das Toolkit basiert auf dem Echtzeitbetriebssystem QNX und seiner grafischen Benutzer oberfl che Photon microGUl Die Ausgabe der Seiten erfolgt ber HTML Aufgrund seiner geringen Gr e eignet sich die InterNETsuite f r den Einsatz in Embedded Systemen Min destsystemvoraussetzungen sind 4 MByte Flash und 8 MByte RAM Die InterNETsui te wird bereits in mehreren Set Top Boxen und Ansteuerungs ger ten eingesetzt pa Becom Software Tel 0511 96 5250 Halle Stand 12 M16 Geh use f r Embedded Systeme Embedded Systems ur Fa Rittal komplette In dustrierechnersysteme und ein zelne Komponenten f r Com pactpCl und VMEbus in unter schiedlichen Ausf hrungen vor Neu sind 19 Zoll Einschub geh use zum Aufbau von Ger ten wie Hubs Router elektroni sche Patch Panels oder Mo dems die auf gr ere horizon tale Platinen angewiesen sind Die Geh use mit einer H he von nur 44 mm 1 HE sind auch als Tischgeh use lieferbar RiBox hei t die Weiterent wicklung de
150. e Sys tem C basiert auf den Be strebungen der Easics NV die bis ins fr he Jahr 1998 zur ckreichen als sie als erstes Unternehmen der Vir tual Socket Interface Allian ce VSIA eine Klassenbi bliotheksl sung vorschlug um die Normierungsbe m hungen der Organisation bei Hardware Datentypen und Gleichzeitigkeit in zu unterst tzen Die System C Klassenbibliothek kann von CSim bzw System Compiler simuliert und syn thetisiert werden Einer der wesentlichsten Vorteile des Klassenbibliotheksl sungs ansatzes ist die Flexibilit t in der Anwendermethodik Es handelt sich um den ein zigen Klassenbibliotheks L sungsansatz der volles ANSIC und C auf Modul ebene zur Simulation und Synthese unterst tzt Klas senbibliotheken helfen bei der Auseinandersetzung mit Hardware Problemen wie Hierarchie und Gleichzeitig keit k nnen jedoch Flexibi lit t Leistung und Abstrak tion beeintr chtigen wenn sie zum Beschreiben einer Logik in einem Modul Ver wendung finden S mtliche anderen vorgeschlagenen C C Designmethodiken die Klassenbibliotheken verwenden haben zur Un terst tzung der Synthese ihren Einsatz in den Blatt modulen erforderlich ge macht Die F higkeit volles ANSI C C zu verifizieren und zu synthetisieren ist entscheidend bei der Unter st tzung von Abstraktion Simulationsleistung und In teroperabilit t die Gr nde C C einzusetzen pa C Level Design Tel 001 40 83 697780
151. e f r program mierbare Logik Diese Familie erlaubt die Programmierung von mehreren V O Standards einschlie lich 5 V Toleranz On Chip Block RAM und Di gital Delay Lock Loops f r Chip Level und Board Level Clock Management sind weite re Besonderheiten Aufgrund dieser Eigenschaften k nnen die Familienmitglieder als Ersatz f r komplexe ASSP Funktionen wie zum Beispiel MIPS PCI Bridge Virterbi Reed Solomon Decoder und QDR Memory Controller Quad Da ta Rate RAM eingesetzt wer den Die Implementierung effi zienter IP Cores in diese FPGAs erm glicht bei diesen Anwendungen im Vergleich zu verf gbaren ASSP L sun gen weitaus wirtschaftlichere Designs Viele einfache ASSPs wie etwa Phase Lock Loops FIFOs VO Translator und Sys tembus Treiber k nnen beim Einsatz dieser FPGAs zus tz lich eingespart werden Funk tionen wie diese waren bisher zum Aufbau von kompletten Systemdesigns erforderlich Die FPGAs werden mit 2 5 V versorgt und verf gen ber eine besondere Stromsparfunktion Deshalb sind die neuen FPGAs speziell f r den Einsatz in vie len kostenkritischen Produkten einsetzbar Die FPGAs werden in einem 0 18 um Prozess mit sechs Metallisierungsebenen gefertigt Zur Familie geh ren f nf Bausteine mit 15 000 bis 150 000 Systemgattern Die FPGAs werden von den Software Paketen Version 2 1i der Alliance Series und Foun dation Series von Xilinx sowie von Design Entry Tools von EDA Anbiete
152. ebenso kann die Anzeige von berl ufen oder No Value Werten kon figuriert werden Eine Able se und Zoomfunktion steht ebenfalls zur Verf gung Eine Ausschneidefunktion schneidet den Bereich zwi schen zwei Cursor Marken aus und legt diesen in einem neuen Fenster ab Abgerun det wird die Darstellung durch eine Beschriftungs funkion mit der die Mess kurven nahezu beliebig be schriftet werden k nnen da Textgr e Stil und Rota Systeme 2 2000 tionswinkel frei w hlbar sind Die Druckfunktionen von PMess4Win reichen vom Bildschirmschnappschuss bis hin zu mehrspaltigen Messwerttabellen Von ein zelnen Graphenfenstern kann man die Messwertkurve oh ne oder mit ihrer kompletten Statistik ausdrucken Auch eventuell vorgegebene Tole Vielf ltige Ausw ertungen ranzgrenzen k nnen hier ber cksichtigt werden und sind in tabellarischer Form ausdruckbar Eine Beson derheit ist der automatisch formatierte Ausdruck meh rerer Graphenfenster auf ei nem Blatt Papier der f r ein perfektes Layout ohne sind die vom Programm angebotenen Berechnungs funktionen Neben der Uni Mathe Funktion die einen Taschenrechner zum univer sellen Rechnen bereith lt mit dem die einzelnen Kan le den verschiedensten mathematischen Verkn p fungen unterworfen werden k nnen stehen Standard und Polynomberechnungen zur Verf gung Weitere Mathematikfunk tionen sind die Signalanaly se mit der HR Filterung der FFT
153. ed markiert und das RTOS kann andere Tasks ablaufen las sen Ist die Verz gerung Delay abgelaufen wird die Task wieder ablauff hig und das RTOS schaltet auf sie um sobald sie die mo mentan h chste Priorit t hat Die Task nimmt die Arbeit erneut auf und erledigt weitere Aufgaben bis sie schlie lich wieder in die Schleife und somit in die Verz gerung geht Bild 4 zeigt die alterna tive Ausf hrung auf der Basis von Single Shot void taskl void do taskl work Bild 4 Modell der Single Shot Execution SSX Entsprechend Bild 4 startet die Task am Beginn der Funktion f hrt eine Aufgabe aus und kehrt dann zur ck Das RTOS selbst st t die Task periodisch an Mit SSX5 kann das Echtzeitverhalten in einer Konfigurationsdatei offline spezifiziert werden so wie es in Bild 5 angegeben ist timeline timebase ttime default readonly periodic f task t1 every 5ms offset Oms task t2 every 10ms offset Oms task t3 every 20ms offset 5ms Bild 5 Beispiel f r die Definition des Echtzeitverhaltens von drei SSX5 Tasks Der Ansatz der Single Shot Ausf hrung bringt mehrere Vorteile Zum einen ist er wesentlich effizienter da er es dem RTOS erlaubt das von einer Task benutzte RAM wieder freizugeben w hrend sie nicht aktiv ist Das hei t der RAM Bedarf ist nicht mehr abh ngig von der Anzahl der Tasks sondern von den zu einer gegebenen Zeit aktiven Tasks beispielsweise von der Zahl benutzter Priorit tsebe
154. ed Applikationen ha ben sowohl Chancen als auch Hindernisse f r den Systemdesigner mit sich ge bracht Die Chancen kom men aus den M glichkeiten die in einem einzigen Chip enthalten sind Power Ma nagement Memory Con trol Logik eine leistungs f hige CPU und hochent wickelte VYO Controller auf einem Chip bieten gro arti ge M glichkeiten Diese Komplexit t zu beherrschen ist die schwierigste Aufgabe f r die Entwickler von Em bedded Systemen Design Tools wie DriveWay helfen diese Aufgaben zu l sen Reinhold Schmid HSP HSP Tel 02 51 987290 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt BOARD DESIGN 76 Besonders schnelle Logikfamilie N Semiconductor hat die zweite Phase der Markt einf hrung der neuen Generati on von Logik ICs auf ECL Ba sis gestartet Bekannt als ECL InPS Plus Serie arbeiten diese ICs jetzt mit Versorgungsspan nungen von 2 5 V 3 3 V und 5 V Im Vergleich zu den her k mmlichen derzeit auf dem Markt erh ltlichen ECL Logik familien bietet diese Serie Ver besserungen bis zu 30 Prozent bez glich Frequenzverhalten und Skew F r Anwendungen die 500 MHz berschreiten k nnen Entwickler jetzt unter einer gr eren Anzahl von Bau teilen w hlen um sehr schnelle Systeme zu entwickeln die ei nen h heren Durchsatz bei gleichzeitig verbesserter Pr zi sion bieten Im Vergleich zur Mehrfachgatter Logik weist ECLinPS Plus eine verbesse
155. edes Funktionscodes oder in die Header Files gelangen die das Programm nutzt Mit Hilfe einer grafischen Dif ference Engine zeigt der Editor die Unterschiede zwischen zwei Quellcode dateien nebeneinander und mit einem grauen Balken kenntlich gemacht an Wird mit einer Datenbank von Programmsymbolen ge arbeitet ist der Source Browser f r alle unterst tz ten Sprachen n tzlich da er die Codenavigation au er ordentlich beschleunigt Je des Symbol in der Daten bank wird ein Link zu den Stellen im Code der sich auf dieses Symbol bezieht so dass sich per Mausklick ein fach an die entsprechende Stelle springen l sst Da durch dass der Source Browser mit dem Editor und Debugger zusammenarbei tet wird die IDE zu einem au ergew hnlich n tzlichen Software Wartungs Tool Die Suchmaschine hilft dem Entwickler einen spe zifischen Textstring zu loka lisieren Sie implementiert die Funktion Suchen Er setzen und f hrt anhand g ngiger Ausdr cke Such l ufe durch Die Suche kann sich auf eine einzelne Datei beziehen oder auf eine Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt Gruppe von Dateien die der Anwender vorgibt Source Files System Header Files und Project Header lassen sich ganz nach Belieben er g nzen oder herausnehmen W hrend die anderen Tools laufen kann die Suchma schine im Hintergrund be trieben werden Ebenso wie die Suchma schine kann auc
156. egnen Optional ist der Einsatz im Temperaturbereich von 40 C bis 85 C mit Hilfe einer K hl platte m glich Ein zus tzlicher Schutzlack h lt die Feuchtig keit und andere Aerosole fern F r Applikationen ohne beson dere externe Beeintr chtigun gen liegt der Temperaturbereich bei O bis 70 C auf die ent sprechenden Vorkehrungen ge gen Vibration und Feuchtigkeit wird dabei eventuell verzichtet F r manche Anwendungen ist der MIL STD 1553 Bus eine Voraussetzung Aus diesem Grund kann auf dem VG4 ein entsprechender Controllerbau stein als Option integriert wer den Zur Basisplattfonn des Rechners geh rt ein Speicher Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt von maximal 256 MByte SDRAM 100 MHz mit ECC oder Parity und der L2 Cache der 1 bzw 2 MByte gro sein kann Zusammen mit der Alti Vec Technologie Vector Arith metik ist der VG4 damit auch Workstationanforderungen ge wachsen Neben den vielen On board Schnittstellen enth lt das Board auch zwei PMC Interfaces Diese sorgen f r gr tm gliche Flexibilit t durch die vielen PMC Module die am freien Markt verf gbar sind Zwei DMA Kan le f r Memory und PCI Bus Transfers sind eben falls auf dem Rechner An Be triebssystem Software werden VxWorks und LynxOS unter st tzt Muster des VG4 sind im Januar 2000 erh ltlich die Pro duktion wird im zweiten Quar tal 2000 anlaufen An der Front seite ist die R
157. egration sowie Multiprozessor Support sowie On Externe stimmt wobei ihre Startadressen in das diskrete Bauelemente PCI Interfface BAR Base Address Register geschrieben werden Wenn ein Master Interface Zugriff auf einen Speicherort des PCI Bausteins er fordert kann der CAM dazu verwen det werden um schnell die Anforde rung an die Speicheradresse weiterzu geben F r CAM gibt es prinzipiell zwei Hardware L sungen individuelle oder Chip Implementierungen CAM Komponenten sind seit Ende der 80er Jahre als relativ spezielle Speicherbausteine verf gbar Wurden CAM Funktionen erforderlich hat man diese CAM Bauelemente auf den Boards implementiert On Chip Im plementierungen f r CAM in Form von Embedded Funktionen sind dage gegen erst seit kurzem verf gbar Ein Beispiel f r die On data clock wickikeni Ett wia kireas inta ackircaal match WTE rec a mag ocker CULCAT p Chip CAM Funktio nalit t sind die APEX2OKE Baustei ne von Altera Hier kann der CAM ber die Embedded System Blocks ESB des APEX20KE imple Bild 5 APEX 20KE CAM Blockdiagramm Systeme 2 2000 mentiert werden Bild Infos zu Anzeigen Redaktions Kennziffern via TTELSTORY CAM Daira 3i 0 elium Daia Addreii Dara Adiress ki L Maid 1 m T Dain A z CAM Daia Ad lress i Data Daia Address nE R p Alach E Match Manch ord Line 1
158. eich von M g lichkeiten bez glich der Peripherie Aber alle haben gemeinsame Funktionen au erhalb der PowerPC ba sierten CPU und der appli kationsorientierten Periphe rie Diese umfassen eine MMU Befehls und Daten Cache einen Interrupt Con troller und Speichercontrol ler die alles ansprechen k n nen vom einfachen ROM bis hin zu jedem erdenkli chen DRAM Baustein Neben der Basisperipherie gibt es Varianten mit Kom binationen von SCCs Serial Communication Controler die viele Protokolle unter st tzen wie z B Ethernet HDLC und synchrone sowie asynchrone UARTS Es gibt ebenfalls Ports f r E2C SPI und PCMCIA und die meis ten Varianten enthalten zwei SMCs Serial Management Channel um einfache seri elle Protokolle zu unterst t zen Der MPC860 ist ein hoch integrierter Mikrocontroller der dem Programmierer die schwere Aufgabe aufb rdet die komplexe Peripherie zu konfigurieren und zu kon trollieren ohne hierzu Mo nate zu ben tigen Bild 1 zeigt wie die Peripherie mit dem Core in Verbindung steht Bestimmte Peripherie muss in jedem Fall konfi guriert werden der System Setup der Speichercon troller Timer sowie der Boot Code Normalerweise werden auch Peripheriebau steine wie SCC SMC PC oder der SPI ben tigt Einige globale Kontrollparameter sind zu setzen wie z B f r das On Chip Dual Port RAM zwischen Core und CPM sowie verschiedene Taktsignale Als Minimum muss das Anw
159. eichnun gen die von den Kabel baumherstellern ben tigt werden um einen Kabel baum mit den richtigen Ka belabmessungen L ngen Verbindern Splei stellen und nicht elektrischen Ele menten wie Gummimuffen zu fertigen Durch eine leichte Be dienbarkeit und hohe Funk tionalit t wie das ndern oder Hinzuf gen von Ver bindern Verschieben von Splei stellen f r eine opti male Fertigung oder die Neudefinition von Ka bell ufen kann der Entwick ler seinen Entwurf auf seine W nsche hin anpassen In SaberBundle erstellte Zeich nungen lassen sich mit For maten wie beispielsweise DXF exportieren Der Saber Entwicklungs umgebung liegt eine einzi ge Datenbank zu Grunde Dies bedeutet dass jede nderung in SaberHarness unmittelbar in SaberBund le sichtbar ist und umge kehrt Damit k nnen re dundante Eintr ge von Da ten eliminiert werden das Risiko von Fehlern redu ziert sich SaberBundle ist sowohl f r Windows NT als auch f r Unix erh ltlich pa Analogy Tel 0811 60093 22 Avnet wird Philips Franchise Partner Going global Einen mit ber eine Milliarde Dollar bezifferten weltweiten Konzessionsvertrag ber die n chsten drei Jahre haben Philips Semiconductors und Avnet unterzeichnet D ie Vereinbarung ist das erste weltweite Distri butions Agreement welches von Philips Semiconductor abgeschlossen wurde Avnet ist damit auf weltweiter Ebe ne befugt Halbleiter und Silicon Syste
160. eiden 64 Bit PMC Steck pl tze mit dem MV MEF24000 SCB ein sehr lei stungsf higes System reali sieren Chau Pham Motorola Computer Group Motorola Computer Group Tel 06 11 3 6110 Systeme 2 2000 SYSTEM DESIGN 86 Das Echtzeit Betriebssystem TTPos Zeitgesteuert und fehlertolerant Aufgrund der steigenden Komplexit t von Embed ded Systemen werden Eigenschaften wie Zusam mensetzbarkeit Zuverl ssigkeit Fehlertoleranz und Echtzeitverhalten immer wichtiger Gleichzeitig ver langen M rkte mit gro en Volumina erhebliche Reduktionen der Gesamtsystemkosten Ereignisge steuerte L sungen k nnen diesen Anforderungen in vielen Bereichen nicht gerecht werden Das zeit gesteuerte Betriebssystem TTPos unterst tzt die genannten Anforderungen es kombiniert kleinen Speicherbedarf mit sehr schnellem Task Switching Es erm glicht zeitgesteuertes priorit tsbasiertes kooperatives und pr emptives Scheduling Synchro nisierung auf eine globale Zeit Fehlererkennung und Verwaltung von Applikationsmodi Der TTPos Kernel wird durch das Design Tool TTPbuild er g nzt TTPbuild unterst tzt das Design von Netz werkknoten in TTP Clustern Aufbauend auf dem Knotendesign erzeugt es automatisch Task Schedu les die Konfiguration des Betriebssystems sowie eine optimierte Fehlertoleranz und Kommunika tionsschicht E s gibt zwei grundlegend unterschiedliche Prinzi pien wie komplexe Aufga ben in verteilten Comput
161. eine Megacell Referenz pa Sun Microelectronics Tel 089 46 00 80 Kosteng nstiger EPROM Emulator f r den Softw are Test E s gibt mehrere M glichkei ten Software f r einen Mikrocontroller zu testen Eine davon ist die Verwendung eines Entwicklungssystems das den Download der assemblierten Daten ber die serielle Schnitt stelle des Zielsystems mittels eines Monitorprogramms er m glicht Diese Art der Soft ware Entwicklung ist aber lei der sehr realit tsfremd da die serielle Schnittstelle des Ziel systems nicht mehr frei verf g bar ist Au erdem gehen auf diese Weise einige Interrupts und etliche Bytes an Daten und Programmspeicher verloren Auch muss die Hardware des Zielsystems besondere Anfor derungen erf llen serielle Schnittstelle Daten RAM muss als Programmspeicher nutzbar sein etc um diese Art der Pro gramm bertragung nutzen zu k nnen Bei der Entwicklung der Software m ssen diese ver nderten Bedingungen ber ck sichtigt werden Am Ende der Entwicklung muss dann das fer tige Programm in ein EPROM bertragen werden um sofort nach dem Einschalten zur Aus f hrung bereitzustehen Nach der Umsetzung des vorher lau fenden Programms in ein EPROM kann es aber passie ren dass bedingt durch Seiten effekte dieses Programm nicht mehr l uft Dies ist Grund ge nug sich nach einer anderen M glichkeit der Programm bertragung umzusehen Eine kosteng nstige Al
162. ekt l ft rad h Task Periode CPU Zeit Last1 Schedule Last2 TER A a a 1 Ims 120us 12 0 lins 12 die Komplexit t dort auch 2 5ms 220us 4 4 Sms 4 4 noch schneller ee gt ne er In der Welt der eingebette ms s us m s ten Systeme auf Boardba o e sis mit ihren geringeren 3 9 St ckzahlen hat der Einsatz von Echtzeitbetriebssyste men zu reduzierten Ent wicklungskosten gef hrt da die Komplexit t besser kon trollierbar wurde Leider sind die meisten Echtzeit betriebssysteme nicht f r Ein Chip Systeme geeignet denn der Speicher und Taktzyklus Overhead ist viel zu hoch und das Worst Case Verhalten unter Echt zeitbedingungen kann vor dem tats chlichen Einsatz nicht ermittelt werden Das Problem des zus tz lich erforderlichen Auf wands ist dabei entschei dend Zum einen ist dies die Tatsache dass die meisten Echtzeitbetriebssysteme gar nicht in das On Chip Me mory passen oder kein Platz mehr f r den Anwendungs code und die Daten bleibt Daraus ergibt sich die Kos tenfrage RAM und ROM Kosten schlagen pro Kilo byte mit einigen Pfennigen f r On Chip ROM zu Bu che f r On Chip RAM sind es knapp eine Mark Multi pliziert man diese Zusatz kosten mit dem hohen Pro duktionsvolumen kommt man auf Millionen f r das Gesamtprojekt Bei der CPU sieht es hn lich aus denn die konventio nelle Echtzeitbetriebssys temtechnologie erfordert be reits f r den Ablauf d
163. eleservice und Telepr senz zu arbeiten l sst Thier inger nicht umschwenken OS 9 das ja an Unix ange lehnt ist bringt alle moder nen Aspekte mit ein Das Thema Internet kommt ja aus dem Unix Bereich was mit sich bringt dass Werk zeuge wie FTP File Trans fer Protocol und Telnet in OS 9 schon integriert sind Und auch einen Web Server haben wir f r die VMEbus Steuerung schon gemeinsam mit PEP realisiert pa Microware Tel 08102 74220 Systeme 2 2000 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt 95 SYSTEM DESIGN 100 Schnittstelle zwischen Embedded und PC Anwendern Wi River Systems reali siert mit der echtzeit f higen Implementierung der De facto Standardschnittstelle DCOM Distributed Compo nent Object Model von Micro soft f r Windows basierte Ob jektverwaltung in sein Echt zeitbetriebssystem VxWorks die Kommunikation zwischen Embedded und PC basierten Applikationen Das so entstan dene Derivat VxDCOM inte griert Embedded Applikatio nen nahtlos in die PC Welt Dazu z hlen viele manage mentorientierte Anwendungen wie etwa Automatisierungssys teme in der Fabrikationsindus trie So zum Beispiel SCADA das nun in ein Embedded De sign einbezogen werden kann Die Technologie erm glicht beispielsweise die Interaktion zwischen Windows NT Work stations und Produktionsrobo tern ber grafische Steuerungs einheiten Mit dem Visualisie rungswer
164. en Benchtop Betrieb mit An schluss an ein Notebook z B im Field Sevice oder im R amp D Engineering gibt es die kom pakte Version mit Anschluss der TAP Signale ber einen 20 poligen 0 05 Zoll Stecker di rekt am Frontpanel des Testers F r Anwendungen bei denen sich der Pr fling weit entfernt vom Instrument befindet steht eine Variante zur Verf gung wobei ein aktiver vierfach PQD in bis zu 4 m Entfernung z B in einem Test Fixture innerhalb einer Fertigungslinie integriert werden kann Diese N he zum Pr fling ist unabdingbare Vor aussetzung f r High Perfor mance Anwendungen Der Controller ist sowohl mit dem kompletten Satz der Entwick lungswerkzeuge von JTAG f r die automatische Testpatternge nerierung als auch f r die In System Programmierung kom patibel wie zum Beispiel dem BTPG Boundary Scan Test Program Generator und dem BFPG Boundary Scan Flash Programming Generator Der Gebrauch des BFPG verein facht die Generierung von Flash Programmieralgorith ELEKTRONIK FOCUS Systeme 2 2000 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt ELEKTRONIK FOCUS 50 men ganz erheblich Dies ge schieht durch die automatische Integration der Netzliste des Boards zusammen mit den BSDL Files der ICs und einer umfangreichen Bibliothek von Flash ICs mit ber 1600 Bautei len von AMD Intel Fujitsu Hitachi SST Toshiba SGS Xicor White und anderen Flash Memory Herstel
165. en Markt kommt Daf r sind lediglich Plug ins einschlie lich Compiler n tig Die meiste Arbeit bei der Erzeugung eines neuen Compilers ist bereits getan Das Sprachen Front end und die IR werden in jedem Co deWarrior Compiler wieder verwendet Zus tzlich zu den Pr fe renzfeldern und Compiler Plug ins nutzt das Build System auch Linker Plug ins Das Linker Plug in liest Objektcode l st jede Refe renz wie etwa Funktionsauf rufe an andere Objekte und verbindet diese Objekte und Bibliotheken zu einer end g ltigen Bin rdatei Diese Datei kann ein ausf hrendes Programm ein DLL eine statische Bibliothek ein Embedded Operating Sys tem Image oder ein Treiber sein Die Plug in Architek tur l sst mehr als einen Lin ker f r ein einzelnes Target zu Meistens wird die Tool Kette ein Pre oder Post Lin ker Plug in benutzen um den Linking Prozess flexi bel zu gestalten Die Plug in Architektur macht Code Warrior zu einer Software ohne Begrenzungen So ist zum Beispiel der Compiler nur ein intelligentes Tool das eine strukturierte Text Systeme 2 2000 Compiler Plug in ist in der Lage Daten aus einem Zeichenprogramm in Bit maps f r den Einsatz in ei nem Computerspiel umzu wandeln So kann die IDE als leistungsstarkes Batch Dateiverwaltungssystem f r Dateien aller Art fungieren Unabh ngig von Host Sprache oder Ziel pr sen tiert CodeWarrior ein und dieselbe IDE und kann so ei nige Progra
166. en projektiert werden konnte Da die Software von MBB FHS selbst erstellt werden sollte war eine in tensive Software Unterst t zung seitens MEN gefordert ebenso wie die Erstellung von Test Software und die Integrationsunterst tzung Qualit t und Unterst tzung durch MEN waren aus schlaggebend f r die Zulas sung als baumustergepr ftes Produkt und f r die Aufnah me in das Register des Ger manischen Lloyd Ein f r die lange Ein f hrungs und Betriebsdauer konzipiertes zuverl ssiges System muss unter Verwen dung von m glichst vielen Normteilen und Komponen ten nach offenen Standards konfiguriert werden In der BHS VA von MBB FHS werden daher f r die Hard ware 3 HE VMEbus Karten mehrere ANSVVITA Nor men M Module ANSYVI TA 12 Baugruppentr ger mehrere IEEE 1011 Nor men sowie Profibuskom ponenten DIN EN 50170 eingesetzt Die f r die VMEbus Karten und Bau gruppentr ger eingesetzten Steckverbinder entsprechen DIN und IEEE Normen Normierte Software gibt es nicht Als Betriebssystem bei diesem Projekt wird OS 9 von MicroWare einge setzt Dieses Echtzeitbe triebssystem ist besonders weit verbreitet und durch langj hrige Weiterentwick lung vielseitig und zuverl s sig einsetzbar MEN liefert die jeweiligen Board Sup port Packages BSP f r die CPU Karten als auch die speziellen Treiber f r die E A Karten M Module mit Die Funktion unter defi nierten Umgebungsbedin Imp
167. endungsprogramm die Reset Bedingungen pro grammieren sowie externe Speichermodule ROM f r Programme RAM f r Da ten Zus tzlich muss jede Anwendung den Interrupt Controller initialisieren Der bisherige Weg um die Appplikation an den Mikro prozessor anzubinden be steht darin dass Software Ingenieure diesen Code von Hand selber ent wickeln Dabei wird oft der Weg verwendet Programme von Third Partys oder RTOS Anbietern als Basis zu benutzen Eine bemerkenswerte Op tion ist es Entwicklungs Tools zu benutzen die auto matisch den Device Treiber Code f r die Peripherie ge nerieren Mit DriveWay wird die Aufgabe komplette Board Support Pakete f r BOARD DESIGN MPC 860 basierte Systeme zu erzeugen dramatisch vereinfacht DriveWay MPC 860 ist ein auf Windows ba siertendes Tool das es dem Benutzer durch eine intuiti ve Point and Click Ober fl che erm glicht den MPC 860 so zu konfigurie ren dass spezielle und in dividuelle Designanforde rungen seiner Applikation erf llt werden Der erzeugte C Source Code enth lt alle Funktionen um den Prozes sor zu starten alle Peripherie zu initialisieren auch vor handene Real Time Opera ting Systeme und stellt der Anwendung ein robustes und gut dokumentiertes API f r den Zugriff auf die Funk tionen der Peripherie zur Verf gung Um den Entwickler von Details der Implementation abzuschirmen arbeitet die Konfiguration innerhalb von Dri
168. enn das Ger t St rungen aufweisen sollte Per Modem haben die Spe zialisten rund um die Uhr die M glichkeit in Sekunden schnelle beim Kunden das Lasersystem auch bei lau fendem Betrieb unter die Lupe zu nehmen Eine wesentliche Rolle bei der schnellen und reibungs losen Daten bergabe spielt die VMEbus Steuerung mit der VSBC 32 von PEP Mo dular Computers Dieser Single Board Computer im 3HE Format mit dem 32 und reproduzierbare Art und Weise reagieren Thieringer Der Kunde akzeptiert es nicht wenn der Laser auf ein Startsignal einmal nach 10 ms und einmal nach 50 ms reagiert Wir brauchen die garantierte Echtzeitf hig keit die uns das VME System in Verbindung mit OS 9 als Echtzeit Multitas king Betriebssystem ge w hrleistet Reibungslose Daten bergabe Die Entscheidung f r eine VMEbus Steuerung fiel da mals aus vielerlei Gr nden Zum einen suchten wir ei ne marktg ngige Plattform die unterschiedliche Stan dardkomponenten umfasst dazu geh ren Vernetzungs komponenten wie Feldbus Die Haas Laser GmbH entwickelt produziert und vertreibt mit derzeit 360 Mitarbeitern Laserger te f r die Materialbearbeitung und erwirtschaftet einen Umsatz von 150 Millionen Mark 98 99 Diese Festk rperlaser dienen im Wesentlichen zum Schwei en Schneiden und Beschriften von Materialien Die Ein satzgebiete liegen haupts chlich in der Automobilindustrie und bei deren Zulieferern Seit 01
169. er Gerade die schnell MARKT wachsenden Produktseg mente wie beispielsweise drahtlose Kommunikation und Internet Applikationen werden das k nftige Ge sch ft entscheidend treiben Infineon geht mit starkem Wachstum an die B rse In fineon plant seinen B rsen gang f r M rz im amtlichen Handel in Frankfurt und an der New York Stock Ex change NYSE Um Gesch ftsentwicklun gen in attraktiven M rkten zu forcieren wird sich der Venture Capital Bereich von Infineon in Zukunft ver st rkt als Wagniskapitalge ber engagieren Seit der Gr ndung Ende 1998 hat sich Infineon Ventures an zehn High Tech Start ups in den USA Europa und Israel beteiligt Infineon Ventures bringt nicht nur Kapital in Form von Minderheitsbetei ligungen ein sondern auch technologische und produk tionstechnische Erfahrung sowie den Zugang zu rele vanten Absatzm rkten Aus wahlkriterium f r eine Investition ist neben der Er wartung einer entsprechen den Rendite auch die M g lichkeit die modernen Tech nologien von Infineon nut zen zu k nnen pa Infineon Tel 089 23 42 65 55 Embedded Datenbanken Centura vertreibt Raima DB Technologie ie Centura Software GmbH hat den Vertrieb der Raima Datenbank Tech nologie in Deutschland sterreich und der Schweiz bernommen Damit schlie t Centura die Eingliederung des Velocis Database Server und Raima Database Mana ger RDM in das eigene Pro Systeme 2 2000
170. er systemen in Echtzeit bew l tigt werden Zeitsteuerung und Ereignissteuerung In einem zeitgesteuerten Sys tem werden alle Aktivit ten zu Zeitpunkten durchge f hrt die a priori bekannt sind Dementsprechend ha ben alle beteiligten Knoten in zeitgesteuerten Systemen einen gemeinsamen Zeitbe griff der auf synchronisier ten Uhren basiert In er eignisgesteuerten Systemen werden alle Aktivit ten als Antwort aufrelevante Ereig nisse au erhalb des Systems durchgef hrt Das Time Triggered Pro tocol TTP ist eine Kommu nikationstechnologie die an der Technischen Universit t in Wien entwickelt wurde In einer Reihe von EU Forschungsprojekten wurde TTP f r den Einsatz in unterschiedlichen Anwen dungsbereichen optimiert Es adressiert die spezifi schen Anforderungen von hochzuverl ssigen Embed ded Systemen und integriert alle Services die zur Imple mentierung von zusammen setzbaren und fehlertoleran ten harten Echtzeitsystemen mit minimalem Aufwand ben tigt werden TTP garan tiert nicht nur den zuverl s sigen Datenaustausch in Echtzeit sondern bietet auch zahlreiche High Level Ser vices wie z B umfangreiche Fehlererkennungsmechanis men verteilte fehlertole rante Uhrensynchronisation und einen konsistenten Membership Service F r die Bew ltigung von Steuerungsaufgaben in ver teilten Systemen wurden bisher vorwiegend ereignis gesteuerte L sungen ein gesetzt Die Vorteile einer zeitg
171. er t flexibel und auch f r die Zu kunft ger stet Das Standard Mermory ist optional ber eine SRAM Karte auf bis zu 128 MBit erweiterbar ber eine se rielle High Speed Schnittstelle die einen Datenaustausch mit bis zu 115 KBaud erm glicht ist der Betrieb des Programmers an jedem PC oder Laptop ber Windows 3 1 3 11 oder Win dows 95 m glich Dank der neuen SMD SIMM Modul Pin Treibertechnologie sind Stan dard und Low Voltage ICs mit hoher Geschwindigkeit Genauigkeit und Zuverl ssig keit test und programmierbar Die kompakte Bauweise er m glicht einen Einsatz in der Entwicklung Produktion sowie im Service pa HI LO Systems Tel 080 71 595 30 Embedded Memory LCD Controller D er Memory LCD Con troller SED1375 ist ein LCD Grafikcontroller f r Farb Monochromdarstellung mit in tegriertem 80 KByte SRAM Speicher Durch seine hohe Integrationsdichte ist er eine wirtschaftliche Single Chip L sung mit geringem Strom verbrauch Der Baustein kann berall dort eingesetzt werden wo es auf geringe Board Gr e und hohe Batteriele bensdauer ankommt z B in den Ger ten der B roautomati sierung in der mobilen Kom munikation und bei der Palm top Technologie F r Produkte die ein hoch formatiges Display ben tigen bietet der Baustein einen spezi ellen Hardware Portrait Mo dus Daneben werden zahlrei che weitere Display Modi un terst tzt darunter Virtual Dis play un
172. erden Dies ist auch w hrend einer Pr fung vom B roarbeitsplatz aus m glich wenn Zugriff auf die im Netzwerk abgelegten Mess werte besteht pa GADV Tel 07031 71960 Halle Stand 12 N26 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt ELEKTRONIK FOCUS 48 LabVIEW in Echtzeit auf intelli genten Datenerfassungskarten N Instruments stellt auf der Embedded Sys tems in N rnberg LabVIEW RT Real Time vor eine Echtzeit version der Applikationssoft ware LabVIEW sowie die intel ligenten Datenerfassungskarten DAQ der RT Serie f r den Einsatz zur Echtzeitsteuerung auf Microsoft Windows basier ten Computern LabVIEW RT nutzt die Vorteile der standard m ig vorhandenen Entwick lungsfunktionalit ten von Lab VIEW und l dt dann komplette Programme auf den entspre chenden Prozessor einer DAQ Karte der RT Serie um die Aus f hrung in Echtzeit zu erm gli chen Das Herunterladen er folgt durch einen Befehl im Pulldown Men Einmal direkt auf den Prozessor der intelli genten DAQ Karte der RT Se rie geladen l uft LabVIEW RT unabh ngig vom Prozessor des Host Computers also auch dann wenn die Maus bewegt wird oder der Host Computer die Applikation wechselt Lab VIEW RT l uft sogar stabil weiter wenn das Betriebssys tem des Host Computers ab st rzt Zu den typischen Me und Automatisierungsanwendun gen die eine Steuerung in Echt zeit erforder
173. ere mich f r folgende Themen Q Elektronikindustrie Entwicklungswerkzeuge J Passive Bauelemente Automatisierungstechnik Q Elektroindustrie I EDA Software Widerst nde Konden I Feldbus Komponenten Q Kommunikation Emulatoren satoren etc 4 Steuerungen Q Maschinenbau 5 P J Steckverbinder nn Q Automatisierungstechnik PL 4 Kabel a 8 f Q Entwicklungs Tools O Tastaturen Q VMEbus Q Fahrzeughersteller und zulieferer Compiler Linker O Geh use m Bildverarbeitung Q Chemische oder pharmazeutische Industrie Debugger etc Q Fuzzy Technologie Q Ingenieurb ros Echtzeitbetriebssysteme I andere Q Systemh user A OEM Pheripherie Me technik Elektronik Dienstleister Bauelemente Q PC Erweiterungskarten H PC Me technik Hochschulen und Forschungsinstitute I Prozessoren I Motherboards d Me technik Software Luft und Raumfahrtindustrie I Controller 1 Laufwerke H Oszilloskope l Q Distribution E Programmierbare Logik L Monitore u Q B romaschinen und Datenverarbeitung 5 rs j eg Q a I sonstige I Sensoren I andere J andere Damit Hersteller und Anbieter von Produkten f r die ich mich interessiere meine Kennziffernanfragen so gezielt wie m glich beantworten k nnen bin ich damit einverstanden da diese Daten elektronisch gespeichert und weitergegeben werden Ort Datum Unterschrift Systeme 2 2000 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt 113 VORSCHAU 114 NEBS Tests und Comp
174. erundet Sie erm glicht eine beschleunigte Produktivit t bei der Entwick lung von Embedded Systemen Die aktuelle Version ist auf die Grafik und Internet L sungen von Wind River Systems abge stimmt die Java Runtime Envi ronment JRE Personal Java forVxWorks die C Pro grammierschnittstelle Zinc for VxWorks und das Internet Browser Toolkit eNavigator Alle L sungen ber cksichtigen die speziellen Speicherbeschr n kungen von Embedded Ger ten wie Set Top Boxen oder PDAs Tornado for Managed Switches TMS adressiert die Hersteller von Netzwerkequipment die sich h ufig mit inkompatiblen Hard und Software Produkten konfrontiert sehen Die Kom plettl sung bietet alle wichtigen Software Bestandteile zur schnellen und effektiven Ent wicklung von beispielsweise Ethernet Switches Routern oder Gateways pa Wind River Systems Tel 089 9624450 Halle Stand 12 L07 IDE f r PowerPC 68K ColdFire DSP und MCore D Motorola Tochter Me trowerks pr sentiert auf der Embedded Systems die neuesten Versionen seiner Software Ent wicklungsumgebung CodeWar rior f r PowerPC 68K Coldfire DSP und MCore CodeWarrior ist eine leistungsstarke und benutzerfreundliche Tool Suite zur Produktivit tssteigerung bei der Software Entwicklung De monstriert wird die Unterst t zung der CodeWarrior IDE f r RSIC Prozessoren der Power PC Familie f r die Prozessorfa milie MCore und MC68000 ein s
175. erzeichnis Die IDE liefert einen schnellen Mechanismus zum Schreiben und Debug gen von Code und bietet gleichzeitig verschiedene Plattformen an Dank der Zugriffspfade funktioniert diese Flexibilit t auch dann problemlos wenn Dateien von verschiedenen Compu tern gemeinsam genutzt werden Aufgrund der Plug in F higkeit der IDE kann CodeWarrior dem Entwick ler eine Auswahl von Pro grammiersprachen und Ziel prozessoren bieten Sollte sich die Entscheidung f r ei nen Prozessor wieder n dern muss der Entwickler nicht noch ein Tool beherr schen lernen sondern kann aufgrund der Plug ins weiter mit CodeWarrior arbeiten Ein Plug in enth lt Soft ware die der IDE auf Abruf bestimmte Serviceleistun gen zukommen l sst Code Warrior erkennt derzeit mehrere Arten von Plug ins wie Compiler Linker Pre Linker Post Linker Pr fe renzfelder und alle aktuellen Version Control Plug ins Das Build System ver wendet Pr ferenzfelder Com piler Linker Pre Linker und Post Linker Plug ins um auf mehreren Ebenen eine ge wisse Flexibilit t zu gew hr leisten Durch Kombination der CodeWarrior IDE mit den entsprechenden Plug in Tools kompiliert und ver kn pft die gleiche Umge bung Code f r eine Vielzahl von Zielprozessoren Plug ins f r Pr ferenzfelder lie fern der IDE eine grafische Benutzeroberfl che f r die Kontrolle eines einzelnen Tools oder eines Tool Sets Das C C Sprachpanel zum Beispiel
176. es Be triebssystems einen gro en Anteil an Prozessorzeit und kostet damit wertvolle Taktzyklen Die Problematik der Vor hersage des Verhaltens unter Echtzeitbedingungen ist m glicherweise weniger au genf llig als die des bereits angesprochenen Overheads aber nicht weniger wichtig In Systemen mit hohen St ckzahlen ist die Nut 55 CHIP DESIGN 56 zungszeit einer Software sehr hoch Ein typisches Motormanagementsystem im Kraftfahrzeug l uft Mil liarden von Stunden und wenn ein Echtzeitbetriebs system mit unvorhersehba rem Verhalten eingesetzt wird ist es praktisch unm g lich alle Zeitfehler in einem Testzyklus von maximal ei nigen 1000 Stunden zu ent decken Nur wenn man die M glichkeit hat das Worst Case Verhalten vorhersagen zu k nnen lassen sich Zeitfehler identifizieren und lokalisieren bevor die Pro duktion beginnt Ungl ckli cherweise sind konventio Statisches Scheduling f r harte Echtzeitsysteme F r Ein Chip Systeme ist es besonders wichtig die harte Echtzeit zu beherrschen Bisher wurden daf r statische Schedu ling Techniken herangezogen Bild 1 zeigt ein einfaches Schedu ling System bei dem die Task Verteilung vorher genau festgelegt wurde E ime O ims 1 ima 4 1 z r N WE im Ame iniermapi lie Bild 1 Beispielsystem mit statischem Scheduling irer tine In Bild 1 sind f nf Aktivit ten Tasks abzuarbeiten jede mit einer eigenen Rate v
177. es Wort m ai k _ der urspr nglichen Da Pe J ten dargestellt ist Bild SM LR CAM Contents 1 Wenn der entspre 7 pm ___ 0 0 chende Code zu dem i Address Data Word Bit Muster des al Eingangsregisters ge funden wurde dann ar43 wird das dazugeh rige 7451 Symbol bzw Token Sa ausgegeben und das Eingangsregister ge Bild 2 Netzwerk Switch mit CAM ein Priorit ts Encoder welcher Ort die h here Priorit t hat und macht dann die Adresse des entsprechenden Orts f r den Anwender verf gbar Der kom plette Vergleich und die folgende Da tenausgabe erfolgt in einem Speicher zyklus Das Interesse an CAM nimmt st ndig zu Laufend er ffnen sich neue Applikationen wie in LANs Daten bank und File Speichermanagement voll assoziativen und prozessorspezifi schen Cache Speichern sowie Disk Cache Speichern Obwohl CAM f r viele Applikationen in Frage kommt ist er doch ganz besonders f r Such operationen pr destiniert im Folgen den einige Beispiele dazu Bei der Datenkompression werden redundante Daten entfernt um f r eine gegebene Information entsprechende aber komprimierte Daten zu erhalten CAM ist f r die Datenkompression be sonders gut geeignet da die bertra gung von Datenpaketen ber LANs oder WANs eine spezielle Form von Adress bersetzung erfordert Der Kompressionsalgorithmus ben tigt ei nen Teil seiner Rechenzeit f r das Auf finden und die Verfolgung der Daten strukt
178. eset Taste drei LEDs das COP Control and Observation Port sowie die Front I O der PMC Module an gebracht Daneben gibt es f r Testzwecke ein JTAG Interfa ce ber die beiden Stecker PO und P2 werden vier serielle Systeme 2 2000 Produkte Schnittstellen ein paralleler Port zwei USB Interfaces Ethernet 10 100BaseTx ein LED Keyboard und Mouse so wie LPTI bereitgestellt Die Signale Reset BootSel und Cardfail stehen ber PO zur Ver f gung Neben einem Wide SCSI 40 MB s befinden sich noch bis zu 64 MByte on board Flash und 32 KByte nvSRAM auf dem Board Mit dem Chip satz MPC107 und dem Baustein Z8536 stehen sieben Timer Counter zur Verf gung Ein Watchdog und ein Real Time Clock unterst tzen die Echt zeitsysteme pa SBS Technologies Tel 0821 50340 Halle Stand 12 F15 Ger te per WAP Handy ber Internet fernsteuern mart Network Devices ist ein Hard und Software De signhaus f r Embedded Inter net Technologie Das neueste Produkt ist der Embedded Web Server MWS1 X auf einer Leiterplatte von lediglich 3 2 mm x 519 mm Abmessungen inklusive 10BaseT Ethernet In terface Wird dieser WEeb Ser ver in einem beliebigen Ger t integriert und mit dem Internet gekoppelt so kann dieses Ger t per Web Browser per E Mail oder sogar per WAP f higem Mobiltelefon von einem be liebigen Punkt der Welt aus ferngesteuert werden Die Hardware basiert auf dem RISC DSP Prozessor E1 16XT v
179. esteuerten Architektur werden jedoch jetzt immer mehr erkannt E Zusammensetzbarkeit Composability Die ver schiedenen Bestandteile eines Software Systems k nnen unabh ngig von einander entwickelt und erst in einem sp ten Stadi um der Entwicklung inte griert werden Bei der Sys temintegration ist sicher gestellt dass keine ver borgenen R ckwirkungen bestehen und dass alle zuvor auf Subsystemebe ne durchgef hreten Tests g ltig bleiben Die rei bungslose Integration der Bestandteile macht die st ndig steigende Kom plexit t von Embedded Systemen beherrschbar E Vorhersagbares Verhalten Predictability Das zeit liche Verhalten des Sys tems ist ausschlie lich durch das Fortschreiten der Zeitbasis nach einem periodischen Muster be stimmt Das Systemver halten wird so vorherseh bar Das vereinfacht die Systemvalidierung und Verifikation wesentlich E Diagnostizierbarkeit und Testbarkeit Die Schnitt stelle zwischen den ein zelnen Komponenten ist nicht nur im Wertebe reich sondern auch im Zeitbereich exakt defi niert und erlaubt damit das isolierte Testen jeder Komponente Zudem gibt es beim Testen keinen Einfluss des Beobachters auf die Messergebnisse E Wiederverwendbarkeit der Komponenten Reusabili ty In einer zeitgesteuer ten verteilten Architektur ist die Verbindungslogik Vernetzung und Kom munikation zwischen den Systemkomponenten Infos zu Anzeigen Redaktions Kennziffern
180. exit t des Systemproto typs minimiert Gleichzei tig reduzieren sich Platzbe darf und Kosten zum Auf nate mit dem Prototyp des Systems gef hrt werden Beim Prototyping von indu striellen Steuerungen k n nen diese ebenfalls unter realen Bedingungen betrie ben werden Beim Prototy ping von Applikationen bei Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt tats chlichen Geschwindig keit des sp teren Systems liegt vereinfacht sich ge gen ber langsameren ASIC Emulationssystemen das Buffering von Input und Output Daten System Prototyping Platt formen spalten die verschie denen Designkomponenten in physikalische Hardware Bl cke auf und erlauben Einblicke in das Verhalten der Schaltung an den Pins Visibility sowie innerhalb der in FPGAs implementier ten kundenspezifischen Lo gik Durch die Verschmel zung der Design Visibility sowie der Reprogrammier barkeit des Prototyps wer den Debugging Modifikati on und Tests der Hard und Software vor der Produktion der ersten Komponenten er m glicht Die Welt des Systemde signs bewegt sich immer schneller in Richtung System on Chips Bei der Entwick lung von SoC ASICs spielt der Test des Systems vor dem Tape Out eine besonders wichtige Rolle Rekonfigu rierbares System Prototyping auf der Grundlage einer Block based Methodik kann parallel zum Designprozess erfolgen und bietet neben ei ner hohen Flexibilit t auch die M
181. fahrtprogrammen im Einsatz und etablieren sich schnell als bevor zugte Logiktechnologie pa Actel Tel 08165 95840 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt SCHWERPUNKT Flexibel durch standardisierte PLD Design Tools Vorhandene EDA Umgebungen nutzen Auf dem Gebiet der programmierbaren Logikbausteine hat der Designingenieur nicht nur die Auswahl unter verschiedenen FPGA und CPLD Bausteinen sondern auch hinsichtlich der Werkzeuge f r die Eingabe des Designs Jahrelang haben PLD Anbieter selbstent wickelte und nicht standardisierte Tools f r die Eingabe von Designs angeboten Da Designs die mit diesen Tools eingegeben wurden nicht auf andere Umgebungen portierbar waren konnte der Kunde ausschlie lich die Halbleiterbausteine des betreffenden Anbieters einsetzen Hier wird eine universelle L sung vorgestellt hrend die PLD Anbieter mit dieser Situation durchaus zufrie den waren verlangten die Kunden nach mehr Flexibilit t und einer einfa cheren M glichkeit Designs in ihre vorhandenen EDA Umgebungen zu integrieren Die Unternehmen inves tieren betr chtliche Mittel in ihre EDA Umgebungen Designingenieure werden eingestellt und geschult es werden teure Workstations beschafft und gro e Summen werden f r den Kauf der eigentlichen EDA Software ausgegeben Dabei wird ein m glichst gro er Nutzen dieser Investitionen angestrebt indem man auf eine naht lose Integration
182. fshubschrauber unter VMEbus Obhut Die VMEbus Systeme von MEN Mikro Elektronik GmbH N rnberg waren bisher schon unter un gew hnlichen Umgebungsbedingungen im Einsatz Jetzt werden auch Hubschrauber bei Wind und Wetter auf hoher See der Obhut von VMEbus Systemen von MEN anvertraut Daf r erhielt dieser Hersteller als bisher einziger VMEbus Hersteller das Type Approval Certificate des Germanischen Lloyd GL ie Bordhubschrauber Verbringungsanlage BHS VA von MBB FHS erf llt eine Vielzahl von be sonderen Aufgaben die der t gliche Einsatz auf See er fordert Dazu geh rt die Handhabung von Bordhub schraubern auf dem Flug deck von Kriegsschiffen Das System bernimmt da bei die Sicherung des Hubschraubers von der Landung bis zum Start Nur eine Person ist notwendig um computerunterst tzt die Man ver mit hydraulisch teleskopierenden Manipu latorarmen durchzuf hren die nach der Landung zum Verfahren des Hubschrau bers in den Hangar und zur ck in die Startposition notwendig sind Dazu wird der Helikopter nach der Landung durch die Fang vorrichtung bzw die hy draulischen Greifarme me chanisch gesichert und bleibt dies auch w hrend des gesamten Transports Bei lteren Typen von Hub VMEbus steuert sicher schraubern wird jedoch ei ne Zusatzkraft f r das Ein und Entfalten der Rotor bl tter ben tigt Das Sys tem ist sogar in der Lage einen Hubschrauber zu greifen
183. g l uft Die Funktionsbl cke Building Blocks oder die Intellectual Property IP f r SoC Designs werden von unabh ngigen Third Parties Fabless und Chip less Halbleiterhersteller ASIC Unternehmen EDA Anbietern und hausinternen Designteams entwickelt auf diese Art wird ein H chstma an Wiederver wendbarkeit eines Designs erzielt Die Entwicklung von Elektroniksystemen erfolgt in mehreren Stufen und er streckt sich vom Design von High Level Algorithmen ber die Einteilung des De signs in Bl cke bis hin zur Umsetzung von Funktions bl cken in Hard und Soft ware Elemente Jedes Block Level Element muss auf seiner detailliertesten Ebene entwickelt und verifiziert werden Um die einwand freie Funktion des Systems sicherzustellen muss das gesamte System unter realen Bedingungen getestet wer den Designs werden meist aus Logikbl cken mit einer Komplexit t von unter 25 000 Logikgattern zusam mengesetzt da sich gr ere Designelemente nicht mehr effizient verwalten und bear beiten lassen Diese Ein schr nkung ergibt sich aus Systeme 2 2000 der Kapazit t von Ingenieu ren Designelemente effizi ent verwalten und bearbei ten zu k nnen sowie aus praktischen Einschr nkun gen der Logiksynthese Tools die zur Herstellung von optimierten detaillier ten Designs aus den Design beschreibungen verwendet werden Die neuesten Produkte zur ASIC Emulation wurden Mitte 1999 vorgestellt und be
184. ge f hrt worden und kann im C SPY f r den V850 simuliert werden Die wesentlichen Vorteile bei der Verwendung der Embed ded Workbench liegen darin dass alle Tools die ben tigt werden in einer einzigen Ap plikation integriert sind Alle Tool Optionen werden von ei ner einzigen Dialogbox konfi guriert Das bedeutet z B dass man mit einem einzigen Knopf druck kompilieren linken und den Code auf den Emulator la den kann pa IAR Systems Tel 089 90 06 90 80 Mathematische Programmbiblio theken f r den TigerSHARC DSP S pectrum Signal Processing Inc Hersteller von leis tungsf higen DSP Systemen hat mit Analog Devices ADI vertraglich vereinbart mathe matische Programmbibliothe ken f r die TigerSHARC DSP Architektur zu entwickeln Spectrum arbeitet bereits seit Herbst 1998 mit ADSP TS001 Programmierwerkzeugen von ADI um eine Serie von mathe matischen Bibliotheksfunktio nen zu entwickeln die zusam men mit den TigerSHARC Ent wicklungswerkzeugen voraus sichtlich im ersten Vierteljahr 2000 ausgeliefert werden sollen Die Bibliotheken bestehen aus mathematischen Funktionen realen und komplexen Vektor funktionen Matrixfunktionen Filtern schnellen Fouriertrans formationen FFTs und einer Vielzahl von statistischen Funk tionen Spectrum wird den Ti gerSHARC DSP mit einer kom pletten Serie von PCI VME64 und PMC L sungen unterst t zen jede auf Basis von Acce lera der ne
185. gebung der EDA Industrie f r Design Verifizierung und Implementierung komplexer Systeme in ANSI C C Die beiden Tools erh hen laut Hersteller die Produktivit t von Entwicklern komplexer elektronischer Systeme indem sie den Pfad von ausf hrbarem C C Code zu synthetisierbaren HDL Sprachen automatisieren Sim ist ein robustes De sign und Simulations Tool f r die Erfassung und Verifizierung von Systemen die nativen C C Code ebenso wie C Bibliothe ken aus der System C Klassenbibliothek von C Level Design einsetzen System Compiler ist die j ngste Version des Syn these Tools auf Systemebe ne das C C Code direkt in HDL Code kompiliert der zur Logiksynthese und Implementierung bereit ist Die Tools arbeiten in einer integrierten Umgebung mit deren Hilfe Designer unter Verwendung einer Top down Synthesemethodik ih re C C Designs schnell in HDL erzeugen simulieren entst ren verifizieren und implementieren k nnen CSim ist ber die letzten zwei Jahre zur High Level Modellierung und Verifizie rung vieler verschiedener Designs im Einsatz gewe sen Die objektorientierte Umgebung beruht auf ANSI C C und enth lt Grund elemente f r Hardware Da tentypen und Gleichzeitig keit die zum Anschluss von Verhaltensmodulen in ein Systemdesign erforderlich sind CSim umfasst die Bi bliothek der Klasse A die im Jahre 1998 der Virtual Systeme 2 2000 Socket Interface Alliance VSIA vorgeschla
186. gen wor den war und wird den SRM Standard Semantic Reference Manual f r C Klassenbibliotheken unter st tzen der vom Architec tural Language Committee der OVI entwickelt wird C Level Design wird au er dem einen Migrationspfad zum SRM Standard zur Ver f gung stellen um mit der CSim Klassenbibliothek entwickelte User IP zu er halten CSim bietet alle M glichkeiten die typi scherweise in vollst ndigen HDL Simulationsumgebun gen zu finden sind Es enth lt eine grafische Nutzerschnittstelle Design Browser Wellenformanzei ge Plottereinrichtung sowie Co Simulationsschnittstel len zur Befehlssatzsimulati on ISS und zur Spice Si mulation Der C Simulator ist dar ber hinaus durch ei nen besonderen Design Wizard gekennzeichnet der Ingenieure bei der Einrichtung von Modul schnittstellen zwischen hie rarchischen und Baumfunk tionsbl cken assistiert System Compiler ersetzt das bisherige Synthesepro duktangebot durch ein einzi ges Tool das algorithmische und zyklusgenaue Synthese vereint und die Ausgabge sowohl in Verilog als auch in VHDL Formaten unter st tzt System Compiler ent h lt zudem neue Merkmale die IP Entwicklung und Wiederverwendung ebenso unterst tzen wie flexiblere Codierarten und das Design Debugging System Compi ler ist eine echte Top down Synthesel sung die die Ent scheidung erm glicht wie viel Verfeinerung Anwender selbst durchf hren m chten und
187. gt sich dass die weit verbreiteten L sungsans tze f r ein System auf einer Platine f r Systeme auf einem Chip in hohen St ckzahlen nicht geeignet sind Die On Chip Ressour cen sind zu begrenzt und die Anforderungen an die Kor rektheit zu hoch Traditio nell mussten daher die Ent wickler von Ein Chip Sys temen auf die Vorteile von Echtzeitbetriebssystemen verzichten oder eigene L sungen finden Das RTOS On Chip Konzept jedoch gibt dem Entwickler von tief eingebetteten Syste men Zugriff auf diese Vor teile Es f hrt zu einem st r ker strukturierten Design mit geringerem Wartungs aufwand ohne jedoch den herk mmlichen Strafen wie z B h here Kosten und dem Verlust der Echtzeitvor hersagbarkeit pa Literatur 1 Zus tzliche Informa tionen ber Echtzeit Vorher sagbarkeit und DMA unter http www ssx5 com dma 2 Weitere Details ber die USS Yorktown und Windows NT siehe Scienti fic American Webseite http www sciam com Mehr ber dieses Thema im Comp Risk Archiv unter http catless ncl ac uk risks 3 Mehr ber Embedded Windows CE unter http www circuitcellar com und http microsoft com win dows windowsce NRTA Tel 00 44 19 04 43 5129 Systeme 2 2000 Designumgebung in ANSIC C Mit Standardklassen bibliothek entwickeln Mit den beiden Systemebenen Design Tools CSim und System Compiler legt C Level Design die Grundlage f r die erste komplette Um
188. h das Build System im Hintergrund ar beiten Es enth lt die Com piler und Linker Module Das System ist verantwort lich f r die Codeerzeugung und das Objekt Linking das das endg ltige ausf hrbare Programm Image erstellt CodeWarrior unterst tzt verschiedene symbolische Dateiformate wie Code View Debug With Ar bitrary Records Format DWARF und SYM F r das Source Code Level De bugging nutzt der Debugger Standardsymbole Er kann Code assembliert oder als gemischte Sources und dis sassembliert anzeigen An jeder Stelle des Programm codes lassen sich Break points und Einzelschritte setzen Kontrollvariablen k nnen in Echtzeit ge ndert werden um die Aus f hrungsbefehlsfolge ber einen einzelnen Codeab schnitt hinweg durchzuset zen Selbst die Befehlsfolge l sst sich debuggen ber ein Prozessfenster kann der Entwickler zwischen den Befehlsfolgen wechseln um ihre Interaktionen zu ber pr fen Der Debugger ist in der Lage C und Java Aus nahmen aufzufangen Er un terst tzt bedingende und be fehlsfolgenbezogene Break points und arbeitet mit Watchpoints Darunter ver steht man einen Bereich des Speichers den der Debugger berpr ft bis sich dessen In halt ndert Diese F higkeit kann dazu genutzt werden um Speicherzugriffe die die Memory Kapazit t spren gen abzufangen oder um Systeme 2 2000 herauszufinden wann allge meine Variablen berschrie ben werden
189. hablonen Mazet 12 E 8 MFB586 SPS Card EPC Modul mit Erweiterungsm glichkeiten PCFalcon Win CE Anpassungen f r verschiedene Prozessorfamilien 42 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt Systeme 2 2000 Embedded Systems 2000 ELEKTRONIK FOCUS Unternehmen stellt folgende Produkte auf der Firmenname Halle Stand Embedded Systems aus Messe Highlight MCT Paul amp Scherer 12 G 06 lll Einplatinen Computer C Compiler Entwicklungspakete Computer im k A Geh use f r Hutschiene MEN Mikro Elektronik 12 L 1 CompactPCI VMEbus Single Board Computer u komplette Systeme M 3U CompactPCI Board mit PowerPC Module PC MIPs als flexible Mezzanin I O Erg nzung kundenspezifische neve PC MIP Mezzanines Systeml sungen Mentor Graphics 12 K 15 Pre HW HW SW Coverification Systemintegration Application Debug X Ray Debugger f r alle Entwicklungs hasen Metcomp Elektronik D21 Mikrocontroller Mikroprozessoren Risc Prozessoren PCI Interface Bridge Triscend System on Chip L sung Chips FPGAs PLD CPLDs Gate Arrays Power Mgmt ICs Speicher Pe TE505 ripheriebausteine Entwicklungswerkzeuge Telecom ICs System on Chip L sungen Microsys Electronics H7 PowerPC Solutions f r VMEbus CompactPCI Embedded Standard CU824 3HE CPU 6 HE Customized Microware Systems K8
190. hat Settings die Sprach Features erlau ben die Funktionsreihen kontrollieren und die ber einstimmung mit dem AN SI C Standard berpr fen Andere Felder steuern die Codegenerierung prozes sorspezifische Optimierun gen und die Art und Weise wie der Linker den Maschi nencode f r ein bestimmtes Betriebssystem strukturiert Das Compiler Plug in um gibt die umfassende Code Warrior Compiler Architek tur Oberfl chlich betrach tet sieht der CodeWarrior Compiler wie jeder andere aus und ist f r eine spezielle Sprache und einen Zielpro zessor ausgelegt Er gibt Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt aber den Ausschlag f r die Flexibilit t von CodeWarri or Er kombiniert einen Sprachsyntaxanalysierer im Front end mit einem Code generator im Back end Der Sprachsyntaxanalysierer konvertiert den Quellcode in ein internes sprachenneu trales Format bekannt als Intermediate Representati on IR Die IR besteht aus Daten Tokens die eine syn taktisch vollst ndige und exakte Wiedergabe des Quellprogramms in Baum struktur wiedergeben Im IR werden generische Algorith men optimiert wie etwa die Entfernung von totem Co de Der Codegenerator liest die IR und bersetzt sie f r einen bestimmten Prozessor in nativen Code Zus tzlich f hrt der Codegenerator be liebige prozessorspezifische Optimierungen durch wie etwa DBefehlsablaufpl ne Verschiedene Pr ferenzfel
191. herlich der niedrige Strom verbrauch mit Standby Str men kleiner lt 0 1 mA woraus sich eine sehr hohe Systemzuverl s sigkeit ergibt Die kurzen Signaldurchlaufzeiten tpD von 6 ns In System die Program mierbarkeit ber JTAG An schl sse sowie die guten Rou ting und Pin Locking Eigen schaften erleichtern den Um gang mit diesen CPLDs Die CoolRunner Familien sind so wohl f r 3 3 V als auch f r 5 V Versorgungspannung erh ltlich wegen der geringen Stromauf nahme stehen Geh use mit kleinsten Abmessungen zur Ver f gung In vier unterschiedli chen Bausteinfamilien werden CPLDs mit Komplexit ten von 10 bis 960 Makrozellen ange boten Die Software XPLA Professional Schaltungseinga be Designverifikation Simula tion des dynamischen Leis tungsverbrauchs Device Fitter f r alle CoolRunner Bausteine kann kostenfrei von der Xilinx Homepage geladen werden ebenso wie die Programmier Software XPLA PC ISP die sich auch f r die CoolRunner eignet pa Insight Tel 089 6110 80 Embedded FPGAs L SI Logic hat mit der Erwei terung der CorWare Bi bliothek um einen Embedded FPGA Core nach eigener Ein sch tzung einen wichtigen Durchbruch im Hinblick auf programmierbare Applikatio nen hoher St ckzahlen erreicht Die Embedded FPGA Techno logie bedeute einen wichtigen Entwicklungsschritt in der Stra tegie System on a Chip Ap plikationen eine gr ere Funk tionalit t zu verleihen Die Kombin
192. hiedene Subpro jekte unterteilt sind F r das genaue Dateimanagement nutzt CodeWarrior spezielle Codemodule so genannte Plug ins die die IDE in Ver sion Control Systeme VCS integriert Die IDE verwen det zur Zeit VCS Produkte wie Microsoft SourceSafe oder Synergex PCVS Zus tzlich zu den Einstel lungsdetails der Programm dateien und Builds speichert die Projektdatei auch Infor mationen dar ber wo sich die Dateien befinden was als Zugriffspfad bezeichnet Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt SYSTEM DESIGN 80 wird Mit Hilfe dieser Be schreibung des Verzeichnis baums findet der Projekt manager die Dateien Diese Funktion beschleunigt die Build und Suchvorg nge da die IDE wei wo sich die Quelldateien befinden und nur die Verzeichnisse durchsucht in denen die Zu griffspfade erw hnt wurden Ihre Beschreibung kann ab solut oder relativ erfolgen Absolute Pfade ben tigen eine vollst ndige Beschrei bung des Verzeichnisbaums um eine Datei zu finden wie etwa C MYPROJECTS CELLFONE SOURCEN FIL TER FOURIER C Sie wer den dann verwendet wenn die IDE die Header Dateien von einem Server liest oder eine Bibliotheksdatei zum Server schickt Ein relativer Pfad zu einer Datei beginnt in Beziehung zu einem bestimmten Ver zeichnis Die IDE kennt drei Arten anwenderspezifischer Zugriffspfade die je nach dem Beginn des Pfads als projektbezogen Compiler be
193. ible 19 Zoll Plattformen sowie modulare CompactPCI Systeme Ne ben Komponenten liefert I BUS auch schl sselfertig konfigurierte Rechner sowie Geh use im Custom De sign pa l BUS Tel 060 22 68 7768 TTI Lee Stinson wird Vice President er auf passive Bauele mente und Steckver binder spezialisierte Distri butor TTI hat Lee Stinson zum Vice President Europe an Strategic Accounts er nannt Lee Stinson war zu vor European General Ma nager Im Bewusstsein wie Systeme 2 2000 wichtig die weltweiten Kun den bei der Verwirklichung des Umsatzziels in Europa von 100 Millionen Dollar in den n chsten vier Jahren sind wird Stinson eine neue Abteilung aufbauen um alle Aspekte multinationaler Kunden zu koordinieren und zu bearbeiten Der neue Be reich wird au erdem verant wortlich sein f r Mehrwert programme und das Ge sch ft mit dem Milit rsektor in Europa TTI hat seinen Umsatz in Europa im letzten Jahr auf 24 Millionen Dollar verdoppelt und hat in den vergangenen neun Monaten sechs neue Niederlassungen er ffnet pa m Tel 089 89 0153 70 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt TTELSTORY 14 Effektive Speicherimplementierung mit modernen PLDs CAM Speicher architektur im PLD Noch vor wenigen Jahren eher als exotische L sung erachtet findet man in modernen Applikationen verst rkt Architekturen mit inhalts adressierbaren Spe
194. ich sind die Produktlebenszyklen im SCHWERPUNKT Allgemeinen l nger als bei ASICs d h eine FPGA Familie ist z B f nf bis zehn Jahre auf dem Markt bevor sie abgel st wird Das hei t man wechselt nicht so einfach von einer Fo undry auf die andere Auch dar ber dass die Design Tools nicht von neuen F r Gerhard Scherer ist der Einsatz von ASIC oder FPGA eine Frage der Kosten Nutzenrech nung Wir haben Kunden die ab h ngig davon vom FPGA auf ein ASIC bergehen und umgekehrt Prozesstechnologien beeinflusst sind ist sich die Runde einig Diez merkt da zu an Die CAE Hersteller passen nat rlich ihre Tools auf neue Techno logien an F r CAE Tools ist es einfa cher mit der Kupfertechnologie zu rechnen weil der Verdrahtungsanteil zur ckgeht Als allgemeine Trends f r die Zu kunft sehen die Diskussionsteilneh mer den deutlichen Trend zu h heren I Os N chstes Jahr sollen Chips mit ber 2000 I Os auf den Markt kom men Des Weiteren gibt es den Trend zu h herer Komplexit t und Ge schwindigkeit Die Preise sollen wei ter drastisch fallen dadurch werden neue M rkte erschlossen was das Wachstum von rund 30 Prozent die n chsten Jahre sichere Viel Neues wird die Zukunft im IP Bereich und Software bringen z B einfache Be dienung der Entwicklungs Tools und die Internet Rekonfigurierung Renz fasst dies kurz und b ndig zusammen Die Zukunft Millionen Gatter 600 MHz 2000
195. ichern Content Addressable Memories oder kurz CAM F r nahezu jede Anwendung in der ein besonders schneller Speicherzugriff gefordert wird ist eine CAM Implementierung pr destiniert Der Geschwindigkeitsvorteil gegen ber herk mmlichen Speichertechniken wird noch erh ht wenn die CAM Implementie rung direkt auf dem Chip realisiert werden kann Der folgende Beitrag beschreibt die Grundz ge der CAM Architektur stellt ent sprechende moderne Appplikationen vor und beschreibt die Imple mentierung mit Hilfe einer neuen PLD Familie m Allgemeinen erhalten und spei chern Speicherbausteine Daten die einen spezifischen Speicherort adres sieren In vielen Systemen kann dieser Datenpfad zu einem Engpa werden wenn ein schneller Speicherzugriff ge fordert ist Die Zeit die erforderlich ist um eine Information zu finden die im Speicher abgelegt ist kann deutlich reduziert werden wenn die Informati on nicht ber ihre Adresse sondern ber ihren Inhalt identifiziert wird Ein Speicher der ber den Inhalt organi siert ist hei t inhaltsadressierbarer Speicher oder CAM Gegen ber ande ren Speicher Suchalgorithmen die mit Bin r bzw Baumstrukturen oder Tag Puffern arbeiten bietet CAM die bes sere Performance indem die gesuchte Information gegen die komplette Liste Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt nem speziellen Ort ihrer Adresse gespeichert Beim RAM liefert der An
196. icrocontroller LCD Controller Card PC Asic k A EPT 12 N 8 Steckverbinder in Einpre technik f r CompactPCI VMEbus PC 104 2 mm k A hardmetric Equinox Technologies M 2 In Circuit Programmier Systeme AVR Starter Kits In Circuit Programmier Systeme ESD 12 J 6 k A EST L6 BDM Jtag Debugger In Circuit Emulatoren Simulatoren Evaluation Boards In Circuit Emulator f r Telecom Prozes sor Controller MPC8260 Etas 12 M 06 SW Entwicklungssystem Ascet SD f r Embedded Systeme im KFZ Sektor Ascet SD V 4 0 Echtzeitbetriebssystem Ercos HW In The Loop System Testsystem Labcar Mess und Applikationswerkzeug Inca Force Computers K 22 CompactPCI VMEbus basierte Pentium Power PC Sparc Ili Produktpalette Powercord Board Ganymed Computers Fraunhofer Institut f r J 02 DECT Module DECT Basisstationen DECT Modul mit Audioschnittstelle Integrierte Schaltungen NIS A Frenzel amp Berg 12 F 25 Systeml sungen f r Me Steuer und Regeltechnik Can Baugruppen und SPS ICs Elektronik I O Module Kompaktsteuerungen Kleinrechnermodule FS Forth Systeme M19 Entwicklungspakete AMD Elan SCS20 STIOF168 Wincert SH 3 Echtzeit Entwicklungspakete betriebssystem Pharlap mit GUI Win CE Integration Jtag Booster Boot loader Fujitsu 12 C 17 diverse diverse GADV 12 N 26 Musterprojekte f r technische SW Internet in der Automatisierung Ganymed Computer K22 CPCI VME CPUs 110 CPCI VME Systeme 19 Zoll Ultra Sparc Server k A 19 Zoll Industrie PCs un
197. ie mit einem FPGA beginnen und dann dieses Design in Richtung ASIC trimmen k nnen Nach unserer Erfahrung gibt es zwi schen FPGAs und ASICs so viele Un terschiede dass man nicht einfach sa gen kann selbst wenn das FPGA die n tige Komplexit t h tte wir imple mentieren das FPGA Design morgen in ein ASIC Dazu braucht man eine Menge Know how wei er Der An wender der in programmierbare Logik einsteige komme zwangsl ufig ber die FPGAs die Frage stelle sich dann wie weit es sinnvoll ist in Richtung ASIC zu gehen ASICs k nnen auch f r Mittelst ndler interessant sein wenn sie diverse Standardfunktionen enthalten die f r verschiedene Pro dukte n tig sind Deshalb favorisiert er den Aufbau fester Funktionen im ASIC und Zusatzfunktionen in einem flexiblen externen FPGA Die Realisa tion ist aus seiner Sicht eine reine Ko stenfrage F r Spezialfunktionen ben tigt man aber immer auch Spezial Soft ware schr nkt Reis ein Es gab schon viele Ansatzpunkte z B Mikro prozessoren zu integrieren Und darum nur mehr programmierbare Logik zu gruppieren Das macht aber die Desi gninfrastruktur nicht mit Man muss Emulatoren bauen ob das diese Fir men k nnen ist die Frage Es hat sich nicht durchgesetzt Betrachtet man heute ein PC Motherboard ist fast al les in einem IC integriert bis auf den Prozessor weil es nicht sinnvoll sei Ich denke Infrastruktur hei t auch dass wenn man einen Core
198. iert TTP C Con troller und nominiert TTTech als Preferred Development Tool Supplier Basierend auf dem derzeit verf gbaren TTP C Com munication Controller TTPchip bietet TTTech Hardware Pro dukte an die f r Evaluierung Training und Prototyping verwen det werden F r Design Implementierung und Analyse von TTP Systemen steht eine komplette Software Entwicklungsumgebung von TTTech zur Verf gung Das Produktangebot wird durch ein umfangreiches Serviceangebot Training Support Auftragsent wicklung erg nzt sage und einer Message die am TTP C Bus bertragen wird Das bedeutet dass die Verteilung von Tasks inner halb eines TTP C Clusters ohne nderungen im Sour cecode des Anwendungs Tasks erfolgen kann nur der FTC Generator von TT Pbuild mu einen neuen FTC Layer erzeugen und durch neuerliches Linken der Anwendung ist die n derung vollzogen Der FTC Layer bietet alle Dienste die f r die Integration und die Re Integration von Knoten in den Cluster f r die Be handlung von Nachrichten und f r den Membership Service auf Applikationse bene erforderlich sind Die Behandlung von Mes sages im FTC bietet das Ein und Auspacken von Nach richten aus und in TTP C Frames die Behandlung von Bit Messages das Manage ment von Replikation und Redundanz replikadetermi nistisches Agreement von replizierten Nachrichten Vertauschen von Bytes um unterschiedliche Byte Rei henfolge zwischen verschie
199. ig und eigentlich auch vorhanden Das ist der Grund daf r warum wir FPGA Hersteller die Designer quasi zwingen m ssen IP einzusetzen f hrt Renz das Thema weiter Das ist die Konsequenz daraus Viele Anwen der kommen noch von der CPLD Schiene und von der Hardware Ent wicklung Aber FPGAs gehen jetzt im mer st rker den Weg den fr her die ASICs gegangen sind Auch FPGAs werden deshalb k nftig im einem hn lichen Umfeld entwickelt werden m s Programmierbare Logik sen Unsere Aufgabe ist es diese Ent wicklungzu forcieren Das sehe ich genauso stimmt Streicher zu Wenn ich sehe welchen Anteil bei uns die Software ausmacht Gerd Wummel bricht eine Lanze f r Standard Tools Die Anwender wollen Standard Tools haben Dazu ist die enge Zusammenarbeit zwischen Hard und Software Lieferanten n tig auch zur Erstellung von Verifikation Simulation und Test Benches die auch zur Entwicklung geh ren nimmt der Aufwand gerade bei IP oder gr eren Komplexit ten zu Da sind wir als Hardware Hersteller gefordert k nftig mehr Software anzubieten um die Ent wickler zu unterst tzen Wobei wir vielleicht auch alle die falschen Zeichen gesetzt haben wirft Wummel ein Wir haben High end Software praktisch umsonst abgege ben und damit Erwartungshaltungen bei Kunden geweckt die nicht der Realit t entsprachen Wobei wir feststellen dass komple xe IP Bl cke nicht einfach
200. igen FPGAs was bei Ein satz von Synthese Tools zu ver besserter Trennung der Taktbe reiche f hrt Flash Speicher auf der Leiterplatte k nnen den ge w hlten Monitor oder Debug ger aufnehmen und weitere I Os stehen f r universelle Steuerung zur Verf gung Die se I Os und die AMBA Pinkon figuration arbeiten bei 3 3 V und erleichtern so das Ein stecken von Speichern und kun denspezfiischer Logik Ausgeliefert in ARMs Micropack V2 0 AMBA Rev E mit erweiterter Unterst t zung von Snythese und Static Timing Tools erlaubt Orbiter einen schnellen Anlauf f r die Synthese von Peripherie in FPGAs Sobald das Konzept validiert und stabil ist kann Or biter die Netzliste zusammen mit dem Layout Timing liefern um kritische Pfade zu verifizie ren und die statische Timing Analyse durchzuf hren Au er dem l sst sich die vollst ndige ELEKTRON IK FOCUS Netzliste direkt in einen endg l tigen ASIC Baustein imple mentieren Um Anwendungs entwicklung zu unterst tzen bietet Toshiba eine Vielzahl von Telekommunikations und Netz werk IPs einschlie lich L sun gen f r LVDS SRAM DRAM Ethernet ADSL und ATM Die TC240 Implementierung des ARM7TDMI basiert auf einer 0 25 um 2 5 V CMOS Technologie mit hoher Gatter dichte von 28 300 Gattern mm Der Core arbeitet bei 100 MHz bei 25 C und 2 5 V und bietet einen Betrieb mit einer Verlust leistung von 1300 MIPS W 33 mW bei 50 MHz Eine 0 14 um 1 9
201. ild mit dem ausgew hlten Debug Ziel angefordert veranlas sen diese Zieleinstellungen die IDE dazu aus dem Quellcode einen Debug f higen Code und Symbol tabellen zu generieren An schlie end werden die Dia gnosebibliotheken mit dem ausf hrbaren Programm verkn pft die wiederum ei ne Testanwendung zum De buggen erzeugen Wird das Release Ziel angefordert veranlassen die Einstellun gen die IDE dazu aus den gleichen Quelldateien einen Objektcode zu erzeugen der jedoch keine Debug Infor mationen und Symboltabel len enth lt Die regul ren Bibliotheken werden ver kn pft und das Programm ist fertig Damit sind eine Makefile Datei vorhanden die eine Debug Version des SYSTEM DESIGN Debuggens implementiert wird Wird ein Fehler gefun den ffnet der Projektmana ger die richtige Datei an der richtigen Stelle und der Co de kann sofort editiert werden Statt sich mit der Suche nach der richtigen Datei zu befassen kann sich der Entwickler ganz auf die whs IDE Tha DE srba ee Fei ut o Fr 23 Sky nopan F 2 ee ee Mi bT i ha de Paa bear hr a eb Copa prope Lorch A Me agade Pe De disc eoh onerng hes gemein sa rhe irra has gahi a Pc dal Po dia El Jen Dep I Caca Proksci Jj Fos I airm Une Cala ee is another m kae aa E Sars amy Hader rer Pas inkzerusoe tored by ra prom ha dom re charge The IDE nee Ihe dl ie ap H r aa Daiei a Bild 2 Relative Zugriffspfade P
202. in die bereits bestehende Reihe von DSP Entwicklungs Tools ein MATLAB Signal Processing Toolbox Simulink DSP Blockset und Real Time Workshop Anwender erhalten somit eine offene interaktive Alternative zu traditionellen Programmiersprachen und Si mulationswerkzeugen Die Werk zeuge erlauben es die lei stungsf higen Funktionen von MATLAB zur Algorithmenent wicklung mit der blockorien tierten grafischen Systement wicklung in Simulink zu kom binieren Es ist nun m glich Entwurf Simulation und Ana lyse komplexer Algorithmen in einem Bruchteil der Zeit durch zuf hren die traditionelle Me thoden erfordern pa Scientific Computers Tel 02 41 47 07 50 Systeme 2 2000 SYSTEM DESIGN 102 Single Board Rechner im PC 104 Plus Format us dem Programm des PC 104 Herstellers AM PRO stellt CommuniPorts ei nen Pentium Single Board Rechner vor der konsequent auf eine besonders niedrige Leis tungsaufnahme getrimmt wurde Die Karte im PC 104 Plus Format ist mit einem ow Power Pentium Prozes sor mit 133 MHz mit Intels Voltage Reduction Technolo gy VRT best ckt Der Chip wird mit 2 9 bzw 3 3 V Span nung betrieben Standard m ig ist die Karte f r eine Be triebstemperatur von 0 bis 70 C ausgelegt optional lieferbar ist eine Variante f r 40 bis 85 C Ein Temperatursensor ber wacht berdies die CPU und steuert entsprechend die Takt rate des Prozessors Das
203. iner L sung deren Leistungsf higkeit normalerweise nur von In Cir cuit Emulatoren geboten wird F r den Echtzeit Debugger Flex BDMI 68HC12 wird ab sofort OSEK VDX Unterst t zung angeboten Beim Flex BDM 68HCI2 handelt es sich um einen High Level Debug ger der speziell f r die Ent wicklung von echtzeitf higen Embedded System Anwen dungen mit der 68HC12 Fami lie von Motorola geeignet ist Der Debugger l uft unter Win dows 3 1 95 NT und l sst sich in s mtliche g ngige Embed ded System IDEs einbinden Der OSEK spezifische Debug Support ist als Lizenz erh ltlich und wird nahtlos in den Debug ger integriert Somit sind Tasks Stacks Ressourcen Nachrich ten Alarme und Z hler ber die benutzerfreundliche Bedien oberfl che zug nglich In der heutigen wettbewerbs starken Elektronikindustrie ist ELEKTRON IK FOCUS Zeit ein kritischer Faktor Des halb bietet die Applicationspe cific Products Division APD von BittWare ihren Kunden cu stomized SHARC DSP Hard und Software L sungen Bitt Ware APD kann sowohl ein be stehendes Design aus der um fangreichen Off the shelf Pro duktline Single Dual oder Quad SHARC Boards basie rend auf PCI CPCI PC 104 stand alone modifizieren als auch ein neues Produkt entwer fen das exakt auf die Spezifika tionen des Anwenders zuge schnitten ist Da man besonde ren Wert auf schnelle Turn around Zeiten legt profitieren die Anwender durch verringe
204. ingesetzt wird Eine Demoversion von PMess4Win ist unter http www gessler electro nic de erh ltlich Clemens Sch fer Gessler Electronic Gessler Electronic Tel 0 90 73 25 09 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt 93 SYSTEM DESIGN 94 Applikation Laserbearbeitungsmaschinen Mit VMEbus Steuerung immer up to date Die Lasersysteme der zur Trumpf Gruppe geh ren den Firma Haas Laser erlauben Teleservice im gro en Stil ber 500 Messwerte in den Laser ger ten lassen sich aus der Ferne abfragen Grund stock der notwendigen Datenakquise in den Ger ten bildet eine VMEbus Steuerung en Grundstein f r die Steuerungstechnik der heute produzierten Lasersys teme legte das Unternehmen Haas Laser schon im Jahre 1988 Damals fiel die Ent scheidung dass die Steue rungstechnik aus zwei Tei len bestehen sollte Zum ei nen war dies eine Control ler Eigenentwicklung mit der Aufgabe die Energie versorgung und die Kontrol le ber die mechanischen Komponenten abzudecken F r den zweiten Part das Sammeln all der ber die Controller generierten Da ten und deren Weitergabe an Applikationen des Kunden setzt Haas Laser eine VME Bild 1 Rainer Thieringer Leiter der Software Ent wicklung Der VMEbus bietet uns auch in Zukunft gen gend Spielraum um neue Kundenanforderun gen und Entwicklungen damit umsetzen zu k n nen bus Steueru
205. inhalten FPGAs in die le diglich etwa ein Viertel ei nes typischen Designblocks implementiert werden kann Die Folge davon ist dass jeder Block auf mehrere FPGAs aufgeteilt werden muss Die daraus entstehen den Nachteile der heute ver f gbaren ASIC Emulations systeme sind deren hohe Kosten sowie deren niedrige Frequenz Beim Einsatz ei nes Systems mit den stets aktuellsten und gr ten FPGAs kann nicht nur die Frequenz des ASIC Emula tionssystems deutlich ge steigert sondern auch die gesamte _Verifikationszeit verk rzt werden Seit 1998 ist die Gr e der FPGAs die zum Prototy ping der kundenspezifischen Logikfunktionen in einem ASIC Design verwendet werden ber die Gr e der individuellen Bl cke eines Designs hinausgewachsen Diese Verschiebung der Technologie bei den Buil ding Blocks von Prototy ping Systemen hat eine neue Block based Prototyping Methodik erm glicht die eng mit dem nat rlichen Produktentwicklungsprozess gekoppelt ist Die Bedeu tung sowie die Eigen schaften des Block based Prototyping Verfahrens las sen sich wie folgt beschrei ben W Intuitive Anlehnung an den von den meisten De signteams verfolgten De signprozessen E Bereitstellung eines Me chanismus zum Mapping und zur Verifikation von Designbl cken f r ein Prototyping diese erfolgt inkrementell und parallel zum Designprozess E Vereinfachung des Verifi kationsprozesses durch Verhinderung von zeitr
206. irmenname Halle Stand Embedded Sqstems aus Messe Highlight SE MI rechner IMC 05 IMC 01 PMC Module Komponenten f r den IPCI CPCI Bus _ tium III Sharp Electronics Arm Stand Arm basierte Microcontroller Asics Arm JTDMI Microcontroller mit SVGA LCD Controller SMA Regelsysteme 12 27 Industrie PC mit CompactPCI und SMP 16 Bus Peripheriebaugruppen mit Hypermax CPCI CPU mit Pentium Il CompactPCI und SMP 16 Bus kundenspezifische HW SW Entwicklung Smart Electronics 12 L2 Can Tools n Tools Embedded Development Messe Rabbat auf alle Can Tools Development Automotive Engineering Smart Network D 20 diverse Ger te per WAP Handy ber das Devices Internet fernsteuern Software Manufaktur 01 kundenspezifische Gesamtl sungen SW Engineering Consulting Bildver k A arbeitung Internetanbindung von Maschinen Emb Systemen etc QNX QNX Neutrino Echtzeitbetriebssysteme Sorcus Computer 12 B 13 Embedded PC PC 104 Boards Industrie Mikrocomputer Can Profibus kleinster PC der Welt PC Baugruppen PC Me technik Me Steuer Regelungstechnik Echt zeitbetriebssysteme PCI Boards Single Board Computer Steinhoff 0 01 Profibus DP Controller CompactPCI Interbus CompactPCI Canopen objekt CP5613 Profibus DP Controller orientierte Datenkommunikation ber freie Corba Implementierung Visua lisierungsl sungen mit IEC 61131 ST Microelectronics 12 C 14 Microcontroller Applikationen Motorcontrol Lightning Can Smartcard Intelligent Life in
207. kroprozessoren im Be reich von Embedded Appli kationen zu sehen Dies sind leistungsf hige Derivate f r Marktnischen die von Halbleiterproduzenten preis g nstig durch Hinzuf gen Ver ndern und Verfeinerung von komplexer On Chip Peripherie kosteng nstig hergestellt werden k nnen Durch hochspezialisierte Funktionsbausteine f r Da tenmanagement f r die Tele kommunikation oder LCD Controller die der CPU bei gef gt werden entf llt die Notwendigkeit f r den Sys temdesigner solche Bau steine in Form von externer Peripherie hinzuzuf gen Das Gesamtsystem verein facht sich hierdurch erheb lich Das vorhandene Poten tial kann jedoch nicht ohne die entsprechende Program mierung ausgesch pft wer den On Chip Peripherie kann bis zu 50 Prozent der Chipfl che belegen und ben tigt Hunderte von Registern mit Tausenden von Bits die programmiert werden m ssen Mit steigen der Komplexit t wird es immer schwieriger zeitauf Systeme 2 2000 wendiger und fehlertr chti ger die Applikationspro gramme auf die Hardware zu bringen Wenn man sich als Bei spiel den Motorola MPC 860 anschaut dann hat dieser einen modernen Power PC CPU Core und On Chip Peripherie vom voll st ndig programmierbaren D RAM Interface hin zu leistungsf higen seriellen Kan len f r Protokolle wie Ethernet HDLC sowie auch TWE1 timedivision multi plexed Kan le Varianten des MPC 860 bieten einen weiten Ber
208. kurzen An lernzeiten und geringen Unterhaltskosten Die ber wachung der Betriebssi cherheit und bereitschaft wird durch das eingebaute automatische Selbsttestsys tem gew hrleistet Die Ver nderungen am Hubschrau ber sind minimal Es wird ein passives System in den Achsen der Fahrwerksr der installiert Das System ist als Standard f r alle Hub schraubertypen mit Rad Fahrwerk mit einem Ge samtgewicht bis zu 12 5 t SYSTEM DESIGN geeignet Es l sst sich auch f r den Start und f r die Wiederaufnahme von Auf kl rungsdrohnen sowie f r den Waffentransport zum Hubschrauber einsetzen Das von MBB ESM und MEN konzipierte System besteht nur aus Standard komponenten Beim Haupt system sind das ein kompak tes 3 HE VMEbus System mit einer VMEbus CPU Karte mit Doppelprozessor system drei Tr gerkarten f r M Module mit analogen und digitalen Signalein und ausg ngen sowie zwei Profibusanschl sse f r die Detektoren und verschiede ne Sensoren Das Echtzeit betriebssystem OS 9 ist ein schon besonders lange ein gef hrtes und erprobtes Echtzeitbetriebssystem f r das MEN die jeweils aktuel Bild 2 Das VMEbus Board B10 von MEN len BSPs Board Support Packages liefert Die Laser scanner bestehen ebenfalls aus 3 HE VMEbus Syste men von MEN mit Doppel prozessor CPU Karte einer M Modul Tr gerkarte so wie digitalen und analogen Anschl ssen mit DSP Pro zessor und Profibusan
209. kzeug lassen sich komplizierte Vorg nge zwi schen Tasks Interrupt Service Routinen und System Objects schnell und einfach auf dem Entwicklungsrechner darstel len und anpassen Die grafi sche Benutzerschnittstelle wurde im Look and Feel dem Windows Betriebssystem an gepasst Mit der starken Verbreitung von Embedded Systemen steigt die Nachfrage nach verbesser ter Kommunikation zu PC ba sierter Software Beide Techno logien bieten Vorteile Desktop PC Anwendungen eignen sich besonders gut zur Datenanalyse und f r Pr sentationen Embed ded Echtzeit Anwendungen ben tigen dagegen eine kom pakte und robuste Basis sowie deterministisches Verhalten Mit der Schnittstelle verkn pft Wind River Systems beide Wel ten und schafft eine nahtlose In tegration Die Sprachunabh n gigkeit von VxDCOM bietet den Entwicklern freie Wahl ih re PC basierten Programme in Java Visual Basic C oder in jeder anderen Active X kom patiblen Sprache zu schreiben Das erlaubt die Interaktion von Applikationen mit verteilten Objekten auf einem VxWorks Zielsystem Ein weiteres High light ist der geringe Speicherbe darf Mit 280 K ist er deutlich geringer als beim urspr ngli chen DCOM Modell Damit entspricht er den speziellen Speicheranforderungen von Embedded Anwendungen VxDCOM ist voll kompatibel zur bew hrten DCOM Kompo nente OLE for Process Con trol OPC Das einheitliche Protokoll macht die Anpassung der unte
210. lage ohne zus tzlichen Aufwand um und nachzur sten 3SOFT rechnet f r seine ProWeb Tech nologie mit sehr guten Markt chancen denn inzwischen ha ben sich Ethernet und TCP IP in der Automatisierungstechnik etabliert Dadurch k nnen sich jetzt Hersteller Software Inge nieure und Anwender auch die Vorteile der auf TCP IP basier ten Protokolle und der Jini Konzepte zu Nutze machen Die Firma arbeitet kontinuier lich daran die Einsatzm glich keiten der Internet Technologie f r Embedded Systeme auszu bauen Erst k rzlich wurde der HTTP Server auf das Embed ded Betriebssystem Windows CE von Microsoft portiert und so die ProWeb Technologie ne ben VxWorks PxROS u a auch f r Win32 Systeme verf gbar gemacht pa 3SOFT Tel 09131 7 7010 Halle Stand 12 M7 Embedded Systeme mit MAX Modulen realisieren lexibilit t und Schnellig keit sind mitunter die ent scheidenden Kriterien f r eine erfolgreiche Behauptung im Wettbewerb Damit Maschi nen und Ger tehersteller das Steuer Rad nicht jedesmal neu erfinden m ssen gibt es die MAX Module von Sorcus Das modulare Hardware Konzept erlaubt es in k rzester Zeit ma geschneiderte Embedded Systeme zu realisieren Dabei beschr nkt sich die Hardware Entwicklung im Wesentlichen auf die Auswahl der ben tigten CPU Speicher und Schnitt stellenbausteine Der Aufbau ist kompakt Die 58 mm langen Infos zu Anzeigen Redaktions Kennziffern
211. lay F higkeit der Ger te die in einer Produktionsumge bung geforderte einfache Installation Die n chste Ausgabe erscheint am 17 03 2000 Ausgabe Erscheinungs Schwerpunktthema Elektronik Focus Redaktions Anzeigen Nummer termine Messen Einkaufsf hrer schlu schlu amp Produktnews 4 00 14 04 00 Electronic Design Automation Leistungselektronik 03 03 00 22 03 00 Chip Design Tools Systementwicklungswerkzeuge Komponenten Layout Tools Verifikations Werkzeuge Simulatoren IGBTs Leistungstransisto IP Cores etc ren Thyristoren Leistungs MOSFETs etc Markt bersicht EDA Tools M Leistungselektronik 5 00 15 05 00 Embedded Entwicklung Automotive Komponenten 03 04 00 17 04 00 DAC Entwicklungssysteme Emulatoren Compiler Debugger Mikrocontroller CAN 06 06 09 06 2000 Linker Loader Embedded Prozessoren und Controller Bausteine LEDs Displays Los Angeles EDA Tools Embedded Internet etc etc Markt bersicht Mikroprozessor Entwicklungs Tools M Mikrocontroller Forumsgespr ch Trends bei Entwicklungs Tools 6 00 20 06 00 Software Entwicklungs Tools Digitale Signalprozessoren 09 05 00 24 05 00 J ava C C Betriebssysteme Windows CE Embedded DSPs DSP Module DSP NT Software Entwicklungs Tools Debugger Compiler etc Entwicklungs Tools etc Markt bersicht Software Entwicklungs Tools M DSPs und DSP Module St ndige Rubriken Chip Design Board Design
212. lern Die Applikationen k nnen ber das JTAG Technologies ei gene Windows GUI wie z B AEX Manager PowerVIP FlashProg Manager oder PLD Prog Manager ausgef hrt wer den Es besteht aber ebenso die M glichkeit eine kundenspezi fische Benutzeroberfl che zu verwenden mit Integration von DLLs oder Treibern f r Lab VIEW und LabWindows CVI Umgebungen pa Synatron Tel 08 11 600050 BELOA L HE VA E Messtechnik f r Embedded Systeme A der Embedded Systems pr sentiert Agilent Tech nologies zusammen mit dem Partnerunternehmen Meilhaus Electronic L sungen f r das Debugging von Digital und Mixed Signal Schaltungen die Hardware Software Integration und die Prototypenverifizie rung insbesondere von Embed ded und PCI Bus Systemen Agilent DIRECT die Direkt vertriebsorganisation von Agi lent Technologies zeigt eine Auswahl aus dem Produktspek trum f r die allgemeine Mess technik darunter die Digital oszilloskope Infiniium das Mixed Signal Oszilloskop Agi lent 45645D sowie die Labor Logikanalysatoren der Fami lien Agilent 1660 und 1670 Basierend auf den Logikana lysator Systemfamilien Agilent 16700 und 16600 bietet man ein flexibles Konzept zur Analyse und Emulation voll Embedded Systemen Die Analyse reicht dabei vom Analogsignal ber Timing und Status bis hin zur Hochsprache die Emulation unterst tzt rund 250 unter schiedliche Mikroprozessor und Mikrocontroller Typen
213. ll in letzter Konsequenz das im Internet verwendete Protokoll TCP IP eingesetzt wer den Dann w rde ein einheitliches Protokoll in der B ro und Industriewelt Verst ndigungsprobleme vermeiden Die ersten Firmen die diesen Weg einschlagen kommen bereits mit Pro dukten auf den Markt Ob das Ethernet die traditionellen Feld busse wirklich weitgehend abl sen kann wird in unserem Schwerpunkt Industrielle Kommunikation in der n chsten Ausgabe diskutiert Industrietaugliche Ethernet Netze F r den flexiblen und kosteng nsti gen Aufbau von industriellen Ether net Netzwerken steht heute eine um fangreiche Palette von Rail Hubs Rail Switches und Rail Transceivern zur Verf gung Die auf Hutschienen montierbaren Ger te bilden eine stan dardkonforme L sung f r alle Auto matisierungs und Steuerungsebenen Sie sind dank ihrer Redundanzmecha nismen ausfallsicher und aufgrund der Plug and Play F higkeit leicht zu installieren Speziell im indus triellen Umfeld m ssen Ethernet und Fast Ethernet Produkte hochverf gbar sein und extremen Bedingungen wie elektro magnetischen St rfeldern hohen Betriebstemperaturen sowie mechanischen Beanspruchungen standhalten Mit robusten Ger ten l sst sich auf der Basis von Glasfaser und Kupferver kabelung ein redundantes ausfallsicheres Datennetz aufbauen ber das sich die Vorteile von Ethernet mit dem TCP IP Kom munikationsprotokoll nutzen lassen Dabei erleichtert die Plug and P
214. mA TTY konfigurierbar ist Ferner wird eine parallele Schnittstel le eine Tastaturschnittstelle ein Mausanschluss und ein USB Port auf die Frontplatte herausgef hrt Neben einem 3 5 Zoll Floppylaufwerk ent h lt die Baugruppe auch ein 2 5 Zoll Festplattenlaufwerk EIDE Schnittstelle mit einer Kapazit t zur Zeit bis zu 9 GByte Die Baugruppe wurde im Hinblick auf die im industriel len Bereich zunehmende Ver breitung von WindowsNT und den damit hohen Anforderun gen an die ben tigte Rechner leistung entwickelt Durch das SMP16 Interface mit Hilfe eines EPLD realisiert wird f r schon bestehende SMP SMP16 Systeme ein einfacheres Upgra de m glich Eine Anpassung des Interface an spezielle Kun denerfordernisse ist einfach F r den Einsatz von Standard PC Baugruppen ISA Bus existiert auf der Basis des SMPI6 Bus ein Kartenein schub f r den Einbau von f nf Standard ISA Baugruppen Die f r den Betrieb erforderlichen Versorgungsspannungen wer den auf der Baugruppe ber SYSTEM DESIGN wacht ebenso ist sie ist mit ei ner Watchdog Schaltung ausge stattet Zur Abf hrung der Ver lustleistung des Prozessors ver f gt dieser ber eine aktive K hlung mit Temperatur ber wachung Zusammen mit einer zus tz lichen IPCI Grafikbaugruppe kann ein sehr kompaktes Hoch leistungsrechnersystem aufge baut werden welches bei einem Platzbedarf von f nf Steck pl tzen 3HE 20TE volle PC Funktionalit t en
215. macht keinen Sinn Es kommt dabei auch dar auf an wie die Kosten umgelegt wer den k nnen Die Kosten einer FPGA Familie kann man auf verschiedene Kunden umlegen denn bis auf die Pro grammierung ist der Chip gleich und hnliches gilt auch f r Hard Cores auf dem Chip vergleicht er die Wirt schaftlichkeit Ich glaube aber schon dass dieser Markt sehr ASIC hnlich wird mel det sich Reis und weiter Sie werden diese Chips f r spezielle Kunden bauen um die St ckzahlen zu erh hen Auf diese Weise wird es wieder ein kundenspezifisches Produkt Ein rei nes Standardprodukt das ab Lager lieferbar ist ist es nicht mehr viel leicht noch nhlich Und so viele Systeme 2 2000 Programmierbare Logik Standards die man integrieren k nne g be es auch nicht PCI sei da die Aus nahme Gerhard Scherer betrachtet das The ma mehr von der Software Seite Wir machen derzeit die Welle mit dass die Anwender jetzt auch bei FPGAs in das VHDL Design einsteigen Dazu muss man wissen dass zun chst die ganzen Designziele auf FPGAs ausgelegt sind weil man damit das Design bis zum Test im eigenen Hause durchf hren kann Erst wenn die St ckzahlen ent sprechend hoch werden dann wendet man sich an eine spezielle ASIC Schmiede auch um sich das entspre chende Know how zu holen das bei vielen mittelst ndischen Firmen nicht vorhanden ist Deshalb sollten sich die Anwender den Weg nach oben so offen halten dass s
216. matisierungstechnik zeigen Dabei st tzt man sich vor allem auf das Java basierte Kompo nentenmodell Java Intelligent Network Interface Jini von Sun Microsystems Anhand der Pro Web Tech nologie wird gezeigt wie Jini in der Automatisierungstechnik zur Interaktion vernetzter Fer tigungskomponenten unter schiedlicher Hersteller einge setzt werden kann M glich wird damit automatisches Kon figurieren Bedienen und Beob achten Wartung und Diagnose u v m Mit Jini lassen sich zu dem einzelne Komponenten dy namisch ein oder ausklinken Dabei werden Ger te durch in Java implementierte Jini Kom ponenten repr sentiert die ber eine beliebige Schnittstelle mit der eigentlichen Steuerungs Software im Ger t kommuni zieren nach au en hin aber eine standardisierte Oberfl che an bieten Der wichtigste Bestandteil von Jini ist ein Discovery Me chanismus der das Auffinden von Look up Diensten erm g licht Diese Look up Services dienen dazu weitere Jini Dienste anhand von Schnittstel len und Attributen zu finden Besonderen Wert legt man auf die Skalierbarkeit entsprechend der Restriktionen in Embedded Systemen Hier unterscheiden die Erlanger Software Spezia listen zwischen Ger ten mitund ohne Java Virtual Machine Zuk nftig wird der Betreiber einer Fertigungsstra e durch die Erweiterung der ProWeb Technologie zu einem Jini Fra mework in der Lage sein per Produkte plug and play seine An
217. mber 1999 neuer Au endienstmit arbeiter bei der Lauterbach Datentechnik GmbH ist im gesamten norddeutschen Raum f r alle TRACE32 Produkte verantwortlich Von seinem Home Office bei Hannover aus steht er nun allen Kunden als Spezia list f r Mikroprozessorent wicklungssysteme mit sei nen vielf ltigen Erfahrungen zur Seite Diese hat er sich unter anderem w hrend sei ner 17j hrigen Zugeh rig keit zur Kontron Elektronik in Eching erworben Er war dort anfangs Vertriebsinge nieur f r digitale Messtech nik im Vertriebsb ro Hanno ver und spezialiserte sich sp ter auf Entwicklungssys teme und Emulatoren Zu letzt war er bei der Firma Willert Software Tools in B ckeburg als Berater f r Debugging Tools t tig pa Lauterbach Tel 0 8104 894 30 Systemtechnik an der Maschine Die Fakult t f r Maschi nenwesen der TU M nchen Auf dem Gel nde der Technischen Universit t M nchen TUM in Garching wurden Ende November 1999 die Fakult t f r Maschinenwesen und darin besonders der Lehrstuhl ITM Informati onstechnik im Maschinenwesen mit dem Automa tion Competence Center und dem Feldbus Com petence Center der ffentlichkeit vorgestellt m klassischen Maschinen wesen ist heute das Den ken in Systemen ebenso wichtig wie in anderen Be reichen der industriellen und Informationstechnik Pro fessor Dr Ing K Bender Dekan der Fakult t f r Ma schinenwesen an der TUM
218. men synchron zum Sender ist Der Bit serielle Daten strom wird in den chipinter nen Subbl cken des Emp f ngerchips parallelisiert und die Protokollinforma tionen des Senders werden vom Empf nger extrahiert und ausgewertet Auf der Grundlage dieser Informa tionen kann der Empf nger baustein bertragungsfehler erkennen Verlust der Rah mensynchronit t zum Sen der und ungeradzahlige Bit Fehler im empfangenen Da tenrahmen und pr sentiert g ltige decodierte Daten an seiner parallelen Schnittstel le zur Applikation synchron zum Schreibtakt pa Inova Semiconductors Tel 089 45 74 75 60 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt 69 BOARD DESIGN 70 Logikanalysator mit neuem Bedienansatz Einfache Bedienung und vielseitige Messungen Umfragen unter Anwendern von Agilent Technologies haben ergeben dass Entwickler von Mikrocontrollerschaltungen bisweilen von den Kosten und der Komplexit t herk mmlicher Logikanalysatoren abgeschreckt wurden Mit seiner neuartigen Architektur und seiner ein fachen Benutzerschnittstelle richtet sich der neue Logikanalysator Agilent Logic Wave speziell an einen Anwenderkreis der einen preisg nstigen und leicht zu bedienenden Logikanalysator ben tigt us der F lle von M g lichkeiten hat Agilent Technologies diejenigen Funktionen ausgew hlt die der Entwickler bei seiner t glichen Arbeit braucht und diese mit einer unk
219. miert werden kann und dennoch nur sehr wenig des kostbaren RAMs zus tzlich ben tigt wird Da Singlechip Designs auch h ufig sehr engen Strom und Kostenanforderungen gen gen m ssen nutzt das RTOS on Chip die vorhandenen Prozes sorzyklen auf besonders effizi ente Weise Es arbeitet sehr eng mit dem Timing Analyzer von NRTA zusammen und erzeugt einen Echtzeitcode der nicht nur die Performance berechenbar macht sondern auch eine Verifi zierung des Programmcodes er m glicht Auf diese Weise wer den Software Fehler in diesen tief eingebetteten Systemen ver mieden Das RTOS ist hundert prozentig kompatibel mit der ARM Developer Suite ADS der neuesten Entwicklungsum gebung von ARM ADS besteht aus einer integrierten Entwick lungsumgebung f r Windows IDE einem weiterentwickel ten Debugger mit GUI den Tools f r die Codegenerierung einem Simulator und ROM ba sierten Debug Tools pa NRTA Tel 00 44 19 04 43 5129 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt CHIP DESIGN 64 Erweitertes 32 Bit SPARC Licensing Programm Sa Microsystems Micro electronics bietet Entwick lern die M glichkeit das De sign seines 32 Bit micro SPARC Prozessors aus dem In ternet herunterzuladen und baut damit sein Community Source Licensing Modell CSL weiter aus Seit der Einf hrung des CSL Programms verzeichnet Sun inzwischen 1300 Down loads und Lizenznehmer f r
220. mmierh rden beseitigen Mit Code Warrior l sst sich mit geringem Kos tenaufwand bereits vorhan dener Code auf einen ande ren Prozessor portieren Die gleichen Projekte und Quell codedateien k nnen wieder verwendet werden w hrend die IDE f r den Code pas send zum neuen Prozessor einen anderen Compiler nutzt Das Einzigartige an CodeWarrior ist dass der Entwickler bei der Wahl der Host Plattform Program miersprache und Zielprozes sor freie Hand hat Der fle xiblen Anpassung an die Vorgaben und Bed rfnisse eines Projekts steht damit nichts im Wege Michael Heinz Metrowerks Metrowerks Tel 06 11 97 7742 36 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt SYSTEM DESIGN 82 VMEbus inplatinenrechner Das Kraftpaket unter den Einplatinencomputern Der MVME2400 ist der erste VMEbus Einplatinen computer der auf der PowerPlusII Architektur von Motorola basiert Im vorliegenden Artikel werden die wichtigsten Leistungsmerkmale dieses Single Board Computers im Hinblick auf die Cache Architektur und den Hauptspeicher sowie das Ver h ltnis von Systemdurchsatz und Systemlatenzzeit beschrieben er Einplatinencomputer MVME2400 ist das neueste VMEbus Produkt von Motorola Computersys teme Die wichtigsten Lei stungsmerkmale sind E MCP750 PowerPC Pro zessor 350 MHz W MByte Backside L2 Cache E Bis zu 256 MByte 100 MHz SDRAM mit EEC E 9 MByte Flash Speicher E
221. ms von Philips anzubieten und zu verkau fen Die beiden Unterneh men arbeiten an gemein schaftlichen Marketing und Verkaufsaktivit ten globa len Logistikstrategien und E Business L sungen die den Kundenservice verbes sern sollen Avnet war bis lang _Distributionspartner von Philips in Nordamerika Europa und einigen L ndern Asiens Die St rken lagen bei Logikbausteinen diskre ten Bauelementen und Mi crocontrollern Nun soll das Lieferprogramm um weitere Kernprodukte wie ASICs sowie Kommunikations und Consumer ICs erweitert werden F r Arthur van der Poel CEO bei Philips Semi conductor ist Avnet als weltweit agierender Distri butor der richtige Partner Als Teil einer erfolgreichen Zusammenarbeit m ssen wir rasch auf globale Markt chancen reagieren k nnen und transparente Gesch ft spraktiken schaffen Zum Gesch ftsmodell von Avnet geh ren Innovation Verant wortung und moderne Logis tik und dies hat dazu beige tragen uns f r Avnet als un seren ersten Global Franchi se Partner zu entscheiden Philips ist dabei seine Sa les Strategien von einer re gionalen Struktur hin zu ei ner global agierenden Orga nisation zu ver ndern Teil dieser neuen Ausrichtung ist eine wesentliche Auswei tung der Distributionsakti vit ten Dabei setzt man ne ben regionalen Distributo ren jetzt vor allem auch auf weltweit agierende Franchi se Partner pa Philips Tel 040 2353 63 04 Ja
222. mum zu be schr nken denn ist der On Chip Speicher erst einmal ausgelastet und kein exter ner Adressbus vorhanden gibt es keinen Ausweg mehr Das Ziel ist daher soviel Anwendungs und Treiber funktionen wie m glich in einen m glichst kleinen Speicher zu pressen um die kosteng nstigsten Ein Chip Controller einsetzen zu k nnen Bei solch einem hohen Druck auf den Spei cheraspekt ist die herk mm liche Software Technologie des Systems auf einer Kar te nicht geeignet Dieser Software Typ entstammt dem Mainstream der Infor mationstechnik und ist bli cherweise f r Ein Chip Sys teme ungeeignet Windows CE zum Beispiel wurde weit und breit als ein Echtzeitbe triebssystem f r alle einge betteten Systeme angeprie sen Eine Minimalkonfigu ration jedoch erfordert be reits etwa 100 KByte RAM und 150 KByte ROM 3 Solche Betriebssysteme wie z B Windows CE sind auch nicht daf r entwickelt wor den um den Einsatz von RAM und ROM zu optimie ren bzw RAM gegen ROM Speicher einzutau schen um damit die Anzahl von Transistoren auf dem Chip zu minimieren Die Software f r Ein Chip Con troller mu deswegen sehr sorgf ltig entwickelt wer den da jedes Byte quasi hei lig ist Zus tzlich zu den Ein schr nkungen beim On Chip Speicher weisen Single Chip Controller auch eine auf Obwohl es z B den Po werPC als Ein Chip Version gibt wie den erw hnten MPC555 kann sich keine der hier erforderli
223. n Da wird es f r ASICs eng au er wenn man sich im absoluten High end bewegt Ein an deres Thema macht ihm aber Sorgen In Deutschland ist man zu konserva tiv um entsprechend auf den Markt f r programmierbare Logik einzustei gen Sie werde erst zur H lfte des vor handenen Potentials eingesetzt Jeder spreche zwar ber Systems on Chip aber programmierbare Logik werde noch nicht einmal eingesetzt Wenn man ASICs mit programmierbarer Lo gik vergleicht ist der Anteil von ASICs weit h her als der von pro grammierbarer Logik Das ist anders als in allen anderen L ndern der Erde bedauert er Renz merkt noch an Der CMOS Logik Markt in Deutschland ist der Programmierbare Logik gr te in Europa aber der FPGA An teil ist sehr gering Es ist wohl ein Problem dass hier viele das Problem Time to Market noch nicht erkannt haben versucht Wummel eine Erkl rung Man denkt nur an Kosten Kosten nochmal Kos ten und dabei wird vergessen dass Ti me to Market auch Kosten sind und die Arbeitskraft und Zeit der Ent wickler auch Man sieht aber auch in Deutschland eine Entwicklung hin zu programmier barer Logik sieht Streicher nicht ganz so d ster Zum Thema System on Chip Kom ponenten meint Jacobsohn Im Be reich SoC ist es auch notwendig ana loge Anteile mit auf dem Chip zu haben und unter Umst nden Flash EPROM sS Diese M glichkeiten wer den derzeit von FPGAs noch nicht ge bo
224. n Das wiederum erm glicht es den Konstrukteuren durch Einsatz von Down Bonds oder leitendem Die Attach Material stabile Massewerte mit niedriger Impedanz zu erreichen Bei ei nem 44 Anschl sse MLF weist der l ngste Anschluss eine Ei geninduktivit t von 1 135 nH eine Volumenkapazit t von 0 280 pF und einen Eigenwider stand von 64 41 mOhm auf Bei einem TSSOP mit 56 Anschl s sen sind diese Werte 5 21 nH 0 688 pF und 99 mOhm Die ge CHIP DESIGN ringeren St rwerte der MLFs unterst tzen noch deren Eig nung f r digitale und analoge HF Signale Bei direktem Auf l ten auf die Systemplatte be sitzt das Paddle einen wir kungsvollen W rmeableitpfad pa Amkor Tel 001 48 08 2124 08 Komplexe Entw icklungs umgebung f r den dSMC T Le j i T E Wi r T E B Fa i e u ur a b E u A Ei iki ican hat die Produktpalette f r den dSMC Chip 101 mit dem dSMC Vision erweitert In dSMC Vision werden in einem einzigen Windows Tool eine Entwicklungsumgebung As sembler und Debugger mit Chipsimulator zusammenge f hrt um die Erstellung kom plexer Regelungsalgorithmen f r den dSMC Chip 101 zu er m glichen Die Umgebung un terst tzt den Anwender in jeder Phase der Entwicklung Das be ginnt mit der Software Ent wicklung dem Modellentwurf bis hin zur Simulation und Veri fikation der zu implementieren den Regelung Hierbei wird das Debugging durch eine for
225. n geh ren die Ma schinen und Prozesssteuerung Simulation berwachung und Testausf hrung Durch LabVIEW RT und Microsoft Windows vereinfacht National Instruments die Erstel lung von Echtzeitapplikationen in der Mess und Automatisie rungstechnik Die DAQ Kar ten die in der RT Serie zum Einsatz kommen basieren auf bew hrten Technologien Die Einsteckkarten bauen auf den PCI und CompactPCVPXI Formfaktoren auf Da diese Karten dieselbe Datenerfas sungstechnologie verwenden wie andere DAQ Karten kann der Anwender die gleichen LabVIEW DAQ Aufrufe ver wenden die eine skalierbare L sung von traditioneller zu Echtzeit Datenerfassung be reitstellen pa National Instruments Tel 089 7 413130 Halle Stand 12 N24 Internet Technologie f r Embedded Systeme E modernen Fertigungspro zessen m ssen heute eine Vielzahl von Fertigungskompo nenten exakt aufeinander abge stimmt sein Kompliziert wird es wenn in einem laufenden Prozess Komponenten hinzu kommen oder parametriert wer den sollen Bislang war dies nur mit gro em administrativen Aufwand m glich der immer wieder den Stillstand der ge samten Fertigung erforderte Um solche Umr stzeiten zu mi nimieren bietet 3SOFT jetzt mit ihrer Pro Web Technologie eine Internet basierte L sung f r diese Aufgabenstellungen an Auf der Embedded Systems wird das Software Unterneh men erstmals eine Applikation f r verteilte Systeme in der Au to
226. n LCDs ohne Ein schr nkungen der Bediener freundlichkeit Durch den Ey elet Architect ist ein Produkt designer in der Lage die Oberfl che unter CI und Ergo nomiegesichtspunkten am PC unter Windows zu entwerfen und zu testen ohne Software zu entwickeln Hier stehen ihm vor gefertige Widgets Bedienele mente wie Slider Checkboxen Menus Buttons zur Verf gung Der f r das Embedded Sys tem erzeugte Quellcode wird mit dem entsprechenden C Compiler f r das Target Sys tem compiliert Durch die weit gehende Unabh ngigkeit von RTOS Prozessor und Compiler verf gt der Anwender ber eine hohe Investitionssicherheit da bestehende Projekte leichter auf eine neue Hardware Plattform portiert werden k nnen Durch den geringen Ressourcenver brauch RAM ROM sowie das sehr RTOS freundliche Verhalten von Eyelet GUI ist der Einsatz auch in kleinen Sys temen m glich Eyelet GUlund Precise MQX werden im deutschsprachigen Raum von HSP Embedded Tools vertrie ben pa HSP Tel 02 51 98 72 90 EMV Messverfahren f r Kabel edea hat ein Verfahren zur EMV Messung entwickelt durch das die bisher notwendige Trennung der Parameter der Schirm und der Unsymmetrie d mpfung berfl ssig wird was die EMV Messung_ erleichtert Das EMV Verhalten von ge schirmten symmetrischen Ka beln ergibt sich aus der Summe der Unsymmetried mpfung der Paare und der Schirmd mpfung des Schirms W hrend
227. n Melcher untergebracht Im Laserscanner System ist noch eine Profibuskarte ei nes anderen Herstellers ein gebaut Die Systemintegrati on wurde von ESM durchge f hrt Hermann Strass MEN Tel 0911 99 33 50 Anzeige Systeme SEMINAR F HRER Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt 91 SYSTEM DESIGN 92 M essdatenauswertung f r O EM s Die Software machts Welcher Hersteller von Me technik Hardware m chte nicht ein professionelles Software Paket mit seinen Ger ten ausliefern Eine Eigenentwicklung kommt f r viele jedoch nicht in Frage zu hoch ist der Aufwand eine derartige Software zu erstellen Bei fertigen Software Paketen steht der OEM oft mals jedoch vor hohen Kosten f r die Einzellizenz und dabei ist die Einbindung seiner Hardware in das Software System noch gar nicht ber cksichtigt Diese L cke schlie t Ge ler Electronic mit ihrer Software PMess4Win Hierbei handelt es sich um ein Mess und Analyseprogramm f r Windows 3 1x Windows 95 und Windows 98 das sich durch einfache Bedienbarkeit und ein g nstiges Preis Leistungs Verh ltnis auszeichnet Tarraa f r die Ak zeptanz einer Software sind heutzutage Bedienkom fort und intuitive Bedienbar keit Ferner ist eine komfor table und detaillierte Aus wertung aller erfassten Messdaten immer deutlicher gefragt Wozu erfasst man sonst stundenlang Laborda ten wenn man schlie lich doch nur
228. n liefert hierbei im Rahmen der Toleranz dieselben pr zisen Ergebnisse sodass das fertige Produkt fr her auf den Markt gebracht werden kann BI QUAD und LADDER Filter sind auch f r Analogentwickler sehr komplexe und komplizier te Filterfunktionen Diese k n nen jetzt mit Hilfe von vordefi nierten Makros schnell und ein fach realisiert werden in dem die gew nschten Eigenschaften wie z B Grenzfrequenz im Klartext eingegeben werden Die Software generiert dann die gew nschte schematische Dar stellung auf dem Bildschirm so wie dessen entsprechendes Ver halten Der Unterschied zu all gemein bekannten Filter Syn these Tools ist dass das Ergebnis gleich in einen Bau stein der ispPAC Familie pro grammiert werden kann Die ispPAC10 und ispPAC2O Bausteine sowie die PAC De signer Software sind ab sofort verf gbar Die Evaluierungs Kits PACsystem10 und PACsystem20 k nnen ebenfalls bestellt werden Diese Kits ent halten die Software Muster Programmierkabel Evaluie rungs Boards technische Do kumentation und Applikations beispiele pa Lattice Tel 089 31787810 Programmierger t f r PICs PI amp PGP DE neueste Entwicklung von Bamberg amp Monsees das Programmierger t der Bau reihe P16PGP stellt ein erwei tertes Modell auch f r parallele Programmierung bestimmter PIC Bausteine dar Es handelt sich hier um ein Ger t das spe ziell f r die Prototypenfertigung gedacht ist S
229. n man das Marktwachs tum betrachtet kann man feststellen das FPGAs oder die programmierba ren Bausteine derzeit mit 30 bis 40 Pro zent wachsen Der ASIC Bereich hat hingegen nur ein Wachstum von 10 bis 15 Prozent So kann man auf die Schlussfolgerung kommen dass die FPGAs zumindest am unteren Ende der Komplexit ten und Geschwindig keitsanforderungen Marktanteile von den ASICs wegfressen Wobei es in den einzelnen Bereichen aber gro e Unterschiede gebe Der Kombination von ASIC Bl cken mit programmier barer Logik so gennannten Embed ded Standard Produkten ESPs sagen die Statistiken ein wesentlich gr eres Wachstum voraus Und was noch wichtig ist das Wachstum bei pro grammierbarer Logik ist linear w hrend ESPs nach Marktstudien ein exponentielles Wachstum aufweisen werden erkl rt er Ralf Streicher meint dass die Kom bination von Hard Cores und pro grammierbarer Logik berlegt sein will Einfach Hard Cores zusam menmischen macht keinen Sinn Auch Schwarz zieht die Marktstatis tiken zur Untermauerung des FPGa Erfolgs heran Ich wollte daran erin Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt nern dass letztes Jahr beginnend mit dem 2 Quartal der Umsatz program mierbarer Logik erstmals den Umsatz von Gate Arrays berholte und bereits im 3 Quartal war er ber 200 Millio nen Dollar gr er Verglichen mit Standardzellen lag im 1 Quartal 199
230. n vorn zu g nglich Als Netzteile finden Standardnetzteile in 3HE 19 Zoll Kassetten Verwendung So k nnen Spannungen und Str me den Kundenanforderungen angepasst werden pa Jentech Tel 036 47 62930 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt 107 Online http www systeme online de N Der moderne Weg zur Produktinformation Das Internet entwickelt sich immer mehr zum unverzichtbaren Recherchemedium f r Elektronik Profis Neben E Mail ist die Suche nach aktuellen und detaillierten Produktinformationen mittlerweile einer der wichtigsten Einsatzbereiche des Internet Unser neuer Web Kennzifferndienst macht die gezielte Suche so komfortabel und schnell wie nie zuvor Ihre Vorteile Sie haben eine zentrale Anlaufstelle f r Ihre Recherchen und sparen sich den zeitaufwendigen Ausflug ber diverse Suchmaschinen und Web Kataloge Sie kontaktieren mit einer einzigen Anzeige beliebig viele Anbieter eine gewaltige Zeitersparnis Man zmrumr a Lu SET Und so funktionieren die Web Kennziffern Zun chst w hlen Sie aus in welcher Ausgabe Sie recherchieren m chten Dann kreuzen Sie eine oder mehrere Produktkategorien an Alternativ k nnen Sie falls Sie schon genau wis SystemeDi sen wof r Sie sich inte Del krib EH LE n Car meseme ingren m en Ba DIESER IE SER ME A ren IWW m nchen wir informieren S
231. nPQFP c 089 899143 27 256PinBGA CL7512A J 10000 3 3 166 144PinTQFP 208PinPQFP a a A 256PinBGA a Scantec WSI PSD813 oo 73 5 11 52PinPLCC a A a a Technosoft Motion Chip Embedded 5 20 144 ab Lager k A b 0041 32 732550 Controls c 0041 32 7325504 a Xilinx Virtex Familie J bis 3 2 Mio 2 5 1 8 300 Lead Pitch CSP etc k A b 089 93088 0 9500 Coolrunner J 36 960 5 3 3 2 5 200 alle g ngigen ab Lager a A c 089 93088 188 Familie Spartan Familie J 5000 150000 5 3 3 2 5 200 alle g ngigen ablager a A a Xilinx Insight XC9500 36 288 MCs 5 180 PLCC CSP TQFP PQFP bis 6 Wochen 6 59 VQFP BGA XC9500L J 36 288 MCs 33 220 PLCC CSP TQFP PQFP a A a A VQFP BGA PQFP Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt Systeme 2 2000 SCHWERPUNKT 34 Universal Mehrfachprogrammierger t D Universal Mehrfach programmierger t GANG 08 von HI LO Systems erm g licht die Programmierung von bis zu acht EPROMs EE PROMs Flash EPROMs Seri al PROMs MCUs MPUs GALs DSPs und andere Bau steintypen Durch einfaches Wechseln der sogenannten HEADs Sockel k nnen ver schiedene Geh useformen wie DIP PLCC SOP SOIC TSOP SSOP QFP TQFP MQFP u v a unterst tzt werden Standard m ig wird das Ger t mit acht DIP 32 Sockeln ausgeliefert Durch eine integrierte High Speed CPU und einen erweiter baren Memory Buffer von 1 MBit Standard ist das G
232. nal last Die Pr flinge befinden sich auf einem Vibrator in einem Klimaschrank Die Last befindet sich im Pr fraum unter normalen klimatischen Bedingungen Die Pr flinge werden den mechanischen Be lastungen eines Karosseriean bauteils ausgesetzt Gleichzei tig werden Zyklen mit den Temperaturen des Einsatzfalls durchgef hrt Nach einer be stimmten Zeit werden die Pr f linge konstant einer hohen Temperatur ausgesetzt um die Alterung zu beschleunigen Am Schluss der Pr fung wer den nochmals mehrere Tempe raturzyklen durchgef hrt Die Erfassung der Messwerte erfolgt mit einem PC der mit entsprechenden Einsteckkarten ausger stet ist Als Betriebssys tem wird Windows NT 4 0 ver wendet Die Pr f Software von GADV ist mit LabVIEW ent wickelt worden Sie misst die Temperatur als F hrungsgr e und steuert die Pr flinge ent ELEKTRON IK FOCUS sprechend an Gleichzeitig wird die Reaktion des Pr flings auf die Ansteuerung gemessen Die wichtigsten Gr en werden am Bildschirm dargestellt Ale Messwerte werden lokal und auf dem Netzwerk abgelegt Hier bei sind Vorkehrungen getrof fen dass ein Fehlen der Netz werkressourcen die Messwert aufnahme nicht st rt und dass nach erneuter Verf gbarkeit des Netzwerks die Messwerte er g nzt werden Der Einsatz der Software kann sowohl am Pr f stand als auch am B roarbeits platz erfolgen Die abgelegten Messwerte k nnen wieder ein gelesen und angezeigt w
233. ndert er gibt sich eine Schedule L n ge von 20 ms die sich effizi ent implementieren l sst Damit erh ht sich allerdings zuweisen einzuf hren Das Hauptproblem des statischen Ansatzes liegt in der Schwie rigkeit Anwendungscode daf r zu schreiben und zu pflegen Zum Verst ndnis dieser Aussage hilft ein Blick auf Bild 1 und die Zuweisung der freien Zeit auf die einzelnen Zeitschlitze Es zeigt sich dass es zwar ausreichend viel freie Zeit ber das gesamte Scheduling von 4 ms gibt jedoch nicht gen gend freie Zeit in ei nem einzelnen Zeitschlitz vorhanden ist Eine Task muss in den freien Zeitabschnitt eines einzigen Schlitzes passen L uft die Ausf hrung einer Task jedoch l nger als der freie Zeitraum in ei nem Zeitschlitz 1 ms zul sst so muss der Quellcode dieser Task so restrukturiert werden dass er in zwei oder mehr Sub Tasks aufgeteilt werden kann Diese Sub Tasks werden dann in den un terschiedlichen Zeitschlitzen aufgerufen um die verf gbaren freien Zeitspannen nutzen zu k nnen Leider ist es meist nicht einfach ein St ck Applikationscode so aufzuteilen dass die Ausf hrungszeit der Teilst cke ausgegli chen ist In jedem Fall ist bei dieser L sung zus tzlicher Code f r die Sicherung der internen Zust nde in globale Variablen am En de jeder Sub Task sowie zum Zur ckladen dieser Zust nde aus diesen globalen Variablen in der nachfolgenden Sub Task erfor derlich Das verschwendet wertvolles RA
234. nem Flip Chip erh ltlich pa Dallas Tel 001 97 23 716752 Mikrocontroller mit CAN On Chip Flash D j ngste Mitglied in Fu jitsus CAN Mikrocontrol ler Produktfamilie wurde f r Anwendungen in der Automo bil und in der Fertigungsindus trie entwickelt die Full CAN Funktion und Onchip Flash Speicher zu niedrigen Kosten erfordern Der MB90F497 wur de im European Microcontrol ler Design Center in Frankfurt entwickelt und wird in 0 5 um CMOS Technologie gefertigt Er basiert auf dem F2MC LX 16 Bit Mikroprozessorkern und CAN Bus Makro Die Full CAN Busschnittstelle entspre chend V 2 0 Teil A und Teil B ist mit einem integrierten 64 KByte Single Voltage Flash kombiniert der als benutzer programmierbarer Speicher eingesetzt wird Die flexible Struktur des Nachrichtenspei chers mit acht Speichern bietet gegen ber den herk mmlichen CAN Designs zus tzliche Funktionalit t Ein Systemtakt mit einer PLL Quarz Multiplikations Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt einheit On Chip stellt eine in terne Befehlstaktzeit von 62 5 ns bereit die sie von einem ex ternen 4 MHz Taktgeber ablei tet Zudem ist ein 32 KHz Quarz f r zus tzliche Strom spar Betriebsmodi und Echt zeitmessungen verf gbar Der niedrige Leistungsbedarf wird ber zehn unterschiedliche Stromspar Betriebszust nde einschlie lich Ruhezustand Stop CPU Intermittent Modus
235. ng der Firma PEP Modular Computers ein Mit den selbstentwickel ten Controllereinheiten hatte Haas Laser vor allem zum Ziel m glichst viele Sensor daten aus dem Laser selbst der Optik der K hlung der Stromversorgung und aus den Schnittstellen der Ma schinen zu generieren Mit Hilfe der integrierten Senso ren werden ber 500 Mess werte als absolute Gr e st ndig erfasst Das hei t die Firma hat sich davon gel st digitale Werte aufzu nehmen und auszuwerten ber analoge Messwerte kann ein Problem nicht nur lokalisiert sondern auch in seinem Ausma viel besser bewertet werden als ledig lich mit Ja Nein Angaben unterstreicht Rainer Thierin ger der die Software Ent wicklung bei Haas Laser leitet Bereits bei der Inbetrieb nahme der Ger te im Mut terhaus in Schramberg spie len die generierten Mess werte eine wesentliche Rol le Mittels eines speziellen Software Werkzeugs Min Tol Minimale Toleranz grenzen die Techniker das Toleranzfeld der 500 Mess werte um 30 Prozent ein Thieringer Jedes Laser ger t muss unter diesen Be dingungen optimal funktio nieren und zwar ohne War nungen und Fehlermeldun gen Vor der Auslieferung wird das Toleranzfeld wie der auf 100 Prozent zur ck gestellt womit jedes Ger t bei Auslieferung also eine 30 prozentige Sicherheits zone aufweist Die Haas La ser Techniker nutzen das Software Werkzeug auch zur Ferndiagnose beim An wender w
236. ng f r die QuickPCl Bausteine QL5030 QL5130 QL5032 und QL5232 la carte Lizenzierung Systeme 2 2000 QuickLogic bietet ein kostenlo ses Basis Software Paket an das sich durch einzeln lizenzier te Zusatzprodukte aufr sten l sst QuickWorks 8 2 erlaubt dem Designer das gezielte Abonnieren der jeweils von ihm ben tigten Software Optionen sodass Kosten entfallen Kos tenlose Tools Schaltplaneinga be Place amp Route Static Timing Analyse und RAM ROM FIFO Wizard Zu lizenzierende Tools Verilog VHDL Synthe se Synplify Lite von Synplici ty Verilog Simulator Silos M VHDL Simulator VeriBest HDL Editor TurboWriter HDL Tuto rials von Doulos QuickWorks 8 2 ist ab sofort lieferbar pa QuickLogic Tel 089 93 08 6170 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt ELEKTRONIK FOCUS Embedded Systems 2000 N rnberg ist Treffpunkt der Embedded Systems Industrie Messef hrer Embedded Systems 2000 Vom 16 bis 18 Februar ist das Messegel nde in N rnberg Veranstaltungsort der Embedded Systems 2000 Auf der Messe werden Microcontroller und Prozessoren Baugrup pen Hardware und Software Tools sowie Betriebssysteme Programmiersprachen und Dienstleistungen zur Entwick lung und Systemintegration von Embedded Steuerungen pr sentiert Der angegliederte Kongress Embedded Intelli und Software mengestellt pa gence informiert ber die aktuellsten L sungs
237. ngsanforderungen ve rifizieren und es anschlie Bend mit der Gewissheit ein setzen dass keine Zeitfehler mehr auftreten k nnen Die DMA stellt eine Reihe von Anforderungen an das Verhalten eines Echtzeitbe triebssystems Beispielswei se muss das Verriegeln von Semaphoren Semaphore Locking ber einen Algo rithmus namens Priority Ceiling Protocol unter st tzt werden Konventio nelle Echtzeitbetriebssyste me k nnen damit nicht um gehen Sie verwenden entweder ein bliches Ver riegeln von Semaphoren oder Algorithmen mit Pri orit tsvererbung die ein nicht festgelegtes Zeitver halten aufweisen und zu in termittierend auftretenden Ablauffehlern missed dead lines f hren k nnen SSX5 von NRTA wurde von Grund auf neu ent wickelt Es benutzt das Pri ority Ceiling Protocol und entspricht daher allen An forderungen der DMA Theorie Der Time Compi ler eine wichtige Kompo nente des SSX5 Toolsets f hrt die DMA Berechnun gen f r das RTOS als Teil des Entwicklungsprozesses aus Neben der Berechnung Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt von Worst Case Antwort zeiten und der Verifizierung des Einhaltens aller Dead lines f hrt der Time Compi ler auch eine sogenannte Empfindlichkeitsanalyse durch die angibt wie nahe das System an das ber schreiten eines Zeitlimits herankommt beziehungs weise wieviel Reserve noch vorhanden ist Es zei
238. ngszeiten erm glicht Der ESB ist das Herz der MultiCore Architektur Die 2048 programmierbaren Bits je des ESB k nnen als Produktterm oder LUT Logik sowie als Speicher Dual Port RAM ROM oder CAM konfiguriert werden Der APEX ESB unterst tzt Dual Port RAMs mit unabh ngigen Lese Schreib Ports synchronem oder asynchronem RAM Betrieb sowie bis zu 161 MHz FIFO Konfigurationen Dar ber hinaus werden verschiedene Speicher organisationen unterst tzt wie 128 x 16 256 x 8 512 x 4 1024 x 2 oder 2048 x 1 Meh rere ESB k nnen kombiniert werden um noch gr ere Speicher zu realisieren F r die APEX und FLEX 10 K Familien steht f r die effektive Systemimplementie rung eine umfangreiche und st ndig erweiterte IP Unterst tzung zur Verf gung Das Spektrum an Megafunktionen umfasst dabei Prozessoren 16 und 32 Bit konfigurier barer 32 Bit Mikroprozessor DSP Funktionen FIR Filter Image Processing Reed Solomon De Encoder Viterbi Decoder oder Block und Convolutional Interleaver De Interleaver Kommunikationsfunktionen Ethernet MAC HDLC ATM UTOPIA etc sowie PCI und Peripheriefunktionen Mit der neuen Quartus Software steht auch die erforderliche Entwicklungsumgebung bereit um die Entwicklung mit den komplexen Logikbausteinen der APEX Familie auch schnell und effizient durchf hren zu k nnen Das Tool Paket umfa t u a eine integrier te Logikanalyse inkrementales Recompilierung Workgroup Unterst tzung EDA Tool und IP Int
239. nn in nicht allzuferner Zukunft in ein Nischendasein dr cken werden Denn Das Gros des Logikanteils wird von FPGAS abgedeckt oder pro grammierbarer Logik allgemein und dann wird es f r ASICs nur noch den absoluten High End Bereich geben Dem stimmt Udo Renz im Wesentli chen zu In Erg nzung zum High end Bereich in Bezug Komplexit t werden FPGAs zulegen aber auch be z glich der Geschwindigkeit Es wird sicher Leistungsbereiche geben die man mit FPGAS nicht erreichen wird Dort bleibt die Dominanz der ASICs und Standardzellen bestehen aber den gro en Rest des Markts werden FPGAs erobern Phillip Jacobsohn sieht die Konkur renz der beiden Bausteinarten deutli cher als Diez Wir sind ebenfalls im ASIC Bereich t tig und ich m chte behaupten dass wir mit den Komple Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt SCHWERPUNKT xit ten die wir anbieten schon mit FP GA Bausteinen Konkurrieren Zwar nicht bei den h chsten Komplexit ten und Eigenschaften die man bei FPGAs nicht finden kann Als Beispiel f hrt er extreme Low Power und die hohe Ge schwindigkeit an die heute von FPGAs noch nicht erreicht w rden Sie decken ein Segment ab das von den Komplexit ten vielleicht mit ASICs konkurriert aber keines das mit anderen FPGA Features nicht be dient werden kann behauptet er Ralf Streicher begr ndet den Erfolg der FPGA mit wirtschaftlichen Argu menten Wen
240. nsatzbereite Ent wicklungsplatfformen auf der Basis von Windows CE f r 486 SH3 PPC und SA1100 Target Porting Kits mit Quellcode zur Unterst tzung der Boards so wie mit Schaltpl nen der Hard ware Microsoft Windows CE Platform Builder und Bera tungs und Support Service Foundation CE Plattformen unterst tzen die existierenden Embedded Tool Technologien von AMC pa Applied Microsystems Tel 089 427 4030 Ball Grid Array Prototyping Adapter mulation Technology E T Hersteller von Adaptern Abgreifklemmen und Testzu beh r f r Entwicklung und Test digitaler Schaltungen stellt ei nen 1 00 mm Ball Grid Array Prototyping Adapter vor Er er laubt den Entwicklern in ihre Prototypen Breadbord Schal tungen auf einfache Weise 1 00 mm Raster BGAs einzuf gen Genau wie die Industrie st ndig den bergang zu schnelleren kleineren BGAs in neuer Kon struktion ausweitet so liefert Emulation Technology laufend neue und verbesserte L sungen f r das Debuggen und den Test Einige bestehende Prototyping L sungen erfordern das Verl ten des Chips mit dem Adapter Dieser Vorgang kann sehr teuer sein Andere Produkte hinge gen haben massive Ausma e und belegen beachtlich viel Platz auf der Leiterplatte Sol che Systeme k nnen wegen der induktiven Belastung nicht mit voller Geschwindigkeit betrie ben werden Der 1 00 mm BGA Prototyping Adapter ver wendet einen ZIF Sockel der den Test vieler
241. nstallationsprogramm mit Uninstall Option Soll PMess4Win f r die Erfassung von Messwerten direkt verwendet werden so werden spezielle Plug ins ben tigt An dieser Stelle setzt der Service des Her stellers ein Jeder OEM kann sich zu seiner Hardware ein Plug in erstellen lassen Zum Vertrieb der Messtech nik Software mit der Hard ware fallen dann nur noch Lizenzgeb hren f r das Hauptprogramm an Dabei bernimmt Ge ler Electro nic das Erstellen von Disket tens tzen und der Hand b cher Zu beachten ist dass jede lizenzierte Kopie auto matisch am Update Pro gramm teilnimmt Dabei k nnen in regelm igen Ab st nden aktualisierte und weiterentwickelte Versionen der Software bezogen wer den auch per Download via Internet ohne dass sich der OEM damit befassen m sste Die besonders preis werte Light Version von PMess4Win ist in einigen Funktionen gegen ber der Vollversion eingeschr nkt Die meisten vorkommenden Mess und Analysefunktio nen f r die t gliche Praxis sind jedoch vorhanden le diglich einige komplexe Filterfunktionen die Fast Fourier Transformation FFT und komplexe Stati stikfunktionen sind aussch lie lich der Vollversion vor behalten Mit PMess4Win steht dem OEM ein bew hrtes Soft ware System zur Verf gung das gegenw rtig z B bei der Auswertung von Kraftwerksdaten zur Steue rung von Akku Lade Mess ger ten oder einfach zum Betrieb von RS232 Mess Interfaces e
242. nt werfen und zu optimieren al so auf der Ebene auf welcher Designentscheidungen die weitestreichenden Auswir kungen haben und tr gt da durch zur Verk rzung der Sys tementwicklungsdauer und der Markteinf hrungszeit bei Agilent arbeitet mit den ein schl gigen Standardisierungs organisationen zusammen und ist dadurch in der Lage schon fr hzeitig Design Software an Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt zubieten die den vorgeschla genen IMT 2000 Standard f r Digitalkommunikationssyste me der dritten Generation 30 unterst tzt Die cdm2000 Designbiblio thek ist Bestandteil des Ad vanced Design Systems von Agilent einer integrierten Ent wicklungsumgebung f r Tele kommunikations und Multime dia Systeme Dieses System bietet leistungsf hige Werkzeu ge f r Mixed Signal Design und Simulation von Analog HF und DSP Baugruppen von cdm2000 Systemen innerhalb einer konsistenten integrierten Entwicklungsumgebung F r Prototypentests k nnen die in der Entwicklungsumgebung de finierten Signale in einen HF Signalgenerator der Familie Agilent ESG D heruntergeladen und als reale Signale ausgege ben werden Dadurch ist es m glich alle Systemkompo nenten gleichzeitig zu entwer fen und zu charakterisieren Dies bedeutet eine betr chtliche Verk rzung der Entwicklungs dauer pa Agilent Technologies Tel 0 7031 4641955 Systeme 2 2000
243. ntkopp lungskondensatoren und wi derst nde Ein Modem mit dem kompletten V 23 Funktionsum fang l sst sich auf einer Leiter plattenfl che von etwa 5 cm x 7 5 cm oder kleiner aufbauen pa Scenic Tel 001 40 83278888 Systeme 2 2000 Produkte Unterst tzung f r die Virtex E FPGAs ynplicity Lieferant von Lo giksynthese Software f r das Design mit programmierba ren Logikbausteinen gibt ein Upgrade seines Logiksynthese Tools Synplify bekannt Damit sollen Designern die mit den FPGAs der neuen Virtex E Fa milie von Xilinx arbeiten opti mierte Ergebnisse erm glicht werden Dar ber hinaus enth lt die neue Synplify Version auch Unterst tzung f r weitere neue programmierbare Logikbau steine und bietet mehrere Fea tures die Designern auf dem Multimedia Netzwerk und Kommunikationssektor das Er zielen von mehr Performance und h herer Ergebnisqualit t erlauben Die neuen Bauelemente der Reihe Virtex E mit 3 2 Millio nen Gattern zeichnen sich ver glichen mit fr heren Virtex FPGAs durch zahlreiche Leis tungsverbesserungen aus Unter anderem bieten sie eine h here V O Performance mehr RAM Bl cke h herer Kapazit t und die doppelte Anzahl DLLs Syn plicity arbeitete eng mit Xilinx zusammen um die Virtex Tech nology Mapper von Synplify zu optimieren und auf diese Weise die Unterst tzung f r die Vir tex E FPGAs zu sichern Syn plicity verbesserte au erdem seine B E S T
244. nzeigen Redaktions Kennziffern via www systeme online de direkt SYSTEM DESIGN 78 Embedded SoftwareProgrammierung Ein Spiel ohne Grenzen Kurze Entwicklungszeiten und technische Begren zungen setzen Embedded Programmierer unter Zeitdruck Der springende Punkt ist der Konflikt zwischen den Entwicklungskosten und der Zeit bis zur Marktreife des Produkts So ist aus Gr nden restriktiver Budgets oft nur der Einsatz lterer Hardware oder verschiedener Betriebssysteme m glich die den Entwicklungsprozess behindern Gleichzeitig binden die f r das Endprodukt bereits vereinbarten Liefertermine die Entwickler an einen strengen Zeitplan Wenn zudem neue Prozes soren den Einsatz neuer Software Tools nach sich ziehen steigt die Belastung f r Programmierer und Zeitplan ie Software Entwick lung l sst sich als Zyk lus in vier Phasen charakte risieren Der Entwickler schreibt den Quellcode kompiliert ihn in Maschi nencode auch bekannt als Objektcode verbindet die daraus resultierenden Ob jekte und jede Bibliothek zu einem ausf hrbaren Pro gramm Image und debuggt das Programm um zu sehen wo etwas falsch l uft Je nach Ergebnis muss er ein zelne Schritte oder auch den ganzen Prozess wiederho len Die Geschwindigkeit in der der Code diesen Zyklus durchl uft ist von gr ter Wichtigkeit Je schneller dieser Prozess abl uft desto schneller geht die Entwick lung voran L sst sich dieser Ablauf in ein und der
245. o thek erg nzt nimmt der Pro jektmanager diese nde rung in seinen Tracking In formationen auf Beim n chsten Build wird die neue Bibliothek automatisch Systeme 2 2000 mit dem ausf hrbaren Pro gramm verlinkt Wird ei ne Header Datei ge ndert weist der Projektmanager das Build System an nur je ne Quelldateien zu kompi lieren die diese Informatio nen ben tigen Die Make file Informationen werden automatisch aktualisiert Der Projektmanager funktioniert hier wie eine unauff llige Automake Funktion Die f r die Codeerstellung n ti ge Information wird auto matisch w hrend der t gli chen Arbeit mit den Tools gespeichert und erfordert so keine zus tzliche Arbeits zeit Diese Art Buchhaltung seitens des Projektmanan gers beschleunigt den Ent wicklungsprozess Da das Build System nur mit ge n derten Dateien arbeitet mi nimieren sich langwierige und umfassende Builds Durch das automatische Tracking von Abh ngiskei ten werden die Verz gerun gen minimal die auftreten wenn ein Programm mit ei nem Objekt erzeugt wurde das aus einer veralteten Quelldatei stammt Ein Projekt kann mehrere Build Targets enthalten Je des Build Target eines Pro jekts kann verschiedene Da teien enthalten oder ver schiedene Compiler Linker Settings und Bibliotheken n her beschreiben So kann zum Beispiel ein Projekt ein Debug Ziel und ein Re lease Ziel enthalten Wird ein Programm Bu
246. o 537 040 801 Bezugspreise Das Einzelheft kostet DM 14 Der Abonnement Preis be tr gt im Inland DM 148 pro Jahr f r 12 Ausgaben Darin enthalten sind die gesetzliche Mehrwertsteuer und Zustellgeb hren Der Abonnement Preis erh ht sich f r die Zustellung im Ausland auf DM 174 Abonnement Bestell Service und Adre nderungen Vertriebsservice Systeme Edith Winklmaier Herzog Otto Str 42 83308 Trostberg Tel 086 21 6458 41 Fax 08621 62786 Abonnement Bestell Service Schweiz THALI AG HITZKIRCH Aboservice 6285 Hitzkirch Tel 041 9 17 28 30 Fax 041 9172885 E Mail abo thaliag ch Jahresabonnement sFr 148 Druck Druckerei Friedrich VDV Zamenhofstrasse 43 45 A 4020 Linz Urheberrecht Alle in Systeme erschienenen Beitr ge sind urheber rechtlich gesch tzt Alle Rechte auch bersetzungen vorbehalten Re produktionen gleich welcher Art ob Fotokopie Mikrofilm oder Erfas sung in Datenverarbeitungsanlagen nur mit schriftlicher Genehmigung des Verlages Aus der Ver ffentlichung kann nicht geschlossen werden da die beschriebene L sung oder verwendete Bezeichnung frei von ge werblichen Schutzrechten sind Haftung F r den Fall da in Systeme unzutreffende Informationen oder in ver ffentlichten Programmen oder Schaltungen Fehler enthalten sein sollten kommt eine Haftung nur bei grober Fahrl ssigkeit des Verlages oder seiner Mitarbeiter in Betracht Sonderdruckservice Alle Beitr ge in dieser Ausgabe
247. o wurde auf eine einfache und sichere Bedienung sowie einen niedrigen Preis be sonderen Wert gelegt Die zum Betrieb des Ger ts ben tigte Software ist im Paketpreis von rund 300 Mark enthalten Mit der jetzt verf gbaren Software k nnen bereits ber 70 Baustei ne aus der PIC Serie program miert werden Selbstverst nd lich k nnen auch bereits pro grammierte Bausteine ausgele sen und gepr ft werden Speicherbereiche lassen sich mit dem integrierten Editor manipu lieren und berpr fen Alle Fea tures der PIC Bausteine Watch dog Power up timer OSC Se curity werden sowohl durch die Hardware als auch durch die Software unterst tzt Die Liste der bereits definierten PIC Bau steine kann leicht erweitert wer den um auch neue noch nicht aufgenommene PIC Typen pro grammieren zu k nnen Das Ger t ist mit einem 40 poligen ZIF Sockel ausger stet und bie tet so die M glichkeit alle Bau steine in Geh usen bis DIL 40 schnell und schonend einzuset zen und zu entnehmen F r Bau steine im PLCC Geh use sind Adapter verf gbar Das Konzept des Programmers erlaubt auch die In Circuit Programmierung der PIC Bausteine Hierzu k n nen spezielle Anschlusskabel geliefert werden Diese Kabel werden direkt auf die eingebau ten PIC Bausteine aufgesteckt ber ein 25 poliges Kabel wird das Ger t an die parallele Programmierbare Logik Schnittstelle eines PCs ange schlossen Die neue Software mit einer Win
248. oderner Flash Speichertechnologie ber 25 MHz Alle Leistungs Systeme 2 2000 Bild 2 Laseranlage und Steuerung Das Innenleben des cw Festk rperlasers HL 2006D Der Laser ist modular aufgebaut Die generierten Daten der ber 500 Mess stellen laufen in der VMEbus Steuerung zusammen links im Bild spr nge konnten wir reali sieren ohne eine nderung an der Software vollziehen zu m ssen Zu den beson deren Eigenschaften der VMEbus Steuerung z hlen noch WE hohe Zuverl ssigkeit und Verf gbarkeit H geringe Verlustleistung H skalierbare tung M Sicherung der Software Investitionen durch naht lose HW SW Upgrades Rechenleis E moderne Web Server Technik W schnelle Interrupt Verar beitung W robuste und kompakte Technik und Meine langfristige Liefer f higkeit Ist die VMEbus Techno logie aber noch zukunfts tr chtig oder bedarf es zu k nftig doch eines Schwenks hin zu anderen moderneren Architekturen Thieringer reagiert auf diese Frage ge lassen Eine zeitlang sah es aus als w rde die Intel und Windows Welt die VME und OS 9 Welt abl sen In zwischen tauchen Ideen auf die Linux in den Bereich der Steuerungstechnik hinein SYSTEM DESIGN wachsen sehen Wir lehnen uns gelassen zur ck und warten erst einmal ab Mo mentan gibt es f r uns abso lut keinen Grund eine ande re Richtung einzuschlagen Auch die Absicht von Haas Laser intensiv an dem The ma T
249. om plizierten Benutzerschnitt stelle kombiniert Die neue Testl sung ist wesentlich kosteng nstiger als ein her k mmlicher Logikanalysa tor Dieser ist blicherweise len Ein eingebautes Mikro computersystem mit CPU RAM Festplatte usw steu ert das Ger t der Datenaus tausch erfolgt ber eine Dis kette und oder einen An schluss an ein lokales Netz werk Bei dem Logikanalysator Agilent LogicWave Bild 1 wurde ein anderer Ansatz verfolgt Dieser Logikanaly sator ist kein selbstst ndiges Bild 1 Der Logikanalysator LogicWave von Agilent Technologies ist ein PC Add on ein selbstst ndiges Mess ger t mit einem Bildschirm Bedienelementen auf der Frontplatte und einer Schal tung zur Erfassung und Auf zeichnung von Logiksigna Ger t vielmehr sind alle pe ripheren Funktionen wie et wa die Benutzerschnittstel le in einen Standard PC ausgelagert Der Logikana lysator selbst enth lt nur die Schaltungen zur Datenerfas sung er ist ber die Parallel schnittstelle an den PC ange schlossen Die Bauteiler sparnis durch den wesent lich einfacheren Aufbau machen das Ger t zum kom paktesten 29 2 x 23 x 6 5 cm kg und preisg nstig sten Logikanalysator den Agilent bzw Hewlett Pa ckard jemals gebaut hat Das Ger t kann Timing Analy sen asynchrone Messun gen bis 250 MHz und Zu standsanalysen synchrone Messungen bei Taktraten bis zu 100 MHz durch f hren besitzt einen schnel
250. on 1 2 4 4 und 4 ms In diesem System muss jede Task beendet sein bevor sie wieder ablaufen darf Das System baut auf einem Scheduling Prozess von 4 ms auf der sich aus vier l ms Zeitschlitzen zusammensetzt Nach Bild 1 er scheint die h chstrangige Task Periode 1 ms in jedem Zeit schlitz Die anderen Tasks erscheinen entweder in zwei Zeit schlitzen f r die 2 ms oder nur einmal f r die 4 ms Rate Eine zus tzliche Zeitspanne f r das Abarbeiten von Interrupts wird hinzugef gt Berechnet wird dabei die gr tm gliche Anzahl von Interrupts von jeder Quelle die in jedem Intervall von 1 ms auftreten k nnen Die daraus resultierende Zeitspanne wird dann in allen Zeitschlitzen reserviert Diese Art des statischen zykli schen Scheduling ergibt eine hervorragende Echtzeit Vorhersag barkeit und kommt ohne Echtzeit Betriebssystem aus Bild 2 zeigt den Code f r die Implementierung des Schedule Prozesses aus Bild 1 void main void do_init Kon busy_wait TIOS TAOS busy_wait TIOS TOS t505 usy_wait OF usy_wait OS 40 b t t b t t Bild 2 Typischer Code zur Implementierung des Schedulings aus Bild 1 Infos zu Anzeigen Redaktions Kennziffern via nelle Echtzeitbetriebssyste me normalerweise nicht daf r entwickelt von sich aus verifizierbar zu sein und damit ist es leider nicht m g lich herauszufinden wie lange es dauern w rde um alle Tasks in einem einge betteten Sys
251. on Hyperstone Electronics Als Software liefert Smart Network Devices das selbst entwickelte Netzwerkbetriebs system HyNetOS das au er einem vollst ndigen TCP IP Stack auch die E Mail Proto kolle SMTP und POP3 sowie einen HTTP 1 1 Server bietet Ein entsprechendes Entwick lungssystem wird voraussicht lich ab M rz 2000 lieferbar sein Im Juni 2000 kommt noch eine Java K Virtual Machine hinzu die es erlauben wird Anwendungs Software f r den Embedded Web Server MWS1 X direkt in Java zu programmieren Smart Net work Devices wird gemein sam mit Hyperstone Electro nics auf der Embedded Systems ausstellen und dort bereits ei nen ersten Prototypen des MWS1X in Aktion zeigen k nnen pa Smart Network Devices Tel O 2131 22 32 61 Halle Stand D20 PC 104 Modul mit LCD Controller dvantech pr sentiert ein 486er PC 104 Modul mit dem _36 Bit LCD Controller 6900 von C amp T mit 2 MByte Display Memory On Chip und einer 10 100Base T Ethernet Schnittstelle Dieses sind auch die Hauptunterschiede zum PCM 3345 Beide Modelle ba sieren auf der STPC Client CPU DX 66 die einen 66 MHz Front Side Bus FSB unterst tzt Alternativ oder in Kombination mit einer Fest platte kann auf beiden PCs ein Systeme 2 2000 Compact Flash Modul bis zu 96 MByte eingesetzt werden Das PCM 3346 kann mit 8 16 oder 32 MByte Arbeitsspeicher EDO SO DIMM best ckt werden Zwei serielle ein pa ralleler Port FDD
252. onen erschwe ren die Bedienung des Ger ts Alles was eingestellt werden kann will n mlich auch eingestellt sein mehr Funktionen bedingen also mehr Bedienungselemente Auf der anderen Seite darf aber auch keine wichtige Funktion fehlen Es w re fa tal wenn man einem Fehler im Zielsystem nachsp rt und pl tzlich beim Debug ging nicht mehr weiter kommt weil die ben tigte Funktion im Logikanalysa tor nicht implementiert ist Ziel der Entwicklung des LogicWave war daher ein unkomplizierter einfach einzusetzender Logikanaly sator der all die Funktionen hat die man f r die t gli chen Arbeit braucht Der Hersteller befragte Anwender welche Funktio nen ihrer Logikanalysatoren sie in der t glichen Arbeit tats chlich einsetzten Dabei wurde erkannt dass einige der Konfigurationseinstel lungen die vor dem Einsatz der Ger te durchgef hrt werden mussten selten oder nicht richtig angewendet wurden Das beste Beispiel des daraufhin realisierten Konzepts Alle Funktionen die man braucht findet sich im Bereich Triggerung Tra ditionelle Logikanalysato ren bieten eine unglaubliche Vielfalt von Triggerm g lichkeiten Man kann einfa che Triggerbedingungen set zen beispielsweise auf eine Flanke in einem der Ein gangskan le triggern aber auch Triggerprogramme mit bis zu 16 Sequenzschritten programmieren mit Muster erkennung Erkennung von Wertebereichen Ereignis z hlern und Timern Um all
253. or bietet unter der Bezeichnung Warp2 kosteng nsti ge Synthese und Fitting Tools f r VHDL und Verilog an Warp2 unter st tzt s mtliche PLDs und CPLDs von Cypress und enth lt einen Editor f r Fi nite Zustandsschaltungen Finite State Machines sowie eine Funktion f r Ti ming Simulationen im Anschluss an Systeme 2 2000 Programmierbare Logik die Synthese Der Designingenieur kann mit Standard Tools arbeiten die er entweder separat einsetzen oder in seine individuelle Designumgebung in tegrieren kann Der Hersteller konnte den Preis f r die Tools bei gleichzei tiger hoher Ergebnisqualit t gering halten da das Unternehmen seine eige ne HDL Synthesetechnologie auf der Basis der Standardsprachen VHDL und Verilog schreibt Es gibt mehr als 60 000 HDL Designer die an einer ein fachen Integration von Software Tools PCI X Core f r PLDs Itera k ndigt die Verf gbarkeit eines PCI X Cores als IP Makrofunktion f r PLDs an Die PCI X Technologie ist ei ne kompatible Erweiterung des PCI Bus ses Die 64 Bit PCI X Architektur bietet Geschwindigkeiten von bis zu 133 MHz und damit Datenraten von bis zu 1 GByte s das ist bis zu viermal schneller als die her k mmliche PCI Bus Technologie PCI X berwindet damit die bisherigen Durch satzbeschr nkungen f r Systeme mit noch h heren Bandbreiten Die PCI X Techno logie wird als der n chste Standard f r die V O Interconnect Server sowie f r komple xere
254. ories oder kurz CAM F r nahezu jede Anwendung in der ein besonders schneller Speicherzugriff gefordert wird ist eine CAM Implementierung pr destiniert Der Geschwindigkeits vorteil gegen ber herk mmlichen Spei Echtzeitbetrie jebssysteme M T RTOS auf der Chip Ing chertechniken wird noch erh ht wenn Logikanalyse Einfache Bedienung realisiert die CAM Implementierung direkt auf dem Chip realisiert werden kann Der folgende Beitrag beschreibt die Grundz ge der CAM Architektur stellt entsprechende moderne Appplikationen vor und beschreibt die Implementierung mit Hilfe einer neuen PLD Familie Ab Seite LA Forumsdiskussion programmierbare Logik Ein gro er Vorteil programmierbarer Logikbausteine ist die Flexibi lit t die sie den mit ihnen aufgebauten Systemen verleihen So ist es z B m glich programmierbare Bausteine ber das Internet neu zu konfigurieren und damit das System zu aktualisieren Zudem errei chen programmierbare Logikbausteine Gatterzahlen von bis zu zwei Millionen Solche Gatterzahlen waren fr her ASICs vorbehalten Damit dringt die programmierbare Logik in Bereiche und Applika tionen vor die bisher den applikationsspezifischen ICs vorbehalten waren Allerdings sind trotz steigender Gatterzahl auch program mierbare Logikbausteine nicht mehr einfach zu entwickeln Deshalb kommt den geeigneten Designwerkzeugen steigende Bedeutung zu Um einen berblick ber die Entwicklungen im Bereich der
255. pezialisten r e S sieren direkt den Namen des Anbieters eingeben Dr cken Sie die Schalt fl che Weiter um Ihre Abfrage zu starten SEE mE F D a 2 ekira da daran err nin arier Bondas ma pe ae un Das System stellt nun SER eine Liste aller Inseren er engen ten und redaktionellen Beitr ge zusammen die Ihren Suchkriterien ent sprechen Wenn die Firma ms mssssnsurss eine eigene Web Site besitzt dann ist der Firmenname in der linken Spalte mit einem Hy perlink unterlegt Wichtig f r Ihre Info Anforderung sind die letzten vier Spalten Hier k nnen Sie bei jeder Firma ankreuzen ob Sie wei tere Informationen per E Mail Post Fax oder Telefon erhalten m chten Selbstverst ndlich k nnen Sie hier mehr als eine Firma ankreuzen Auf diese Weise erstellen Sie ohne zus tzlichen Auf Online http www systeme online de ronikentwickl Elektronik Entwickler Sie entscheiden in welcher Form die Anbieter mit Ihnen in Kontakt treten sollen per Post per E Mail per Fax oder gar per Telefon Sie k nnen darauf vertrauen da Ihre Anfrage mit dem Siegel einer anerkannten Fachzeitschrift beim richtigen Ansprechpartner landet und nicht geradewegs im elektronischen Papierkorb Sie sparen sich die Arbeit in jedem Kontaktformular von neuem Ihre Daten einzugeben denn unser Web Kennzifferndienst merkt sich Ihre Daten Sie erhalten eine pers nliche Link Liste die einen hervorragen
256. r ar a JA 2 3 aF la aus den eingehenden Datenpaketen zu extra hieren bzw zu verar beiten Um das Paket an den korrekten Aus Perm gangs Port zu legen Permit vergleicht der CAM die Denied Zieladresse mit einer Denied Tabelle von gespei cherten Adressen Bei spielsweise k nnen im Bild 3 CAM als IP Filter Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt CAM die Ethernet Zugriff auf ein LAN zu begrenzen Au erdem k nnen LAN Workstations auf bestimmte internet basierende Ap plikationen wie E Mail beschr nkt werden Hier arbeitet der CAM als Fil ter der alle Zugriffe blockiert mit Ausnahme derer die entsprechend der Vorgaben im IP Filter eine spezielle Berechtigung haben In dieser Appli kation vergleicht der CAM das Daten paket das am Port anliegt mit den im IP Filter definierten Vorgaben Wird eine bereinstimmung festgestellt dann wird das Paket entweder akzep tiert oder abgelehnt Bild 3 In einem System mit dynamischem Memory Mapping kann der CAM da zu eingesetzt werden die Speicher adressen f r einen schnellen Zugriff zu speichern Beispielsweise kann in einem PCI System ein einziger PCI Baustein bis zu sechs spezifische Speicherbereiche im Systemspeicher haben Der exakte Ort dieser Speicher bereiche wird beim Einschalten be Systeme 2 2000 TTELSTORY Hochdichte PLDs f r System Level Integration Mit der Einf hrung der A
257. r te Entwicklungskosten und schnellere Time to Market pa AK Elektronik Tel 08250 99950 Halle Stand 12 L19 Systeme 2 2000 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt ELEKTRONIK FOCUS 52 Beschleunigte Entwicklung von Internet Applikationen Ro Software k ndigt ein wesentliches Update seiner Produktlinie an Damit sollen Anwender in die Lage versetzt werden die Entwick lung ihrer Internet Anwendun gen zu beschleunigen um so mit schneller und gleichzeitig qualitativ hochwertigere Soft ware f r das Internet zu ent wickeln Die neuen Versionen Rational Suite 1 5 und Rational ClearCase 4 0 beinhalten neue Integrationsm glichkeiten und erweiterte Funktionalit ten um Software Entwicklungsteams das Design die Entwicklung das Testen und das nde rungsmanagement zu erleich tern Die neuen Integrations m glichkeiten werden durch das Unfied Change Manage ment UCM erm glicht ein neuer Workflow Prozess der Produkte miteinander kombi niert um das Management von Aktivit ten und Artefakten ber den gesamten Software Entwicklungszyklus zu auto matisieren pa Rational Software Tel 089 62 83 80 Halle Stand 12 K20 Window s Software f r Programmierger t ie Firma Soft und Hard wareentwicklung Engel mann amp Schrader hat ab sofort das Programmierger t Leaper 3 mit Software f r DOS Win dows 95 98 und NT im Liefer
258. r kompakten Geh use f r die Aufnahme von elektronischen Systemen in der EDV oder Telekommunikation bei horizontal angeordneter Pla tine Mit nur vier Schrauben wird das komplette Geh use montiert Dabei wurde auf einen gr tm glichen Innenraum ausreichend f r 1 VME oder CPCI Board ebenso geachtet wie auf hohe Stabilit t die den Einsatz der RiBox auch als Tischgeh use zul sst Als Mate rial kommt nur Aluminium zum Einsatz Die Seitenw nde sind dabei aus einem Aluminium Strangpressprofil gefertigt die Front und R ckwand aus ei nem chromatiertem Alu Strang pre profil die Boden Deck schalen ebenfalls aus chroma tiertem Aluminium Die Boden abdeckung wurde so ausgelegt dass sie auch als Chassisplatte nutzbar ist EMV Schutz wird durch den Einbau optionaler EMV Federn erreicht pa Rittal Tel 02772 5050 Halle Stand 12 M8 Produkte Erw eiterte Tool Ausstattung pplied Microsystems gibt die Lieferbarkeit von Li veCODE einem interaktiven Run Time Tracing Tool be kannt Viele Software Entwick ler sehen sich mit der Aufgabe konfrontiert die n chste Gene ration von Embedded System Anwendungen f r M rkte zu entwickeln die von raschem Wandel gekennzeichnet sind und in denen die rechtzeitige Markteinf hrung ber Erfolg oder Misserfolg eines Unter nehmens entscheiden kann Die Entwicklung der Software f r diese Anwendungen ist ein u erst komplexer Prozess Was jedoch wi
259. rchiviert werden Das rekonfigurierbare Sys tem Prototyping bietet Vor teile beim realen Test w hrend des gesamten De signprozesses W Test der Algorithmen Neue Algorithmen k n nen beim Einsatz der Pro totyping Umgebung von Aptix schnell in Hardware implementiert und unter realen Systemumgebun gen getestet werden E Systemintegration Sys tem Hard und Software werden zu einem fr hen Zeitpunkt des Designpro zesses integriert h ufig noch bevor das gesamte Design abgeschlossen ist Ohne System Prototyping kann das Software De bugging nicht beginnen bevor alle Hardware Komponenten gebaut und getestet sind E Test der Applikation Das gesamte System wird in Design SA Layout Time to Market Gain r j ui m T no Volume n I Production d Pro JE u Sollwane Dev IMegraton Bild 3 Design Flow mit integriertem Prototyping Zeit bis zum In Circuit Test bau des Prototyping Sy denen die Prototypge des gesamten Prototyps auf stems schwindigkeit unter der die wenigen Tage die zur Verifikation des Mapping des letzten Blocks erfor derlich sind Dies steht im Gegensatz zu den vielen Wochen bis Monaten die normalerweise bis zur ASIC Emulation vergehen k nnen Denn bei der her k mmlichen Emulation muss zun chst das gesamte Design abgeschlossen sein bevor die Schaltung mit Block Flattening Partitio nierungstechniken in den Prototypen abgebildet wer den kann Offene Produktarchitek
260. rden Das Board unter st tzt alle aktuellen Sockel 7 kompatiblen Prozessoren mit einer Taktfrequenz von zur Zeit bis 450 MHz Dar ber hinaus sorgen der Bustakt von bis zu 100 MHz 512 KByte synchro ner Pipelined Burst L2 Cache sowie bis zu 128 MByte syn chroner DRAM f r hohen Da tendurchsatz Ein weiteres Kennzeichen ist die umfangrei che Ausstattung So verf gt die Platine standardm ig ber ei nen AGP Grafikcontroller mit 2 MByte Bildschirmspeicher und Interface f r Flachbild schirme zwei PCI IDE Schnittstellen Ultra 33 syn chronous DMA Mode sowie zwei USB Anschl sse paralle le Schnittstelle und zwei seriel le Schnittstellen auf der Front platte Dar ber hinaus bietet jedes Board eine Reihe auf den Indus trieeinsatz abgestimmte Features wie z B einen LM78 zur ber wachung von Temperatur L fter und Versorgungsspannungen abschaltbaren Watchdog eine bootf hige Flash Disk sowie ei ne batteriegepufferte SRAM Disk mit 128 KByte pa J anich amp Klass Tel 02 02 2 7080 CompactPCI Einplatinencomputer otorola Computersyste me bringt den Compact PCI Einplatinencomputer MCPN765 mit zwei Steckpl t zen f r PMC PCI Mezzanine Card Karten auf den Markt Dieses Modell ist eine Weiter entwicklung des MCPN750 Der MCPN750 bietet einen bis zu 1 Gigabyte gro en und sehr schnellen Speicher f r maxi malen Datendurchsatz Die Hot Swap F higkeit und zwei Ethernet Ports des MCPN750
261. rdnungen kleiner und schneller war als ein konventionelles RTOS Die Systeme 2 2000 se geringen Overheads wer den vorwiegend durch ein neues Tasking Paradigma der sogenannten Single Shot Ausf hrung sowie ausgiebiger Nutzung von speziellen Offline Werkzeu gen f r die vorherige Be rechnung der Laufzeitdaten erzielt Das priorit tsbasierte SSX5 Scheduling reduziert die erforderlichen CPU Taktzyklen erheblich im Vergleich zum statischen Scheduling Tasks k nnen damit in einem Takt ablau fen der von der Anwendung bestimmt wird und nicht von den harmonischen Werten die der statische Ansatz er fordert Wie diese Technik die Effizienz des Prozessors verbessert zeigt Tabelle 2 Die Spalte Periode in Tabelle 2 gibt die von der Anwendung geforderte Ab CHIP DESIGN Task Periode CPU Zeit Last1 Schedule Last2 1 Ims 120us 12 0 Ims 12 0 2 5ms 220us 4 4 Sms 4 4 3 6ms 455us 7 6 Sms 9 1 4 24ms 1277us 5 3 20ms 6 4 5 100ms 220us 22 Ims 22 0 Summe Summe 31 5 53 9 Tabelle 3 System wie in Tabelle 2 aber um ein zus tz liches sporadisches Ereignis erweitert tastrate der einzelnen Tasks an Ein statischer Schedu ling Mechanismus mit die sen exakten Perioden w rde 120 ms d h die kleinste ge meinsame Periode aller vier Tasks erfordern was jedoch f r die Anwendung zu lang ist Werden jetzt die Peri oden entsprechend der Spal te Schedule ge
262. ressum Herausgeber Eduard Heilmayr he Chefredaktion Wolfgang Patelay pa verantwortlich f r den redaktio nellen Inhalt E Mail pa systeme awi de Freie Mitarbeiter dieser Ausgabe J rgen H fling ho So erreichen Sie die Redaktion Bretonischer Ring 13 85630 Grasbrunn Tel 089 456 16 141 Telefax 0 89 456 16 300 Manuskripteinsendungen Manuskripte werden gerne von der Redakti on angenommen Sie m ssen frei sein von Rechten Dritter Sollten sie auch an anderer Stelle zur Ver ffentlichung oder gewerblichen Nutzung ange boten worden sein mu das angegeben werden Mit der Einsendung gibt der Verfasser die Zustimmung zum Abdruck in den von der AWi Aktuel les Wissen Verlag GmbH herausgegebenen Publikationen Honorare nach Vereinbarung F r unverlangt eingesandte Manuskripte wird keine Haf tung bernommen Titelgestaltung AWi Verlag Titelbild Altera Layout Produktion Hans Fischer Michael Szonell Edmund Krause Ltg Anzeigenverkauf Marketing Services Brigitte Seipt Tel 089 30 65 77 99 E Mail bseipt aol com Anzeigenverwaltung Gabriele Fischb ck Tel 0 89 456 16 262 Anzeigendisposition Sandra Pablitschko Tel 089 456 16 108 Anzeigenpreise Es gilt die Preisliste Nr 13 vom 1 1 2000 Erscheinungsweise monatlich 12 Ausgaben im Jahr Zahlungsm glichkeiten f r Abonnenten Bayerische Vereinsbank M n chen BLZ 70020270 Konto 32248594 Postgiro M nchen BLZ 700 100 80 Kont
263. rietauglicher Ethernet Plug In 102 Embedded FPGAs LSI Logic 35 FPGA Cores f r Netzwerk und Xilinx 63 Robustes PC 104 Hutschienengeh use Informel 104 2C in feldprogrammierbare CPU Xicor 36 Echtzeitbetriebssystem auf NRTA 63 Grafik Software f r Embedded HSP 104 Starter Kits f r CPLDs und FPGAs Insight 36 Erweitertes 32 Bit SPARC Sun Microelectronics 64 EMV Messverfahren f r Kabel bedea 104 Turbo Gang Programmierger t ELS electronic 36 Kosteng nstiger EPROM Emu Bamberg amp Monsees 64 CPU Board f r IPC mit ISA96 Janich amp Klass 106 rogrammierbare Analogbausteine Lattice 37 Embedded Systems Anwendungen Applied Microsystems 64 CompactPCI Einplatinencomputer Motorola Comp 106 rogrammierger t f r PICs Bamberg amp Monsees 38 Ball Grid Array Prototyping Adapter Emulation Technology 65 Designbibliothek f r Kommuni Agilent Technologies 106 EDA Unterst tzung f r FPGAs Mentor Graphics 38 Chip scale artiges IC Geh use Amkor 65 Halblange ISA PISA Slot Karte nbn 107 DSP Core auf Basis eines offenen LSI Logic 38 Komplexe Entwicklungsum Sican GmbH 65 Zentralbaugruppe mit IPCI und KBS Industrieelektr 107 Neue Version 8 2 der PASIC 3 QuickLogic 39 Hochleitungs Programmierautomat Data I O 66 CompactPCI Rack f r Doppel Jentech 107 112 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt Systeme 2 2000 INFO FAX Info Fax f r Systeme Der moderne Weg zu detaillierten Informationsm
264. riggert Dieser Typ Trigger kann mit einer Flanke kombiniert werden der Logikanalysa tor wird in diesem Fall ge triggert wenn gleichzeitig Systeme 2 2000 Erhebungen ergaben dass diese Triggerm glichkeiten etwa 80 Prozent der Anwen dungsf lle abdecken Aller dings gen gen diese einfa chen M glichkeiten eben nicht f r alle Messsituatio nen damit das Ger t seinen Anwender auch dann nicht im Stich l sst wurden erwei terte Triggerm glichkeiten vorgesehen Unter erwei terte Triggerm glichkeiten wird hier die F higkeit ver standen auf zwei aufeinan derfolgende Trigger der oben beschriebenen Art zu reagieren Au er den beiden Triggern kann eine Zeit an gegeben werden Ist sie nicht n her spezifiziert muss die zweite Triggerbedingung le diglich der ersten folgen Die Zeit kann als Mindestzeit und als Maximalzeit angege ben werden Im ersten Fall muss nach Erkennen der er sten Triggerbedingung min destens diese Zeitspanne ab laufen bevor die zweite Triggerbedingung erkannt wird Im zweiten Fall muss f r eine erfolgreiche Trigge rung die zweite Triggerbe dingung binnen der angege benen Maximalzeit der er sten Bedingung folgen Bild 3 zeigt ein Beispiel hierf r In diesem Fall wird auf einen Impuls mit einer Dauer von maximal 16 ns getriggert Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt BOARD DESIGN 72 Obwohl diese erweiterten Funktionen weniger
265. rklich die Res sourcen belastet und die Einhal tung der Zeitpl ne gef hrdet ist das Austesten des Codes Die Fehlerfindung und behebung ist m hsam und zeitraubend und kann einen berm ig gro en Anteil am Gesamtzeit aufwand f r die Applikations entwicklung beanspruchen Ein Werkzeug wie LiveCODE das die Entwicklungszeit verk rzen kann und gleichzeitig dazu beitr gt die Qualit t der Soft ware insgesamt zu verbessern kann sich erheblich auf die F higkeit eines Unternehmens auswirken ein besseres Pro dukt in k rzerer Zeit auf den Markt zu bringen LiveCODE nutzt die automa tisierte Instrumentierungstech nologie von AMC die dem An wender die M glichkeit gibt seine Software interaktiv aus zutesten w hrend die Applika tion auf dem Zielsystem l uft Mit Hilfe von LiveCODE kann der Entwickler die Programm ausf hrung auf einer hohen Ab straktionsebene grafisch visua lisieren um sich zun chst einen raschen berblick ber seine Funktion zu verschaffen Anschlie end k nnen einzelne Bereiche genauer untersucht werden und zur Diagnose von Problemen l sst sich spezieller Code einf gen All dies ist ohne erneutes Compilieren oder An halten des Programms m glich Durch die M glichkeit des in teraktiven Debuggings bei lau fender Applikation kann der Entwickler den Zeitaufwand f r das Debugging entscheidend verringern und mehr Zeit f r seine eigentliche Aufgabe das Entwickeln von Progr
266. rn darunter Ca dence Exemplar Mentor Mo de Technology Synopsys und Synplicity in allen Funktionen unterst tzt pa Xilinx Tel 089 930880 Komplexes FPGA im Fine Pitch BGA A gibt die Verf gbarkeit seines 108 000 System gatter gro en nichtfl chtigen FPGAs mit der Bezeichnung A545X72A im 484 poligen Fine Pitch BGA bekannt Aufgrund seiner Kombination aus Perfor mance geringem Leistungs verbrauch niedrigen Kosten hohem Pin Count und reduzier ten Abmessungen erf llt der Baustein alle I O Anforderun gen von modernen programmier baren High Density Designs Das BGA484 Geh use mit sei Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt nen 1 0 mm gro en Ballabst n den beansprucht den gleichen Platz wie ein Standard BGA mit Ball Abst nden von 1 27 mm und 256 Anschl ssen Dank der reduzierten Abst nde konnte bei dem neuen BGA484 Geh use die Anzahl der I Os erh ht wer den Dies erm glicht Entwick lern den Einsatz von FPGAs mit kleineren Abmessungen und h heren O Counts pa Actel Tel 08165 95840 Systeme 2 2000 Programmierbare Logik SCHWERPUNKT CPLDs mit kleiner Stromaufnahme hilips Semiconductor und Xilinx haben die bernah me der CoolRunner CPLD Se rien durch Xilinx abgeschlossen Wichtig f r Anwender Alle Bausteine der CoolRunner Fa milien bleiben auch weiterhin in Produktion Das herausragends te Merkmal der CoolRunner ist sic
267. rogramms erstellt und eine andere Makefile Datei die eine fertige Version des Pro gramms erzeugt wobei bei de die gleichen Quelldateien verwenden Die Dateien werden ber das Projektfenster der IDE verwaltet Dort lassen sich per Mausklick Dateien hin zuf gen entfernen oder in Gruppen zusammenfassen Der Projektmanager wei immer wo die Dateien sind und in welcher Beziehung sie zueinander stehen Code l sst sich damit sehr viel ef fektiver schreiben Doku mentiert der Compiler Feh ler so kann der Entwickler eine Fehlermeldung aus w hlen Der Projektmanager befiehlt dem Editor den Co de in einem zum Fehlerfens ter geh renden Textfeld an zuzeigen Der Punkt zum Einf gen wird auf der be treffenden Quellcodezeile positioniert Genauso kann der Entwickler bei der Ein gabe des Codes in den Editor einen Breakpoint definieren Der Projektmanager spei chert diese Informationen sodass der Breakpoint w hrend des anschlie enden Probleml sung konzentrie ren Die Dateien eines gro en Entwicklungsprojekts lassen sich in Form von Subprojek ten in handlicheren Grup pen organisieren Ein Sub projekt ist einfach eine Co deWarrior Projektdatei die Teil eines anderen Code Warrior Projekts ist Dank dieses sich wiederholenden Features sind beliebig kom plexe Projekte in hierarchi sche Sammlungen von Mo dulen organisierbar Die IDE kann Projekte mit Tausen den von Dateien handhaben die in versc
268. rschiedlichen Ger te treiber berfl ssig Maschinen Desk Top PCs und andere Hu man Machine Interfaces HMI kommunizieren ohne weiteren Konfigurationsaufwand mitei nander VxDCOM wurde eng in die Entwicklungsumgebung Tornado integriert Diese Inte gration ist v llig kompatibel zum DCOM Standard f r Pro tokolle der Netzwerkkommuni kation und erlaubt das beliebige Verschieben von Daten Da durch kann die Software sofort produktiv eingesetzt werden Jegliche weitere Konfiguration zwischen dem Windows Host und dem VxDCOM Zielsystem entf llt ber definierte Schnitt stellen der Automatisierungs technik k nnen die Embedded Zielger te automatisch Kom mandos an PC basierte Anwen Produkte dungen senden ohne dass der Anwender dazu aktiv werden muss VxDCOM ist f r die Ent wicklungsplattform Tornado II verf gbar Es ben tigt MIDL Teile von Microsofts Visual C 5 0 oder h her und einen Windows NT Host Unterst tz te Zielsysteme sind ARM Po werPC x86 MIPS 68k CPU32 Sparc i960 oder SimNT Architekturen pa Wind River Systems Tel 089 9 62 44 50 Schnelle Implementierung von Festkomma DSPs he MathWorks stellt die neue Quantized Filtering Toolbox vor Diese erm glicht Entwurf und Analyse von digi talen Filtern mit kundenspezifi scher Festkomma und Gleit komma Arithmetik Sie bietet Algorithmenentwicklern die M glichkeit innerhalb von MATLAB Filter mit Festkom ma bzw kunden
269. rt Auch f r die angek ndigte Version 3 0 und f r Windows NT Em bedded will man Unterst t zung bieten Eine gleichblei bend hohe Qualit t der Ent wicklungsergebnisse auch bei der Software Entwick lung wird durch entspre chende Abl ufe nach DIN EN ISO 9001 sichergestellt Zusammen mit den Berei chen Board Entwicklung Systementwicklung der MSC eigenen Board und System fertigung und der Distribu tion von Standardbaugrup pen und Elektronikkompo nenten kann somit bei allen Projekten die ma geschnei derte Unterst tzung geboten werden pa MSC Vertriebs GmbH Tel 0 8165 90 60 Systeme 2 2000 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt MARKT 10 Embedded ATE L sungen auf Systemebene Bei den heutigen SoC Designs die aus mehreren Millionen Gatter quivalenten bestehen erweisen sich traditionelle Testmethoden als zu kostpielig sie sind zudem nicht mehr in der Lage eine zufrieden stellende Test Coverage zu bieten Um diese Nach teile zu berwinden hat LogicVision eine Techno logie entwickelt die auf Embedded ATE basiert WERT DEEP BUDBMIORO CHIP BOC BOARDO om BTYBETEM S ECO E E bini Bild 2 Das Struktogramm verdeutlicht den Einsatz von Embedded ATE beim SoC Board und Systemdesign entwickelt bei denen DFT und die sich sogar bei Boards und ganzen Systemen einsetzen l sst ie im kalifornischen
270. rte Signaltrennung Entkopplung auf Bei den neuen Bausteinen handelt es sich um eine Familie von Einfach Mehrfachgattern die wesentlichen Basisgatter Multiplexern Flipflops etc die bereits alle Forderungen nach 3 3 V und 5 V Versorgungs spannung erf llen Zwei neue Chips EP111 und EP210 sind Clock Distribution Bausteine die sowohl f r 2 5 V als auch f r 3 3 V Systeme geeignet sind Im Rahmen der Produkt einf hrungsphase der ECLinPS Plus Familie stellt ON Semi conductor 19 neue Funktionen vor zehn primitive Basis Lo gikgatter sieben CMOS TTL Umsetzer und die beiden Clock Distribution Devices Diese Chips sind entweder in einem achtpoligen SOIC TSSOP oder in einem 20 poligen TSSOP oder in einem 32 poligen TQFP Geh use untergebracht Die fer tig im Geh use integrierten Gat ter schalten typischerweise bin nen 170 ps mit Flipflop Toggle Frequenzen von ber 3 GHz Bei einigen Bauteilen handelt es sich um direkt pinkompatible Ersatztypen f r die bereits er h ltliche Logikserie ECLinPS Lite pa ON Semiconductor Tel 00 33 5 6119 94 88 Digitalthermometer integriert duale Spannungsversorgung allas Semiconductor stellt mit dem DS1722 ein Digi talthermometer mit SPV3 Drahtschnittstelle vor Damit ist es laut Hersteller das erste Di gitalthermometer das zwei se parate Versorgungsspannungen unterst tzt und bei dem die Kommunikationsschnittstellen per Software festlegbar sind
271. rwendeten FPGAs beim Abschluss der Ent wicklung oft schon wieder veraltet sind Als Alternative zu der bis herigen Vorgehensweise hat Aptix Mitte der 90er Jahre sein Konzept des Rekonfi gurierbaren Prototyping vorgestellt Mit diesem ein fach handhabbaren Konzept k nnen die Kosten und Leistungseinschr nkungen der ASIC Emulation ber wunden und die Anforde rungen von System on Chip Designs erf llt wer den Den Fortschritten der Halbleitertechnologie ist es zu verdanken dass Entwick ler von Elektronik Syste men heute die Funktionen die in der Vergangenheit nur mit mehreren ICs realisier bar war in ein einziges ASIC integrieren k nnen Ras World V aldin t P ai i Algerkke Je rer has en Sy Jata pra a Bild 1 Entwicklungszyklus f r ein komplexes Embed ded System Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt Diese System on Chip Tech nologie ist die Grundlage zur Verschmelzung von Consumer Kommunikati ons und Computerapplika tionen und bringt eine v llig neue Klasse an Produkten hervor SoC Designs setzen je doch neue Ma st be hin sichtlich der Integration und dem Test der Entw rfe vor der eigentlichen Fertigung und stellen damit neue He rausforderungen f r die In genieure dar Normalerwei se beinhalten SoC Designs Mikroprozessoren Mikro controller oder DSP Funk tionen auf denen Software mit beachtlichem Umfan
272. rz Wir werden dieses Jahr noch Produkte mit 3 5 Millionen Systemgattern auf den Markt bringen Ich w rde sagen dass in zwei Jahren rund zehn Millionen und in f nf Jahren f nfzig Millionen Gatter auf einem Chip erreichbar sind Ohne IP werden diese Chips nicht mehr realisierbar sein auch nicht mehr mit der heutigen Software Zu dem werde es eine neue Architektur sein durch die wesentlich mehr Fea tures mit auf den Chip kommen wer den und die w hrend des Betriebs re konfigurierbar seien Auch ein Ende des Preisverfalls ist nach seiner Ein sch tzung nicht in Sicht Man wird k nftig gezwungen sein IP einzusetzen egal ob Hard oder Soft IP Wenn man sich die Technolo gien anschaut stellt man fest dass der Zeitraum bis eine ASIC Technologie von FPGAs bernommen wird immer k rzer wird 0 25 um und 0 18 um Technologien sieht man bei den FPGA Herstellern nahezu gleichzeitig wie bei ASICs umrei t Streicher sei ne Meinung zur technischen Grenze Ich behaupte in Zukunft werden die neuesten Technologien zuerst im FPGA eingesetzt und erst dann in ASICs widerspricht Schwarz Die se Technologien sind wichtig um die Preise f r FPGAs senken zu k nnen und die Fabs benutzen heute viel lieber SCHWERPUNKT FPGAs als Speicher oder andere Bau steine um ihre neuen Prozesse einzu f hren Damit ist Diez aber nicht einverstan den Ich sehe immer noch die Spei cherbausteine als Technologietreiber
273. s zu verringern Designeingabe und Synthe se auf der Basis von VHDL und Verilog sind in besonderer Weise gefragt denn sie verleihen dem Designingenieur die SCHWERPUNKT Flexibilit t sein Design f r mehrere Bausteinfamilien zu spezifizieren und die Quelldateien eines Designs pro blemlos auf unterschiedliche EDA Tools zu portieren Wenn es gilt die Ri siken zu verringern und die Marktein f hrungszeiten zu verk rzen f hrt an HDL s folglich kein Weg vorbei Linda Stone Cypress Semiconductor Cypress Semiconductor Tel 0 8106 2855 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt SCHWERPUNKT 30 Programmierbare Logik Flexible Entwicklung mit programmierbarer Logik Markt bersicht Programmierbare Logikbausteine Programmierbare Bausteine werden immer h her inte griert und damit komplexer Waren vor einigen Jahren noch 100 000 Gatter die Obergrenze der Gatteranzahl so sind jetzt Bausteine mit mehreren Millionen Gattern verf gbar Damit erschlie en sich den programmierbaren Bausteinen wie FPGAs Anwendungsgebiete die bislang den kunden spezifischen Schaltungen ASICs vorbehalten waren Auf grund der hohen Komplexit t kommt nun bei der Entwick lung der Schaltung in den programmierbaren ICs den The men Top Down Design Hochsprachenentwicklung und wiederverwendbaren Intellectual Property Bl cken steigen de Bedeutung zu Die Informationen der in dieser Markt bersich
274. selben integrier ten Entwicklungsumgebung wie etwa bei der CodeWar rior IDE von Metrowerks durchf hren gewinnt der Entwicklungsprozess nicht nur an Komfort sondern auch an Schnelligkeit Die IDE l sst State Informatio nen Symboltabellen und den Objektcode im Spei cher um die Arbeitsg nge zu beschleunigen Die inte grierte Umgebung verfolgt Quellcode nderungen sodass beim n chsten Build die davon betroffenen Dateien automatisch kompiliert und in das endg ltige ausf hr bare Programm Image ver bunden werden Die CodeWarrior IDE ist multi threaded und ent h lt ein Set von Codemodu len bestehend aus Editor Source Browser Suchma schine Build System De bugger und Projektmanager W hrend Editor Compiler Prejeci Manager Sabo wre Saba as SPS kr duuu Bild 1 Die IDE Architektur Linker und Debugger den vier Schritten des Entwick lungszyklus zugeordnet sind unterst tzen die verbleiben den Module bei der Code navigation und Build Kon trolle Das Modul Projekt manager kontrolliert den kompletten Prozess Aus Gr nden der Ge schwindigkeit ist der Editor im Memory angesiedelt Das Arbeiten mit dem Editor wird durch eine Reihe von Features sehr bersichtlich und der Entwickler findet sich schneller zurecht Die Schl sselw rter f r Pro grammiersprachen gibt der Editor farbig wieder ber Pop up Men s in jedem Editorfenster l sst sich so fort an den Anfang j
275. sf higkiet der CAE CAD Tools f hrt Diez weiter Wir st tzen uns schon heute weitge hend auf eigene Tools um die Baustei ne so verifizieren zu k nnen dass sie auch funktionieren Es wird sehr schwierig mit den heute verf gbaren kommerziellen Tools das technisch machbare auszun tzen Wir m ssen zu anderen hierarchischen Designstruktu ren bergehen aufbauend auf IP Bl cken um die komplexen Designs der Zukunft handeln zu k nnen Dann stellt sich die Frage welche IP Cores kann ein ASIC Hersteller und welche ein FPGA Hersteller an bieten Ich sehe da noch gro e Unter schiede wirft Jacobsohn ein Rudi Schwarz Wenn man die Entwicklung bei FPGAs betrachtet und FPGAs mit zwei Millionen Gattern auf den Markt kommen wird es f r ASICs eng Auch der Aufwand f r die Ent wicklung z B f r die Integration eines Prozessor Cores wird sich angleichen und die Flexibilit t durch SoCs in FP GAs wird auch verloren gehen pro phezeit Schwarz Sobald komplexe Cores eingebaut werden wie PCI Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt ARM Prozessoren muss daf r Firm ware geschrieben werden Wir kommen auf den gemeinsa men Nenner dass die Limitierung f r das technisch Machbare die Software ist ergreift Reis das Wort In der Ap plikation stellt man schon heute fest dass sich 90 Prozent der Anfragen auf die Software beziehen Und man muss in Soft
276. sind ist ebenfalls verf gbar Der Entwickler der Anwen dungs Software spezifiziert einerseits das zeitliche Ver halten der Tasks am Knoten und andererseits die Nach richten die f r die Kommu nikation zwischen den Tasks ben tigt werden Basierend auf diesen Informationen f hrt TTPbuild folgende Aufgaben durch E berpr fung der Konsis tenz des Knotendesigns E Erzeugung eines Task Aktivierungsschemas Task Schedule E Erzeugung einer Fehlerto leranz und Kommunika tionsschicht FTC Layer und E Erzeugung der Betriebs systemkonfiguration f r TTPos Der FTC Layer trennt den TTP C Bus komplett von der Anwendungs Software des Knotens F r einen Task der Anwendungs Software besteht kein Unterschied zwischen einer lokalen Mes Laufzeitoptimiert RAM optimiert Prio Tasks Check No Check Check No Check s Bytes Bytes Bytes Bytes p 5 78 66 62 50 5 10 141 117 119 95 8 100 204 168 176 149 Prio Anzahl der Priorit tsebenen Check TTPos berpr ft die Kennung der Datenstrukturen No Check TTPos berpr ft keine Kennung der Datenstrukturen Tabelle 1 RAM Bedarf von TTPos in Bytes Das Unternehmen TTTech wurde im Januar 1998 als Spin off der Technischen Universit t Wien und von zwei gro en EU Forschungsprojekten gegr ndet Anfang 1999 hat TTTech eine Technologieallianz mit Motorola dem weltweit f hrenden Hersteller von Embedded Prozessoren geschlossen Motorola implement
277. soft Windows CE bietet die MSC Vertriebs GmbH in ihrem Gesch ftsbereich PC Systemtechnik neben BIOS Anpassungen und der kundenspezifischen Entwicklung von CPU Baugruppen und Industrie PCs auch die Anpassung von Windows CE als Dienstleistung f r Industriekunden an DE bekannterma en schwierige Einstieg in die Windows CE Thematik wird durch Unterst tzung von Seiten des Hardware Lieferanten MSC erleich tert Firmen die CE basie rende Systeme entwickeln wollen k nnen auf einer PC Plattform aufsetzen f r die MSC die Anpassung des Betriebssystems und die Skalierung nach Kunden wunsch vornimmt die not wendigen QS Tests und Beratung w hrend der Entwicklungsphase einge schlossen Der Nutzer kann sich somit auf die Entwick lung seiner Applikation kon zentrieren Ein Team von Software Ingenieuren mit langj hriger Erfahrung auf den Gebieten BIOS Anpassung Betriebs system Anpassung und Trei ber Software Entwicklung steht zur Verf gung um po tentielle CE Anwender aus der Automatisierungs Ma schinenbau Mess und Kommunikationstechnik zu beraten und die jeweils spe ziell ben tigten Adaptionen durchzuf hren F r Kunden die besondere Hardware Funktionen auf ihrer Ziel plattform ben tigen k nnen die entsprechenden I O Treiber entwickelt werden Nach Projekten auf Basis von Windows CE 2 11 wird gerade der Umstieg auf die MARKT soeben von Microsoft neu eingef hrte Version 2 12 durchgef h
278. spezifischer Gleitkomma Arithmetik f r di gitale Signalprozessoren ASICs und FPGAs Bit genau zu ent werfen und zu analysieren In Kombination mit MATLAB und der Signal Processing Toolbox ergeben sich durch den Einsatz der Quantized Filte ring Toolbox signifikant k rze re Entwicklungszeiten und re duzierte Entwicklungsrisiken in der Produktentwicklung Ein weiterer wichtiger Fort schritt den die Quantized Filte ring Toolbox bietet sind einge baute FIR und IR Filterstruk turen die Entwickler in der Re gel f r den Filtererentwurf in Festkomma Gleitkomma Arithmetik ben tigen Anwen der k nnen basierend auf dieser Filterauswahl feststellen in wieweit ihre Spezifikationen erf llt sind Hierdurch haben sie Zeitvorteile bei der Ent wicklung und ersparen sich unn tige Vermutungen Von entscheidendem Vorteil f r den Entwickler ist die M g lichkeit Filterentw rfe experi Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt mentieren und Leistungsver gleiche durchf hren zu k nnen bevor der endg ltige Entwurf festgelegt wird Infolge von Ex perimenten mit Gr en die ein Filter charakterisieren wie Fre quenzgang Pol Nullstellen Darstellung und Impulsantwort k nnen Anwender eine kleinere Wortl nge mit weniger Spei cherbedarf w hlen um hier durch Kosten bei der endg lti gen Hardware Implementie rung zu sparen Die Quantized Filtering Toolbox f gt sich nahtios
279. ssystem Diese er laubt sowohl die Erstellung von vollautomatischen Tasks die den kompletten Prozess enthal ten als auch die Generierung Produkte von umfangreichen Qualit ts statistiken und erlaubt so eine professionelle Prozessautoma tion pa Data I O LIMIE 72 29 26 8 10 V 23 Software Modem Referenzdesign cenix Semiconductor er weitert seine Angebotspa lette mit einem Modem Refe renzdesign f r Low Speed Da ta Transmission Applikatio nen Das V 23 Modem ist kompatibel zum CCITT Stan dard und bietet ferner DTMF Generation und Detection Dual Tone Multi Frequency sowie Caller ID und Call Progress Funktionen In ber einstimmung mit den FCC Standards durchgef hrte Tests wurden erfolgreich abgeschlos sen Beim Einsatz des Modems in einer Vielzahl von Embed ded Applikationen k nnen Ent wickler die Anzahl der System komponenten und die damit verbundenen Kosten reduzie ren Genau wie die bisherigen Modem Referenzdesigns von Scenix ersetzt auch das V 23 Modem externe Hardware Komponenten durch Virtual Peripheral Software Module die im On Chip Flash EE PROM Programmspeicher ei nes 50 MIPS Million Instruc tions Per Second schnellen SX28AC Mikrocontrollers MCU von Scenix abgelegt sind Der SX28AC verarbeitet pro Taktzyklus einen Befehl und kann sowohl Modem als auch System Control Funktio nen bernehmen Entsprechend der V 23 Spe zifikation bertr gt das w hlen
280. strategien und den optimalen Einsatz von Bausteinen Werkzeugen Damit Sie sich einen schnellen berblick ber die Expo nate machen k nnen haben wir diesen Messef hrer der auf einer schriftlichen Umfrage der Redaktion basiert zusam Unternehmen stellt folgende Produkte auf der Solid State Data Drives PC 104 VMEbus Komponenten Firmenname Halle Stand Embedded Systems aus Messe Highlight Accelerated Technology M4 Nucleus Plus Nucleus C Nucleus Osek Nucleus Net Web Server Browser Nucleus EDE grafisches User Addi Data 1 05 Karten f r den CompactPCI Bus Multifunktionsz hlerkarte CPCI 1710 Advantech 12 F 4 k A k A Ahlers EDV Systeme 12 N 11 PC gest tzte Universal Programmierger te Gang Programmierger t mit aus Programmierger t All Writer tauschbaren Sockeln Eprom Programmierger te Leaper 10 Galep Ill Stand Alone 8 fach Gang Programmierger t SU 2000 Protokoll Analysator Comwatch Eprom Emulatoren AK Elektronik L19 Pentium Debugger 90 MHz Version des Cold Fire Customized SHARC DSP k A Board Solutions Altera Unter Aussteller bei programmierbare Logik Entwicklungs SW Quartus Max Plus Il Apex Familie Quartus SW Scao EBV AMD 12 E 12 Elan Family Single Chip System Solutions AMDebug Technology in SC520 K6 2 Embedded K6 2 Embedded Microprozessor Athlon 7th Generation Outlook Flash Memory Amotec 12 N 13 Fernwartungsl sungen per ISDN und analog PC 104 Technologie Em S
281. t schrittliche Verifikationsumge bung mit zahlreichen Monito ringwerkzeugen unterst tzt um eine einfache Lokalisierung von Source Code Problemen zu erm glichen In dieser Entwicklungsumge bung ist erstmals eine offene Modellschnittstelle OSMI Open Simulation Model In terface implementiert Mittels dieser Schnittstelle k nnen Mo delle des zu regelnden Zielsys tems durch eine in der Hoch sprache C geschriebene DLL Dynamic Link Library einge bunden werden Das Modell kann durch einen mitgelieferten GNU C Compiler kompiliert und zum Regelungsprojekt hin zu geladen werden Hierdurch kann eine h here Auslegungssi cherheit des Regelungsent wurfs in der Evaluationsphase erreicht werden Um die Synthese der Regler auslegung zu vereinfachen wur de auf die grafische Signalauf zeichung aller zu berwachen den Symbole auf Ein Ausg n ge und Parameter des Modells in der Entwicklungsumgebung gro er Wert gelegt pa Sican GmbH Tel 05 31 380 73 70 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt CHIP DESIGN 66 Hochleistungs Programmierautomat vee KN Dpr Er Mis u ie st ndige Weiterent wicklung in der Elektro nikindustrie der letzten Jahre hat auch keinen Halt vor den programmierbaren Bauelemen ten gemacht Vielfalt und Kom plexit t sind hier die Schlag worte Zur Zeit unterst tzen Programmierger te von Data VO allein ber 25 00
282. t wickelten Sensorchip der eine Sensorfl che von 300 x 300 Pixel und eine Aufl sung von 500 dpi hat und u a aus 90 k Kondensatoren besteht deren Ladung von den jeweiligen Fingerbeeren abh ngt Er ist so betont der Hersteller nicht nur preis g nstig sondern auch klein und sparsam denn seine Ab messungen betragen nur 24 x 24 x 2 5 mm w hrend sich seine Leistungsauf nahme auf rund 100 mW beschr nkt Der OpenTouch Algorithmus generiert an schlie end eine Software Abbildung vom Fingerab druck die Letzteren eindeu tig charakterisiert Um die Sicherheit zu erh hen lassen sich auch die Abdr cke meh rerer Finger speichern Auf bauend auf diesem IC hat die Firma das Plug and Play PC Peripherieger t 5thSense realisiert das Win dows 95 98 unterst tzt und ber einen USB Port oder ei ne serielle Schnittstelle an den Rechner angeschlossen wird Das k rzlich vorge stellte Personal Authentica tion System wof r Veridi com bereits die ThinkPad proven Zertifizierung von IBM erhalten hat besteht aus der Kombination von 5th Sense und der Datensicher heits Software Confirma Letztere enth lt Bildverar beitungsalgorithmen eine Funktion f r Musterer kennung und vergleich so wie Applikations Software f r diverse Sicherheits und Komfortfunktionen Die kom pakte und robuste L sung mit einer kratzfesten Ober fl che ist ab sofort erh ltlich Friedrich Bauer Hyline Tel 089
283. t man am Consulting Aufwand den die EDA Firmen in den letzten Jahren betrie ben haben Die Kapazit t von Simulato ren und anderen Tools sind nur eine Sei te das Ingenieurwissen ist das andere Dies ist das Brot der Designh user oder auch der EDA Anbieter die Designzen tren aufgebaut haben Deshalb glaube ich dass der Design Gap nicht unbedingt gr er werden muss Aber die Art und F r Max Diez sind FPGAs eine Erg nzung zu ASICs weil sie einen flexiblen Prototypenaufbau und einfache Design nderungen er m glichen Weise mit diesem Gap umzugehen wird anders werden und das Know how der Entwickler mehr eingesetzt werden Systeme 2 2000 Bei CLPDs ist die Situation etwas einfacher erkl rt nun Reis Sie sind gleichm ig strukturiert und die Fitter laufen Was mir die Software Entwick ler gesagt haben erfordert das Schrei ben der Fitter 50 Prozent der Arbeits zeit Wie sind Constraints zu behan deln wenn ich hier das gemacht habe darf ich dieses nicht mehr usw Des halb geht die Software Entwicklung mit der Hardware Entwicklung immer st rker im Gleichklang und schreibt der Hardware Entwicklung vor was zu machen ist Die Fitter Entwicklung wird auch k nftig immer noch der Her steller machen m ssen Die Verwendung von IP wird dazu f hren dass Designs grafisch ent wickelt werden m ssen weissagt Scherer Das ist heute noch nicht weit verbreitet wird aber kommen Wir ver suchen
284. t Architektur mit Dual Multiplizierer Akumula tor Taktgeschwindigkeiten bis zu 200 MHz Er ist innerhalb ei ner Chipfl che von 3 5 bis 5 5 Quadratmillimeter an verschie dene Prozess und Leistungsan forderungen anpassbar und wird mit Hilfe des G12 Prozes ses 0 18 um gezeichnete Ka SCHWERPUNKT nalbreite implementiert Seine RISC artige Architektur und die Busverbindungsstruktur er m glichen eine einfache Inte gration dieser Technologie in System on a ChipDesigns Zuk nftige Generationen dieser Architektur werden Derivate umfassen die besonders f r portable Applikationen wie di gitale Mobilfunktelefone geeig net sind LSI Logic entwickelt aktiv applikationsspezifische Standardprodukte ASSP un ter Nutzung der ZSP4OO Core Architektur pa LSI Logic Tel 089 45 83 6130 Neue Version 8 2 der pASIC 3 Entw icklungs Software uickLogic gibt die Verf g barkeit der Version 8 2 sei ner Entwicklungs Software Quick Works bekannnt Die Version 8 2 sorgt f r verbesser te Leistungsf higkeit bei den schnellsten QuickRAM und pASIC 3 Bausteinen unter st tzt milit rische QuickRAM Bausteine in Keramikgeh usen und verf gt ber eine neue la carte Lizenzierung Erg n zend zu den berarbeiteten Timing Werten bietet die Ver sion 8 2 eine ganze Reihe wei terer Verbesserungen Unter st tzung f r QuickRAM Bau steine in den Keramikgeh usen 100 CQFP und 208 CQFP EDIF Unterst tzu
285. t Hilfe des Transceivers lassen sich auf der Basis von Glasfaser und Kupferverkabelung leistungs f hige Ethernet Netze einrich ten die selbst in Bereichen mit Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt starken elektromagnetischen Feldern eine sichere Daten ber tragung gew hrleisten Der Rail Transceiver verf gt ber ein 10Base FL Standard Glas faser Interface und einen 10 Base T Twisted Pair Port mit RJ45 Anschluss ber Twisted Pair lassen sich Daten ber eine Entfernung von 100 Metern bertragen w hrend der Glas faser Port mittels Multimode Fasern die berbr ckung einer Systeme 2 2000 SYSTEM DESIGN 104 Distanz von bis zu zwei Kilo metern erm glicht Dabei bietet der RTI TP FL die f r die An bindung von entfernt stationier ten Ger ten notwendige Flexi bilit t sowohl in einem Netz werk mit Switched als auch mit Shared Ethernet Backbone Die Plug and Play F higkeit des Ger ts erleichtert die in ei ner Produktionsumgebung ge forderte einfache Installation Der Anwender steckt das stabi le Aluminiumdruckgussgeh u se auf eine Hutschiene und ver bindet es mit den Kabeln Eine zus tzliche Konfiguration des Transceivers ist nicht notwen dig Das industrielle Design und die elektromagnetische Un empfindlichkeit CE Klasse A und B erlauben den Einsatz des Transceivers selbst dann wenn elektromagnetische St rfelder existieren Der Ethernet Rail
286. t aufgelisteten programmierbaren Logikbausteine basieren auf einer schriftlichen Umfrage der Redaktion pa Typ Anzahl der Versor a Hersteller R lt la nutzbaren gungs b Telefon Baustein S A Gatter bzw spannung fmax Preis c Fax bezeichnung amp amp Logikzellen V MHz Geh use Pins Lieferzeit in DM a Actel A54SX A54SXA o 72000 3 3 2 5 320 PQFP VQFP TQFP FBGA a a b 08165 9584 0 PBGA c 08165 9584 10 A500K o 1 1 Mio 2 5 200 PQFP PBGA FBGA a a A40OMX J 4000 PLD 5 3 3 180 PLCC POFP VOFP a a A A42MX J 36000 PLD 5 3 3 245 PLCC PQFP PGF TQFP a A a A VQFP PBGA CQFP a Actel Spoerle Elec A54SX 72000 3 3 2 5 320 PQFP VOFP TQFP FBGA a A a tronic PBGA A500K o 1 1 Mio 25 200 PQFP PBGA FBGA a A a A40MX J 4000 5 3 3 180 PLCC PQFP VOFP a a A A42MX J 36000 5 3 3 245 PLCC PQFP TQFP VOFP a a A PBGA CQFP a Altera Apex 20K kd 160 K 2 5 M 2 5 1 8 250 QFP TQFP BGA FBGA k A b 089 321825 0 Flex 10 K e 10 250 K 5 3 3 2 5 160 QFP TQFP BGA FBGA k A c 089 321825 79 Flex 6000 10 24K 5 3 3 gt 100 QFP TQFP BGA FBGA k A Max 7000 U 32 1024 5 3 3 2 5 200 PLCC TQFP QFP BGA FBGA k A Ace U 20 150 K 1 8 160 QFP FBGA k A a Atlantik Elektronik ATT 3000 2000 9000 5 a A a A a A a A Lucent Technologies Orca 2 o 4000
287. t ihnen aufgebauten Systemen verleihen So ist es z B m glich programmierbare Bausteine ber das Internet neu zu konfigurieren und damit das System zu aktualisieren Zudem erreichen programmierbare Logikbausteine Gatteranzahlen von bis zu zwei Millionen Solche Gatterzahlen waren fr her ASICs vorbehalten Da mit dringt die programmierbare Logik in Bereiche und Applikationen vor die bisher den applikationsspezifischen ICs vorbehalten waren Allerdings sind trotz steigender Gatterzahl auch programmierbare Logikbausteine nicht mehr einfach zu entwickeln Deshalb kommt den geeigneten Designwerkzeugen steigende Bedeutung zu Um einen berblick ber die Entwicklungen im Bereich der programmierbaren Logik zu geben lud die Redaktion Branchen Insider zu einer Forumsdiskussion ein Hier ein Bericht ber diese Diskussion 7 ersten Thema Sind ASICs und FPGAs wirklich Konkurren ten er ffnet Max Diez die Diskussi on Wenn wir unser Produktspektrum betrachten dann bewegen wir uns berwiegend am oberen Leistungsen de Unser derzeitiger Prozess erlaubt Integrationsdichten von 20 Millionen Gattern bei FPGA sind es derzeit eini Mn _ ge 100 000 Gatter FPGAs sind des halb seiner Ansicht nach keine wirkli chen Konkurrenten Sie helfen Proto typen schnell aufzubauen gesteht er zu aber Im Mittel integrieren wir heute 1 5 Millionen Gatter mit steigen der Tendenz pro Design Die I O Ge schwindigkeiten nehmen ebenfalls z
288. te Markierungssys tem Laserbeschriftung oder Etikettierung nach Wahl in ei nem System Mit diesem Pro grammierautomat lassen sich bis zu 700 Bauelemente pro Stunde programmieren be schriften sowie nach Wunsch ablegen und sortieren Der Baustein Support umfasst s mtliche Bausteintechnologien und Geh useformen DIP PLCC SOIC QFP TSOP BGA uBGA und andere Chip Scale Geh use Das System ist modu lar aufgebaut und kann mit bis zu zw lf universellen schnellen Programmierstationen ausger s tet werden die jeweils ber 84 Pintreiber verf gen und unab h ngig voneinander Concur rent programmieren Die uni verselle Bausteinunterst tzung wird mit passiven Adaptern ge w hrleistet die einen schnellen Wechsel zwischen unterschiedli chen Geh useformen erm gli chen Bei den Input Output Medi en stehen Tray Tube oder Tape zur Verf gung Alle diese Me dien sind untereinander kombi nierbar und bei Bedarf nachr stbar Insbesondere das direkte Gurten der Bauelemen te nach der Programmierung gew hrleistet einen sicheren abgeschlossenen Prozess Mit einem speziellen Vision Con trol System wird die exakte Bausteinplatzierung an den Sockeln oder beim Ablegen si chergestellt Das eigens f r ho he Durchsatzzahlen konzepier te Pick and Place System er m glicht eine schnelle Pro grammierung und schlie t Koplanarit tsprobleme aus Die Anwender Software ba siert auf dem bekannten Win dows Betrieb
289. tem auszu f hren Die Entwicklungsmann schaft von NRTA hat sich betr chtliche Erfahrungen in der Behandlung der geschil derten Probleme erarbeitet besonders auf dem Gebiet der Fahrzeugelektronik Dies f hrte dazu oder bes ser noch zwang die Ent wickler ein neues Konzept namens RTOS On Chip zu entwickeln das die spezifi schen Anforderungen einge betteter Ein Chip Systeme adressiert Dieses Konzept stellt alle bekannten Vorteile eines Echtzeitbetriebssys tems zur Verf gung wie z B die Kontrolle der Komple xit t und Reduzierung der Entwicklungskosten und erf llt zus tzlich die an spruchsvollen Anforderun gen von Ein Chip Anwen dungen mit hohen St ck zahlen nach minimalen Produktionskosten sowie maximaler Zuverl ssigkeit ber die gesamte Lebens dauer Das RTOS On Chip Konzept basiert auf drei we sentlichen Entwicklungszie len E Geringe Speicheranforde rungen bezogen auf die erforderliche Transistor zahl e Ein RTOS On Chip weist nicht nur ge ringe Anforderungen an RAM und ROM auf son dern bietet auch eine opti male Ausgewogenheit von ROM und RAM Be darf und damit geringe Transistoranzahl E Verbesserte Nutzung der Prozessorzeit Ein RTOS On Chip vergibt die Pro zessorzyklen wesentlich effizienter als eine stati sche ohne RTOS L sung und kann damit die gleiche Funktionalit t in www systeme online de direkt einen Ein Chip Control ler mit geringerer Re
290. ten Das wird alles von ASICs abge deckt Da haben sie ihre Vorteile Es ist aber viel wichtiger wie schnell und wie flexibel komme ich zu meinem Markt bricht Schwarz eine Lanze f r die FPGAs Wir forcieren deshalb gerade die Internet Rekonfi gurierbarkeit unserer FPGAs Der n chste Schritt ist dann ein System beim Endkunden zu debuggen neue Features oder Standards berzuspielen usw Diese M glichkeit wird bisher F r Wolfgang Reis ist der Preis der einzige Grund ein ASIC einzuset zen Der Preis geht aber nur bei entsprechenden St ckzahlen der ASICs nach unten nur von US Firmen eingesetzt und ge nutzt Es sind aber nicht nur die USA die schneller reagieren als wir unter Systeme 2 2000 Programmierbare Logik st tzt Renz seinen Vorredner auch unsere europ ischen Nachbarn tun dies Das ist ein Problem f r die ge samte Tele und Datakomm Industrie Unsere alten Kommunikationsfirmen werden international bald kein Land mehr sehen wenn man es schwarz ma len will Es gibt aber gerade bei den neuen Internet basierenden Technologien auch hierzulande kleine Start up Fir men die den deutschen Unternehmen zeigen wo es langgeht Das l sst Hoff nung aufkommen Im Bereich ISDN haben sich z B solche Firmen bereits einen gro en Marktanteil erk mpft bleibt Streicher optimistisch Auf die Frage nach der Grenze des technisch Machbaren bei program mierbarer Logik meint Schwa
291. ter hin bietet das Bauteil einen 10 Bit ADC mit sechs gemultiplex ten Analogeing ngen und einer schnellen 8 Bit Wandlungsm g lichkeit einen 16 Bit Erfas sungs Vergleicher Teil eine 8 Bit PWM Einheit mit zwei Aus gangskan len und sowohl einen UART als auch den PC Bus Die PeliCAN Funktionalit t die solche Leistungsmerkmale wie Nur H r Betrieb und Selbst test Modi _Fehler Interrupts und Absch tzung bei Erfas sungsverlust umfasst macht dieses Bauteil f r Systemwar tung und optimierung geeig net Zu den erweiterten Fea tures von PeliCAN geh ren vier unabh ngig voneinander konfi gurierbare Filter f r Identifizie rungsdaten Screener die bei de 32 Bit Match und 32 Bit Mask umfassen 32 Mask Bit pro Screener erlauben Entwick lern die Spezifikation einer ei genen einmaligen Gruppen adresse pro Screener S mtliche Screener sind on the fly aus tauschbar und besitzen die F higkeit sowohl nach Daten Byte Informationen als auch nach CAN Identifiern zu scree nen Beispielsweise k nnen DeviceNet Datenframes so wohl nach der CAN ID als auch dem Daten Byte Inhalt ge BOARD DESIGN screent werden Au erdem ge stattet PeliCAN den Entwick lern durch die Verwendung des Nur H r Modus den Aufbau von CAN Analyzern die keine zus tzlichen normalen Emp fangsbest tigungen abgeben welche sonst den zu analysie renden Datenverkehr auf dem Bus ver ndern w rden pa Philips Semiconduc
292. tern l sst Mit enthalten ist auch ein JTAG Download Kabel f r PCs Mit der flexiblen Test plattform des Virtex Develop ment Kits beschleunigt man Virtex Designs Im Kit enthal ten sind ein Virtex Develop ment Board ausgestattet mit einem XCV300 FPGA acht stelligem Display schnellen synchronem DRAM und ein Er weiterungsstecker f r das DSP Development Board Das Kit bietet eine Vielzahl n tzlicher Eigenschaften und enth lt wahlweise die neueste Xilinx Alliance oder eine Foundation Express Software inklusive VHDL und Verilog Design Programmierbare Logik Entry Die beigelegte En Co re CD ROM stellt Cores f r PC Reed Solomon Encoder synchrone DRAM Controller und UART bereit Ein JTAG Download Kabel f r PCs ist ebenfalls enthalten Mit dem DSP Development Kit steht Anwendern der Spar tan und Virtex Development Kits eine Erweiterungsoption zur Verf gung sich mit dem Entwurf von DSP Designs mit tels FPGAs vertraut zu machen Das Kit enth lt alle Werkzeuge f r den Entwurf die Implemen tierung und Verifikation von DSP Applikationen Eine Eva luierungsversion der Filter De sign Software von Elanix FIR Filter Designbeispiele zu Spar tan FPGAs bald auch f r Vir tex sowie ein analoges CODEC Interface Board pas send f r die Spartan und Vir tex Development Boards Das CODEC Board unterst tzt voll es 16 Bit Stereo Audio und ist mit Mikrofon und Stereokopf h rer ausgestattet p
293. terna tive ist die M glichkeit des EPROM Emulators Der EPROM Emulator Baureihe EPEM 512 von Bamberg amp Monsees wird anstelle des EPROMs in das Zielsystem eingesetzt und bernimmt dort dessen Funkti on Wurde mit Hilfe eines Com pilers oder Crossassemblers das Programm erstellt und f r fertig erkl rt kann einfach derselbe Code anstatt in den Emulator in das EPROM geschrieben wer den Nach dem Ersetzen des Emulators durch das EPROM Produkte verh lt sich das Zielsystem jetzt mit Sicherheit genauso wie w hrend der Programmerstel lung Das Herzst ck des Emula tors ist ein RAM mit 64 KByte Dieses RAM wird vom PC aus ber die parallele Schnittstelle LPT 1 oder LPT2 mit den Programmdaten geladen Der Ladevorgang ist bei diesem EPROM Emulator in wenigen Zehntelsekunden abgeschlos sen W hrend dieser Zeit wird ein Reset Signal erzeugt so dass der Mikrocontroller der Schaltung in Wartestellung bleibt Nach dem Laden des Programms in den EPROM Emulator wird der Reset auto matisch freigegeben und der Mikrocontroller startet mit dem Programm im RAM des Emula tors pa Bamberg amp Monsees Tel 04 21 64 67 75 Embedded Systems Anwendun gen auf der Basis von Windows pplied Microsystems k n digte das Test und Analy se Iool COdeTEST HW In Circuit f r das Betriebssystem Windows CE an CodeTEST vermittelt dem Entwickler von auf Windows CE basierenden Applikationen Einbli
294. th lt Eine Standard IPCI Backplane hat maximal f nf Steckpl tze im System sind demnach noch vier freie IPCI Steckpl tze Werden weitere IPCI Steckpl tze ben tigt kann der Bus ber optiona le Bridge Module erweitert werden Ein kombinierter IndustrialPCI CompactPCI Bus ist ebenso verf gbar Peri pheriebaugruppen f r die kein hoher Datendurchsatz ben tigt wird k nnen ber das SMP16 Bus Interface angeschlossen werden pa KBS Industrieelektro nik Tel 0761 452550 CompactPCl Rack f r Doppel Europakarten r beliebige Steckkarten im Doppel Europaformat bie tet Jentech ein kompaktes Rack 3HE mit 500 mm Bautiefe aus eigener Entwicklung und Ferti gung an welches unabh ngig von den einzusetzenden Euro pakarten wahlweise mit einem PCI oder CompactPCI Rech ner ausger stet ist Dadurch ist es z B m glich VMEbus Kar ten zur Messwerterfassung ein zusetzen aber auf den teuren und unflexiblen Embedded Controller f r den VMEbus zu verzichten Stattdessen kom munizieren die Europakarten intern mit einem leistungsf hi gen PCl Rechner der in Leis tung und Schnittstellenausbau flexibel und skalierbar ist Das Compact Rack ist f r Schrank montage oder als Tischger t lie ferbar Besonderen Wert wird auf einfache Bedienbarkeit ge legt Au er den f nf doppelt hohen Europakarten sind s mt liche Bedien und Anzeige elemente sowie CD und Dis kettenlaufwerk vo
295. tium I II III Mobile und Celeron Pro zessoren arbeiten Der JTAG Debugger l uft unter Windows 95 98 NT und bietet neben den Standard Debug Features auch spezielle Funktionen um ver steckte interne Register darzu stellen Au erdem erlaubt er die Ausf hrung von Breakpoints unterst tzt CIC Compiler von Microsoft Borland GAD UL sowie der BeaconSuite und erm glicht Kernel Aware De bugging mit dem Echtzeit Betriebssystem RTXC Dar ber hinaus haben die EmbeddedPower und AMD be kannt gegeben dass RTXC und RTXCnet Network Protocol Portfolio als Echtzeit Kernel und Protokoll Stack f r alle Re ferenzdesigns mit der neuen Am186CC Familie eingesetzt werden Dieses Abkommen schlie t auch die Entwicklungs Tools der BeaconSuite 186 ein die unter anderem einen Visual probe Debugger und Link amp Lo cate 86 Application Builder beinhalten Die 90 MHz Version des Noral ColdFire Debuggers be inhaltet eine spezielle BDM Umgebung Background De bug Mode und verringert damit die Komplexit des Debug gings von Embedded System Anwendungen auf der Basis der ColdFire Architektur von Mo torola Die BDM Umgebung enth lt den gr ten Echtzeit Trace Puffer 1 MByte der ge genw rtig f r ColdFire CPUs erh ltlich ist Das f r alle Cold Fire 52xx und 53xx Designs verf gbare Flex BDM ColdFi re System kombiniert intelli gente BDM Hardware mit der Echtzeit Debugging Software Flex von Noral zu e
296. toren im Treiber oder RTOS E Wie sind die Treiber an die VO Services vom RTOS angebunden Mit einem automatischen Tool wie DriveWay zur Konfiguration und Erzeu gung des BSP wird der Ent wickler von vielen dieser Probleme entlastet und ab geschirmt Boot Code der nicht nur den Mikroprozessor initiali siert sondern auch das RTOS richtig startet kann automatisch erzeugt werden Es ist m glich dass das RTOS dabei auch die Kon trolle ber das ganze Inter rupt System hat Der MPCS860 hat eine komplexe Struktur im Interrupt Sys tem Wenn z B SCC2 einen Interrupt nach Empfang ei nes Datenpuffers anfordert wird die Anforderung an den CPM Controller weiterge leitet Ist die Priorit t von SCC2 hoch genug und sind die Interrupts nicht maskiert wird die Anforderung an die MPC860 SIU weitergelei tet Ist die CPM Interrupt Priorit t hoch genug und nicht maskiert so geht die Anforderung in den MPC860 Core und wird be arbeitet Viele RTOS enthalten Un terst tzung f r diese kom plexe Interrupt Struktur in dem die Interrupt Tabelle gesetzt und Interrupt Quel len erkannt werden k nnen Systeme 2 2000 oder auch Interrupt Handler mit generellen Services wie z B das Einf gen eines Handlers in die Interrupt Ta belle vorhanden sind Der MPCS860 enth lt ein Event und Error Report System Manche Anwendungen m s sen Kenntnis ber verschie dene Events und Errors be kommen F r jede Periphe rie
297. tors Tel 040 23 53 60 Reset Controller mit integriertem EEPROM CAT ZICHEE eum ller Fenner stellt mit der Bausteinreihe CAT 24Cxxx des kalifornischen Halbleiterherstellers Catalyst Bausteinl sungen f r Modems Netzwerk Interface Karten PC Erweiterungskarten 1 0 Controller CODEC Prozesso ren sowie Plug and Play Con troller vor bei denen eine Mi kroprozessor berwachungs schaltung und ein EEPROM auf einem Chip vereint sind Zu den wesentlichen Funktionen und Merkmalen der Bausteinfamilie geh ren eine pr zise berwa chung der Stromversorgungs spannung ein optionaler Watchdog Timer Eingang am SDA bzw WDT Anschluss f nf programmierbare Reset Grenzwerte komplement re Reset O Anschl sse Schutz gegen unbeabsichtigtes Be schreiben des Speichers Spei cherkapazit ten von 2 K 4 K 8 K und 16 K EEPROM je nach Bausteinausf hrung 400 kHz IPC Bus Kompatibilit t 16 Byte Page Write Buffer eine Million Schreib L sch zyklen 100 Jahre Datenhaltung sowie SOIC und PDIP Geh u se mit acht Anschl ssen Mit dem Einsatz der Bausteine sind ein einfacheres Systemdesign ein geringerer Platzbedarf auf der Leiterplatte reduzierte Sys temkosten durch weniger Bauelemente geringere Anfor derungen an die Systemstrom versorgung sowie Hot Socke ting Unterst tzung und Po wer Up Power Down Schutz verbunden pa Neum ller Fenner Tel 089 613 7950 Infos zu A
298. tstrategie auch entdeckt werden k n nen Mit diesen Tests ist es Systeme 2 2000 jedoch nicht m glich das korrekte Echtzeitverhalten nachzuweisen Schon allein die berpr fung wie lange die einzel nen Teile des Programmco des ben tigen ist schwierig genug Dann auch noch aus zutesten welches Zeitver halten sich ergibt wenn die unterschiedlichen Ereignis se Events zu jedem belie bigen Zeitpunkt auftreten k nnen ist einfach nicht machbar da zu viele ver schiedene Schleifen durch laufen werden k nnen Der einzig m gliche Weg das korrekte Zeitverhalten von Software zu verifizieren ist durch zus tzlichen Aufwand am Beginn des Designs und durch Analyse der Imple mentierung Daraus ergibt sich ein Worst Case Szena rio und es kann berechnet werden wie sich ein System mit diesem Aufbau und die ser Software verh lt Immer kom plexere Software Die Software f r Ein Chip Systeme wird auf grund der steigenden Anfor derungen an die System funktionalit t immer kom plexer Zum Beispiel lag die ROM Gr e der gesamten Elektronik beim Volvo S70 im Jahre 1992 gerade bei 500 KByte F r den Volvo S80 1998 sind es bereits 2 MByte Die Automobilin dustrie ist noch relativ kon servativ mit langen Produkt entwicklungszyklen von ty pischerweise vier Jahren In anderen Industriebereichen sind die Entwicklungszyk Infos zu Anzeigen Redaktions Kennziffern via www systeme online de dir
299. tzeitbetriebssysteme Entwicklungstools W rz Elektronik 12 A 1 Microcontroller Module Can Netzwerke MPC 555 Modul XCC Software 12 M 17 diverse SW L sungen Xilinx Fi Programmierbare L sungen in FPGAs und CPLDs Entwicklungs SW Sparten Il Virtex E IRL AA Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt Systeme 2 2000 Produkte ASIC Entw icklungssystem senkt Time to market von SoCs D urch vereinfachte Integra tion des 32 Bit RISC Co res ARM7TDMI in komplexe Submikron ASICs mit niedri gem Leistungsverbrauch senkt Toshibas Rapid Prototyping Entwicklungssystem Orbiter die Time to market f r System on Chip Designs in der Tele und Datenkommunikation um bis zu 50 Prozent Im Laufe der letzten Jahre wurde der ARM7TDMI Core zum Pro zessor der Wahl f r Telekom munikations und Netzwerkan wendungen Seine hohe Leis tung sowie seine geringe Ver lustleistung machen ihn f r Designs mit mehreren Millio nen Gattern geeignet bei denen die Senkung des Leistungsver brauchs zu den wesentlichsten Designzielen z hlt Das neue schnelle Prototypsystem ver einfacht Designs f r Netzwerk zugang und LANs bis hin zu drahtlosen Endger ten der n chsten Generation indem die Implementierung des Cores mit seiner sehr niedrigen Verlustleis tung kombiniert wird mit De signs von Oate ASICs sowie der zur Verf gung stehenden Telecom und Netzwerk IP Das Orbiter Entwicklungssys tem ist um den von
300. u 2 GBit s und mehr ist heute gefragt Acht Brancheninsider trafen sich zur Forumsdiskussion ber Program mierbare Logik in den R umen des AWi Verlags Systeme 2 2000 SCHWERPUNKT Die Diskussionsteilnehmer Gerd Wummel Gesch ftsf hrer der Actel GmbH Gerhard Scherer Sales Manager bei ProDesign einem Distributor vorwie gend f r den FPGA Flow von Mentor Rudi Schwarz Gesch ftsf hrer bei Xi linx Phillip Jacobsohn Produkt Marketing Engineer bei Epson Europe Wolfgang Reis Applikation Manager bei Lattice Vantis Udo Renz Gesch ftsf hrer von Altera Max Diez bei IBM Microelectronics Director of Sales Central Europe and East Ralf Streicher Sales Manager Ger many bei Quicklogic daf r ben tigt man spezielle Technolo gien die FPGAs nicht bieten k nnen FPGAs sieht er als Erg nzung zu ASICs da sie flexibel f r Prototypen und bei h ufig notwendigen Design nderungen seien Der Ansatz ASIC kontra FPGAs ist f r mich nicht ganz richtig Ich w rde sagen FPGAs kontra ASICs ergreift Rudi Schwarz das Wort Und weiter Wir haben nicht den Ehrgeiz mit IBM bei ASICs zu konkurrieren Der Markt f r programmierbare Logik machte knapp drei Milliarden Dollar in 1999 und da ist viel zu holen zwischen dem oberen Segment in dem IBM zu Hause ist und FPGAs Diese werden ASICs wohl nie ganz ersetzen aber er m chte behaupten dass FPGAs die ASICs einschlie lich Gate Arrays ir gendwa
301. u Anzeigen Redaktions Kennziffern via www systeme online de direkt Systeme 2 2000 Programmierbare Logik SCHWERPUNKT Systeme 2 2000 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt 31 SCHWERPUNKT 32 Programmierbare Logik Typ Anzahl der Versor a Hersteller 7 lt a nutzbaren gungs x b Telefon Baustein a Gatter bzw spannung fmax Preis c Fax bezeichnung 212 Logikzellen V MHz Geh use Pins Lieferzeit in DM a Metcomp Cypress Delta 39K J 256 5376 MC 3 3 2 5 250 PQFP BGA FBGA Musterstatus k A b 089 615239 0 Ultra 37000 32 512 MC 5 3 3 222 PLCC TQFP BGA Musterstatus k A c 089 615239 43 Flash 370i 32 128 MC 5 143 PLCC TQFP Musterstatus k A Max 340 32 192 MC 5 WLCC PLCC PDIP BGA Musterstatus k A PAL 16 22 MC 5 100 Musterstatus k A a Metcomp Cypress Pro Asic 1 1 Mio 2 5 3 3 250 PQFP PBGA FBGA a a SX A J 108 K 2 5 3 3 5 330 PQFP TQFP BGA a a MX 54K 3 3 5 250 PLCC TQFP BGA PQFP a a A a MSC Actel A54 SX A J 8 72 K 2 5 3 3 5 320 PQFP VOFP TQFP BGA a a b 07249 910 514 A500K ProAsic 43 410 K 2 5 3 3 200 PQFP PBGA FBGA bis 580 a a c 07249 910 544 YOs A40 MX J 2 36 K 3 3 5 250 PLCC PQFP VQFP TQFP a a CQFP BGA A 42 MX 2 36 K 3
302. uen grafischen Soft ware von Spectrum f r Multi prozessor Anwendungen auf Komponentenbasis Die Acce lera Software ist eine geeignete Erg nzung f r den ADSP TS001 TigerSHARC DSP Sie wird voll kompatibel zu Analog Devices VisualDSP Entwick lungswerkzeugen sein Die Pro dukte von Spectrum sind immer nach Industriestandards gefer tigt Die Anwender k nnen aus einer Vielzahl von handels bli chen PMC VO Modulen aus w hlen oder sie k nnen sich daf r entscheiden ihre eigenen anwendungsspezifischen PMC Module zu entwickeln pa Electronic Tools Tel 0 2102 880141 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt BOARD DESIGN Inova Semiconductors Chipsatz f r High Speed Daten bertragung Die im Februar 1999 gegr ndete Inova Semicon ductors GmbH pr sentiert ihr erstes Produkt den Chipsatz GigaSTAR Dies ist eine miniatu risierte zuverl ssige kostenoptimierte und ein fach handzuhabende integrierte L sung zur st rungssicheren Hochgeschwindigkeits Daten bertragung ber normale Kupferkabel bis zu ei ner Entfernung von 20 Metern Die Finanzierung des neuen Halbleiterunternehmens erfolgt mit Venture Kapital wobei sich die Finanzinvestoren aus einer Gruppe von privaten wie auch institu tionellen Anlegern aus Europa zusammensetzen darunter die Schweizer Actienbank AG Dar ber hinaus wird die Inova Semiconductors auch vom Freistaat Bayern im Rahmen des BayTOU F r
303. ult bidirektionales FIFO 512 KB EPROM FastSCC Treiber M22 je acht Kan le dig Ausgabe galv getrennt digitale Mess amp 12 bis 32 V mit 2 A Load je Kanal Interrupt Steueranschl sse Erkennung je Kanal berlastschutz und Leitungsbrucherkennung M35 je acht Kan le diff Eingabe galv getrennt analoge Messwerte 14 Bit 10 us Autoinkrement der Kanal nummern uni bipolare Software Auswahl externes Triggering M57 MC68331 PROFIBUS DP Master RS485 Anschluss der Detektoren RS232 1 MB DRAM 12 MBit s Daten amp Sensoren transferrate bis 127 aktive oder passive Stationen galv getrennt Bildverarbeitung B9L Wie B10 jedoch mit 68040V 50MHz anstelle Multiprozessor CPU als 68060 50MHz VMEbus Master und Kommunikationssystem B202 A24 A16 D16 D08 E O D08 O Interrupt 1 x VMEbus Tr gerkarte f r zwei M Module M59 vier diff analoge Eing nge AC DC 16 Bit Vorverarbeitung von 10 us simultanes Sampling mit 100kHz Daten 1 25 V bis 10 V 2 DSPs 32 MIPS und 80 KB galv getrennt M66 je 32 Kan le dig Ein und oder Ausgabe digitale Mess amp 0 bis 32 V ein 12 bis 32 V aus max 500 mA Steueranschl sse je Kanal 16 A Schaltleistung je M66 galv getrennt Tabelle der verwendeten Systemkomponenten gungen sowie die berein stimmung mit gesetzlichen Bestimmungen werden nach anerkannten Kriterien und Normen gepr ft und zertifiziert Alle VMEbus Karten sind sind nach UL 94V 0 Flammability IEC 1000 4
304. und kompakter als ein vergleichba res Benchtop Modell Der CompactPCI Exerciser und Analyzer Agilent E2940A ist auf einer einzigen Platine im Format 3U untergebracht und beansprucht nur einen Steck platz Er bietet komplette PCI Zustandsanalyse einen Echt zeit Protokollcheck und Ti ming berwachung sowie eine Busperformance Statistik Der optionale On Board Exerciser umfasst einen voll steuerbaren PCI Master mit PCI Target Damit lassen sich CompactPCI Systeme und Baugruppen tes ten ohne dass das Host System abgeschaltet und neu gestartet werden muss Unter der Bezeichnung Agi lent E2928A wird der PCI Exer ciser Analysator auch in einer Produkte Version f r 32 64 Bit Busbreite und 66 MHz Bustakt angeboten Damit lassen sich Hochleistungs chips PC Karten und Systeme schon in einer fr hen Phase des Entwicklungszyklus gr ndlich testen Er ist uneingeschr nkt konform mit der 66 MHz PCI Spezifikation Beide Werkzeuge steigern die Produktivit t von Systemintegratoren Sie helfen Entwicklern von CompactPClI Karten beim Debugging wert volle Zeit zu sparen und neue Produkte schneller auf den Markt zu bringen pa Agilent Technologies Tel 0 7031 4641955 Halle Stand 12 K26 PCI Bus Interface f r Pow erQuicc Il und PowerPC er PowerSpan von Tundra Semiconductor Distribu tor Atlantik Elektronik eine Motorola Prozessor to PCI Bus Bridge ist laut Hersteller der erste Multiport PC
305. und EIDE sind Standard Watchdog und ATX Power Funktionen remo te power on erg nzen das kompakte PC Modul pa Advantech Tel 0211 97 4770 Halle Stand 12 FA ELEKTRON IK FOCUS Bereich Embedded Systeme ausgebaut ereits im gesamten Jahr 1999 wurde das Produkt spektrum besonders kleiner In dustrie PCs von SSV st ndig er weitert sodass nun alle Modelle sowohl als Geh useversion zur Wand oder Fahrzeugmontage oder als Einbauversionen z B in Maschinen zur Verf gung ste hen Ab sofort werden alle Standardbetriebssysteme unter st tzt Windows 95 98 NT Windows CE Linux DOS so wie weitere Echtzeitbetriebs systeme z B QNX Damit das besonders kleine Bauformat ge w hrleistet werden kann setzt man weiterhin auf PC 104 Komponenten und Boards aus eigener Fertigung und Ent wicklung Hierbei werden zahl reiche Zusatzkarten auf PC 104 Basis angeboten CAN Module PCMCIA Adapter z B f r Wi reless LAN Anwendungen er weiterte I O Karten oder Ana log Digital Module Ethernet im industriellen Einsatz ist dabei auf allen Systemen gew hrleistet alle modernen Single Board Computer dieses Herstellers verf gen bereits standardm ig ber eine LAN Schnittstelle auf Ethernet Basis Der Hersteller bietet auch die kundenspezifische Installation dieser Systeme an Je nach Kun denwunsch kann die dabei ben tigte Individual Software gleich bei Auslieferung auf der Maschine installiert und konfi
306. und dadurch die Leistung des Systems insge samt optimieren pa Xicor Tel 089 46 0080 Starter Kits f r CPLDs und FPGAs m Anwendern die Einar beit im Umgang mit CPLDS und FPGAs zu erleich tern hat die Memec Gruppe in nerhalb der Veba Electronics f r verschiedene Xilinx Pro duktfamilien spezielle Starter Kits entwickelt Einsteiger er halten damit ein Komlettpaket bestehend aus Software Leiter platte best ckt mit einem PLD Baustein aus der Zielfamilie und einem Download Kabel zum Programmieren des Bau steins vom Rechner aus Inter essant f r Xilinx Anwender die bereits die Software im Hause haben Die Develop ment Boards sind auch separat ohne Software erh ltlich Das CPLD Starter Kit ist ein Ent wicklungs Komplettpaket zur einfachen Umsetzung von CPLD Applikationen Neben der neuesten Xilinx Founda tion Base bzw Base Express Software sind ein XC9500 CPLD Development Board ein JTAG Download Kabel f r PC sowie umfangreiches Appli kationsmaterial enthalten Opti miert f r die Entwicklung der Low cost FPGA Serie Spartan ist das Spartan Development Kit Neben der Foundation Ba se bzw Base Express Soft ware sind die En Core CD ROM von Memec Design Ser vices enthalten enth lt 15 Core Schaltungen f r Spartan FPGAs sowie ein Spartan De velopment Board mit einem Spartan FPGA mit 30 000 Gat ter das sich durch ein analoges CODEC Interface Board f r DSP Designs erwei
307. und einen Hardware Standby Pin erreicht Der MB90F497 umfasst eine gro e Anzahl allgemein ver wendbarer Peripherie Einhei ten einschlie lich eines Achtka nal A D Wandlers mit 10 Bit oder 8 Bit Aufl sung einer Vierkanal Input Capture Ein heit zur Messung von Pulssig nalen eines freilaufenden 16 Bit E A Zeitgebers und zwei 16 Bit PPG Kan le program mierbare Impulsgeber Eine externe Achtkanal Interrupt Steuerung mit acht program mierbaren Priorit tsstufen bie Systeme 2 2000 Produkte tet leistungsstarke Interrupt Funktionen Synchrone Kom munikation wird ber einen On Chip UART sichergestellt Ei ne externe Busschnittstelle er m glicht die Erweiterung des Speichers oder von dedizierten Peripherie Einheiten Der Chip wird in einem QFP 64 Geh use mit 0 65 mm Pin Abstand ge liefert pa Fujitsu Tel 0 6103 69 00 E1l Komponenten f r die Breitbandkommunikation xar stellt mit der Quad El Line Interface Unit LIU XRT82L24 und dem Quad El Framer Baustein XRT84V24 zwei neue Chips f r das El bertragungsprotokoll vor Die beiden ICs konzipiert f r den Einsatz in Mobilfunk Basissta tionen sowie in Digital Loop Carrier und Frame Relay Ap plikationen sind die ersten Mit glieder einer neuen Produktfa milie mit der gleich mehrere L sungen f r wechselnde Ar chitekturanforderungen pr sen tiert werden Der XRT82L24 ist ein komplett integrierter Vier kanal LIU f r E1
308. uren Wird die Suchfunktion jedoch in Hardware implementiert dann kann die Durchsatzrate des Algo rithmus deutlich verbessert werden Bei einer Datenkompressions Appli leert Falls der Code nicht gefunden wurde Adresse und die Switch Port Num mern gespeichert sein Der CAM ver gleicht nun die eingehenden Daten mit den abgespeicherten Daten in der Ta belle Bei bereinstimmung wird die Port Identifizierung ausgegeben und das Datenpaket an den korrekten Port bzw Adresse weitergeleitet Bild 2 Ein IP Filter ist eine Sicherheits funktion die den unerlaubten Zugriff auf LAN Ressourcen verhindert bzw den Datenverkehr auf einem WAN Link IP Traffic der durch den Router geht einschr nkt IP Filter k nnen z B dazu genutzt werden um die Ar ten des Internet Datenaustausches mit Contini Address Bare Address Register BAR I 0 Base Addres Bild 4 CAM Applikation in einem PCI System dann wird ein anderes Wort in das Re gister geladen Der CAM wird ein Er gebnis in einer einzigen Transaktion liefern unabh ngig von der Gr e der Tabelle und der L nge der Suchliste Damit ist eine CAM Architektur der ideale Ansatz f r Datenkompressions Schemata die Tabellen mit nicht zu umfangreichen Inhalten als Teil des Algorithmus nutzen CAM Speicher werden in Switch Applikationen eingesetzt um die Adressinformationen Auuld Pocket Permieeioe Fiker Rule CAM Addrera Data 1 m f a
309. urze Entwicklungszeiten und technische Begrenzungen setzen Embedded Programmierer unter Zeitdruck Der springende Punkt ist der Konflikt zwischen den Entwicklungskosten und der Zeit bis zur Marktreife des Produkts So ist aus Gr nden restriktiver Budgets oft nur der Einsatz lterer Hardware oder verschiedener Betriebssysteme m glich die den Entwicklungsprozess behindern Gleichzeitig bin den die f r das Endprodukt bereits vereinbarten Liefertermine die Entwickler an einen strengen Zeitplan Wenn neue Prozessoren neue Software Tools erfordern steigt die Belastung weiter Ab Seite 78 Im Fokus Web Kennziffern Haben Sie schon unseren neuen Web basierenden Kennziffern Service genutzt Neben der herk mmlichen Art des Info Faxes bieten wir Ihnen unter der Web Adresse www systeme online de direkt aber auch ber unsere Home Page www systeme online de die M glichkeit im Internet gezielt nach weiteren Informationen ber Sie interessierende Produkte und Techno logien zu suchen Die Funktionsweise dieses neuen Services finden Sie detailliert beschrieben auf den Seiten 110 und 111 Systeme 2 2000 Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt MARKT Lauterbach Datentechnik Verst rkung mit Home Office L auterbach Hersteller von Mikroprozessor Entwicklungssystemen hat sein Vertriebsteam durch ein Home Office bei Hannover verst rkt Dipl Ing Klaus Hommann seit 1 Nove
310. uswirkungen dieser Werkzeuge auf seine Arbeit stets auf dem Laufenden bleiben muss Durch die zunehmende Tendenz der PLD An bieter Industriestandard Formate f r die Ein und Ausgabe ihrer Synthese Place and Route und Fitting Tools zu verwenden vereinfacht sich die Inte gration und Pflege der Designumge bungen sodass sich der Designer ver st rkt auf die Entwicklung konzentrie ren kann VHDL und Verilog sind die f hrenden Industriestandard Hardware Beschreibungssprachen ASIC De signer setzen diese Sprachen schon seit langem f r die unkomplizierte Be schreibung umfangreicher Logikschal tungen ein Wegen der zunehmenden Dichte von FPGAs und CPLDs werden ASIC Designer mehr und mehr mit programmierbaren Logikbausteinen vertraut Die neueren CPLD Genera tionen mit rund 15 KGattern decken hinsichtlich der Dichte das untere Segment der FPGAs ab w hrend neue FPGA Familien mit ungef hr 75 Programmierbare Logik KGattern die L cke zu jenem Bereich schlie en der normalerweise bereits den ASICs zugerechnet wird ASIC Designer verwenden PLDs berdies f r Designprototypen da sich diese Bausteine z gig programmieren und testen lassen Je gr er die Dichte von FPGAs und CPLDs wird und je weiter der Preis f r diese Bauelemente sinkt um so mehr werden die Designinge nieure berlegen ob sie f r ihr End produkt nicht ebenfalls einen flexiblen programmierbaren Logikbaustein an stelle eines ASIC einsetzen sollen P
311. utzerschnittstelle des LogicWave verhindert Verwirrung beim Anwender weil alles in dem gleichen vertrauten Fenster erledigt werden kann Im Folgenden wird das Hauptfenster des Logic Wa ve n her erl utert Die Dar stellung nutzt die blichen Konzepte von Microsoft Windows wie Pulldown Men s und eine Toolbar f r Funktionen wie Start Stopp Speichern Konfi guration laden Konfigura tion und Agilent LogicWa ve Hilfe Das Hauptfenster ist in drei Spalten oder Sek tionen unterteilt Signalna men Triggerung und Ti ming bzw Zustandsdia gramm also erfasste Da ten Die Zuordnung zwischen Kan len und lo gischen Signalnamen er folgt in einem Fenster das hnlich aussieht wie ein Windows Explorer Fenster Windows verwaltet so Ver zeichnisse und Dateien Lo gicWave Einzelsignale und Signalgruppen Busse Der Anwender hat in diesem Fenster die blichen M g lichkeiten wie Gruppen ff nen und schlie en Drag and Drop Umbenennung Gruppierung Gruppierung aufheben In dieser Spalte zeigen Tool Tipps bubble help die physikalische Zu ordnung der einzelnen Kan le des Logikanalysa tors zu den Signalnamen Untersuchungen zu An wendbarkeit und Nutzen haben ergeben dass die Be nutzer des Logikanalysators mit diesem intuitiven Kon zept sofort vertraut waren Die zweite Spalte zeigt die Triggerbedingungen Sie werden grafisch dargestellt und auch so gesetzt Um ei nen Trigger oder Bus zu s
312. va Konferenz Alles dreht sich um Java om 13 bis 15 M rz fin det die erste SIGS Conference for Java Deve lopment in London statt Die Veranstaltung wurde be reits mehrmals erfolgreich in den USA durchgef hrt Es werden ber 30 Sessions an geboten die von den welt weit renommiertesten Fach Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt leuten abgehalten werden und ber die allerneuesten Technologien und Trends in formieren sollen Die Konfe renz wird begleitet von einer zweit tigen Ausstellung pa SIGS Tel 00 44 13 06 6313 31 Systeme 2 2000 Industrie PCs I BUS MARKT er ffnet Vertriebsb ro it einem neuen Ver triebsb ro f r Deutsch land Mitte in Obernburg bei Aschaffenburg hat die I BUS Deutschland GmbH Olching bei M nchen ihre Sales Organisation weiter ausgebaut Als Gebietsver kaufsleiter wurde Burkhard Specht bestimmt Er verf gt bereits ber eine langj hrige IPC Erfahrung zuletzt im Vertrieb bei Texas Micro und wird zuk nftig insbe sondere die PLZ Gebiete 4 5 und 6 betreuen I BUS z hlt zu den weltweit agie renden Herstellern von In dustrierechner L sungen f r die Automatisierungs und Medizintechnik sowie f r die Telekommunikation mit eigener Fertigung in Eu ropa USA und Asien Das Produktspektrum umfasst neben leistungsstarken Single Board Rechnern und robusten Chassis vor allem auch fehlertolerante und PC kompat
313. veWay so dass der Ent wickler nur die gew nschten Eigenschaften einstellt und sich nicht mit Registern der CPU besch ftigen muss Ein Beispiel Wenn ein Kanal f r HDLC programmiert wird fragt das Benutzer Interface nicht ob die CRC Bit im PSMR Register gesetzt wer den sollen Stattdessen kann der Anwender sich zwischen 16 und 32 Bit CRC Erzeu gung entscheiden Dies setzt DriveWay dann in die richti gen Registerwerte um Bei der Erzeugung der Treiberschicht mit Drive Way kann sich der Benutzer voll auf die Funktionen und nicht auf deren Implementa tion in dem spezifischen Controller konzentrieren Das enthebt ihn jedoch nicht davon die Funktionen des MPC 860 zu verstehen es vereinfacht jedoch erheblich die Erstellung der Treiber Der Benutzer wird eben falls gewarnt wenn es Kon flikte bei der Nutzung der vorhandenen Ressourcen gibt Zum Beispiel k nnen die meisten l O Ports so wohl als einfache I O Pins Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt BOARD DESIGN 74 benutzt werden als auch spe zielle Funktionen erf llen Port C I O Pin15 kann als DMA Request DREQ RTS f r einen seriellen Port oder normale I O benutzt werden Eine Gruppe von Software Entwicklern die den DMA Treiber schreiben und dabei den PIN benutzen k nnen in Konflikt mit einer anderen Gruppe kommen die den Pin f r einen seriel len Port benutzen wollen DriveWay verhindert solche Konflikte
314. ver wendet wird besitzt eine eindeutige 32 Bit lange Ken nung Jedes Mal wenn eine Information aus einer Da tenstruktur verwendet wird wird diese Kennung ber pr ft Wenn diese Kennung als defekt erkannt wird star tet TTPos das System neu TTPos unterst tzt ver schiedene Betriebsmodi Je der Betriebsmodus definiert eine spezifische Menge von Tasks die nach einem vor definierten Schema aktiviert werden Wenn mehrere Be triebsmodi definiert sind kann das zeitliche oder funktionale Verhalten des Systems durch Umschalten des Modus einfach ver n dert werden Damit kann das System trotz Zeitsteue rung flexibel an unterschied liche Betriebsarten ange passt werden TTPos ist das kleinste Be triebssystem der Welt das harte Echtzeit und fehlertole rante Anwendungen unter st tzt Tabelle 1 zeigt den ben tigten RAM Speicher in Byte den TTPos f r typische Systeme mit einem einzelnen Betriebsmodus ben tigt Selbst bei einem relativ langsamen Motorola CPU32 Rechner mit 33 MHz ist die Task Umschaltzeit nur rund 20 us Dies schlie t die komplette Latenzzeit des Zeit Interrupts zirka 10 us und die Laufzeit des Dispat chers zirka 10 us ein TTPbuild ist das Design Tool auf Knotenebene das den TTPos Kernel vervoll st ndigt Es unterst tzt das Design von individuellen Knoten eines TTP C2 Clus ters Eine Tool Variante f r Stand alone Systeme die nicht mittels TTP in ein Netzwerk angebunden
315. verschiedener Chips mit bis zu 10 000 Ein setzvorg ngen erlaubt Zum Test stecken Entwickler den Adapter einfach auf das Prototyping Board mit einem 0 10 Zoll Mittelraster stecken das IC in den Sockel und schon ist der Prototyp betriebs bereit pa Emulation Technology Tel 001 40 89 82 06 60 Chip scale artiges IC Geh use in neues IC Geh use MicroLeadframe MLF von Amkor Technology Her steller von Geh usen und Pr fleistungen mit um die H lfte reduzierter Fl che Her stellungskosten im Vergleich zu traditionellen fl chenmontier ten Geh usen wurde jetzt vor gestellt Es eignet sich f r ICs mit 48 Anschl ssen oder weni ger wo Geh use auf Leadfra me Basis wirtschaftlicher her zustellen sind als Area Array Geh use wie z B Ball Grid Arrays BGAs Das Besondere an den MLF Geh usen ist je doch dass anders als bei tradi tionellen Leadframe Geh usen die Anschl sse auf der Ebene Systeme 2 2000 des Geh usebodens liegen TSSOPs mit 48 Anschl ssen haben eine Fl che von 101 mm ein MLF mit 52 An schl ssen dagegen belegt nur 64 mm Bei kleineren Geh u sen ben tigt ein 24 Anschl sse TSSOP 50 mm an Leiterplat tenfl che f r die Montage ein 24 Anschl sse MLF dagegen nur 16 mm Bei zehn An schl ssen braucht ein TSSOP 15 mm das MLF nur 9 mm Das MLF Design erm glicht die ungesch tzte Anordnung des metallenen Die Attach Paddles des Leadframes am Geh usebo de
316. via www systeme online de direkt 29 mm breiten und 10 mm ho hen Bausteine steckt man ein fach im Sandwich Verfahren bereinander Die Leitungen des X Bus ber den die Bau steine untereinander kommuni zieren werden dabei automa tisch durchverbunden In L ngsrichtung auf der gegen berliegenden Seite jedes Mo duls befinden sich Pfosten stecker deren Kontaktebenen zum Anschluss der O Kan le rechtwinklig nach au en zei gen Bis zu 16 Module lassen sich auf diese Weise zur Wunschkonfiguration verbin den egal ob Low cost echt zeitf higes Multiprozessorsys tem oder Standard PC Archi tektur Insgesamt k nnen an ei nen Bus bis zu 256 Module angeschlossen werden Die eigentliche Entwick lungsarbeit und ebenso das Know how des Ger teherstel lers besteht nun darin das Steu Systeme 2 2000 Produkte erprogramm zu implementie ren das dem Endanwender die individuellen Maschinenfunk tionen zug nglich macht Wenn es sich um zeitkritische Prozes se handelt kommt das echtzeit f hige OsX als Betriebssystem zum Einsatz ansonsten bildet Windows CE die geeignte Plattform f r Standardaufga ben In beiden F llen dienen zur Programmierung Standardent wicklungsumgebungen z B von Microsoft oder Borland In prise Dies gilt ebenso f r eige ne Echtzeitprogramme Ent sprechende Treiber und Biblio theken stehen f r C Delphi VisualBasic usw zur Verf gung Auch auf der Software Seite
317. via www systeme online de direkt physikalisch von der Applikations Software ge trennt Existierende Kom ponenten k nnen deshalb in einem neuen Kontext ohne nderungen der ge testeten und verifizierten Applikations Software wiederverwendet werden E Fehlertoleranz Fault To lerance Das replikade terministische Verhalten der zeitgesteuerten Tech nologie unterst tzt die Implementierung von feh lertoleranten Systemen durch aktive Redundanz Dies erm glicht die einfa che Konstruktion von hochzuverl ssigen Syste men Damit kann Anwen dungs Software transpa rent d h ohne nderung in nicht fehlertoleranten und in fehlertoleranten Systemen eingesetzt wer den TTP unterst tzt die Auf teilung eines gro en Sys tems in eine Menge von au tonomen Subsystemen mit kleinen und leicht testbaren Schnittstellen So wird es m glich gro e und komple xe Systeme aus unabh ngig voneinander entwickelten Komponenten mit minima lem Aufwand zu integrieren Anwendungsgebiete von TTP sind hochzuverl ssige harte Echtzeitsysteme wie zum Beispiel in der Auto mobilindustrie Luft und Raumfahrt in Industriesteu eranlagen Geb udesteue rungen im ffentlichen Ver kehr in der Robotertechno logie und in medizinischen Ger ten Ein gro er Teil der Auto mobilindustrie hat TTP als Technologie der Wahl f r Drive by wire Anwendun gen identifiziert Entwickelt als COTS Technologie com mercial off
318. von Motorola Com putersysteme auf der Basis des Hawk ASIC sowie den neuesten PowerPC Prozes sor MPC750 mit einer Kern Taktfrequenz von 350 MHz und einem mit 100 MHz ASIC zur Reduzierung der getakteten Frontside Bus a i am i 7 0 3 El TE g E 30 H 20 E iw a am Hr Ei 128 258 Bursi Size in Byles D 3 bi PEI Burst Ei PCI Bus Latenzzeit bei Bild 6 zeigt die erforderliche Zeit zur Abwicklung des Burst Zu griffs f r verschiedene Burst Gr en im 32 Bit und 64 Bit PCI Modus Beispielsweise werden bei 32 Bit Transfers zur Ab wicklung eines 256 Byte langen Burst Zugriffs etwa zwei Mikrosekunden ben tist Der gleiche Transfer w rde im 64 Bit Modus nur halb so lange dauern Diese Burst Gr e kann ein guter Kompromiss zur Erzielung eines hohen PCI Durchsat zes ber 100 MByte s f r 32 Bit Transfers und nahezu 200 MByte s f r 64 Bit Transfers sein ohne die Systemlatenzzeit unn tig zu verl ngern Nat rlich m s Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt Bild 6 Verh ltnis von Latenzzeit und Burst Gr e Mit einem L2 Cache von 1 MByte Gr e erf llt er die Anforderungen zahlreicher Anwendungen Dieser Ca che Speicher wird erg nzt durch bis zu 256 MByte breitbandigem ECC SDRAM Echtzeitanwendungen k n nen die effizienten 64 Bit PCI Transferf higkeit opti mal ausnutzen Dar ber hin aus l sst sich dank der b
319. wa 40 Millionen Mark im Jahr an Drittmittelerl sen Die steigende Studentenzahl liegt jetzt wieder bei ber 600 Anf ngern Der hochmoderne Fakul t tsneubau wurde auf dem Forschungsgel nde Gar ching von der Bauabteilung von BMW termingerecht und zu den budgetierten Kosten von 505 Millionen Mark errichtet Die Finan zierung erfolgte zum gro en Teil aus Privatisierungserl Infos zu Anzeigen Redaktions Kennziffern via www systeme online de direkt sen des bayrischen Staats Der Neubau bietet exzellen te Studienbedingungen in gut ausgestatteten H rs len und Seminarr umen In den Labors und bungsr umen stehen etwa 3000 Rechner Hermann Strass ist Berater f r neue Technologien ins besondere f r Busarchitektu ren Massenspeicher und in dustrielle Netzwerke Mit glied in nationalen und inter nationalen Normungsgremien in der IEEE Computer So ciety und im VITA Europe Advisory Board Er vertritt deutsche Unternehmen bei der Normierung in der VITA VMEbus und bei der PICMG CompactPCI f r Lehre und Forschung und sogar ein Windkanal zur Verf gung Studium in Fahr zeugtechnik Luft und Raumfahrt Produktions oder Verfahrenstechnik Me dizin oder Informations technik Werkstofftechnik oder Mechatronik und ande re Richtungen werden ange boten Die Feldbustechnik hat ei nen hohen Stellenwert am ITM das von Professor Ben der geleitet wird Bei den gro en Maschinen wird die
320. ware investieren Diese ist mitt lerweile so kurzlebig dass man jedes Jahr neue ben tigt Die ASIC Herstel ler haben da einen Vorteil denn sie machen die Entwicklung f r den Kun den Dieser braucht nicht in Software zu investieren Im FPGA Fall muss man als Anwender die Software ha ben Ob die Software oder die Hardware die Limitierung ist ist f r mich eine Henne Ei Diskussion betont Sche rer Wenn man einen Chip entwickeln will ist die Software nicht das Pro blem sie muss einfach vorhanden sein Notfalls muss man mit einer Partner firma zusammenarbeiten um dies si cherzustellen Ich sehe das als gleich gewichtig zwischen Hard und Soft ware Der Informationsfluss zwischen Chiphersteller und Software Hersteller muss klappen dann ist die Software auch nicht der S ndenbock wie es hier erscheint Warum macht jeder von uns seine Low end Fitter Software selbst fragt daraufhin Reis Wegen der kurzen Wege und weil damit bei Einf hrung eines neuen Produkts die Software von uns zu 50 Prozent fertiggestellt ist Die Anwender rgern sich ber Bausteine die nicht funktionieren es ist aber meist die Software Deshalb muss k nftig die Software noch st rker im Entwicklungsfluss eingebunden sein Der Trend geht aber zu allgemeinen Tools widerspricht Wummel Die Anwender wollen Standards haben Die enge Zusammenarbeit zwischen Hard und Software Lieferanten ist so wohl bei FPGAS wie bei ASICs n t
321. wieviel das Tool auto matisch vornehmen soll S mtliche anderen L sun gen zwingen die Designer ihren C C Code manuell bis zu dem Punkt zu verfei nern bei dem sie nur noch minimale Abstraktions und Produktivit tsvorteile ge gen ber der Designerzeu gung gleich von Beginn in VHDL oder Verilog bringen F r Designer die soforti ge R ckkopplung zwischen C C Quellcode und der generierten HDL brauchen unerst tzt System Compiler jetzt bidirektionale Ursa che und Wirkung Designer k nnen schnell die Ursa che irgendeiner Zeile gene rierten HDL Codes oder die Wirkung irgendeiner Zei le C C Quellcode einfach dadurch finden dass sie auf die in Frage kommende Co dezeile klicken was den Fehlersuchprozess beim De sign rationalisiert Durch die Entwicklung Bit genauer Bibliotheken wird auch weiterhin die Un terst tzung f r native C C Designs ausgebaut sie erm glichen die Simula tion von nativem Code exe der der Simulation von im System Compiler synthetisiertem HDL Code entspricht Die Bibliotheken unterst tzen ganze Zahlen mit oder ohne Vorzeichen sowie Flie komma Fest kommazahlen und folgen w hrend der gemischten Umwandlung ANSI C C Regeln CSim und System Compiler sind sofort f r So CHIP DESIGN laris und Windows98 NT Plattformen verf gbar Au erdem wurde System C vorgestellt eine neue Klassenbibliothek f r De sign Verifikation und Syn these auf Systemeben
322. z verwendet werden Die ispPAC20 Bausteine ha ben zwei PAC Bl cke zus tz lich sind noch ein 8 Bit D A Wandler und zwei Komperato ren enthalten Die ispPAC Bau steine verf gen ber eine Linearit t von 88 dB bei 10 kHz sowie ber einen hohen Dyna mikbereich gt 100 dB Die Ein und Ausg nge sind diffe rentiell und verwenden eine einfache Versorgungsspannung von 5 V im industriellen Tem peraturbereich Da die ispPAC Bausteine ber die In System Programmierbarkeit isp ver 37 SCHWERPUNKT 38 f gen k nnen beide Bausteine im eingel teten Zustand pro grammiert werden Hierdurch werden Entwicklungszeiten deutlich verk rzt und verein facht Die PAC Designer Software ist eine integrierte Entwick lungsumgebung die es dem Designer erm glicht durch ei ne schematische der Architek tur der Bausteine nachempfun denen Eingabem glichkeit schnell und einfach zum ge w nschten Ergebnis zu gelan gen Sie ist verf gbar f r Win dows 95 Windows 98 und Win dows NT Mit der Software PAC Designer f r PCs k nnen Entwickler die gew nschten Analogkomponenten ihre Ver bindung untereinander sowie ihre Charakteristika auf dem Bildschirm einstellen Da dies alles in einem Geh use unterge bracht ist kann der Entwickler jetzt vom What you see is what you get Vorteil dieser Software profitieren und gleichzeitig das Verhalten der gew nschten Eigenschaften si mulieren Jeder ispPAC Bau stei
323. zeigen Redaktions Kennziffern via www systeme online de direkt Systeme 2 2000 chronisation des Empfangs takts zum Sendetakt Sowohl der Sender als auch der Empf ngerchip des GigaSTAR Systems sind wie bereits erw hnt mit ei nem 36 Bit Parallel Interfa ce ausgestattet Die maximal 33 MHz betragende Fre quenz an diesem Interface entspricht einer Perioden dauer von 30 ns f r die Sig nale WRCLK und RDCLK Die bertragung eines ex tern generierten Parit ts Bit synchron zum parallelen Datenwort ist optional m g lich Steht ein externes Pa rit ts Bit zur Verf gung so pr ft der Sender das Signal bevor es bertragen wird Liegt kein externes Parit ts Bit vor generiert der Sender dieses Signal automatisch Sender und Empf nger be sitzen Ausg nge zur Anzei ge von Parit tsfehlern Der serielle Datenstrom ist DC balanciert und erm g licht so den Einsatz einer ka pazitiven AC Kopplung wodurch die vollst ndige Gleichstromtrennung der Verbindung erreicht wird Die DC Balance der seriel len Daten wird durch pro priet re Codierung im Sen derbaustein erreicht Sender und Empf nger des GigaSTAR Systems sind mit einem betriebssicheren schnellen Interface ausge stattet das entweder direkt an STP Shielded Twisted Pair oder Koaxialkabel mit definierter Impedanz oder an Lichtwellenleiter Module angeschlossen wer den kann Erste Tests mit STP Kabeln 50 Ohm Impe danz 100 Ohm differentiell
324. zogen oder systembezo gen bezeichnet werden Re lative Pfade vereinfachen Wenn nun mehrere Ent wickler CELLFONE auf ih re Rechner kopieren k nnen sie die Projektdatei mit der IDE ffnen und mit der Ar beit beginnen Die Ursache daf r besteht darin dass die IDE zuerst den Stamm des Verzeichnisbaums f r den Host Rechner aufl st Dies kann auf einem Rechner C MYPROJECTS und auf einem anderen D DEVE LOP FONE lauten Dann schlie t die IDE die Pfadbe schreibung ab indem sie die relativen Informationen aus der Projektdatei hinzuf gt Die IDE kann DOS Unix und MacOS Pfadnamen in terpretieren Da die Projekt datei Informationen ber die Build Targets Einstellun gen und Zugriffspfade des Programms in einem Format speichert kann die Projekt datei auf eine andere Platt form kopiert werden und die CodeWarrior IDE stellt die Projektinformationen wieder her So haben mehre re Entwicklungs Teams un geachtet der Plattform oder Verzeichnisstruktur Zugriff auf die Projektverzeichnis se Front pie Leine T Ges diri inia maine Fepreceniwien larg Burda Bild 3 Die CodeWarrior Build Architektur den Transfer der Projekt datei und aller Programm verzeichnisse Nimmt man an es existiere ein Ver zeichnis namens CELL FONE auf dem Server Die ses Verzeichnis enth lt die CELLFONE Projektdatei ein Quelldateienverzeichnis f r das Programm CELL FONE und ein Kunden Hea der V

Download Pdf Manuals

Related Search

Related Contents

Hyper 63/DHD360  Geovision GV‐NVR, 1 CAM  Saeco Coffee Makers CAP001/A User's Manual  Mode d'emploi  Quick Installation Guide TEW-652BRP  Red Hat Enterprise Linux 6 Administration des Logical Volume    LG-P768g - Movistar    

Copyright © All rights reserved. Failed to retrieve file