Home

Modellistica non-lineare auto-consistente di transistori ad effetto di

Contents

1. 2 Mag S22 modello nero 0 Mag S22 modello nero SS i 2 4 ly 8 10 10 12 12 14 14 0 5 1 1 5 2 2 5 3 3 5 4 0 5 1 1 5 2 2 5 3 3 5 x10 x10 S par S par 4 T T 8 p OEE eee re eA EER E ECES Angle S22 modello nero Se eee ee eee e reese Angle S22 modello nero L i 2 1 0 al 2 3 ha is SS N cc SG SS 3 iv ir rv so bon e e n For 0 0 5 1 1 5 2 2 5 3 3 5 4 0 5 1 1 5 2 2 5 3 3 5 f Hz x10 f Hz x 101 Figura 4 27 Confronto nel caso Vps 1 V per tutte le polarizzazioni di Ves le tracce di colore rosso sono le misure mentre quelle nere il modello j0 5 Pa 11 modello esse 11 misure 94 S22 modello S22 misure 180 0 5 S21 modello S21 misure Mag S11 modello nero Anglet b 4 o n w a Te ae ee T Mag S12 modello nero 1 5 0 5 1 5 0 5 0 5 1 5 2 2 5 3 3 5 4 x10 S par T Angle S12 modello nero 0 0 5 15 2 25 3 3 5 4 f Hz x 10 180 12 modello
2. Re Zm E t r F Z11 I Z12 j o 222 i gt Pal abati h POE Z11 Z12 1 5 siae No I i IA sa 0 5 Or Fe Pene ao a a a ea SO I E i e n 0 4 0 6 0 8 1 1 2 1 4 1 6 Freq GHz y 10 Figura 4 17 Andamento rispetto la frequenza della parte reale dei parametri della matrice delle impedenze a canale aperto in condizione cold FET dopo aver rimosso i contributi parassiti capacitivi e induttivi 82 Questo parametro ricavabile sperimentalmente mediante misure in continua 4 11 ma in accordo con quanto osservato e dimostrato sperimentalmente 4 12 per la condizione di misura di nostro interesse risulta che a 0 5 consentendo cosi di ottenere direttamente i restanti contributi parassiti risolvendo il sistema di 3 equazioni lineari rispetto le 3 incognite Det M 0 seguente 1 a 2 i Rs Re Z11 Rg i 1 Ren Re Z 3 4 19 2 Rp Re Z22 1 1 1 La determinazione della resistenza di Gate in circostanze in cui la lunghezza del canale sia piccola molto importante Dall accuratezza con cui si ricava questo elemento dipende l accuratezza con cui si modellizza il guadagno e quindi il funzionamento del dispositivo mentre i contributi parassiti di Drain e Source impattano direttamente sulla valutazione delle entit delle tensioni intrinseche in modo maggiore di quanto non avvenga per la Rc poich la corrente di Gate molto inferiore a quella di Drain La bont della metodologia proposta osservabile confro
3. P4lin P41 Miin M1 TCRDLTn 0 RSTir te4 VDSin VhighV Figura 6 15 Simbolo circuitale del modello implementato 6 4 2 VERIFICA DELL IMPLEMENTAZIONE BASATA SU SDD CASE STUDY 10X100 um GaN HFET Senza perdita di generalita la verifica del modello verra svolta sulla base di un particolare dispositivo Il dispositivo di cui si riportano i risultati e le misure un HFET basato su AlGaN GaN su un substrato di SiC per applicazioni di media potenza generalmente impiegato in banda S C e X 6 5 Il dispositivo caratterizzato da T Gate di lunghezza Lc pari a 0 5 um e composto di 10 finger ciascuno caratterizzato da una larghezza di canale W 100 um per un 149 totale di 1 mm di periferia di Drain e dalla presenza di Field Plate Il layout del dispositivo in esame riportato in Figura 6 16 Figura 6 16 Layout del dispositivo caratterizzato e modellizzato La caratterizzazione ha previsto misure I V e misure di parametri S in condizioni impulsate a temperatura ambiente La corrente della giunzione Schottky stata misurata in continua con il metodo Floating Drain Le condizioni di misura per le caratterizzazioni I V impulsate sono Tpulse 0 5 us con periodo T 0 5 ms DC 0 1 e la condizione di polarizzazione quiescente pari a Vps 25 V Ves 4 V La condizione di misura per i parametri di Scattering impulsati sono Tpulse 20ps con periodo T 2 ms DC 1 e la condizione di polarizzazione quiescente
4. 2 P3 _v12 VpkTVas 3 PiTVasf 215 1 B1XcoshiB2 Vos cosh 82 Vosii VpkT Vasj Vpks P1L Vos AlphaTiVgs alphar alphas 1 anh PsyVgs GG VAR VAR24 Vk 22 8881 io lambda 1 0 00830857 a VAR REmacaleguasons Tsabsi_v14 PsiDCiVgs P 1 TOCiVas VgsOC VpkTDC Vds P2TOC VV gsOC Vpk TDC Ves 2 PaTOC iV gsDCeV pe TOC Vcs 3 PITDC Vds P 1s TOC 1 810Chcasn B20C vasDC frcasn B20C Vas0C VpkTDC Vesi it Vpk00C42 VprsDC P 1LOC VdsDC Alpha TOCiVgs alpharTOC aiphasTOC t canhyPsibCiV gs ji PossOCiVgs Vos T absiies TOC Ves Ves Ty Ves0C VdsDC _v VgsDC _v12 OCmocel_parem ipkd iPKin A VBg VBGin lambca LAMBDwir 81 Btir Pis P1Sir B2 82ir Pru Piue P2 P2in Pa P4in Vpk0 VPKan Vpks VPK Sir alprar ALPHARin alphas ALPHASir VAR Vir VTRin ThermaiParameter TCIPKO TCIPK0iIm TCPI TCR tir TeP2 TCPar van RFmocei_param PRODC 0 103328 3 P1sDC 0 803849 no P20C lt 47658 fs lesTDC Vgs Vas T pk0TDC 1 tanh Ps DC V3s j itarniAlpha TDC Vgs VosDCi 1 iambcaDC VasDC Lsb0T axpiKB Vcg VireT IDC 0 189924 feo 810C 0 238833 0 B2DC 0 887008 eo VpkaDC 1 0978 feo VoksDC 0 0374281 lo aipharDC 2 78418 fo aiphasDC 0 320128 iso lambcaDC 0 007 19486 o PILDC 0 00103288 lt a Rih 32 3434 leo TCIPK 0 00886884 0 TCP 1 0 00283807 VAR Thermalegudonss Ipk0T ipk0 1 0 TCIPKO absi_v14 Ta PisT P1s i 0 TCP1 abs _v14 Ta PilT P1L P27 P2 1 0 TCP2 abs _vB4 Ta PaT P3 1 0 TC
5. ASRGRLLLIL Aare ete ee ool 00 0 5 10 15 20 25 30 Vos V 127 a eee ene O GO Vi The employed dynamic IV analyzer automatically reports the current value measured here p Va 6s V Vos V Regions of the ins transient Figura 5 20 Descrizione della misura I V impulsata I parametri da modulare a disposizione della tecnica sono la durata dell impulso Tt il periodo di ripetizione dell impulso T il punto di lavoro quiescente Qo Veso Vpso e la temperatura del dispositivo Ta La durata dell impulso tipicamente pari a qualche ms fino a decine di ns e minore tale quantit e minore saranno i contributi dispersivi che concorreranno alla risposta del dispositivo Questo parametro inoltre se fissato nell ordine dei ns garantisce la possibilit di esplorare le caratteristiche elettriche del dispositivo al di fuori delle normali condizioni operative Ad esempio possibile indagare l evoluzione del fenomeno del break down senza indurre danneggiamenti del dispositivo in quanto la breve durata dei segnali di stimolo non tale da determinare la persistenza dei fenomeni che causerebbero il fenomeno del break down permettendo cos di preservare il dispositivo da danneggiamento La durata del periodo con cui si ripetono gli impulsi si sceglie in modo da consentire al dispositivo stesso di tornare alla condizione iniziale una volta terminato l impulso di stimolo Questo parametro incide principalmente
6. Aw 3 20 175 Meas PAE a oo 100 21 24 27 30 33 36 Pav dBm Figura 6 55 Confronto tra potenza di uscita PAE e corrente di Drain al variare della potenza incidente alla frequenza di 5 5 GHZ in alto e a 10 GHZ in basso Il secondo set di misure consiste nella misura di potenza di uscita ed efficienza variando l impedenza di carico con cui si termina la porta di uscita del dispositivo a potenza di ingresso costante Anche in questo caso il test stato effettuato con una potenza di ingresso tale da determinare la compressione del guadagno di 3 dB per due frequenze diverse 5 5 GHz e 10 GHz Nel caso relativo a 5 5 GHz i contorni della potenza di uscita cos come la locazione del coefficiente di riflessione carico in corrispondenza del quale si osserva il massimo della potenza di uscita coincidono La medesima cosa si osserva analizzando i contorni relativi la misura della PAE che si riportano di seguito Load Pull Meas 5 5GHz O Max meas 5 5GHz Sim 5 5GHz O Max sim 5 5GHz 183 Load Pull Swp Max 61 0382 Meas 5 5 GHz O Max meas 5 5 GHz Sim 5 5 GHz O Max sim 5 5 GHz Swp Min 49 Figura 6 56 Confronto tra i contorni Load Pull misurati rosso e simulati blu della potenza di uscita a sinistra e della PAE a destra a 5 5 GHZ con Pin 30 2 dBm con Vcs 1 4 V e Vps 25 V In seguito il modello stato validato confrontando i contorni Load Pull r
7. ROMA A xe ATRE G5 UNIVERSIT DEGLI STUDI Scuola Dottorale EDEMOM European Doctorate in Electronic Materials Optoelectronics and Microsystems XXV Ciclo Modellistica non lineare auto consistente di transistori ad effetto di campo per applicazioni in alta frequenza Benedetto Pasciuto Relatore Prof Gennaro Conte Relatore esterno Prof Ernesto Limiti Maggio 2014 Ringraziamenti A conclusione del lungo e tortuoso percorso di studi che mi ha condotto al conseguimento del titolo di dottorato sento il dovere di esprimere i miei ringraziamenti ad alcune persone che vi hanno contribuito Ringrazio il professore Ernesto Limiti e il professore Gennaro Conte per avermi dato la possibilita di affrontare questo percorso di studi sotto la loro guida per avermi spronato e supportato La passione che ha animato i miei sforzi ha preso forma in periodi ormai lontani ed scaturita dai loro insegnamenti universitari Da loro ho appreso molto riguardo gli aspetti relativi alle metodologie con cui si affronta la ricerca scientifica e su come risolvere problemi complessi e articolati sia in ambito scientifico sia in quello della vita quotidiana Un ringraziamento particolare lo rivolgo a Walter Ciccognani per il continuo supporto e per avermi trasmesso la sensibilit e la passione per le attivit sperimentali Al mio amico Stefano Carta la cui enciclopedica cultura stata risolutiva per la revisione del manoscritto rivolgo un calo
8. accuratezza del modello Il problema della modellizzazione con approccio empirico necessita di individuare un buon compromesso tra consistenza con i principi fisici e aspetti pratici legati alla formulazione ed estrazione del modello quando questa approcciata con metodo empirico Quindi il tema verr affrontato in questo capitolo analizzando dapprima i principi fisici alla base del funzionamento di HFET e successivamente sar effettuata la revisione degli attuali approcci di modellizzazione cos da poter infine descrivere il modello che si propone in questo lavoro Dopo aver analizzato i possibili approcci per sviluppare il modello della carica di Gate sar discussa la derivazione l estrazione e l interpretazione fisica di un nuovo modello non lineare basato su un unica funzione analitica Il metodo sar infine verificato su due diversi dispositivi basati su due diverse tecnologie 3 2 CONSIDERAZIONI SUI PRINCIPI FISICI DI FUNZIONAMENTO Il cosiddetto effetto transistor nei dispositivi attivi ad effetto di campo basati su semiconduttore si deve alla modulazione della conducibilit del canale ad opera del terminale di controllo il Gate La legge di controllo di carica pertanto alla base del principio di funzionamento del HFET e assieme alla caratteristica velocit campo tipica dei portatori di carica mobile determina le propriet dei transistori ad effetto di campo Sia il flusso di 19 corrente attraverso il canale sia
9. jwfenl2 li T jwl 87 Sulla base di questa rappresentazione possibile derivare le relazioni analitiche mediante le quali si estraggono direttamente gli elementi dell intrinseco Queste relazioni sono rappresentate di seguito Ips Re Y22 Im Abs 1 T Atan Ww foo Se DI C Im 1 Im Y 2 Di m Y2 Y21 Yi yi2 Im Y21 Y12 Im Y21 Gm T 4 30 4 32 4 33 4 34 Si osserva che per garantire la necessaria consistenza al modello l intervallo di estrazione del termine fga coincide con quello adottato per i contributi C1 e C2 Si riportano i risultati dell estrazione effettuata applicando il metodo descritto in questo capitolo sfruttando le misure del dispositivo basato su GaN precedentemente introdotto Inizialmente si procede all individuazione dell intervallo di frequenza di estrazione di ciascun elemento Questa operazione si effettua analizzando il grafico degli andamenti illustrati in Figura 4 23 88 Ri Q 10 tau sec x10 Cgd F 4 Rds 0 Cds F Figura 4 23 Andamenti dei contributi intrinseci rispetto al variazione di frequenza Una volta individuati gli intervalli di frequenza di estrazione si verifica che ciascun elemento manifesti minime variazioni della sua entita al variare della frequenza Questa verifica illustrata in Figura 4 24 x10 Cds F Figura 4 24 Verifica della sc
10. oO a o Cae go Lav lass Compiler Le rated SHEL Load Signa Source Amplifier Impedance Tuner Coapler pedante 1 aner Figura 6 40 Schema a blocchi della sezione di uscita di un sistema Real Time Load Pull 170 Ovviamente all aumento delle capacit del set up corrisponde l aumento del costo del sistema di misura e questo giustifica la limitata diffusione di questi apparati Per il presente studio la preferenza ricade sul Load Pull passivo 6 11 in quanto l obiettivo validare le emergenti tecnologie per frequenze inferiori ai 10 GHz Il banco di misura utilizzato implementato in Selex ES e permette misure di Load Source Pull da 2 a 18 GHz Esso costituito da due tuner elettromeccanici prodotti da Maury due accoppiatori direzionali che permettono la misura della potenza di uscita e della potenza riflessa rispettivamente alla sezione di uscita e di ingresso del HFET un alimentatore duale per fornire le alimentazioni quiescenti di Drain e di Gate un generatore di segnale e un TWT per iniettare il segnale a RF alla sezione di ingresso del dispositivo come rappresentato nello schema in Figura 6 41 PC Controller Tuner Signal Controller Generator ionalCoupler _ Directional Coupler 7 ere HBL Peak Power Meter X Gate Figura 6 41 Schema a blocchi del sistema Load Pull utilizzato La validazione del modello implementato stata effettuata utilizzando due diversi se
11. 2 MODELLI NON LINEARI DI HFET PER APPLICAZIONI IN ALTA FREQUENZA 2 1 RUOLO DEI MODELLI NELLA PROGETTAZIONE DI CIRCUITI PER APPLICAZIONI IN ALTA FREQUENZA L elettronica per le alte frequenze ha subito notevoli sviluppi a partire dalla met dello scorso secolo Lo sviluppo delle tecniche di analisi e progettazione circuitali assieme all avanzamento delle tecnologie dei dispositivi elettronici hanno sostenuto nel tempo l affermazione del trend che ancora oggi prosegue che vede un continuo incremento delle prestazioni dei circuiti elettronici per alta frequenza in termini di massima potenza e massima frequenza di esercizio La contemporanea espansione delle telecomunicazioni tra le cui applicazioni troviamo la telefonia il posizionamento geografico e le comunicazioni satellitari ha indotto la ricerca a supportare la crescita di questi floridi mercati attraverso lo sviluppo di nuove tecnologie di dispositivi elettronici L incremento della frequenza di lavoro e la potenza sono giustificate dalla necessit di soddisfare la diffusione e la qualit di quei servizi L interesse nello sviluppo di dispositivi elettronici avanzati ad elevate prestazioni ha condotto all affermazione di tecnologie basate su materiali avanzati come GaAs Arseniuro di gallio e GaN mediante i quali possibile superare i limiti fisici osservati nei micro circuiti basati sull utilizzo di dispositivi realizzati su Si silicio La maggiore linearit e potenza garantita dai
12. Figura 5 16 Modello non lineare del HFET inclusivo dei fenomeni di dispersione 121 La presenza del condensatore in serie al generatore Ipsrr consente di preservare il comportamento del modello in continua poich resta attivo il solo generatore Ips garantendo cos la consistenza tra modello DC e AC A RF questo partecipa assieme al generatore Ips rF determinando l entit della costante di tempo tipica dei fenomeni di dispersione Si osserva infine che affinch non sia violata la consistenza del modello tra DC e AC assieme al principio di Kirchhoff il generatore ausiliario rappresentativo dei fenomeni di dispersione risulter vincolato a quello DC mediante la seguente relazione Ips rRF Ips rRF Ips pc 5 36 Questo approccio conduce alla formulazione di un modello elettro termico in cui le dipendenze delle caratteristiche del dispositivo vengono rappresentate in modo completo e coerente da un punto di vista fisico Si garantisce quindi la completa descrizione delle caratteristiche del dispositivo nelle diverse condizioni operative utilizzando la medesima formulazione analitica delle correnti beneficiando cos delle su citate propriet La dipendenza delle propriet elettriche e di trasporto dei semiconduttori si ripercuote sulle caratteristiche elettriche e prestazionali dei transistori in modo molto importante attraverso la variazione delle principali quantit che interessano il funzionamento del dispositivo e in quanto tali
13. Questo elemento infatti garantisce il rispetto del principio di conservazione di carica terminale e quindi dell energia La formulazione di un modello per questo tipo di componente seguendo l approccio di modellizzazione empirico evidenzia una difficolt legata all impossibilita di effettuare misurazioni dirette di cariche in alte frequenze a cui si somma l ulteriore difficolt di separare i due contributi 0Q 0V1 e 0Q 0V2 per poi poter effettuare il passaggio di integrazione e infine giungere alla forma di Q Non risultando possibile effettuare misurazioni dirette di Q necessario individuare una strategia adeguata a svolgere questo compito 24 C non lineare C non lineare dipendente da 1 tensione v c dipendente da 2 tensioni i dQ _ dQwvydv dv ui dQ V1 V2 _3Q Vi V2 dV OQ Va V2 dV it rela LARE ARRE dt dv dt dt dt av dt V dt dV dV i t CV V2 ir La CV V2 ae I I Linearizzando gt vw el v Linearizzando gt w T a o a O Mes 0Q V V2 C Vi Va T_ d Q V1 V2 C2 V1 V2 lt a z 01 f C v dv Ove MYA cc W avan Jar 3 5 PRINCIPIO DI CONSERVAZIONE DELLA CARICA Il principio di conservazione della carica si applica a tutti gli elementi circuitali senza perdite La conservazione della carica in un simulatore circuitale deve essere osservata sia da punto di vista fisico attraverso il vincolo dovuto al primo principio di Kirchhoff
14. ga W 11 lg m Y Y 2 3 118 gs Il confronto tra gli andamenti delle tre quantit calcolate riportato in Figura 3 24 3 5 tere TTET arsesnczanan EA 9 Im Y11 Y12 Aw fgs 34 4 A Im Y12 Aw fgd E O Im 11 A Figura 3 24 Confronto tra gli andamenti della corrente di Gate a piccolo segnale calcolati a partire dalle quantita misurate 62 Analizzando i precedenti grafici emerge che a meno di errori trascurabili derivanti dalla accuratezza dell estrazione dei singoli elementi e dell errore di misura possibile osservare un ottima sovrapposizione delle curve Questo consente di dire che il modello coerente e che l approccio basato sul criterio della divisione di corrente effettivamente valido per trattare la carica di Gate su base di un approccio empirico 3 12 RIFERIMENTI BIBLIOGRAFICI 3 1 D E Root Measurement based active device modeling for circuit simulation Eur Microw Conf Advanced Microw Devices Characterization and Modeling Workshop Madrid Sept 1993 3 2 J Staudinger M C De Baca and R Vaitkus An examination of several large signal capacitance models to predict GaAs HEMT linear power amplifier performance IEEE Radio and Wireless Conf Aug 1998 pp 343 346 3 3 D E Root Nonlinear charge modeling for FET large signal simulation and its importance for IP3 and ACPR in communication circuits Proc 44th IEEE Midwest Symp on Ci
15. parametri S in regime impulsato Mediante le informazioni estraibili da queste caratterizzazioni possibile includere tutti i fenomeni complessi precedentemente identificati come fenomeni di memoria L approccio empirico di estrazione del modello non lineare auto consistente sinteticamente descritta in Figura 2 8 e nel seguito di questa tesi verranno discusse tutte le diverse fasi Non linear Trapping capacitances a effects Small Signal IV Model Rg Ri Dgs f Vgs Dgs f Vgs T Lg Cds Dgd f Vgd Dgd f Vgd T Cpg T Ids f Vgs Vds Ids f Vgs Vds T Ls Gm Cpd Gd ci Ld Cgs tre Ids f Vgs_trap Vds T Rs Cgd Rd fgd Figura 2 8 Procedura di estrazione del modello non lineare Il modello risultante si compone di un limitato numero di parametri e al termine dell estrazione viene solitamente validato sulla base di misure nel dominio della frequenza Load Pull e del tempo 17 2 6 MODELLI AUTO CONSISTENTI Il problema della consistenza del modello non lineare si presenta sotto forma di diversi risultati quando il modello utilizzato con diversi simulatori In pratica il problema della consistenza si manifesta nella forma di anomalie nei risultati ottenuti con diversi approcci di soluzione di problemi circuitali Ad esempio la non consistenza osservabile come un incoerenza tra il modello non lineare che opera in regime lineare e i dati di misura 2 4 Questo aspetto determina nella maggioranza dei casi la violazione anche del
16. quindi della carica nel caso di componenti attivi Nel caso di transistori il generatore non lineare di corrente di Drain prevede infatti la presenza di una ritardo T osservabile anche durante l analisi di piccolo segnale che garantisce al contempo la causalit del modello in regime tempo variante senza impattare sulle propriet numeriche del modello durante analisi DC Per quanto riguarda le sorgenti di carica invece richiesto che queste siano modellizzate in modo tale da non violare il principio di conservazione della carica cos come stato trattato ampiamente nei precedenti capitoli Infine anche la definizione dei parametri del modello deve essere effettuata in modo da essere sufficientemente fisica in modo da non determinare nei componenti del modello valori poco realistici durante le simulazioni 6 4 VERIFICA DEL MODELLO La verifica del modello consente di appurare la correttezza dell implementazione in termini matematici e funzionali In questa fase si effettuano i controlli sulla funzionalit del modello in ambiente CAD rispetto la proposta rappresentazione analitica e differisce dalla validazione 137 del modello La prima un operazione intesa a qualificare la capacit del particolare modello e del corrispondente insieme di parametri nel riprodurre il comportamento del dispositivo e quindi i dati misurati utilizzati durante l estrazione del modello stesso La seconda intende verificare la capacit del modello nel
17. 0 P3 0 gt Ves Figura 5 6 Controllo dell andamento della derivata della Tanh mediante la variazione dei coefficienti dell argomento della funzione L espressione della corrente di Drain utilizzata nel modello la seguente Ips Vasi Vosi Ipx 1 tanh Y Vesi tanh a Vpsi 1 Vpsil 5 9 in cui stata evidenziata la dipendenza della corrente dalle tensioni di controllo riferite alla parte intrinseca del dispositivo e cio rimuovendo dalle tensioni applicate ai terminali del dispositivo le cadute di tensione dovute ai contributi resistivi parassiti La dipendenza dalla tensione Ves stata formulata come serie di potenze il cui termine di ordine maggiore il terzo come descritto nella 5 10 W Vesi Pi Vesi Vpr Pa Vesi Vpr P3 Vasi Vpr 5 10 Nella precedente compare il termine Vpx che stato introdotto per traslare la caratteristica ingresso uscita in corrispondenza della tensione relativamente cui si verifica il flesso della curva Ips e quindi il punto in cui si verifica il valore massimo della trans conduttanza Implicitamente questo parametro veicola le informazioni relative alla tensione di pinch off caratteristica del dispositivo in virt della funzione Tanh su cui si basa questa rappresentazione Tale parametro generalmente risulta una quantit dipendente dalla tensione Vps la cui relazione individuabile studiando la derivata seconda della Ips o equivalentemente l
18. 3 4 Rappresentazione sotto forma di circuito equivalentedell intrinseco per il HFET secondo l interpretazione basata sulla divisione di capacit A sinistra rappresentato il modello non lineare e a destro guelo Nole oita E OOT E O E AEA T O OT 31 Figura 3 5 Implementazione di condensatori non lineari nel simulatore da 2 39 33 Figura 3 6 Modello a largo segnale a curcuito equivalente derivato interpretando la carica di Gate sulla base della divisione drcorrente 90240 dalia 34 Eigurd3 lt Portitore dicorrentie aiuola alii 34 Figura 3 8 Equivalenza tra rappresentazioni del modello intrinseco di ampio segnale 36 Figura 3 9 Equivalenza tra rappresentazioni del modello dell intrinseco a piccolo segnale 37 Figura 3 10 Differenza tra tensioni applicate e tensioni intrinseche i 44 Figura 3 11 Andamento della carica in alto e delle derivate parziali del modello in basso in funzione delle tenon Gl COMTI OMON sok tac sts laicale 46 Figura 3 12 Andamento della carica e della capacit associata al contributo relativo alla giunzione Schottky Gate Source in funzione delle tensioni di CONtrollo reerieeiiiee river eieeie 48 Figura 3 13 Andamento della carica totale e della capacit associata alla giunzione Schottky in funzione geliete S0NrooONioontieira bia T a T 48 Figura 3 14 Andamento della carica di canale e d
19. AT ALA 0 35 15 z 0 35 x J IALIA ATTI 0 25 x 0 25 da gt O 1 84 Su WS SS Sy x 2 L 0 2 TOTTI 1 0 2 x 2 6 A 0 15 0 1 o T 0 05 t t t t t t 0 05 t t L l 3 5 3 2 5 2 1 5 1 0 5 0 0 5 10 15 20 25 30 90 x 10 6 55mm 4 1 E r k r NI 45 4 A 8 pep F g O 0 5 0 0 7 0 7 0 7 1 t 0 4 0 5 p 0 5 Sea nett p TTT o ti and d oS a 0 4 n 04 4 l ai
20. Barton and C M Snowden Two Dimensional Numerical Simulation of Trapping Phenomena in the Substrate of GaAs MESFETs IEEE Transactions on Electron Devices Vol 37 No 6 pp 1409 1415 June 1990 3 13 J S Atherton C M Snowden and J R Richardson Characterization of Thermal Effects on Microwave Transistor Performance Using An Efficient Physical Model IEEE MTT S International Microwave Symposium Digest pp 1181 1184 1993 3 14 S D Agostino and A Beti Beruto Physical based Expressions for the Nonlinear Capacitances of the MESFET Equivalent Circuit EEE Transactions on Microwave Theory and Techniques Vol 42 No 3 pp 403 406 March 1996 3 15 N Scheinberg RJ Bayruns P W Wallace and R Goyal An Accurate MESFET Model for Linear and Microwave Circuit Design IEEE Journal of Solid State Circuits Vol 24 No 2 pp 532 538 April 1989 3 16 I Angelov H Zirath N Rorsman A New Empirical Nonlinear Model for HEMT Devices IEEE MTT S International Microwave Symposium Digest pp 1583 1586 1992 3 17 J Rodriguez Tellez K Mezher and M Al Ddaas Improved Junction Capacitance Model for the GaAs MESFET IEEE Transaction on Electron Devices Vol 40 No 11 pp 2083 2085 November 1993 3 18 H Statz P Newman I Smith R Pucel and H Haus GaAs FET Device and Circuit Simulation in SPICE EEE Trans Electron Devices Vol ED 34 1987 pp 160 169 3 19 Parker A
21. Cominciando con il caso in cui il dispositivo opera in regione lineare della caratteristica I V imponendo la tensione Vps 1 V Vos 3 Ve Vps 4 V Si verificher se il modello sia accurato in questa condizione operativa rispetto la quale i modelli tradizionali generalmente falliscono nel rappresentare il comportamento capacitivo del dispositivo I risultati delle simulazioni sono riportati in Figura 6 25 Figura 6 26 e Figura 6 27 rispettivamente Sebbene siano visibili alcune differenze tra gli andamenti delle misure rispetto le simulazioni in tale condizione operativa si evidenziano alcuni dei limiti del modello in bassa frequenza derivante probabilmente da una imperfetta rappresentazione della parte reale dell impedenza di uscita del dispositivo Ciononostante analizzando i grafici su carta di Smith e l andamento del modulo e fase del S12 e la fase del S21 non si riscontrano differenze 156 significative tra gli andamenti Questo verifica la correttezza del modello e mostra che il modello non lineare consistente con il comportamento misurato a piccolo segnale freq 300 0MHz to 40 00GHz phase S 3 4 phase S 1 2 1E9 1E10 4E10 1E9 1E10 4E10 freq Hz freq Hz 1E9 1E10 4E10 1E9 1E10 4E10 freq Hz freq Hz Figura 6 25 Confronto tra i parametri S misurati rosso e simulati blu con Ves variabile e Vps 1 V 157 freq 300 0MHz to 40 00GHz freq 300 0MHz to 40 00GHz 100 le id TA o
22. Confronto nel caso Vps 25 V per tutte le polarizzazioni di Vas le tracce di colore rosso sono il modello senza Ri mentre quelle nere il modello Ri ottimizzato 99 Il confronto dimostra come R sia prevalentemente influente sul fit del parametro S11 e in quanto tale opportuno che sia introdotto nel modello data l importanza del parametro rispetto la rappresentazione del coefficiente di riflessione di ingresso del dispositivo 4 5 RIFERIMENTI BIBLIOGRAFICI 4 1 H Sledzik I Wolff A New Approach to Nonlinear Modelling and Simulation of MESFET s and MODFET s European Microwave Conference 1990 4 2 G Dambrine A Cappy F Heliodore E Playez A New Method for Determining the FET Small Signal Equivalent Circuit IEEE Transactions on MTT Vol 36 No 7 June 1988 4 3 M Berroth and R Bosh Broad band determination of the FET small signal equivalent circuit IEEE Trans Microwave Theory Tech vol 38 pp 891 895 1990 4 4 I Bahl P Bhartia Microwave Solid State Circuit Design John Wiley amp Sons 1988 4 5 P White and R Healy Improved equivalent circuit for determination of MESFET and HEMT parasitic capacitances from ColdFET Measurements IEEE Trans Microwave Theory Tech vol 3 pp 453 455 1993 4 6 B L Ooi and J Y Ma An improved but reliable model for MESFET parasitic capacitance extraction Radio Frequency Integrated Circuits RFIC Symposium 2003 IEEE 8 10 June 2
23. a piccolo segnale sono misure di parametri di Scattering impulsati ottenuti mediante una correzione degli errori sistematici basata sulla tecnica di calibrazione TRL effettuata con standard on wafer I coefficienti iniziali ottenuti in parte per ispezione visiva degli andamenti delle quantit estratte sono elencati nellaTabella 3 2 Casp Cepp Ceo Cou Pi P20 0 01 0 01 0 1 0 6 0 7 0 01 0 01 Tabella 3 2 Parametri iniziali per il modello della carica di Gate del dispositivo AlGaaAs GaAs 4x75 um Win semiconductors che in seguito alla procedura di ottimizzazione sono stati modificati come nella Tabella 3 3 Casp Cepp Ceo Cou 83 34 320 3 68 2 5 0 083 0 004 0 4 1 28 2 38 1 28 1 04 0 78 0 0126 0 015 Tabella 3 3 Parametri ottimizzati del modello della carica di Gatedel dispositivo AlGaAs GaAs 4x75 um Win semiconductors La verifica fatta ha avuto come principale parametro l errore assoluto che al termine dell ottimizzazione misurava 0 02 partendo da quantit rappresentate in fF anzich in F Successivamente sono stati confrontati i dati sperimentali con le derivate parziali del modello ottenuto 412 41 08 06 04 VGS V Figura 3 17 Confronto tra Cgs misurata simboli e Ci linea continua del modello 57 CGD fF 2 18 16 14 42 14 08 06 04 02 0 VGS M Figura 3 18 Confronto tra Cgs misurata simboli e C2 linea continua del modello Dal confronto mostrato in Figura 3 17 e in Figura 3 18 e
24. at 3 19 Nella 3 19 si osservano contributi di correnti reattive nel ramo Gate Source di cui uno deriva dalla variazioni di carica associate al ramo Gate Drain Una medesima situazione si verifica per il ramo Gate Drain Questo comportamento rapportabile al funzionamento dei transistori come la modulazione delle cariche associate alle regioni di svuotamento ed pertanto ragionevole da un punto di vista fisico Il rispetto del principio della conservazione della carica in questo caso si esprimer come Cos ICgam _ ACgom _ Caa _ 4 op Via dVya V dVgs poich dalla 3 19 si ha che o 0 0 Qg Qgs ga 3 21 Vgs UWs OVgs 28 OQ E A Via OVga Vga Questo risultato non consente pero di fare alcun tipo di riflessione e valutazione sulle singole cariche relativamente ai due rami del circuito In questo modo il principio risultera rispettato solo in senso lato poich valido solo per la carica totale di Gate In questo caso non si osserveranno correnti in DC nel nodo di Gate del modello durante le simulazioni ma restano possibili contributi di corrente DC nei singoli rami del circuito Affinch il modello rispetti il principio in senso stretto bisognerebbe garantire le seguenti uguaglianze O98 OC asm 0 3 23 Vga Vas OC OC st _ sem 9 3 24 OVas OVoa N Analiticamente questa trattazione corretta e consente di conferire al modello finale la propriet della consistenza
25. carica di Gate e della funzione di divisione della corrente reattiva 148 Figura 6 15 Simbolo circuitale del modello implementato M iii 148 Figura 6 16 Layout del dispositivo caratterizzato e modellizzato ii 149 Figura 6 17 Modello non lineare basato su SDD a 6 porte definito per il dispositivo in esame 150 Figura 6 1S2FEMIsurekVIMPISTO iii 150 Figura 6 19 Verifica del modello IV per Vpsmax 40 V veccssesececeeeccccsececcesecccceeesesececsssusececeesecsseeeesesesecseseeesesenses 151 Figura 6 20 Verifica del gm e della gg del Modello per Vpsmax 40 VV 151 X1V Figura 6 21 Simulazione della corrente di Drain e relativa trans conduttanza e conduttanza di uscita per Vocem COV CV cea BMedlcadbibbcclibliiialicrollibeleaiaa 152 Figura 6 22 Confronto tra misure e modello della corrente attraverso la giunzione Schottky Gate Source 153 Figura 6 23 Simulazione della corrente del diodo Schottky Gate Source al di fuori dell intervallo di misura ai One AES SAEED FON NEE e I ee ene oe ETE yee eT ON oP Re ae 153 Figura 6 24 Confronto tra i parametri S misurati rosso e simulati blu con Ves e Vps variabile 155 Figura 6 25 Confronto tra i parametri S misurati rosso e simulati blu con Vgs variabile e Vps 1 V 156 Figura 6 26 Confronto tra i parametri S misurati rosso e simulati blu con Vgs variabile e Vps 3 V 157 Figura 6 27
26. che nella figura la Isiow Data la dipendenza temporale con cui si sviluppano i fenomeni su citati si evidenzia la natura dispersiva del comportamento del dispositivo Dalla fisica dei semiconduttori possibile trarre lo spunto per identificare la possibilit di sfruttare misure impulsate per evidenziare i fenomeni a cui siamo interessati Le trappole sono difetti nel semiconduttore caratterizzati da un particolare contributo energetico e la loro occupazione con conseguente cattura di carica pu avvenire solo le i portatori di carica mobile sono sottoposti ad opportuni campi elettrici Quindi la quantit di carica accumulata negli stati di difetto pu essere controllata modulando i potenziali applicati In dettaglio la misura impulsata consiste nel controllare i campi applicati in modo statico mentre si esplorano le curve I V sollecitando il dispositivo con stimoli con forma di impulsi di breve durata ponendosi nella regione identificata in Figura 5 18 come Irast Allo stesso modo possibile controllare la condizione termica in cui opera il dispositivo in quanto la condizione di polarizzazione statica applicata al dispositivo durante la misura impulsata determina la temperatura di canale attraverso la variazione della potenza dissipata su di esso La breve durata dell impulso permette di eliminare dalla risposta del dispositivo i contributi derivanti da fenomeni dispersivi e termici Da questo discende l importanza di que
27. come opera il software in s Ciononostante sono disponibili interi libri e articoli in riviste tecniche di settore che trattano in modo molto dettagliato questi argomenti di cui senza togliere meriti ad altri autori si riporta un utile riferimento 6 1 6 3 ASPETTI GENERALI DELL IMPLEMENTAZIONE DI MODELLI NON LINEARI IN CAD L implementazione di un modello in ambiente CAD comincia con la scelta della rappresentazione che si desidera realizzare del modello stesso la cui struttura consentir successivamente di tradurre la corrispondente descrizione analitica in una forma gestibile dal simulatore La rappresentazione pu essere realizzata sotto forma di un insieme di relazioni costitutive dei rami del modello meglio nota come netlist oppure nella forma di circuito equivalente Questa scelta dovr tenere conto del particolare ambiente di lavoro adottato poich da questo derivano strumenti dedicati per il particolare scopo La descrizione sotto forma di circuito equivalente generalmente usabile in tutti i CAD dedicati alla simulazione RF necessita di esprimere la dipendenza dalle variabili di controllo degli elementi non lineari in modo opportuno per il CAD specifico osservando sia le regole proprie del software per la definizione delle variabili e delle equazioni analitiche sia regole generali relativamente alle espressioni matematiche Queste ultime devono essere formulate come funzioni continue e perci evitando strutture condizi
28. contributi dovuti agli elementi parassiti del modello Vasi Ves Rslps Relea Vpsi Vos Rs Rp Ips 3 86 Veni Vasi Vosi A titolo di esempio nella successiva figura sono rappresentate le variazioni delle tensioni intrinseche rispetto alle tensioni applicate ai terminali di un dispositivo HFET VDSi V VDSi V 44 O VGSi V VGS
29. cui far variare queste durante la procedura di ottimizzazione il cui risultato finale l insieme di coefficienti del modello della carica di Gate Si sottintende che qualora l errore non venisse minimizzato al variare dei parametri il set di condizioni iniziali fornite all algoritmo potrebbe non essere ottimale oppure caso ben pi grave il modello analitico non corrisponderebbe ad una corretta rappresentazione del dispositivo che si tenta di modellizzare 3 9 VERIFICA DEL MODELLO A conclusione di questo capitolo si mostrer come il modello analitico si applichi a casi reali La verifica del modello verr effettuata mostrando come seguendo l approccio descritto nei precedenti paragrafi si ottengano i parametri del modello e che questo consenta di riprodurre il comportamento dei dati sperimentali I dati sono stati ottenuti effettuando l estrazione del circuito equivalente a piccolo segnale secondo le tecniche che saranno descritte in dettaglio nel successivo capitolo La prima verifica stata condotta sulla base di un dispositivo basato su AlGaAs GaAs per applicazioni di media potenza in alta frequenza Il dispositivo caratterizzato da una lunghezza di canale pari a 0 25 um composto da 4 finger larghi 75 um realizzato dalla fonderia Win Semiconductor Reference plane Figura 3 16 Layout del dispositivo AlGaAs GaAs 4x75 um Win semiconductors 56 I dati sperimentali a disposizione per l estrazione del circuito equivalente
30. del canale molto piccola e quindi la seguente condizione risulta essere verificata anche per frequenze non eccessivamente elevate I L amp 1 4 3 La seconda condizione viene successivamente sfruttata per calcolare deterministicamente i parametri della parte intrinseca del modello che risulteranno pertanto dipendenti dalle tensioni applicate A differenza del precedente approccio questo risulta essere robusto efficiente e accurato qualora le misurazioni che si adoperano per l estrazione siano sufficientemente accurate Il metodo di estrazione diretta del circuito equivalente si articola in 5 passi fondamentali Questi sono 1 Esplorazione delle caratteristiche I V del dispositivo Questo studio preliminare volto ad esplorare i diversi regimi di funzionamento del dispositivo indispensabile alla successiva identificazione di polarizzazioni di interesse in ottica di caratterizzazione e modellizzazione oltre a definire il campo di validit del modello stesso 2 Estrazione dei valori da associare ai componenti del circuito equivalente estrinseco parassiti sfruttando misurazioni in DC e misurazioni di parametri di Scattering con terminale di Source e Drain allo stesso potenziale Note come misure in condizioni di Cold FET si effettuano misure di parametri S quando nel canale non scorre alcuna corrente Questa condizione di polarizzazione utile poich consente di rappresentare il dispositivo con un modello analitico semplic
31. del modello indispensabile una dettagliata conoscenza della struttura fisica e della tecnologia affinch il modello possa rappresentare accuratamente i dati sperimentali Un altro approccio molto popolare per formulare modelli di HFET l approccio empirico Questo approccio utilizza funzioni analitiche con sui si riproducono le dipendenze dalle tensioni delle capacit misurate Numerosi sono i lavori sulla base di questo approccio sebbene in letteratura si evidenzi una disparit tra questi e il numero di modelli I V proposti I modelli delle capacit non lineari di HFET ad oggi esistenti possono essere classificati in due gruppi Nel primo gruppo 3 15 3 17 confluiscono tutti quei modelli in cui i due contributi capacitivi Ces e Cep sono trattati separatamente con l inevitabile conseguenza della violazione del principio della conservazione di carica L implementazione di questi modelli in CAD di simulazione circuitale risulta problematica se basata sull utilizzo di capacit non lineari e ambigua nel caso si utilizzino due sorgenti di carica distinte per il modo in cui queste sono ottenute La violazione del principio di conservazione della carica inoltre determina problemi di convergenza durante le simulazioni riducendo l usabilit nonch l accuratezza del modello stesso Al secondo gruppo appartengono quei lavori in cui sono stati formulati modelli analitici della carica di Gate dipendenti da due tensioni 3 18 3 19 Dall analisi
32. della frequenza Il circuito linearizzato risultante in questo caso rappresentato in Figura 4 5 Cpap intrinseco Figura 4 5 Modello lineare a circuito equivalente inclusivo dei fenomeni di dispersione La trans conduttanza gm modellizza il guadagno di corrente del dispositivo HFET Esattamente si definisce come la misura dell incremento della corrente di uscita al variare della tensione applicata al Gate per tensione di Drain costante Anche questo elemento pu manifestare il fenomeno della dispersione in frequenza come una riduzione del suo valore 70 massimo fino a quote pari al 20 rispetto al suo valore in DC A questo elemento inoltre si associa anche il tempo di ritardo transito t che descrive il tempo che la carica elementare nel canale impiega per raggiungere una nuova condizione di equilibrio in seguito ad una variazione della tensione applicata all elettrodo di Gate Tipici valori di questo termine sono nell ordine del pico secondo e si riduce con la lunghezza del canale L 4 1 ESTRAZIONE DEI PARAMETRI DEL CIRCUITO EQUIVALENTE Il modello a circuito equivalente di dispositivi elettronici estraibile da misure sperimentali secondo due possibili approcci uno di questi basato sull utilizzo massiccio di procedure di ottimizzazione l altro si basa sulla tecnica di estrazione diretta dei singoli contributi al modello L approccio che sfrutta l ottimizzazione dei parametri del modello consiste nell individuare la comb
33. delle sue carenze sono causate dalla scarsa aderenza con i principi fisici interessati 33 a on Vi V2 b Figura 3 5 Implementazione di condensatori non lineari nel simulatore da 2 39 Per completezza si osserva che esistono delle varianti a questa rappresentazione che introducono modifiche alle espressioni empiriche per le capacita non lineari mediante fattori moltiplicativi che rendono conto di dipendenze dalla tensione Vps delle C non lineari Anche queste sono soluzioni prevalentemente empiriche che non consentono di dare una rappresentazione fenomenologica corretta I modelli basati su questa interpretazione sono abbastanza diffusi e utilizzati nel progetto di circuiti amplificatori grazie alla semplicita di estrazione e implementazione 3 36 3 38 tra questi c il modello Chalmers L azione di controllo della carica di Gate da parte delle tensioni applicate al dispositivo si manifesta con delle correnti reattive in risposta a variazioni delle stesse grandezze di controllo A partire dalla relazione diretta causa effetto e cio variazioni di carica corrente reattiva sfruttando il primo principio di Kirchhoff risulta che la corrente reattiva entrante nel terminale di Gate si divide in due contributi corrispondenti alle correnti nei due rami del circuito equivalente intrinseco _ dQgW gs Vja g 7 a I la 3 45 Dalla 3 45 si evince che secondo questa interpretazione la carica di Gate viene assunta come la sola sor
34. derivanti da discontinuit delle derivate nei punti in corrispondenza dei quali si introduce l approssimazione e quindi preferibile che siano evitati quando possibile Ovviamente bisogna osservare anche alcuni concetti di base della teoria dei circuiti quali ad esempio quello di causalit e di passivit in particolare per gli elementi passivi La passivit la propriet legata all energia Per circuiti che dissipano si esprime dicendo che l effetto di una causa di breve durata limitata nel tempo tende a scomparire al trascorrere del tempo o si mantiene al pi limitato In altri termini si pu esprimere dicendo che l elemento o il circuito non pu fornire energia all esterno pi di quanta non ne abbia accumulata t E t p t dt 20 Vt 6 2 00 dove E t l energia in ingresso al sistema La causalit invece impone che in qualsiasi istante to l effetto dello stimolo dipenda solo dai valori della causa per t lt to Per circuiti lineari un espressione equivalente che l effetto nullo per t lt to se nulla la causa per t lt to Per bipoli passivi la causalit discende dalle altre due propriet 6 2 Praticamente queste propriet possono essere conferite al modello mediante l introduzione di componenti dissipativi nel caso di componenti passivi mediante l utilizzo di funzioni di ritardo per le variabili di controllo e mediante una formulazione che rispetti i principi di conservazione dell energia e
35. di alta frequenza che si presta molto bene anche come base di validazione di un modello non lineare la tecnica del Load Pull Analizzando le caratteristiche elettriche del modello variando le impedenze su cui sono terminate le porte di ingresso e uscita del dispositivo esso costituisce un fondamentale test della accuratezza del modello specialmente se effettuato variando la frequenza e la polarizzazione del dispositivo 167 Diversamente dalle misure I V e di parametri S impulsate che sono intrinsecamente tecniche di misura lineari con le misure Load Pull possibile osservare il funzionamento del dispositivo in condizioni di lavoro in cui il dispositivo stesso portato in regime di funzionamento non lineare Sollecitando il dispositivo con segnali rappresentativi di una condizione operativa reale variando ad esempio la potenza di ingresso possibile valutare parametri come il guadagno di potenza e il contributo spettrale del segnale di uscita che sono quantit non utilizzate per l estrazione del modello e che sono rappresentative dell incidenza delle non linearit presenti nel dispositivo Per questi motivi le misurazione Load Pull consentono effettivamente di validare la bont del modello nell ottica di utilizzare tale entit nella progettazione di circuiti nel CAD Inoltre a differenza dei parametri S ottenuti chiudendo le porte del dispositivo misurato su un carico puramente reale e pari a 50 Q nei circuiti il dispositivo in
36. di de embedding relativi alla polarizzazione cold FET e Ves 0 6 V Ig 3 mA che evidenziano tale comportamento tipico per questa tipologia di dispositivi j1 0 j1 0 05 05 S S N Z amp Zz wie j5 0 ov Te CN oo KS Ss ai tell o 40 2 45 0 x A d xX X 40 5 74 0 j1 0 21 12 0 p F F F F F CE 0 E F F F F E TE 21 12 Per I di Pa Lul pe 40 40 60 60 80 80 100 amp t A 100 f t F F t 0 0 5 1 1 5 2 2 5 3 4 0 0 5 1 1 5 2 2 5 3 3 5 4 10 10 x 10 Figura 4 9 Parametri S di un AlGaAs GaAs HFET per Vps 0 Vcas 0 6 Ig 3 mA dopo aver rimosso i contributi capacitivi parassiti A causa di questa caratteristica che accomuna tutti gli HFET si preferisce affrontare l estrazione dei contributi induttivi parassiti polarizzando il dispositivo cold FET in una condizione di canale aperto Ves 0 V La rappresentazione circuitale con cui si assume essere rappresentabile il dispositivo in tale condizione di polarizzazione la seguente Figura 4 10 Modello a circuito equivalente a canale aperto in condizione cold FET dopo aver rimosso i contributi parassiti capacitivi 77 Il circuito di Figura 4 10 rappresentabile in una forma equivalente trasformando la rete a Pi Greco in una a T Il circuito risultante assumendo C1 C2 e tra
37. dispositivi basati su GaAs e GaN ha permesso la diffusione di dispositivi elettronici basati su etero giunzioni tra semiconduttori a cui si sono aggiunte numerose varianti sul tema che differiscono per materiali impiegati e per tecnologia La maturit della tecnologia una caratteristica imprescindibile per consentire l utilizzo di dispositivi moderni in circuiti in cui si tende verso la progettazione di circuiti monolitici in cui le possibilit di post tuning sono azzerate L uso intensivo di simulazioni complesse ed accurate assieme all uso di supporti informatici per la progettazione CAD diventato l attuale paradigma della progettazione in particolare in applicazioni in cui si osservano fenomeni non lineari Questo approccio consente di superare il precedente metodo basato pesantemente sulla ricerca delle migliori condizioni attraverso complesse e lunghe misurazioni Per questo la progettazione di circuiti ad elevate prestazioni a RF e a microonde che utilizzano componenti attivi necessita di modelli che descrivano accuratamente il comportamento non lineare Questa esigenza particolarmente sentita nell ambito dell elettronica per telecomunicazioni perch in questo ambito il comportamento non lineare dei dispositivi e circuiti pu causare problemi di interferenze e limitare la banda effettiva La disponibilit di modelli in grado di rappresentare tutti i fenomeni non lineari che intervengono nel funzionamento dei dispositivi e di fun
38. fja Y AR pa eee n Si evidenzia che nel caso del parametro Y12 non risulta presente il fattore moltiplicativo fga poich per definizione questo parametro implica che Vi sia pari a zero e quindi la totalit della corrente reattiva fuoriesce dalla porta 1 della rete da cui deriva l espressione della 3 58 Le relazioni di interesse relativamente le componenti della carica di Gate linearizzate si ottengono manipolando i dati estratti dalle misurazioni secondo le seguenti relazioni oQ UV gs Vja 1 y i 3 60 Vea i mt 12 2 00gWVas Vga 1 dv mintz Ci 3 61 Imi Yn WGmT Y21 ni 3 62 Iga Im Y 38 Una rappresentazione di questo tipo risulta vantaggiosa perch la consistenza del modello assicurata dall aver descritto l intero fenomeno con una sola sorgente di carica dipendente da due tensioni Il corrispondente modello linearizzato presenta due contributi capacitivi che sono facilmente ottenibili da misure Il modello perci sar valido rispetto l intero dominio Vas Ven e pertanto sar possibile implementare il modello in modo consistente nei CAD di simulazione circuitale commerciali garantendo al modello robustezza rispetto ai problemi di convergenza Questa caratteristica deriva soprattutto dalla possibilit di imporre al modello analitico il rispetto del principio di conservazione della carica terminale nella forma pi generale che equivale a 0 0 0 Qg Qy 0 3 63 V
39. ha portato allo stato attuale dei modelli ai nostri giorni in cui si riescono a descrivere fenomeni elettrotermici in modo auto consistente e con elevati gradi di specializzazione dei modelli per le particolari applicazioni Concludendo questo breve excursus si osserva che attualmente a differenza dei contributi non lineari a carattere reattivo le componenti resistive sono adeguatamente modellizzate e il compito di modellizzare un dispositivo consiste nell effettuare delle scelte di tipo analitico e sperimentale con cui formulare il particolare modello in grado di rispondere alle particolari esigenze di accuratezza e complessit le quali saranno legate alla tipologia di applicazioni in cui verranno impiegati i particolari dispositivi e quindi modelli Nel seguito di questo capitolo verranno proposte delle metodologie di modellizzazione motivate ai fini di sviluppare modelli auto consistenti di transistori ad effetto di campo basati su etero giunzioni 103 5 2 MODELLO EMPIRICO I V L approccio di modellizzazione empirico si contraddistingue da altri approcci per il partire dall esperienza sperimentale e in particolare si basa sulle quantit misurate ponendosi come scopo ultimo quello di riprodurre in modo accurato le caratteristiche del dispositivo nelle condizioni di esercizio di interesse Analizzando i dati sperimentali possibile riprodurre gli andamenti delle quantit misurabili mediante una rappresentazione analitica delle quantit
40. in un sotto circuito e rappresentato con il simbolo di un FET generico e consente l inserimento dei parametri del modello come un tipico elemento circuitale del simulatore EL RARA AREA IONI MO N SII 4 IPKin 207 266 _ KBGATEIn 0 CGS0In CGSO M23n M2 TCCDLTin 0 CDLTin te4 P41 Sin 0 172471 VBGin 0 CGDOin 0 M2in M3 RTHin 0 RDLTin 164 PfLin 0 0084065 VSBZin 0 CGSPlin CGSP M4in M4 CTHin 0 01 RDLTminin 163 P2in 0 00206123 P10in P10 CGDPlin CGDP LGSin LGS IDGeteit te11 RGin 1 2 e PBin D 0421122 Pilin P11 CCHin CCH LGDIin LGD lODreinin ie11 RSin 06 Blins464425 P20in P20 CCH2n 0 TCIPKGin 0 002 VthDrainin 3 RDIS1 B2in 0 0192228 PZiin P21 Ciin C1 TCP1in 0 002 VthGatein 3 CPGin 56 VPKOin 1 0853 P22in P22 C2in C2 TCP2in 0 002 PgGatsin 1 CPDin 25 VPKSin 0 0741421 P22in P23 C3in C3 TCP2in 0 002 PgDrsinin 1 CPGDir 1 ALPHARin 0 620063 P30in P20 C4in C4 FOLSB0in 0 002 Rlin 0 89 GSSin gt 100 gt gt ALPHASin 0 011308 P31in P31 Diin D1 TCALPHARin O RGDin 0 000001 LGin 57 LAMBDAin 0 09507837 P32in P32 D2in D2 TCALPHASin 0 CDSim M WDin 45 VTRin 25 P33in P33 D3in D3_ _ TeCGSOin 0 002 TAUin 2 38 LSin 14 5 LSBin 0 001 P40in P40 D4in D4 TCCGD0in 0 002 CSTirn 1e 5 VGSin ViwV C KB oo
41. l elemento duale Rep qualora fosse necessario provvedere ad una migliore riproduzione dei parametri S del modello rispetto le misure si preferisce ricorrere alla procedura di ottimizzazione con cui individuare l entit di questi due elementi 1 1 I e r 0 1 2 St 0 8 H 0 8 1 3958 X A 9 Eg 4 ti 0 6 7 7 gt IA Fi 5H 0 6 n 0 8 1 a px ee E j 2 y de A a di y 1 5 Bia _ 3 A Fa Pa Z a 04 2017 a a X K KF e 4 214 5 P T 02 n 02 mee a y Pf ge di 2 A_dh i l 2 8 T 0 2 0 2 gt ci si 3 H eK n PR e en io E 3 2 0 4 L 0 4 ee sii i ee t 3 5 2 1 5 1 0 5 0 0 5 10 15 20 25 30 Vgs V Vds V Figura 4 31 Andamento al variare della tensione di Ri x 10 4 51 4 a ni H 3 3 5 TA 5 10 3 15 G pa Di 3 25 25 7 a 30 BR I A LL 3 HS 1 5 AL J 1 A 0 5 E T T T T ln ln C 3 5 3 2 5 2 1 5 1 0 5 0 Vgs V Figura 4 32 Andamento al variare della tensione di Rga Il processo
42. la derivata prima della Ips rispetto Ves e la funzione stessa 1 0 5 0 Vpks 0 5 1 Gate voltage V Figura 5 7 Illustrazione del significato fisico dei parametri del modello di Fc Ves 109 Con lo scopo di rappresentare al meglio la variazione del valore di picco della trans conduttanza al variare della Vps necessario introdurre una dipendenza funzionale anche per il parametro Pi da Vps in particolare per rappresentare accuratamente nella regione in cui il dispositivo in regime di funzionamento lineare Questa dipendenza stata formalizzata mediante la seguente espressione che inoltre permette di garantire al modello la necessaria robustezza nell intorno di Vps 0 V dove sia gm che Ips risultano entrambi pari a 0 By Pio Pi Vps Pis 1 gt 1 i 1 Vpsi is Pis cosh B gt Vpsi I coefficienti B1 e B2 sono dei parametri di fitting del modello Cosh VDS Figura 5 8 Andamento della funzione con cui si rappresenta la modulazione del parametro P1 del modello L introduzione dei termini aggiuntivi nella serie di potenze consente una duplice funzione Dal punto di vista analitico introduce la possibilit di rappresentare le asimmetrie nella forma della trans conduttanza mediante P2 e di controllare meglio la caratteristica I V nella regione del pinch off ad opera del parametro P3 Dal punto di vista fisico invece i tre parametri sono direttamente riconducibili alle caratteristiche di guadag
43. le motivazioni elencate in precedenza la Tanh rappresenta la scelta pi conveniente come verr mostrato di seguito Nel caso di HFET una coppia di espressioni che risultano aderenti alle quantit misurate e che consentono di rappresentare per via empirica gli andamenti dei contributi capacitivi riconducibili alla carica di Gate sotto forma di derivate parziali e adottata per la costruzione della equazione della carica di Gate la seguente 45 QG Ves Ven Ci Vos Van Vos 3 87 Cip Coot 1 Tanh f Cen fg Sech B fz Tanh a f2 00Q Ves Van C2 Ves Ven TE GD 3 88 Cop Cgof 1 Tanh f4 Cen fo Sech a f2 Tanh B f3 Le derivate miste ottenute derivando C rispetto Vep e C2 rispetto Ves risultano OC Ves Van ai dl CcoCcn fa fz Sech B fz Sech a f2 3 89 0C Ves Van DR CcoCcn fa fz Sech B fz Sech a fz 3 90 e la risultante espressione della carica risulta Qe Ves Van Cip Vas Cop Van CenCco Tanh a f2 Tanh B f3 Log Cosh Log Cosh 3 91 iC Vas di gl a Cop van ji gl an Pi P41 La verifica della correttezza del metodo si ha derivando l equazione 3 91 rispetto Ves e Vep le cui espressioni coincidono con la 3 87 e la 3 88 confermando la consistenza con le espressioni di partenza evidenziando inoltre che non necessario introdurre una costate di integrazione per accomodare il problema La soluzione ottenuta generale rendendo il modello ottenuto valido sul intero domi
44. matematico nel software e contestualmente verificare 154 che il modello in se garantisca la proprieta di consistenza al modello Dal momento che questa implementazione richiede l utilizzo di una sola sorgente di carica e non stato mai implementato in precedenza in questo modo questa verifica stata fatta con particolare attenzione nei riguardi dell implementazione prima e sul comportamento poi I parametri del modello della carica di Gate sono Casp Capp Ceo 1 95 0 083 0 004 0 6 1 04 0 78 0 0126 0 015 Tabella 6 4 Parametri del modello della Carica di Gate Nelle figure che seguono sono confrontati i parametri S risultanti delle simulazioni con le misure del modello implementato per tutte le polarizzazioni considerate Figura 6 24 Analizzando gli andamenti delle simulazioni curve in blu nei grafici possibile affermare che non si osservano andamenti fuori famiglia evidenti Ma questa prima e sommaria osservazione stata utile solo ad individuare anomalie macroscopiche Nel seguito si riportano i risultati relativi a particolari condizioni di polarizzazione di interesse 155 NW freq 300 0MHz to 40 00GHz TA as m _ St SS oo mo no aa 1E9 1E10 4E10 1E9 1E10 4E10 freq Hz freq Hz SA TA DD NX OD aoa now DO ge CA G 60 1E9 1E10 4E10 1E9 1E10 4E10 freq Hz freq Hz Figura 6 24 Confronto tra i parametri S misurati rosso e simulati blu con Ves e Vps variabile
45. necessario che il modello non lineare includa questo fenomeno In condizioni operative a causa del fluire della corrente nel dispositivo si osservano incrementi locali e globali della temperatura del dispositivo La dissipazione di potenza nel dispositivo infatti causa per effetto Joule l incremento della temperatura in luogo della finita entit della conducibilit termica dei materiali impiegato come substrato dei transistori L azione contro reazionante principale del fenomeno dell auto riscaldamento self heating si ha nei riguardi della riduzione della mobilit dei portatori di carica mobile determinata anche per l aumento dei fenomeni di scattering A questo si aggiunge la riduzione delle Ec dei materiali a causa del quale consegue la riduzione delle densit di carica nel canale come conseguenza delle discontinuit dei profili della banda di valenza e conduzione tra diversi materiali A questi fenomeni si aggiungono altri di natura pi deleteria nei riguardi della integrit del dispositivo Le rotture dovute a hot spot ed elettro migrazione la cui conseguenza principale la distruzione del dispositivo ne sono un esempio Tutto questo determina che il generatore di corrente Ips introdotto nel modello non lineare e le relative quantit che si ottengono da questo elemento attraverso linearizzazione risultino fortemente dipendenti dalla temperatura di esercizio implicando cos la necessit di una corretta modellizzazione di questa rela
46. nelle quali si osservano fenomeni di secondo ordine che complicano notevolmente la procedura di estrazione dei resistori parassiti Approcciando l estrazione dei contributi resistivi parassiti con il metodo basato sulla misura di soli parametri di Scattering occorre individuare una strategia di estrazione con cui ottenere le entit dei 3 diversi contributi introdotti nel modello di piccolo segnale considerando che in genere questo un problema male condizionato poich presenta 4 incognite a fronte di un numero massimo di 3 relazioni algebriche La quarta incognita del problema rappresentata dalla resistenza di canale del dispositivo che seppure di piccola entit non trascurabile Inoltre per quanto gi esposto riguardo la particolarit del comportamento capacitivo di dispositivi di tipo HFET relativamente alla condizione di polarizzazione in diretta non possibile confidare su misure di parametri S con la giunzione 79 di Gate polarizzata in diretta per osservare comportamenti resistivi anche a bassa frequenza a scapito dell accuratezza dell estrazione La soluzione proposta a questo problema si base di una metodologia sviluppata in passato 4 10 la quale non implica misure di parametri S in diretta ma sfrutta due diverse misure una a canale aperto Vpo lt Ves lt Vy e una al pinch off Ves lt Vpo dove Vy rappresenta la tensione di soglia della giunzione di gate I dati sperimentali su cui si effettua l estrazione de
47. pari a Vps 25 V Ves 1 4 V mentre la polarizzazione dinamica stata fatta variare in modo da ottenere sia dati relativi alla condizione COLD FET sia a quella HOT FET Sulla base di questi dati stato estratto il modello mentre sulla base di misure a largo segnale a 1 tono potenza di ingresso variabile con carico fisso e potenza di ingresso fissa e carico variabile sar svolta la validazione del modello e quindi del metodo Il modello formulato non contempla fenomeni termici a causa della mancanza di alcuni dati sperimentali necessari per quegli scopi ed pertanto inclusivo di un solo generatore di corrente di Drain rappresentativo della corrente RF Nel modello stato introdotto un contributo capacitivo dovuto alla presenza del Field Plate modellizzato con il condensatore Css la cui collocazione nel modello osservabile in Figura 6 17 Per i restanti elementi del circuito equivalente intrinseco si sfrutta l assunzione che questi abbiano un comportamento lineare indipendente dalle tensioni di controllo sia per quanto riguarda la resistenza di canale Ri che per il parametro del ritardo t e anche per la capacit Cps I valori nominali per questi elementi sono stati individuati mediandone i valori estratti al variare della polarizzazione nell intorno del punto di lavoro Ves 1 4 V e Vps 25 V 150 bu DC Y Drain L Idc 1 fA en G nea c go Num 2 Gate L10 R C34 R Rd C33 L Ld Cc Num 1 n _ R44 Te il C Cds c css R C32 ca
48. principio di conservazione della carica che invece bisogna rispettare affinch il modello non presenti problemi di convergenza durante le simulazioni La non consistenza deriva anche dalla mancata inclusione nel modello dei fenomeni termici a cui si devono variazioni delle caratteristiche e delle prestazioni del dispositivo che quindi necessario includere per consentire la previsione di prestazioni in applicazioni di alta potenza 2 5 Per garantire la dovuta accuratezza del modello bisogna formulare il modello empirico basandosi prevalentemente sui principi fisici di funzionamento assieme ad una conseguente corretta implementazione Il primo aspetto da considerare quello di mettere a punto un modello che conservi la medesima topologia quando si opera in regime lineare e in regime non lineare In tal senso per certi aspetti ancora irrisolta la questione riguardante la modellizzazione delle non linearit reattive di Gate Il comportamento reattivo di Gate assimilabile ad un elemento non lineare dipendente da due tensioni e i modelli proposti in letteratura per questo elemento introducono sempre alcune semplificazioni da cui scaturiscono le limitazioni che sono all origine di questo problema La possibilit di sviluppare un modello non lineare auto consistente deve pertanto affrontare questo tema Molti dei modelli in uso attualmente sebbene siano accomunati da una simile topologia differiscono per la formulazione analitica con cui si
49. questo modello analitico sarebbero utili Dal momento che la formulazione analitica del modello empirico molto aderente ai principi fisici si potrebbe tentare di ricondurre la forma del contributo di carica associata al canale dell espressione del modello non lineare della carica di Gate della legge di controllo di carica di etero giunzioni cos da enfatizzare ancora pi il carattere semi fisico del modello L estensione del modello al caso non quasi statico deve essere affrontato sviluppando l analisi della parte intrinseca del circuito equivalente a piccolo segnale includendo questa tipologia di comportamento nell ottica di applicare il modello a frequenze sempre pi alte Un importante caratteristica dei modelli empirici a circuito equivalente in ottica industriale la scalabilit dei parametri in funzione del numero di finger e della larghezza del canale La verifica delle regole di scalatura e l identificazione degli intervalli entro cui queste sono valide un altro importante aspetto che bisognerebbe indagare 188
50. riprodurre misure non utilizzate durante l estrazione del modello Il principale scopo della verifica pertanto quella di individuare qualora presenti e correggere errori legati propriamente all implementazione nel simulatore o carenze del modello La prima operazione della verifica consiste nell assicurarsi del corretto utilizzo dei parametri e delle variabili da parte del simulatore rispetto la formulazione analitica definita Questa verifica sufficientemente semplice nel caso di componenti lineari mentre pi delicata nel caso di elementi non lineari Nel caso di componenti non lineari si traduce nella verifica delle propriet di consistenza del modello Inoltre praticata confrontando la risposta del modello non lineare sollecitato con piccolo segnale rispetto alle misure a piccolo segnale in termini di parametri di Scattering Un altro test per la consistenza del modello qualora questo includa fenomeni elettro termici consiste nel verificare che la dipendenza delle correnti dalla temperatura sia riprodotta correttamente dal modello osservando attraverso la potenza dissipata dal dispositivo durante la simulazione anche la temperatura operativa che non deve assumere valori non fisici Successivamente bisogna verificare che il modello non lineare rispetti il principio di conservazione della carica Questo test pu essere basato sulla verifica di assenza di contributi di corrente DC che aumentano con l aumentare della frequenza 6
51. self heating and charge trapping effects IEEE Trans Microwave Theory Tech 2009 57 3322 132 5 12 J W Bandler Q Zhang and S H Chen Efficient Large Signal FET Parameter Extraction Using harmonics IEEE MTT Symp Digest pp 577 580 1989 5 13 Curras Francos M C Tasker P J Fernandez Barciela M Campos Roca Y Sanchez E Extraction of Transistor Large Signal Models from Vector Nonlinear Network Analyzers ARFTG Conference Digest Spring 55th On page s 1 5 Volume 37 June 2000 5 14 Remley K A Practical applications of nonlinear measurements Microwave Measurement Conference 2009 73rd ARFTG On page s 1 15 5 15 Werthorf A van Raay F Kompa G Direct nonlinear FET parameter extraction using large signal waveform measurements Microwave and Guided Wave Letters IEEE On page s 130 132 Volume 3 Issue 5 May 1993 5 16 Pattison L Greer A Linton D Patterson A D Leckey J G Vector Corrected Harmonic Measurement of High Power Transistors ARFTG Conference Digest Spring 51st On page s 26 31 Volume 33 June 1998 5 17 M H Somerville J A del Alamo and P Saunier Off state breakdown in power pHEMT s The impact of the source IEEE Transaction on Electron Devices vol 45 no 9 pp 1883 1889 September 1998 5 18 M H Somerville C S Putnam and J A del Alamo Determining dominant breakdown mechanisms in InP HEMT s IEEE Electron Device Le
52. sfruttando adeguate tecniche di correzione degli errori sistematici di misura mediante l utilizzo di specifici standard di calibrazione possibilmente realizzati sul medesimo wafer dove sono fabbricati i dispositivi A partire da questi dati sperimentali possibile mediante operazioni matriciali che si rifanno alla connessione di reti 2 porte procedere alla sottrazione dei contributi dovuti ai parassiti Le manipolazioni matriciali consistono prevalentemente in trasformazioni di matrici per la rappresentazione di reti 2 porte S Z Y In termini pratici si ricorre ad una rappresentazione nella forma di matrici di impedenze quando il contributo parassita da rimuovere connesso in serie rispetto ai terminali del dispositivo intrinseco Data la topologia proposta in Figura 4 19 per il modello questa operazione prevede la successione di soli due passaggi Il primo passaggio interessa i contributi capacitivi Per i contributi connessi in parallelo rispetto ai terminali del dispositivo intrinseco si sfruttano rappresentazioni nella forma di matrice delle ammettenze In questa forma di rappresentazione l operazione consiste di semplici operazioni aritmetiche da applicare ai singoli parametri della matrice Y come quelli riportati nella successiva figura 84 S S11 a S21 S22 Intrinseco Rs F Y Y 11 LI ie Hi 122 y Yu Jw Cy Cpga Yi2 jwCpga Y21 JWCyga Y22 jw Cpa Cpga Figura 4 20 Circuito risultante
53. si compone il dispositivo e sia dalla sua geometria In luogo della natura dinamica dei fenomeni termici conveniente introdurre il concetto di impedenza termica mediante la quale possibile rappresentare l aspetto temporale del fenomeno in esame L azione esercitata sulle caratteristiche elettriche del dispositivo da parte di questo fenomeno risulter pertanto rappresentata in modo dinamico favorendo la consistenza del modello Questa risulta cos definita AT t _ cn t Ta Zry t AP AP K W 5 38 che tradotta in una rappresentazione elettrica equivalente risulta composta dal parallelo dalla resistenza termica di cui sopra e da un condensatore mediante il quale possibile rappresentare l aspetto dinamico di accumulo e rilascio del calore in modo molto efficace Sulla base del parallelo Rr e Cru si introduce la corrispondente costante di tempo caratteristica del fenomeno come Try Rry Cry 5 39 Invertendo l espressione 5 38 possibile calcolare la temperatura di canale come Tou t Zry t Ppiss Ta K 5 40 Nell ipotesi di linearit immediata la trasformazione dell impedenza termica dal dominio del tempo a quello della frequenza permettendo cos di disporre di un sintetico parametro a cui legare le caratteristiche del modello che per l analogia stante tra il dominio elettrico e quello termico offre una immediata rappresentazione del fenomeno attraverso un circuito equivalente Infatti sostituendo alla
54. solo intrinseco parametri Y si procede alla valutazione mediante espressioni analitiche dei valori associati a ciascun elemento del circuito equivalente intrinseco per ciascuna polarizzazione Hot FET Solitamente questa fase della caratterizzazione procede elaborando i dati una frequenza per volta o in altri termini per ciascun valore di frequenza appartenente all intervallo di misura I valori degli elementi ottenuti per ogni frequenza o per le frequenze assunte come significative ai fini della modellizzazione sono infine mediati in modo che risultino indipendenti dalla frequenza Come verifica della correttezza della topologia in questa fase si possono valutare le variazioni manifestate dai valori dei componenti dell intrinseco rispetto la frequenza Questi nel caso di una adeguata topologia al variare della frequenza non dovrebbero manifestare grandi variazioni 5 Mediante una procedura duale a quella del passo 2 si procede a integrare il circuito intrinseco con gli elementi estrinseci mediante analoghe elaborazioni matriciali A valle di questa serie di passi si effettuano le dovute verifiche della bont della caratterizzazione del circuito equivalente e nel caso siano necessarie si procede a piccole ottimizzazioni del circuito finale Quindi come ultimo passo si effettua la verifica del modello la quale abbinata alla procedura di ottimizzazione consente di ottenere una quasi perfetta riproduzione da parte del circuito equivalente de
55. sorgente di carica La validazione del modello implementato stata effettuata utilizzando due diversi set di dati sperimentali Uno di questi il test a 1 tono e rappresenta il risultato di caratterizzazioni della potenza di uscita Pout della efficienza PAE e della corrente di Drain Ip a frequenza fissa variando l entit del segnale di test terminando il dispositivo su un impedenza rappresentativa del carico ottimo per massimizzare la potenza di uscita Questo test stato 182 effettuato successivamente a una diversa frequenza Nel caso in cui la frequenza del segnale di test pari a 5 5 GHz dal confronto tra le misure e la simulazione risulta che sia la potenza di uscita e quindi il guadagno e sia la corrente di Drain sono ben riprodotte dal modello co come la PAE Contestualmente stata verificata anche la capacit del modello di predire le prestazioni al di fuori dell intervallo di misura osservando come il modello non presenti andamenti delle quantit simulate non fisici e riesca in effetti a simulare sia la saturazione del guadagno e sia la riduzione della PAE Simulated 70 400 a A 60 EK e f A L 50 VA 314 re ut 40 271 lt o ui V a Meas a pae A im PAE 3 1 pe n i Pega co D Aa Meas PAE x 20 ee 4 186 a 10 SAT 143 Lt 0 4 100 10 5 15 5 20 5 25 5 30 532 09 Pav dBm Simulated 80 400 60 325 lt 40 250 8 Mose Pout wo ea E Z R 9 Meas DS
56. sugli aspetti termici e al fine di condurre misurazioni iso termiche necessario che sia maggiore della costante di tempo caratteristica della dinamica temporale propria del dispositivo Il parametro che maggiormente conferisce flessibilit e significato alla tecnica la selezione del punto di lavoro statico La condizione termica a cui si trova il dispositivo infatti controllabile sia ponendo il dispositivo ad una temperatura costante e sia imponendo un particolare punto di lavoro statico Ad esempio nel caso in cui non scorra corrente quiescente nel dispositivo si potr realizzare una condizione di misura iso termica escludendo cos dalla misura i contributi derivanti dal calore Viceversa variando il punto di lavoro scegliendo condizioni di diverse Pais possibile osservare come e quanto incidano i fenomeni termici sulle caratteristiche del dispositivo Ppiss Vps o Ips o0 Vaso Vps o 5 48 Si riporta il risultato di una misura I V impulsata effettuata su un dispositivo basato su GaN al variare della potenza dissipata Figura 5 21 128 gt v AAO N A Nee me Dan Vi A pt f a VW NEDANET via Ae go tran Figura 5 21 Effetto della Pdiss sulle caratteristiche elettriche del dispositivo Misure a confronto tracce in nero misura DC altre tracce ottenute variando la Pdiss mediante la variazione della Vaso QP Vps 10 V Le curve riportate in Figura 5 21 consentono di ricavare mediante fitting l entit della
57. tensione di Gate Attraverso la manipolazione di questi parametri e in particolare ricavando la pendenza della parte immaginaria dei parametri Y possibile estrarre le entit dei contributi capacitivi parassiti Nella suddetta condizione di polarizzazione il canale del dispositivo assimilabile ad un circuito aperto poich la resistenza di canale molto elevata Per la condizione imposta mediante Vps 0 V anche il contributo dovuto a Cps sar trascurabile Operando in regime di medio basse frequenze f lt 4 GHz possibile trascurare gli elementi induttivi il circuito equivalente risultante Rp Cpp Figura 4 7 circuito equivalente in condizione di pinch off cold fet Sulla base della metodologia esposta in 4 2 si assume Ci C2 Cf si ricorda infatti che per Vps 0 V la funzione di divisione della corrente tale per cui fga fgs 0 5 permettendo tale assunzione Nella suddetta condizione analiticamente avremo che la parte immaginaria dei parametri della matrice di ammettenza per la rete 2 porte saranno Im Y 3 W Cr 4 4 I tipici andamenti delle parti immaginarie dei parametri di ammettenza in questa condizione sono Cpar Extraction 0 015 x Vit it L Y12 F oj Nes 0 01 I a Wrc d x a n aO ge a _ 0 005 ce 5 G i xT oO s E L O DELA 0 005 PIO CRE E E E ee pene 0 0 5 1 1 5 2 2 5 3 Freq GHz 9 x 10 Figura 4 8 Andamento
58. termini di massimo guadagno di tensione e influisce in modo decisivo sull impedenza di uscita del dispositivo In generale desiderabile per un FET avere valori di Ras Gas molto elevati molto bassi Se il suo contributo non trascurabile Ras lt lt co anche per valori di Vps superiori a Vpsat la corrente di Drain influenzata dalla tensione di Drain e di conseguenza la pendenza della caratteristica di uscita Ips Vps risulta non nulla e pari a gas 1 Ras Ci determina un malfunzionamento del dispositivo che si manifesta come la mancata saturazione della corrente Questo comportamento illustrato in Figura 4 4 69 Ip S DS sat aa 0 Vps Figura 4 4 Effetto della conduttanza di uscita non nulla sulla corrente del HFET Particolarmente importante il fenomeno noto come dispersione in frequenza che rende conto della variazione tra funzionamento in DC e funzionamento in RF manifestato dall elemento Ras gas Precisamente si verifica la riduzione l incremento del valore della resistenza di uscita Ras della conduttanza di uscita gas con l aumento della frequenza del segnale dalla continua fino a qualche decina di MHz La rappresentazione di questo comportamento qualora si presentasse determina la modifica alla topologia del circuito equivalente associato prevedendo l introduzione di un ramo aggiuntivo in parallelo all elemento Ras cos da implementare questa modulazione della conduttanza di uscita al variare
59. tra dati misurati ottenuti elaborando gli elementi della matrice delle ammettenze della parte intrinseca del modello con l incognita del problema la carica di Gate non lineare nei seguenti termini dQ av C1 V4 V2 dQ av C2 V1 V2 03 Con la precedente equazione come desiderato stata implicitamente conferita alla carica la propriet di conservativit Il principio di conservazione della carica conseguenza dall equazione di continuit alla base della teoria dei campi elettromagnetici 3 41 che in forma analitica risulta dp a 3 66 Ot V J dove J rappresenta la densita di corrente attraverso una superficie chiusa e p la densita della carica racchiusa nel volume delimitato dalla superficie stessa Quindi bisogna formulare il modello in modo che le capacita di Gate siano espresse come gradiente di un potenziale e perci come un campo conservativo al pari di quanto si ha per il campo elettrico e l energia potenziale Per similitudine si ricorda un altra importante propriet del campo elettrico che deriva dalla propriet di conservazione che consiste nella sua irrotazionalit cio OE OE rot E rea 0 3 67 che trasposto sulle capacit del nostro problema risulta coerente con la 3 63 che esprime il principio di conservazione della carica OC OC rot C TA 0 3 68 40 La precedente equazione inoltre rappresenta la condizione necessaria per l integrabilit delle derivate pa
60. tra la metallizzazione del contatto e il semiconduttore l altro rende conto dell accoppiamento capacitivo tra diversi terminali Il primo tipo di contributo riguarda gli elementi individuati come Cpg e Cpp Questi essendo rappresentativi del contributo capacitivo dovuto alle metallizzazioni con il substrato saranno dipendenti prevalentemente dalla geometria dei pad e dalla costante dielettrica del semiconduttore La disposizione circuitale di questi due capacitori dipendente sia dalla struttura del dispositivo e sia dalla massima frequenza rispetto cui si desidera utilizzare il modello 4 1 Le topologie possibili per la rete elettrica rappresentativa dei parassiti capacitivi sono riportate in Figura 4 3 Figura 4 3 Possibili topologie per i contributi capacitivi della rete parassita Si osserva infine che la capacit di accoppiamento Cy a tra terminale di Gate e i terminali di Source e Drain tipicamente di valore modesto il dielettrico in questo caso l aria e tende a ridursi con l aumento della larghezza W del canale del dispositivo La parte intrinseca del circuito equivalente rappresenta il vero dispositivo attivo ed perci di fondamentale importanza che sia modellizzata e caratterizzata nel migliore modo possibile affinch il circuito equivalente finale sia rappresentativo del dispositivo in esame A differenza degli elementi che rappresentano i contributi parassiti i valori degli elementi del circuito intrin
61. trattato nell esempio sono esprimibili sulle derivate miste come P x 2 x cos x y 2x3 y sin x y 3 75 X aa 2 x cos x y 2x3 y sin x y 3 76 Infatti l aver considerato come costante la seconda variabile nell integrale parziale non ha annullato il contributo di questa dipendenza della funzione nel risultato Pertanto dal momento che le espressioni delle derivate parziali rispettano la condizione la soluzione al problema dell integrazione consiste solo del primo contributo con un opportuno utilizzo della costante di integrazione Gy re Y dx Po 3 77 Allora nell ipotesi che il problema della formulazione della carica di Gate su una base approccio empirico parta da espressioni delle derivate parziali che rispettino la condizione di integrabilit per evitare di rendere la soluzione dipendente dal percorso di integrazione possibile ricorrere ad un approccio alternativo a quello dell integrale curvilineo L approccio che risolve questa incongruenza consiste nel metodo degli integrali indefiniti Il metodo degli integrali indefiniti parte dalle medesime assunzioni e considerazioni fatte finora ma conferisce alla costante di integrazione nella 3 77 un diverso significato Dopo aver calcolato il primo integrale parziale trattando la seconda variabile come una costante anzich assimilare Qo ad una costante di integrazione Qo diviene una funzione di integrazione Qo gt Qo 3 78 Questo impli
62. un modello che nel complesso si comporti in modo errato Per queste ragioni oltre a dover sfruttare le informazioni a carattere fisico dei coefficienti necessario anche sfruttare le relazioni funzionali che mettono in evidenza i singoli contributi dell equazione complessiva secondo il cosiddetto metodo di estrazione diretta Analizzando gli andamenti dei contributi rappresentativi le derivate parziali della carica di Gate estratte possibile individuare alcuni dei principali parametri del modello Questa operazione illustrata di seguito 51 Pay 700 iii Vici vt Me ee vee TTI 2 ee A S 2C60 in SER i 600 a pe man AN A j SS 500 i 400 fp O 300 200 Cip o o Vgf V Vi n A O Cop Figura 3 15 Estrazione diretta di alcuni dei parametri del modello Per quanto riguarda i restanti coefficienti che riguardano prevalentemente il contributo di carica associato al canale necessario sfruttare il procedimento di fitting ad opera di algoritmi di ottimizzazione mediante i quali si tenta di ridurre al minimo lo scarto quadratico medio tra contributi capacitivi estratti e le derivate parziali calcolate a partire dall espressione analitica della carica di Gate Questo procedimento verr presentato nel paragrafo successivo di questo capitolo 52 I set di parametri che sara impiegato come condizione iniziale che si utilizzera per la successiva ottimizzazione dei parametri la seguente Casp Ca
63. un percorso logico sequenziale consentendo di poter risolvere con il desiderato ordine le equazioni analitiche del modello Questo componente inoltre consente di sfruttare delle particolare funzioni peso H m Weigthting functions per definire le derivate temporali e i ritardi temporali definendo queste come funzioni nel dominio della frequenza Quando l argomento della funzione H posto pari a 1 si ottiene come risultato la derivata temporale della relazione costitutiva alla porta che equivale nel dominio della frequenza a moltiplicare la funzione per jw H 1 jw 6 5 Questa risulta utile per l implementazione del nuovo modello della corrente di Gate definita come la derivata rispetto al tempo della carica di Gate stessa il cui uso verr mostrato di seguito Per quanto riguarda invece i ritardi si utilizza la funzione H imponendo l argomento di questa pari a 2 Questa particolarit ad esempio utilizzata per implementare l effetto di ritardo associato al generatore di corrente di Drain H 2 e 70 6 6 Con questa breve descrizione il componente SDD consente di illustrare sinteticamente tutti gli strumenti necessari all implementazione del modello non lineare in ADS e si rimanda al manuale utente del software per ulteriori dettagli 6 4 N Il modello non lineare completo per la verifica del modello stesso pertanto stato implementato in ADS utilizzando il SDD Con questa implementazione del modello sono possibili simulazio
64. 0 _v1 Rin F 2 0 _i2 Rout v2 0 F 2 2 A v1 H 2 exp 2 pi freq TAU Figura 6 8 Simbolo circuitale di un SDD a 2 porte Il fondamento di questo componente risiede nella possibilit di esprimere la corrente nel dominio del tempo ad una specifica porta come funzione della tensione alla specifica porta e come funzione delle tensioni e correnti alle altre porte del componente come funzione delle derivate rispetto il tempo delle medesime quantit e come funzione delle medesime quantit alle quali sia applicato un ritardo Queste relazioni costitutive possono essere espresse come funzioni esplicite Lx E f v v gt ssi Va ay Uk 6 3 Oppure in forma implicita fe V1 Va Var Vy V2 Uk 0 6 4 145 Nel caso esplicito possibile rappresentare quantita come dipendenti da tensioni e sono immediatamente utilizzate nell analisi nodale del circuito in modo molto efficiente da un punto di vista computazionale poich le espressioni sono risolte direttamente senza l introduzione di variabili aggiuntive La rappresentazione implicita invece richiede la creazione di una variabile aggiuntiva ix per poter risolvere l equazione costitutiva della particolare porta ma a differenza del caso esplicito la legge costitutiva pu essere anche formulata come dipendente dalla corrente ad una porta diversa da quella in esame Dal momento che l ordine di esecuzione ordinato secondo il numero delle porte del SDD l esecuzione della simulazione segue
65. 0 cm s TCS GIESIC rearfoot E O E E E ss I Diamond 5 6 20 30 Tabella 2 1 Proprieta fisiche dei principali semiconduttori per applicazioni elettroniche I transistori ad effetto di campo a etero giunzione HFET sono dispositivi elettronici il cui principio di funzionamento basato sulla modulazione della densit di portatori di carica mobile che sono confinati in corrispondenza dell etero giunzione tra semiconduttori caratterizzati da diversa Ec 2 2 2 3 Il confinamento dei portatori di carica in una buca di potenziale da cui derivano propriet assimilabili ad un gas bi dimensionale di carica determina la formazione di un canale conduttivo ad elevata mobilit poich situato in una regione del materiale a Eg minore ed cos fisicamente separato dal materiale in cui sono invece presenti elementi donori ionizzati dovuti alla specie drogante Figura 2 1 Le migliori prestazioni rispetto ai predecessori di questi dispositivi i FET Field Effect Transistor derivano dalla forte riduzione dei fenomeni di scattering da impurezze consentendo il trasporto soltanto in una regione planare parallela alla superficie del dispositivo L alta velocit di trasporto assieme alla grande densit di portatori di carica derivante dal disallineamento dei livelli energetici dei due diversi ma simili semiconduttori e ai grandi campi di rottura garantiscono la possibilit di operare in alta frequenza e alta potenza Le due principali etero giunzi
66. 003 pp 567 570 4 7 M Y Jeon B G Kim Y J Jeon A technique for extracting small signal equivalent circuit element of HEMTs IEICE Trans Electron Vol E82c No 11 Nov 1999 4 8 G Crupi D Xiao D M M Schreurs E Limiti A Caddemi W D Raedt and M Germain Accurate multibias equivalent circuit extractionfor GaN HEMTs IEEE Trans Microw Theory Techn vol 54 no 10 pp 3616 3622 2006 4 9 Takashi Inoue and Walter Contrata A parasitic resistance measurement method exploiting gate current density characteristics in ultra short Schottky gate FETs Solid State Electronics vol 52 Issue 11 November 2008 pp 1735 1741 4 10 V I Cojocaru and T J Brazil A large signal model for GaAs MESFET s and HEMT s valid at multiple DC bias points Proc Gallium Arsenide Applications Symposium 1994 GAAS 1994 28 30 April 1994 Turin Italy 4 11 K Lee M Shur K W Lee T Vu P Roberts and M Helix Source drain and gate resistances in GaAs MESFETs IEEE Trans Electron Devices vol ED 32 pp 987 992 1985 4 12 R Anholt and S Swirhun Equivalent circuit parameter extraction for cold GaAs MESFETs IEEE Trans Microwave Theory Tech vol 39 pp 1243 1251 1991 100 4 13 S Fukuda T Suemitsu T Otsuji D Kim and J A del Alamo Analysis of Gate Delay Scaling in Ino7Gao3As Channel High Electron Mobility Transistors Japanese Journal of Applied Physics 48 2009 10
67. 004 0 6 1 04 0 78 0 0126 0 015 Tabella 3 5 Parametri ottimizzati per il modello della carica di Gate del dispositivo 10x100 um SELEX ES La verifica fatta ha avuto come principale parametro l errore assoluto che al termine dell ottimizzazione misurava 0 018 partendo da quantit rappresentate in fF anzich in F Successivamente sono stati confrontati i dati sperimentali con le derivate parziali del modello ottenuto 1800 1800 1600 1600 1400 1400 1200 1200 1000 1000 CGS fF CGD fF Figura 3 20 Confronto tra Cgs misurata simboli e Ci linea continua del modello 1600 B 2 Ai CGS fF 5 15 30 YDS v Figura 3 21 Confronto tra Cga misurata simboli e C2 linea continua del modello 59 Anche in questo caso dal confronto del modello con i dati sperimentali mostrato in Figura 3 20 e in Figura 3 21 emerge la capacit del modello analitico di rappresentare accuratamente il comportamento del dispositivo Questo risultato dovr essere successivamente validato mediante il confronto tra simulazioni e dati di misura non lineari una volta che il modello sar implementato nel CAD Questo verr mostrato nel capitolo dedicato all implementazione del modello 3 10 FORMULAZIONE DELLA FUNZIONE DI DIVISIONE DELLA CORRENTE Facendo riferimento al paragrafo 3 6 4 per quanto riguarda la definizione e il ruolo svolto dalla funzione di divisione della corrente possibile indentificare alcune cara
68. 0GHz 40GHz 12 deg 0 2 1 10 100 0 2 1 10 100 Frequency GHz Frequency GHz 179 a Ei J N a ol o Frequency GHz Frequency GHz ao 2 x X S a na nN aa 0 3 1 10 100 0 3 1 10 100 Frequency GHz Frequency GHz Figura 6 51 Confronto tra i parametri S misurati rosso e simulati blu con Ves e Vps variabili Nel dettaglio la consistenza del modello stata analizzata anche rispetto la tensione nominale di funzionamento Anche il confronto riportato in Figura 6 52 verifica la correttezza del modello e la relativa consistenza dello stesso S11 S22 Swp Max 40GHz O 1 1 Meas O S 2 2 Meas s S 1 1 Sim 5S 2 2 Sim S12 dB Me 40 0 2 1 10 100 F is send ae Frequency GHz 180 30 200 S21 dB S21 dB 50 100 I I 2 0 2 1 10 100 0 2 1 10 100 Frequency GHz Frequency GHz Gmax dB H21 dB Frequency GHz Figura 6 52 Confronto tra i parametri S11 e S22 misurati rosso e simulati blu confronto tra modulo del parametro S12 confronto tra modulo e fase del parametro S21 e confronto tra massimo guadagno disponibile e guadagno di corrente relativo alla polarizzazione Vgs 1 4 V e Vps 25 V Anche in questo caso opportuno verificare la correttezza dell implementazione del modello della carica di Gate e per fare questo possibile analizz
69. 1 5 MODELLO I V NON LINEARE 5 1 INTRODUZIONE Con riferimento al funzionamento dei transistori ad effetto di campo in applicazioni ad alta frequenza il generatore di corrente controllato in tensione Ips il principale elemento del modello non lineare del circuito equivalente e costituisce la principale sorgente di distorsione non lineare nei dispositivi attivi intrinseco Rs Figura 5 1 Modello non lineare a circuito equivalente Questo elemento rappresenta sia i contributi di corrente DC e sia quelli AC inglobando anche i fenomeni di dispersione in frequenza Dalla linearizzazione di questo elemento trattandosi di un elemento non lineare dipendente da due grandezze di controllo derivano due contributi la conduttanza di uscita e la trans conduttanza secondo la relazione lps n a Ves Vps cost ds E OVps Vas cost La conduttanza di uscita in applicazioni analogiche rappresentativa delle potenzialit del dispositivo rispetto al massimo guadagno di tensione del dispositivo poich impatta 102 sull entita del carico ottimo limitandone generalmente l entit e quindi riducendo la massima potenza ottenibile dal dispositivo Al contempo la trans conduttanza rappresenta la principale qualit del transistore in applicazioni di alta frequenza poich rappresenta il rapporto con cui l elettrodo di controllo pu determinare una variazione di carica nel canale determinando quindi il guadagno del dispositivo
70. 12 misure T Mag S21 modello nero S par Angle S21 modello nero S par Angle S22 modello nero Figura 4 28 Confronto nel caso Vps 25 V per tutte le polarizzazioni di Vas le tracce di colore rosso sono le misure mentre quelle nere il modello 11 modello TO 7 eee S11 misure j0 2 j0 2 21 modello S21 misure 180 Mag S11 modello nero 0 5 0 0 5 1 1 5 2 2 5 3 3 5 S par Angle S11 modello nero kh o b 4 0 A n w a TT nr Mag S12 modello nero S par I Angle S12 modello nero 0 5 0 5 tepti e i o a aaar eS 0 5 1 15 2 2 5 3 3 5 Figura 4 29 Confronto nel caso Vgs 1 4 V per tutte le sono le misure mentre quelle nere il modello j0 2 j1 0 95 S22 modello S22 misure j5 0 180 41 0 Pda j5 0 j2 0 12
71. 15 ba E Lf Pia i so d da gt 20 ang A P Sa 1 6 30 4 a x 2 0 2 soe tit 0 2 0 1 a 0 1 0 F F t 0 Le QQ Gg nr s g o 3 5 3 2 5 5 1 0 5 0 0 5 10 15 20 Vds V x 10 14 12000 E 1 da 0 2 a L 1 2 Li n 10000 cai Ba i i 06 10 a TSI p o 10 8000 He 15 oi 8 20 z e 25 n 6000 N x 41 4 6 30 2 x 41 6 SR lt o 18 l 4000 gt ie 2 x 06 2 N 2000 3 i a a ot Ca S Qp bb o e ep atg t o E H F I 3 5 3 2 5 2 1 5 1 0 5 0 2 6 8 10 12 14 16 18 Vgs V Vds V x10 x 10 1 9 a j p 0 8 Q 7 ai 0 7 5 6 10 _ 0 6 2 o o v 0 5 A m o oO 0 4 e 0 3 0 2 0 1 05 d L L r la 3 5 3 2 5 2 1 5 1 0 5 0 Vgs V Vds V Figura 4 25 Andamento degli elementi intrinseci rispetto la variazione della polarizzazione I grafici precedenti illustrano la dipendenza degli elementi del circuito intrinseco dalla polarizzazione A partire dagli andamenti della Ci Cgs e C2 Ccp si effettua l estrazione del 91 modello della carica di Gate Per quanto riguarda le altre dipendenze in particolare relativamente a T e Cps si procede ad effettuare operazioni di media poich questi elementi per semplicit di implementazione sono assunti come costanti nel modello non lineare completo Analizzando gli andamenti rispetto alle variazioni delle tensioni di controllo questo elemento manifesta una debole dipende
72. 1s Questo parametro merita una riflessione perch analiticamente questa quantita determina il valore massimo della corrente poich lim 1 tanh Vas 2 5 29 Ci praticamente richiede di disporre di dati rappresentativi della reale corrente massima sostenibile dal dispositivo affinch sia possibile individuare correttamente questo parametro Questo per determina che tale formulazione sia in alcuni casi limitativa rispetto a casi in cui la massima corrente osservata sia superiore a 2Ipx e in questi casi bisogna modificare la funzione fc Vcs in modo opportuno Un possibile approccio prevede l introduzione di un fattore moltiplicativo applicato alla funzione Tanh come di seguito 5 11 faVas 1 M tanh w Vespk 5 30 M 1 0 5 Mpg 1 1 tanh Q Vas Vesm 5 31 in cui Vgsm rappresenta la tensione rispetto alla quale le caratteristiche deviano dalla rappresentazione secondo cui Imax lt 2Ipx Mpx rende conto dell incremento della corrente rispetto al modello standard e Q un parametro di fit Si osserva come questo approccio sia consistente con il modello proposto nella 5 9 in quanto per valori di Ves lt Vcsm il parametro M risulta essere pari a 1 Successivamente all estrazione dei principali parametri della fc occorre procedure allindividuazione delle entit da associare ai restanti parametri del modello prima di terminare la procedura di estrazione del modello con un ottimizzazione dei coefficienti Due importanti par
73. 2 j1 0 j0 5 lt 22 modello Z Ra O 22 misure j1 0 S12 an na S12 modello gt S12 misure 150 180 210 270 I Mag S21 modello nero T Angle S21 modello nero T Mag S22 modello nero x10 T Angle S22 modello nero Figura 4 26 Confronto nel caso Vcgs 1 4 Vps 25 le tracce di colore rosso sono le misure mentre quelle nere il modello 93 11 modello S11 misure 22 modello S22 misure S12 modello Al S21 modello pee S12 misure S21 misure I Mag S11 modello nero I Mag S12 modello nero 20H 30 f 40 50 60 d 70 0 S par Angle S11 modello nero
74. 2 0 0028 See aes 3 0 195 be p5 C4 1 528000e 001 RES __ vsb2 0 D2 2 142 E vir 0 D1 0 0467 lamsb 0 D3 0 0016 I D4 2 74e 5 4 ri C0 1000000000 j Pa RES _ ye ue ND_ Pe LA Figura 6 48 Modello non lineare implementato sulla base del Verilog A in AWR MWO La verifica del modello stata condotta con le medesime modalit con cui stata fatta quella del modello implementato con SDD La verifica dell implementazione riguarder come prima le tre non linearit principali modellizzate Nel caso della prima non linearit il generatore di corrente di Drain come possibile osservare in Figura 6 49 ripropone la medesima situazione incontrata nel precedente caso ribadendo la correttezza del modelli I V formulato e implementato 1000 IDS mA Figura 6 49 Confronto tra le curve I V impulsate QP Vas 1 4 V Vps 25 V misurate rosso e simulate 178 Successivamente il diodo Schottky del ramo Gate Source stato verificato osservando la correttezza della relativa implementazione Figura 6 50 Simulazione della corrente del diodo Schottky Gate Source al di fuori dell intervallo di misura La consistenza del modello e quindi la verifica dell implementazione del modello della carica di Gate stata effettuata confrontando i parametri S misurati e simulati variando la tensione di polarizzazione Vps 0 10 20 V Ves 3 2 1 V S22 S 11 Sw p Max Swp Max 4
75. 3 nella risposta del modello sollecitato con ampio segnale oppure mediante simulazioni nel dominio del tempo nelle quali la carica una variabile di stato del sistema Infine bisogna verificare la convergenza del modello durante i diversi tipi di simulazione DC AC HB tempo sia in condizioni nominali che asintoticamente Il tutto possibilmente deve essere condotto sulla base di diversi CAD In questa prima fase di debug del modello la piattaforma di lavoro scelta quella software di simulazione ADS Advanced Design System di Agilent in cui disponibile un particolare componente che prende il nome di SDD Symbolically Defined Device mediante il quale possibile descrivere in modo agevole componenti non lineari producendo un modello che essenzialmente espresso sotto forma di modello a circuito equivalente La rappresentazione nella forma di circuito equivalente nei CAD utilizzata sia per i componenti passivi sia per quelli attivi Questa rappresentazione consente di riprodurre nel simulatore la topologia del modello adottata in fase di modellizzazione ed estrazione mediante l utilizzo di componenti discreti per la costruzione del modello sulla base di uno schematico circuitale Nel caso dei componenti attivi non lineari sono possibili diverse strategie di implementazione per descrivere il comportamento degli elementi del modello in funzione delle tensioni di controllo La prima consiste nell utilizzare i dati estratti in condiz
76. 6 Figura 4 3 Possibili topologie per i contributi capacitivi della rete parassita 67 Figura 4 4 Effetto della conduttanza di uscita non nulla sulla corrente del HFET 69 xii Figura 4 5 Modello lineare a circuito equivalente inclusivo dei fenomeni di dispersione 69 Figura 4 6 Rappresentazione della regione intrinseca nella condizione cold FET 70 Figura 4 7 circuito equivalente in condizione di pinch off cold fet iii 73 Figura 4 8 Andamento della parte immaginaria dei parametri della matrice di ammettenza di un HFET in condizione GE PEN OT COG APE aiid a LI ANA ALI 73 Figura 4 9 Parametri S di un AlGaAs GaAs HFET per Vps 0 Ves 0 6 Ig 3 mA dopo aver rimosso i contributi capaci POFOSSI iii 76 Figura 4 10 Modello a circuito equivalente a canale aperto in condizione cold FET dopo aver rimosso i CONtIDULI parassiti tapat ssaa 76 Figura 4 11 Modello a circuito equivalente a canale aperto in condizione cold FET dopo aver rimosso i contributi parassiti capacitivi dopo trasformazione da Pi a T iii iieeieeie 77 Figura 4 12 Andamento della parte immaginaria dei parametri della matrice delle impedenze moltiplicate per wun HFET in condizione di pinch off COIA FET urea 78 Figura 4 13 Modello a circuito equivalente al pinch off in condizione cold FET dopo aver rimosso i contributi DONOSSIEE COPCGIEIVI
77. 751 754 Dec 2004 3 34 A E Parker and D J Skellern A Realistic Large Signal MESFET Model for Spice IEEE Trans Microwave Theory Tech vol 45 no 9 p 1463 1997 3 35 M Wren and T J Brazil Enhanced Prediction of pHEMT Nonlinear Distortion Using a Novel Charge Conservative Model IEEE MTS 2004 International Microwave Symp Digest p 31 2004 3 36 R B Hallgren and P H Litzenberg TOM3 Capacitance Model Linking Large and Small Signal MESFET Models in SPICE IEEE Trans Microwave Theory Tech vol 47 no 5 p 556 1999 3 37 Z Zhong Y X Guo and M S Leong A consistent charge model of GaAs MESFETs for Ku band power amplifiers IEEE Trans Microw Theory Tech vol 59 no 9 pp 2246 2253 2011 3 38 I Angelov L Bengtsson and M Garica Extensions of the Chalmers nonlinear HEMT and MESFET model IEEE Trans Microwave Theory amp Tech vol 44 no 10 pp 1664 1674 Oct 1996 3 39 Follmann R Kother D at all Consistent large signal implementation of capacitances driven by two steering voltages for FET modeling EUMC 2005 Vol 2 4 6 Oct 2005 Page s 3 6 3 40 S Mass Division by current A new approach to FET capacitance modeling Int Nonlinear Microw Millimeter Wave Circuits pp 16 19 2010 3 41 B D Popovic Introductory Engineering Electromagnetics Reading MA Addison Wesley 1971 pp 196 198 3 42 Hans Hjelmgren Erik Kollberg Lennart Lundg
78. A Figura 5 3 Comportamento della funzione Fp Vps Relativamente alla restante parte della 5 3 una possibile formulazione che nel corso degli ultimi anni ha trovato ampio consenso si basa sull utilizzo della funzione Tanh 5 9 La motivazione di questa scelta risiede nella interpretazione del comportamento dei moderni dispositivi elettronici basati su etero giunzioni Per questi la legge di controllo di carica nel canale pu essere ricavata a partire dalla soluzione dell equazione di Schrodinger accoppiata all equazione di Poisson Nel caso semplificato di una buca di potenziale di forma triangolare che ben approssima la configurazione elettronica di un HFET la soluzione esprimibile come funzione di errore di Gauss Essendo lo scopo principale quello di formulare modelli che siano implementabili in ambienti di simulazione CAD commerciali sconsigliato da un punto di vista numerico l utilizzo della funzione di errore Questa per efficacemente approssimabile mediante la funzione Tanh come dimostrato analiticamente 5 10 e mostrato in Figura 5 4 n n 1 Erf x n xn In 1 exp V V 4 lt n a a tanh Vs V ee 2 0 2 6 8 10 Figura 5 4 Confronto tra l andamento dell espressione analitica della densit di carica in una buca di potenziale con le funzioni approssimanti la funzione di errore di Gauss e la funzione Tanh N I benefici derivanti da questa formulazione sono molteplici Pr
79. Confronto tra i parametri S misurati rosso e simulati blu con Vgs variabile e Vps 4 V Vnee iii iii aio 158 Figura 6 28 Confronto tra i parametri S misurati rosso e simulati blu con Vgs variabile e Vps 10 V 159 Figura 6 29 Confronto tra i parametri S misurati rosso e simulati blu con Vgs variabile e Vps 20 V 160 Figura 6 30 Confronto tra i parametri S misurati rosso e simulati blu con Vgs variabile e Vps 30 V 161 Figura 6 31 Confronto tra gli andamenti delle derivate parziali del modello della carica di Gate misurate rossokesimulote bi sadici 162 Figura 6 32 Confronto tra gli andamenti della funzione di divisione della corrente reattiva di Gate misurata ROSSO CSI GEG DIE rica seas octets ioe cease ea sales eget meats Lita death cata biel ie caressing E A 162 Figura 6 33 Corrente DC attraverso le non linearit reattive al variare della frequenza rosso 5 5 GHZ e blu 10GHzZ e al varrare della potenz siria lea ea 163 Figura 6 34 Circuito pompa di carica simulato in alto e andamento dei segnali di stimolo utilizzati nella SHUI ZION In PASSO aei hac trata ahead ede iii 164 Figura 6 35 Tensione di uscita simulata per due diverse impostazioni del simulatore del circuito pompa di carica sulla base del modello non lineare basato sulla divisione di corrente a sinistra si riporta l andamento della tensione di uscita ottenuta scegliendo la charge tolerance pari a 1e 11 durata della simulaz
80. E and Skellern D J A Realistic Large signal MESFET Model for SPICE IEEE Trans On Microwave Theory and Techniques vol MTT 45 no 9 Sep 1997 pp 1563 1571 3 20 D Root and B Hughes Principles of nonlinear active device modeling for circuit simulation 32nd Automatic Radio Frequency Techniques Group Conf Dec 1988 3 21 A Snider Charge conservation and the transcapacitance element An exposition IEEE Tran Educ vol 38 no 4 pp 376 379 Nov 1995 3 22 D E Root S Fan and J Meyer Technology independent non quasi static FET models by direct construction from automatically characterized device data 21st Eur Microw Conf Proc Stuttgart Germany pp 927 932 Sept 1991 3 23 D E Root and S Fan Experimental evaluation of large signal modeling assumptions based on vector analysis of bias dependent S parameter data from MESFETs and HEMTs IEEE Int Microwave Symp Dig pp 255 259 1992 3 24 W Struble et al A New Small Signal MESFET and HEMT Model Compatible With Large Signal Modeling IEEE MTS 1994 International Microwave Symp Digest p 1567 1994 3 25 N Scheinberg and E Chisholm A Capacitance Model for GaAs MESFET s IEEE J Solid State Circuits vol 26 no 10 p 1467 1991 3 26 Large signal model for a pseudomorphic heterojunction electron mobility transistor European patent application ep0997 833a2 2000 3 27 Z Zhong Y X Guo a
81. Figura 6 4 Confronto tra parametri S misurati rosso e simulati blu al variare della polarizzazione 140 Figura 6 5 Confronto tra parametri S misurati rosso e simulati blu al variare della polarizzazione Le condizioni di polarizzazione rappresentate sono Vss 3 V Vps 0 10 20 30 V 141 Figura 6 6 Confronto tra parametri S misurati rosso e simulati blu al variare della polarizzazione Le condizioni di polarizzazione rappresentate sono Vgs 1 4 V Vps 0 10 20 30 V 142 Figura 6 7 Confronto tra parametri S misurati rosso e simulati blu al variare della polarizzazione Le condizioni di polarizzazione rappresentate sono Vgs 3 0 2 1 V Vps 25 V ie 143 Figura 6 8 Simbolo circuitale di un SDD a 2 POste scccccsssccccsnsecccauscccnauseccsunsccsausecssausecssuesessaussessausessaaaees 144 Figura 6 9 Circuito del modello non lineare basato su SDD 10 porte cccccccsssssssseccceccaatsssecceseesaaesssecesseeas 146 Figura 6 10 Inizializzazione dei parametri degli elementi del modello iii 147 Figura 6 11 Definizione delle tensioni di controllo degli elementi non lineati 147 Figura 6 12 Modello analitico l V DC e l V RF con relative equazioni del modello elettro termico 147 Figura 6 13 Parametri del modello del diodo Schottky di Gate Source i 148 Figura 6 14 Modello analitico della
82. Figura 6 42 Test a 1 tono a 5 5 GHz in rosso sono riportati i dati di misura e in blu i risultati della simulazione In alto rappresentato il confronto della Pout in basso a sinistra la PAE mentre a destra la Ip Sebbene non siano state effettuate caratterizzazioni a 1 tono variando anche la polarizzazione del dispositivo sono state effettuate delle simulazioni volte a verificare il modello in condizioni di funzionamento non lineare al variare della tensione Ves Imponendo al segnale di test una potenza fissa e corrispondente alla condizione in cui il guadagno a 5 5 GHz compresso di 3 dB rispetto al guadagno lineare variando la tensione Ves sono state osservate le variazioni sulle generazione di armoniche la variazione di PAE e della corrente di Drain 172 3544 30 one A TOS 20 228 TTT TmT Ea rl al 154 L 10 4 0 ot TTT TT m 1 30 28 26 24 22 20 1 8 1 6 1 4 1 2 10 08 06 04 02 00 VGS 60 A 0 45 J S 0 40 40 si n 5 0 35 30 4 O a e 0 30 10 4 7 0 25 0 rrr Naa T 30 25 20 1 5 1 0 0 5 0 0 3 0 2 5 2 0 1 5 1 0 0 5 0 0 i i i VGS VGS Figura 6 43 Test a 1 tono a potenza fissa corrispondente alla compressione di 3 dB del guadagno a 5 5 GHz In alto sono riportate le variazioni delle ampiezze della fondamentale e della II e III armonica variando la tensione Vs In basso a sinistra la variazione della PAE mentre a destra la Ip rispetto Vas La precedente analisi consente di os
83. I V Figura 3 10 Differenza tra tensioni applicate e tensioni intrinseche In accordo con la trattazione esposta fin ora questa scelta delle grandezze di controllo consente di conferire al modello la simmetria di cui godono i transistori ad effetto di campo rispetto ai terminali di Drain e Source Una breve digressione su questa scelta doverosa poich si differenzia da quanto generalmente viene fatto in letteratura Per argomentare questa scelta utile considerare il caso semplificato in cui Drain e Source sono corto circuitati Vps 0 V In questo caso la grandezza che modula la carica la tensione di gate e precisamente la differenza di potenziale Gate Source Drain Ves Von Per conservare la consistenza tra i due casi sar necessario considerare che nel caso in cui i terminali di Drain e Source sono posti a potenziali diversi Vps 0 V la situazione deve essere conservata poich al pari del caso semplificato l azione di controllo ancora effettuata dalla tensione di Gate che pi in generale sar pari alla differenza tra i potenziali tra Gate Source e Gate Drain Questo tipo di interpretazione non contempla direttamente l azione della tensione Vps sulla carica di Gate a vantaggio di una maggiore aderenza con i principi fisici che governano i fenomeni che si intendono rappresentare Le implicazioni di questa scelta sono interessanti in s
84. P3 abs _v14 Ta LsbOT Lsb0 1 0 TCLsb0 absi_v14 Ta alphar alphar alphasT aphas RDLT_T RDLT_es 1 0 TCROLT absi_v14 Ta COLT_T CDLT1 0 TOCDLabs _v14 Ta Figura 6 12 Modello analitico I V DC e I V RF con relative equazioni del modello elettro termico 148 VER Schottky _cliode param Wigate VinGatein Widrain VihGrainin igiP Gatein idf HEramin p egee Figura 6 13 Parametri del modello del diodo Schottky di Gate Source vee Gs Gate_Charpe_ opens Eee ur Phit Vgso Vgic P11 Vgsc P10 1 LGS Vgdci M amp VGD D1 VGSy DS D2 02 VGS cr pre rt VGS VDS D2 3 come na Pr iVesci Vaco 233 fgoVGS VGD 0 8 1starh MS VESMMBIVEDY PrisPliin PhidVgsc Vgsc P33 fgs VGS VGD 1g 0VGS VGD Phis Vgso Vode P 1 Vede P40 1 LGD Vgsc PiccofVgoc P11 1 M 1 cosh M2 Vgac costhiM2 Vg3c n Par 1 M3icoshiMa vase coshi M ah Vgsc al a Vgsc Vgic P20 P21 1 tanhiP occi Vode V gso Se P10 beta Vg Da cc P30 231 1 tanhf n Vgsc Vgdc P40 si eoasa Vaso sc CGDP Vgoc aceCCHCGso tanhi ee ion Vgzci tarh beta Vgso Vgcc Phid Ves ic Ces e inicostiPhit Vgsc I fgcc in cashi pisay dae Vg Wes oj 1 t ass Vacche t2 Vgsc Vgoc 1 al Vgse Vgcc 1 t8 Vese Vgic 1 t amp Vgso Vadc Cgese CGSPir LES LGSIn Cgdpi CGDPlin LED LEDIN Coh CCHin Ci Cin ab EEEN NES VGS C2p 3 C2 C2in Figura 6 14 Modello analitico della carica di Gate e della funzione di divisione della corrente reattiva Il modello infine chiuso
85. Paiss una corrente Iry equivalente e alla Tcu una tensione Vry equivalente avremo AT t AT t me d AT t o Za Rg TH dt Ppiss t 123 AVry t _ AVry t d Cry AVry t 5 42 Tai Rry TH dt TH Iry t La cui rappresentazione mediante circuito equivalente la seguente Figura 5 17 Circuito equivalente del comportamento elettro termico del dispositivo In questo modo conoscendo l impedenza termica del dispositivo sara possibile ricavare la temperatura di canale che sar successivamente utilizzata per modificare il comportamento del dispositivo mediante le relazioni analitiche che descrivono come il modello non lineare risente della variazione di temperatura Gli effetti di tipo termico sono inclusi nel modello non lineare della corrente Ips 5 9 rendendo i parametri Ipx P1 P2 P3 Qr Os Vpko Vpks e A linearmente dipendenti dalla temperatura Ipx T Ipgk To 1 Tc px AT 5 43 P T Pi To 1 Tc p1 AT 5 44 P T P2 To 1 Te p2 AT 5 45 P3 T P3 T9 1 Tc p3 AT 5 46 i cui coefficienti di fitting assumono valori minori di 0 in accordo con l effetto dell incremento della temperatura sulla mobilit e la densit di carica nel canale In accordo con la fenomenologia coinvolta possibile supporre anche la dipendenza da parte della carica di Gate da questo fenomeno che in prima approssimazione potrebbe essere descritta con una relazione simile a quelle precedenti in cui quello che cambia
86. Rru a partire dal modello non lineare costruito a partire dai dati corrispondenti alla condizione Paiss 0 L approccio che invece consente di risalire alla Cry consiste nell effettuare misurazioni a parit di Paiss variando la durata dell impulso e quindi il duty cycle del test una volta nota la Rru in quanto ricavabile sfruttando la 25 dopo aver individuato la durata dell impulso in corrispondenza del quale non si osserva differenza con la misura DC Per completezza bisogna comunque osservare che questa metodologia non l unica a consentire di ricavare sperimentalmente l impedenza termica del dispositivo Le misure I V impulsate sebbene siano concettualmente semplici da effettuare presentano diverse difficolt di cui bisogna tenere conto durante le misure Particolare attenzione in questo tipo di misurazione deve essere riservata alla qualit del set up e in particolare alle interconnessioni tra dispositivo e set up Affinch non si verifichino alterazioni e degradazioni degli impulsi di test opportuno disporre di specifici bias tee e cavi a basse perdite Inoltre bisogna evitare che la condizione di polarizzazione statica ponga il dispositivo in una condizione a rischio di oscillazioni che potrebbero causare il danneggiamento del dispositivo ed allora necessario variare il punto di lavoro verso condizioni a minore Paiss oppure modificare il set up introducendo resistori in parallelo all uscita del dispositivo Oltre a consentire d
87. SS INGUTEIVIs pirla 79 Figura 4 14 Andamento rispetto la frequenza della parte reale dei parametri della matrice delle impedenze al pinch off in condizione cold FET dopo aver rimosso i contributi parassiti capacitivi e induttivi 80 Figura 4 15 Modello a circuito equivalente a canale aperto in condizione cold FET dopo aver rimosso i contributi parassiti CAGPOCILIVI e INQUTTVI parco leali lane 80 Figura 4 16 Modello a circuito equivalente a canale aperto in condizione cold FET dopo aver rimosso i contributi parassiti capacitivi e induttivi e dopo trasformazione da Pi A T ii 81 Figura 4 17 Andamento rispetto la frequenza della parte reale dei parametri della matrice delle impedenze a canale aperto in condizione cold FET dopo aver rimosso i contributi parassiti capacitivi e induttivi 81 Figura 4 18 Confronto tra le entit dei contributi capacitivi intrinseco per un dispositivo simmetrico nel caso PERO RAI AE IA 82 Figura 4 19 Corrispondenza della misura con il circuito equivalente completo con parametri S 83 Figura 4 20 Circuito risultante dopo il de embedding dei parassiti capacitiVi 84 Figura 4 21 Circuito risultante dopo il de embedding dei parassiti connessi in serie 84 Figura 4 22 Circuito equivalente della parte intrinseca in cui il contributo della corrente reattiva ig stato ricondotto a due contributi uno in par
88. Working Group a cui si devono costanti aggiornamenti e migliorie 6 19 L utilizzo nei CAD di modelli implementati sulla base del linguaggio Verilog A pu essere gestito in due diversi modalit Una di queste simile a quello dei modelli definiti sulla base del linguaggio C in quanto sono disponibili degli strumenti specifici per la lettura di modelli Verilog A consentendo di utilizzare direttamente il file di testo del modello Un esempio di questo strumento disponibile anche nel CAD di simulazione Agilent ADS Questo approccio introduce necessariamente delle penalit in termini di tempo di esecuzione che comunque sono al pi paragonabili a quelli di un modello equivalente implementato usando SDD L altra prevede la compilazione del modello Verilog A che conduce alla equivalente rappresentazione in C mediante strumenti che ne automatizzano la procedura di cui un esempio rappresentato dal Model Wizard presente in AWR Microwave Office MWO 6 20 6 21 Con il duplice scopo di implementare il modello sfruttando Verilog A e contestualmente verificare e validare il modello stesso in un diverso ambiente di simulazione stato sfruttato il Model Wizard di AWR MWO Grazie al Model Wizard possibile tradurre il modello nella forma di modello equivalente implementato sulla base del linguaggio C ottenendo in ultima istanza una libreria dinamica compilata ad opera di un generico ambiente di sviluppo Microsoft Visual Studio L implementazione de
89. a e della possibilit di estrarre i parametri del modello in modo dettagliato Questo ultimo aspetto in particolare risulta essere ampiamente desiderabile in un modello cos che sia possibile rappresentare specifici fenomeni con specifici parametri o funzioni il che di conseguenza permette di individuare particolari condizioni operative o caratterizzazioni mediante le quali i suddetti fenomeni possono essere evidenziati e separati ai fini di una accurata modellizzazione In termini formali questo si traduce nella scelta secondo cui l espressione analitica della corrente di Drain viene costruita come prodotto di due funzioni con una di queste si rappresenta la dipendenza dal potenziale di Gate e con l altra si formalizza la dipendenza dalla tensione Vps InsVes Vos fa Ves fo Vos 5 3 Con riferimento alla funzione fp Vps utile ricordare come al variare della tensione si verifichi un incremento della corrente che per bassi valori di Vps segue un andamento lineare ricordando il comportamento di un resistore per poi invece mutare raggiungendo un valore quasi costante in corrispondenza del quale si verifica la saturazione della velocit dei portatori a cui non segue un ulteriore incremento della corrente come rappresentato in Figura 5 2 104 la d Saturazione di velocit DS Figura 5 2 Dipendenza dalla Vps effetto della saturazione della velocit dei portatori di carica La saturazione della veloc
90. a funzione tangente iperbolica 3 6 Questa sar pertanto la base funzionale adottata per la formulazione del modello empirico in questo lavoro Il principio su cui si basa la modulazione della densit di carica nel canale sfrutta il principio di neutralit di carica secondo cui la carica presente sull elettrodo di Gate bilanciata dalla carica nel semiconduttore Quest ultima a sua volta costituita da due componenti rappresentate da cariche fisse associate alla regione di svuotamento e dai donori ionizzati nel materiale a Eg maggiore da un lato e da cariche mobili presenti nel canale dall altro In presenza di una giunzione Schottky con un semiconduttore ad alta Eg l applicazione di un potenziale al Gate del transistore determina una variazione dell estensione della regione di svuotamento Per il sopracitato principio di neutralit di carica la carica nel canale risulter a sua volta variata Quindi in termini fenomenologici la carica di Gate in un HFET si compone di una componente di carica fissa relativa alla giunzione rettificante e una componente di carica mobile relativa al canale del dispositivo 3 7 carica fissa donatori N elettroni gas 2D Figura 3 1 Struttura a bande di un etero struttura 20 Si osserva che per effetto della barriera di potenziale presente all interfaccia dell etero giunzione quest ultima pu essere assimilata ad una giunzione rettificante La modulazione della carica di G
91. a del modello della carica capacit di Gate nei modelli influisce sui risultati di simulazione di comportamenti dipendenti dalla frequenza come parametri S e propriet non lineari quali le distorsioni e l intermodulazione Per questi motivi risulta di fondamentale importanza la validit del modello della carica di Gate nella progettazione di circuiti non lineari che fanno uso di HFET La modellizzazione della carica di Gate la cui caratteristica essenzialmente non lineare determinante per la descrizione del comportamento del dispositivo sia in condizioni di piccolo segnale 3 1 che in condizioni di ampio segnale in particolare relativamente alle distorsioni in alta frequenza 3 2 3 3 stato dimostrato sperimentalmente che modelli aventi in comune identici modelli I V che differiscono per il modello delle componenti reattive determinano risultati nelle simulazioni delle intermodulazioni del terzo ordine IMD3 InterModulazione del 3 ordine che differiscono tra loro anche di 10 dB 3 2 Una simile situazione di incongruenza tra risultati simulati e osservazioni sperimentali interessa le simulazioni nel dominio del tempo da cui a causa di modelli non accurati si possono determinare forme d onda nel tempo a carattere non fisico 3 4 Questo pone la questione della modellizzazione della carica nei FET al centro dell attenzione di questo capitolo essendo un elemento di notevole criticit nei riguardi della consistenza e dell
92. a derivata della trans conduttanza rispetto Ves individuando i valori di Ves per cui la pendenza della trans conduttanza risulta nulla La forma analitica per descrivere questo comportamento 5 9 Vpk Vps Voko Voks Vpro tanh a Vpsi 5 11 ma nel caso di dispositivi di tipo HFET per i quali l entit della resistenza parassita Rs relativamente bassa si rappresenta meglio come nella 5 12 108 Vox Vos Vpro Y Vosi 5 12 Questa espressione consente di rappresentare la variazione della tensione di pinch off dovuta alla caduta di tensione sul resistore parassita Rs Rs Ips in modo adeguato come sara mostrato di seguito Tornando a focalizzare l attenzione sulla 5 10 data l importanza che questa dipendenza funzionale ha nei riguardi della possibilit di descrivere i diversi andamenti osservabili sperimentalmente utile descrivere il significato dei coefficienti che vi compaiono Il coefficiente P4 infatti riconducibile direttamente alla trans conduttanza del dispositivo in quanto si definisce come poich la derivata prima dell espressione della corrente pari a OW Ves pk sech p V s av 2 Vps 5 14 B lps Im n Vos E trascurando gli effetti del secondo ordine e la serie di potenze arrestata al primo ordine per agevolarne la lettura rispetto Vcs risulta dIps ImWVesi Vosi oa IprP sech w WVesi tanh a Vpsi 1 A Vpsi 9 15 U evidenziando quindi la relazione diretta tra
93. a di uscita distorsioni efficienza nello spazio delle impedenze variando al contempo parametri di progetto punto di lavoro potenza di ingresso frequenza Un modello accurato e valido rappresenta un valore aggiunto rispetto le sole misure consentendo di studiare e visualizzare il comportamento del dispositivo in diversi piani di riferimento rispetto le misure permettendo cos di indagare e risolvere problemi n modo radicale Ad esempio un modello consente di osservare l andamento nel tempo di corrente e tensione non misurabili direttamente neppure con i pi moderni NVNA Non linear Vector Network Analyser Infine la validazione del modello deve poter contemplare anche valutazioni sulla velocit di simulazione del modello in quanto questa caratteristica impatter direttamente sull usabilit del modello stesso e quindi non trascurabile neppure questo aspetto Non inusuale ad esempio svolgere simulazioni in cui si valuta l effetto di una variazione di un parametro sulle prestazioni di un circuito oppure sottoporre un circuito a processi di ottimizzazione che spesso si rivelano molto onerosi da un punto di vista del tempo richiesto Questo ultimo aspetto consente di introdurre l ultima parte di questo capitolo in cui si introduce e descrive lo strumento adottato per effettuare l implementazione del modello nel CAD con approccio professionale Una valida tecnica di caratterizzazione delle caratteristiche di un HFET per applicazioni
94. aggiunta di un generatore di corrente controllato dalle tensioni statiche ma dipendente dalla frequenza mediante il condensatore Cj connesso in parallelo al generatore Ips oppure con un simile approccio in cui il generatore controllato da tensioni che contemplino la presenza della dispersione in modo dinamico 120 Single Multi Bias CIf uF Bias CIf uF Idspc Idspc Rif Rif Vgs Vds Pulsed I V eretta Single Bias Clf uF bici CIf uF Idspc Idspc IdSoc Ipu Vgs Vds Ipu Vgspo Vdspo Vgsi Vdsi Figura 5 15 Possibili approcci per modellizzare i fenomeni di dispersione nel HFET N Sulla base di una di queste 5 24 stato sviluppato il modello non lineare che per suo vantaggio rispetto la strategia proposta in 5 13 consente di formulare un modello valido sull intero piano l V grazie alla possibilit di sfruttare completamente le informazioni ricavabili da misurazioni I V impulsate tecnica di caratterizzazione che verr descritta nel prossimo paragrafo Il modello insistendo sulla caratteristica modulare che si imposta allo stesso modello include un ulteriore generatore di corrente non lineare connesso in serie ad un condensatore e il ramo cos costituito si porr in parallelo al ramo con il generatore Ips precedentemente descritto Il generatore controllato da tensioni statiche poich modellizzato sulla base di misure impulsate Il modello circuitale risultante quello riportato di seguito intrinseco R S
95. ai nodi del circuito sia da un punto di vista matematico mediante la conservazione della carica terminale Nel caso di una sorgente di carica controllata da due o pi tensioni il principio impone che ogni variazione della carica sia esprimibile come funzione della condizione iniziale e finale delle tensioni di controllo indipendentemente dalla traiettoria seguita da queste durante la loro evoluzione Affinch ci sia correttamente rappresentato e verificato necessario e sufficiente che la funzione che descrive la dipendenza della carica dalle quantit di controllo sia continua e derivabile almeno fino al secondo ordine rispetto al dominio di validit della funzione stessa La conservazione della carica terminale implica che tutte le capacit connesse a un nodo debbano poter essere descritte come derivate parziali di una sola funzione della carica Q Questo in termini analitici si traduce in 0 0 Og cea 0Qg 0 3 11 OV OV OV OV che equivale ad imporre alla Q la natura di campo conservativo 3 22 3 23 La violazione del principio della conservazione della carica da parte di un modello di un dispositivo attivo ne riduce la validit in senso generale in quanto per loro natura i condensatori sono elementi non dissipativi a meno di perdite e pertanto devono 25 conservare la carica Questa situazione potrebbe essere la causa di problemi di tipo numerico e di convergenza degli algoritmi risolutivi durante simul
96. al simulatore con un minore numero di iterazioni e in modo intrinsecamente accurato StopTime t Uset a a a MaxTimeStep 1 0 nsec 0 0 0 Co DE 1 06 110 ea tes Viow 0V gt gt Vhigh 5V NiPulse RAIN ees onan Do SRC3 ise 5 nsec Fali 5 nsec gt gt eee oo y i ARE a eo Width 60 nsec Delay O nsec gt gt Period 100nser Edgeslinear Rise 5 nsec O gt N Vg Vd 0 000 83 333 166 667 250 000 333 333 416 667 500 000 time nsec Figura 6 34 Circuito pompa di carica simulato in alto e andamento dei segnali di stimolo utilizzati nella simulazione in basso 165 3 0 2 5 2 0 Vout Vout n 0 5 ce I ALII TI E e a N I I I e yar ya 0 0 0 1 2 3 4 5 6 0 1 2 3 4 5 6 time usec time usec Figura 6 35 Tensione di uscita simulata per due diverse impostazioni del simulatore del circuito pompa di carica sulla base del modello non lineare basato sulla divisione di corrente a sinistra si riporta l andamento della tensione di uscita ottenuta scegliendo la charge tolerance pari a 1e 11 durata della simulazione pari a 7 8 secondi mentre a destra stata selezionata una charge tolerance pari a 1e 15 durata della simulazione pari a 17 6 secondi 6 5 VALIDAZIONE DEL MODELLO Una volta effettuata la verifica durante la quale stata appurata la correttezza dell implementazione del modello nel CAD la correttezza delle
97. allelo al ramo di ingresso e uno a quello di uscita 85 Figura 4 23 Andamenti dei contributi intrinseci rispetto al variazione di frequenza 88 Figura 4 24 Verifica della scelta degli intervalli di frequenza di estrazione 88 Figura 4 25 Andamento degli elementi intrinseci rispetto la variazione della polarizzazione 90 Figura 4 26 Confronto nel caso Vgs 1 4 Vps 25 le tracce di colore rosso sono le misure mentre quelle nere Imode tessile iena 92 Figura 4 27 Confronto nel caso Vps 1 V per tutte le polarizzazioni di Vos le tracce di colore rosso sono le Misure mente guele NCTE I modelo naersin aT T T T EA 93 Figura 4 28 Confronto nel caso Vps 25 V per tutte le polarizzazioni di Vgs le tracce di colore rosso sono le misure mentre quellesnere il Modello nsien a a a a a RS 94 Figura 4 29 Confronto nel caso Vys 1 4 V per tutte le polarizzazioni di Vps le tracce di colore rosso sono le misure mentre quelle nere Il MOG CHO ilaele 95 Figura 4 30 Confronto nel caso Vps 25 V per tutte le polarizzazioni di Vgs le tracce di colore rosso sono il modello con Cps t dipendenti dalle tensioni mentre quelle nere il modello con Cog tTcostanti 96 Figura 4 31 Andamento al variare della tensione di Rj cccsscccccsesccccsescccceescccsuseccsasecssuesessasecssausecssausessaanseees 97 Figurd 4 32 Andamento al variare della t
98. ametri della matrice delle impedenze al pinch off in condizione cold FET dopo aver rimosso i contributi parassiti capacitivi e induttivi Successivamente si procede all elaborazione della misura di parametri di Scattering del dispositivo polarizzato a canale aperto la cui rappresentazione a circuito equivalente una volta rimossi i contributi reattivi risulta Ro Rp Figura 4 15 Modello a circuito equivalente a canale aperto in condizione cold FET dopo aver rimosso i contributi parassiti capacitivi e induttivi Effettuando una trasformazione stella triangolo si ricava il circuito equivalente riportato nella Figura 4 16 in cui si fatta l assunzione che C C2 e si sono trascurati i termini di secondo grado w2C2Ra lt lt 1 81 Re a R 2 Ron 2 Figura 4 16 Modello a circuito equivalente a canale aperto in condizione cold FET dopo aver rimosso i contributi parassiti capacitivi e induttivi e dopo trasformazione da Pi a T AI circuito di Figura 4 16 possibile associare una matrice delle impedenze i cui elementi saranno esprimibili in funzione degli elementi circuitali introdotti e nello specifico la corrispondente parte reale di questi sono _ Ren Re Z11 Rg Rs 1 a 4 16 R Re Z 2 R 4 17 Re Zo2 Rs Ren Ra 4 18 In cui a un parametro che quantifica la ripartizione della resistenza di canale rispetto il ramo Gate Source e Gate Drain
99. ametri sono P2 e P definiti nella serie di potenze introdotta nella 5 8 Per effettuare questa operazione si ricorda che in condizione di saturazione il contributo della fp Vps circa pari a 1 ed allora possibile ricavare l andamento di W Vcs mediante la seguente inversione di funzione Ips Vasi Vasi 10 00 WVesi tanh Pelosi Vai 1 tanh ee 1 5 32 lpk pk la quale derivata numericamente consente di ricavare i valori iniziali per il successivo fit di P2 e P3 In alternativa sarebbe possibile approcciare l estrazione di questi due parametri sfruttando misure specifiche I metodi possibili sono essenzialmente due e differiscono per l hardware richiesto per effettuarle misura delle armoniche a bassa frequenza 5 12 oppure sfruttando misure con Nonlinear Vector Network Analyser 5 13 5 16 A concludere si ricorda che il principale scopo dei parametri con cui si modellizza la dipendenza del parametro P dalla tensione Vps Bi e Bz consiste nella possibilit di modulazione dell andamento della trans conduttanza al variare di Vps In particolare B controlla l entit della gm per Vps lt Vinee mentre Bz rende conto di quanto velocemente si raggiunge la condizione di saturazione all aumentare di Vps in modo da rappresentare correttamente la 115 riduzione del parametro P1 che si osserva per all aumentare di Vps per Vps gt Vinee I valori tipici per questi due parametri sono 0 01 0 5 per B1 e 0 5 4 p
100. approccio empirico basato sul criterio della divisione di corrente reattiva approccio che non ancora stato adottato per sviluppare modelli non lineari di HFET Per raggiungere questo obiettivo sar necessario riformulare la rappresentazione a circuito equivalente a piccolo segnale e specializzare per questo la tecnica di estrazione diretta del modello a piccolo segnale Di seguito occorrer definire una metodologia rigorosa dal punto di vista matematico mediante la quale sia possibile ottenere a partire dalla conoscenza degli andamenti delle derivate parziali della carica di Gate un modello analitico che rispetti il principio della conservazione della carica Il modello formulato della non linearit della carica di Gate dovr essere il pi possibile riconducibile ai principi fisici di funzionamento cosicch la relativa procedura di estrazione sia semplice e riconducibile a quantit sperimentali misurate Infine trattandosi di un modello che fa uso di una sola sorgente non lineare di carica occorrer individuare la soluzione di implementazione che meglio si adatta agli ambienti di simulazione circuitale commerciali 1 3 ORGANIZZAZIONE DELLA TESI Dopo questa breve introduzione nel capitolo II saranno presentati la tecnologia e i principi fisici che regolano il funzionamento del dispositivo HFET Saranno analizzate le diverse soluzioni per la formulazione di modelli di transistori soffermando l attenzione sui modelli a circuito equival
101. arassita di Gate Capacita parassita di Source Capacita termica Diodo Gate Drain Diodo Gate Source Livello energetico banda di conduzione Campo elettrico critico Energia dei donori Livello energetico di Fermi Energy Gap banda energetica Livello energetico banda di valenza Funzione di divisione di corrente Gate Drain Funzione di divisione di corrente Gate Source Massima frequenza di oscillazione Frequenza di taglio Arseniuro di Gallio Nitruro di Gallio Conduttanza di Drain transconduttanza Valore Unita di misura J K eV MV cm eV eV eV eV Hz AV A V XVI Kp Lp La Ls redx Reh Ra Ras ridx Rs Rru Si SiC T cH Vsat Vih VTH Guadagno di corrente diretta Corrente tra Drain e Source Corrente riferita al flesso Corrente termica equivalente Fattore di stabilit di Rollett Costante di Boltzmann Lunghezza di canale Induttanza parassita di Drain Induttanza parassita di gate Induttanza parassita di Source Densit volumetrica dei donori Resistenza di canale della giunzione Schottky Resistenza di canale Resistenza di Drain Resistenza di Drain Source Resistenza di Gate Resistenza dinamica della giunzione Schottky Resistenza di Source Resistenza termica Silicio Carburo di Silicio Temperatura di canale Velocit cariche nel canale Tensione tra Drain e Source Tensione di Gate Tensione tra Gate e Drain Tensione tra Gate e Source Tensione riferita al flesso Tensione DI pinch off V
102. are gli andamenti delle derivate parziali della carica di Gate rispetto le variazioni delle tensioni di controllo Si riportano di seguito i risultati della simulazione 2 5e 012 2 5e 012 2e 012 2e 012 __ 1 5e 012 1 5e 012 LL a O O 1e 012 1e 012 5e 013 5e 013 0 0 0 10 20 30 3 2 1 0 VDS V 181 2e 012 2e 012 1 5e 012 1 5e 012 LL E 1e 012 1e 012 D D O O 5e 013 AAA 5e 013 0 0 3 2 1 0 0 10 20 30 VGS V VDS V Figura 6 53 Andamento simulato delle derivate parziali del modello della carica di Gate rispetto la variazione delle tensioni di controllo In seguito stata effettuata la verifica dell assenza di contributi di corrente DC attraverso i rami Gate Source e Gate Drain rimuovendo il diodo di Gate al variare della frequenza durante simulazioni non lineari I risultati riportati in Figura 6 54 mostrano l assenza di tali correnti IgateDC 1e 006 5e 007 0 5e 007 1e 006 1 6 11 16 20 Frequency GHz Figura 6 54 Corrente DC attraverso le non linearita reattive al variare della frequenza e al variare della potenza La verifica dell assenza di contributi in DC di corrente attraverso le componenti reattive del modello conferma la correttezza dell implementazione assieme alla validit del modello basata sull utilizzo di una sola
103. arica per la particolare condizione di polarizzazione Vep Vapo Q 450 Vga nol CgsV gs Vj40 dV gs 3 40 E allo stesso modo per il contributo relativo a Cep si ha per Ves Veso Qgao Vgs Cga V gso Via dV ga 3 41 In questo modo mediante una particolare scelta della costante di integrazione si impongono pari a zero i contributi relativi alle trans capacit 3 28 rispetto a una particolare e conveniente condizione di polarizzazione Ne deriva che per la particolare condizione di polarizzazione il modello valido mentre per grandi escursioni della condizione di polarizzazione condizione di eccitazione ad ampio segnale il modello non pi rappresentativo e accurato Il modello a circuito equivalente pertanto risulta quello riportato in Figura 3 4 Figura 3 4 Rappresentazione sotto forma di circuito equivalentedell intrinseco per il HFET secondo l interpretazione basata sulla divisione di capacit A sinistra rappresentato il modello non lineare e a destra quello lineare noto che questa interpretazione conduce alla formulazione di modelli che non garantiscono la necessaria accuratezza sull intero piano Vcs Vep e in genere si caratterizzano dall essere adeguati in corrispondenza di una particolare regione di interesse che coincide con quella di utilizzo In pratica questo approccio risulta adeguato nel caso in cui il modello sia utilizzato 32 per il progetto di amplificatori in cui il dispositivo per
104. arie terminazioni alle porte del circuito Questa risulta dai seguenti calcoli come I AQ oQ Mi y si o a 4 20 1 V2 0 Vgs Vga V1 gs gd l dQ Yiz V lg elia 4 21 2 V 0 Vygs 0 Vga V2 gd h _ dQ Q Y21 BA Jme let 07 Gme 7 jwfen Te tae 4 22 1 V2 0 Vgs Vga V1 gs gd l f OQ Y22 y gps jWCps fenig Ips jWCps jofeo zy 4 23 2 V1 0 gt Vgs 0 Vga V2 gd Relativamente la corrente reattiva di Gate si osserva che per quanto riguarda i parametri relativi alla porta 1 si ha sempre che Si 4 24 mentre relativamente alla porta 2 avremo che I foalg 4 25 e a seconda dell eccitazione considerata la corrente di Gate assumera la dovuta espressione Quindi la corrente entrante nella porta 1 della rete per la topologia scelta per il FET coincide sempre con la corrente reattiva totale di Gate La corrente entrante nella porta 2 della rete risulta invece coincidente con la frazione della corrente di Gate relativa al ramo Gate Drain Questo determina la presenta del fattore moltiplicativo fya nelle espressioni dei parametri della matrice delle ammettenze associati alla porta 2 La risultante rappresentazione matriciale associata a questo circuito la seguente Vi Yi fastg fenig fenig Valy e sri 4 26 21 422 Ime fenig Jpost jwlps fenig Che espressa in funzione degli elementi concentrati del circuito risulta _ a cia JOC joc Ime fap jWC jwC2 gps jWCps
105. as IVga Vga OVgs Bisogna osservare per che al pari delle altre interpretazioni precedentemente analizzate anche in questo non si hanno a disposizione informazioni dirette e sperimentali sulla carica e quindi bisogner individuare un metodo che consente di risalire all equazione della carica di Gate a partire dalle informazioni riguardanti le singole derivate parziali Questa interpretazione garantisce inoltre formulando adeguatamente la funzione di divisione di corrente la possibilit di evitare eventuali discontinuit in corrispondenza del caso in cui Vps 0 V Una funzione che si ritiene essere una valida soluzione a questo problema stata proposta 3 40 e si presenta nella seguente forma fen ps 0 5 1 Tanh a Vas Vassat 3 64 la cui espressione continua nell intorno di Vps 0 V in corrispondenza del quale anche la 3 48 valida 3 7 FORMULAZIONE DEL MODELLO DELLA CARICA DI GATE La formulazione di un modello empirico sulla base di una rappresentazione analitica implica l introduzione di funzioni matematiche con cui rappresentare un insieme di dati sperimentali Questa operazione implica due passaggi il primo consiste nell approssimazione della funzione da cui derivano i dati in un particolare intervallo con la desiderata accuratezza Il secondo il fit dei dati sperimentali mediante i quali si verifica la validit della funzione approssimante e contestualmente si individuano i parametri della funzione ste
106. assunta come costante la variabile V1 Questo approccio in generale potrebbe funzionare ma per il particolare caso della carica di Gate potrebbe determinare che le derivate parziali ottenibili a partire dalla Q appena calcolata non coincidano con le derivate parziali di partenza anche se le derivate miste sono uguali Questo problema deriva dalla natura del problema in esame che prevede la soluzione di due equazioni aventi una sola incognita Dal momento che ciascuno dei due contributi pari alla derivata parziale dell incognita stato trattato come dipendente da una sola variabile necessariamente si stanno introducendo contributi in eccesso nell integrale che possono essere risolti soltanto mediante l uso improprio della costante di integrazione Qo Per argomentare questa osservazione si sfrutta un esempio per cui partendo dalla conoscenza della soluzione si mostra come il metodo non consenta di risolvere il problema Sia data una funzione 41 f x y sin x y IT le cui derivate parziali sono Of P x y 2xycos x y 3 72 Ox 0 R x y di x cos x y 3 73 Applicando la 3 70 si avra f x y re Y dx R X y dy Fy sin x y Po sin x y Ro 3 74 Con la precedente si mostra che scegliendo opportunamente Po e Ro possibile ricondurre la soluzione ottenuta alla funzione di partenza Questo avvenuto sebbene le derivate parziali siano tali da rispettare la condizione di integrabilita che nel caso
107. ate la dipendenza dalla temperatura e TOM Model s 1990 Dipendenza di Ip da Vcs Vpsdi tipo cubico esponenziale gt ntrodotta la dipendenza dalle dimensioni periferia di Gate del dispositivo ADS EEFET EEHEMT Model s 1993 16 gt Modello C V basato sulla rappresentazione della Carica Charge based C V model e Chalmers Model 1992 Dipendenza di Ip da Ves Vos di tipo iperbolico Tanh gt Primo modello a consentire una buona rappresentazione per la trans conduttanza con le sue derivate e Auriga Model 2004 gt Versione modificata del Chalmers model Leggendo la precedente lista si evince che la modellizzazione delle non linearit reattive ancora non ha registrato la medesima maturit dell altra principale non linearita del modello Infatti ancora oggi si dibattono gli aspetti inerenti la tecnica di modellizzazione e il modello stesso della carica di Gate L importanza della accuratezza del modello non lineare della carica di Gate risulta di fondamentale importanza rispetto alle prestazioni dei circuiti nelle moderne applicazioni e quindi bisogna che sia approfondita e risolta la problematica relativa la sua modellizzazione L estrazione del modello a circuito equivalente intesa come la procedura mediante la quale si identificano le entit degli elementi del modello a partire dall analisi e la manipolazione dei dati sperimentali sfrutta generalmente misurazioni I V in DC assieme a misurazioni I V e di
108. ate si manifesta in due diversi aspetti di fondamentale importanza nell ambito della modellistica la variazione della corrente di portatori di carica che fluisce tra i terminali di Source e Drain e la variazione delle capacit tra terminali di Gate e di Source e tra quelli di Gate e di Drain La regione di svuotamento che si forma in corrispondenza dell elettrodo di Gate determina la formazione di una regione di carica spaziale che si espande in modo continuo verso le regioni di Source e Drain La variazione delle tensioni Gate Source e Gate Drain modifica questa distribuzione di carica Ne risulta che l effetto capacitivo osservabile tra queste coppie di terminali dipende da entrambe le tensioni applicate al dispositivo anzich dipendere dalla sola tensione applicata a ciascuna coppia di terminali 3 3 STATO DELL ARTE SUI MODELLI DELLE NON LINEARIT REATTIVE La carica in alta frequenza non pu essere misurata direttamente Le capacit non lineari invece sono solitamente ottenute a partire da misure a piccolo segnale di parametri S e la relativa dipendenza di questi contributi reattivi rispetto alle tensioni applicate pu essere ottenuta effettuando misurazioni sull intero intervallo di interesse Esistono diversi approcci per modellizzare la carica degli HFET Uno di questi l approccio fisico In passato sono stati proposti diversi modelli 3 8 3 14 con questo approccio e per tutti questi ai fini della estrazione dei parametri
109. azionate con l ammettenza totale come Y KY 3 52 Y 1 K Mg 3 53 Risulta possibile ottenere le relazioni tra la corrente totale e la corrente in ciascuno dei due rami L e I iu _ KI 5 3 54 tO 9Y Y IKY 1 K Y 7 pal ip ahi 3 55 IY Y KY 1 K Y 2 Per l ipotesi che il Source e il Drain siano connessi Vi V2 nel caso di un HFET simmetrico lecito immaginare che Y1 Y2 0 5Y e quindi K 0 5 per questa particolare condizione Nel caso in cui il Source e il Drain non sono equipotenziali risulta che sar la differenza tra le differenze di potenziale Vi e V2 a governare il rapporto di divisione restando ancora valida la regola di partizione per ogni condizione di polarizzazione Nel caso di un HFET risulta che le tensioni Vi e V2 coincidono con Ves e Von rispettivamente Bisogna ora ricondurre queste grandezze alle quantit misurabili per rendere operativo questo metodo e quindi risalire alla conoscenza della carica di Gate Ipotizzando che la carica di Gate sia modulata da due tensioni si avr che 36 _ AQ Was Vga _ 9Qg Vgs Vga Was 92g Vas Vga AVoa 3 56 i dt Vis dt Vja dt Trattandosi di contributi di correnti reattive risulta immediato fornire per questi una rappresentazione a elementi concentrati che fa uso di condensatori Bisogna ora individuare la relazione di queste entit con la sorgente di carica di Gate Questo passaggio reso possibile dalla trasformazione di equivalenza p
110. azione di questo fenomeno bisogna sfruttare una tecnica di caratterizzazione opportuna Una possibile strategia di caratterizzazione che si rivela utile per lo scopo e sicura nei riguardi della preservazione dell integrit del dispositivo quella delle misure I V impulsate 5 19 Mediante questa tecnica di misura anche possibile esplorare le caratteristiche del dispositivo al variare della temperatura in quanto consentono di effettuare misure iso termiche e iso trappole Questa tecnica sperimentale si rivela utile per caratterizzare diversi aspetti che fanno riferimento a fenomeni del secondo ordine trattati in questo paragrafo e ne verranno descritte le principali caratteristiche nel prossimo paragrafo Dispositivi elettronici sotto particolari condizioni manifestano effetti dinamici assieme ad aspetti statici precedentemente trattati e analizzati Il contributo di questi effetti risulta evidente in condizioni di esercizio di alta frequenza impattando sia sulla conduttanza di uscita sia sulla trans conduttanza e sia sulle caratteristiche di pinch off del dispositivo Questa tipologia di caratteristiche dinamiche vengono identificate come effetti di memoria Gli effetti di memoria vengono classificati in base alle caratteristiche temporali con cui si evolvono in due categorie effetti di memoria veloci STM Short Term Memory effects e lunghi LTM Long Term Memory effects Nella prima categoria rientrano tutti quei fenomeni la cui evoluzione s
111. azioni nel dominio del tempo Allo stesso modo questa situazione impatta negativamente durante simulazioni nel dominio della frequenza in cui l algoritmo Harmonic Balance risolve con contributi di corrente continua attraverso i condensatori la differenza di carica risultante tra due periodi dell eccitazione periodica con conseguente alterazione dei risultati della simulazione 3 6 FORMULAZIONE ED ESTRAZIONE DEL MODELLO DELLA CARICA DI GATE DEL HFET Il HFET un dispositivo a tre terminali e l interpretazione del comportamento reattivo di un tale elemento non molto intuitiva Le complicazioni analitiche che sono alla base della rappresentazione analitica di una tale struttura sono state anticipate nel precedente paragrafo Inoltre il metodo empirico in questo caso di scarso aiuto vista l impossibilit di misurare direttamente cariche in alta frequenza Si afferma perci la necessit di comprendere a fondo il comportamento del HFET cos da individuare una corretta rappresentazione della carica di Gate Per il primo principio di Kirchhoff secondo il quale definita una superficie chiusa che attraversi un circuito elettrico in regime stazionario la somma algebrica delle correnti che attraversano la superficie con segno diverso se entranti o uscenti nulla in ogni istante di tempo risulter che Ig ls la 3 12 Al fine di rappresentare il comportamento delle cariche nel dispositivo HFET occorre determinare l espressione del
112. buto rappresentativo della carica presente all interfaccia tra i due semiconduttori ovvero nella buca di potenziale Questa carica rappresentativa del canale del dispositivo e risponde alle tensioni di controllo in modo opposto alle cariche di svuotamento Questo comportamento alla base della modulazione della carica presente nel canale del dispositivo in quanto per il principio di neutralit della carica accade che all aumentare della carica associata alla regione di svuotamento quella del canale si riduca svolgendo cos la funzione di modulazione della conducibilit del canale Dai successivi grafici prodotti per una struttura ideale si osserva come questo contributo si manifesti prevalentemente in corrispondenza della tensione di soglia oltre la quale si manifesta la formazione del canale conduttivo che come avviene tipicamente in etero strutture si caratterizza da un andamento molto brusco in luogo di un canale conduttivo assimilabile ad un gas bidimensionale di portatori di carica mobile In condizioni di polarizzazione inversa Vas lt 0 e Vap lt 0 la carica di Gate invece bilancia le cariche associate allo svuotamento del canale conduttivo che nel caso di dispositivi a funzionamento del tipo Depletion equivale alla formazione locale di una regione di carica spaziale di segno positivo 49 Figura 3 14 Andamento della carica di canale e delle relative derivate parziali in basso in funzione delle tensioni di controll
113. ca che il risultato del primo integrale parziale diventi f y P z Y dz Qo y 3 79 Dalla precedente possibile ricavare la relazione attraverso cui possibile passare dai dati sperimentali e quindi dalla conoscenza delle derivate parziali alla funzione incognita f x y Infatti dovendo ancora essere valida la relazione tra la funzione incognita e le derivate parziali Of Ox P x y Of ay ca R x y risulter che l espressione della funzione di integrazione potr essere ottenuta mediante la seguente operazione 0 0 RG PEY dz Q0 5 PEY dz 00 3 81 e infine si giunge a QoQ ROD 2 P x Y dx dy 3 82 Sostituendo la 3 82 nella 3 79 formulazione finale che sostituisce la 3 70 risulta f x y Pa Y dx ROD 2 fea Y dx dy 3 83 43 La precedente equazione consente di calcolare analiticamente l espressione della carica una volta che le espressioni analitiche di derivazione empirica delle capacit non lineari derivate parziali della carica sono note e ben formulate il che impone che sia rispettata la seguente equivalenza 0 0 0 gt Qg e Qg 0 3 84 Vas OVga Vga OVys La carica di Gate adesso calcolabile come QUL V2 Ci V V2 dV CoV V2 Ci Va VA dV 3 85 2 Vi Vasi e V2 Veno rappresentative delle tensioni intrinseche al dispositivo e che equivalgono alle tensioni applicate esternamente a cui sono stati sottratti i
114. ca di sviluppare modelli auto consistenti bisogna modellizzarli entrambi Long term memory Trapping thermal effects Matching circuit Matching circuit Transistor capacitances sv Shortterm memory Figura 5 14 Classificazione dei fenomeni di memoria I fenomeni lenti sono inerenti la natura dei dispositivi a semiconduttore e in quanto tali Opportuno che siano ben rappresentati in un modello auto consistente al fine di poter rappresentare in maniera completa le caratteristiche dei dispositivi Questi contributi al funzionamento dei transistori si manifestano essenzialmente come effetti che retro azionano il funzionamento del dispositivo e questo quindi impone la loro caratterizzazione e modellizzazione al fine di poter offrire la rappresentazione del comportamento del dispositivo anche tenendo conto della variabile temporale su pi ampia scala di quella che solitamente viene considerata nei modelli statici Ovviamente questo tipo di integrazione comporta ulteriori sforzi dal punto di vista sperimentale poich per poterne formulare un modello sono necessarie caratterizzazioni specifiche e ulteriori sforzi computazionali oltre a quelli inevitabili della modellizzazione Le caratteristiche dispersive di origine elettrica sono ascrivibili a difetti nel reticolo del semiconduttore comunemente chiamati trappole Queste hanno origine in modo spontaneo imperfezioni del reticolo cristallino o per la presenza di
115. che dipendono dalle grandezze di controllo ma le espressioni analitiche possono essere pi o meno valide rispetto ai principi fisici che governano il funzionamento del dispositivo e questo ha un impatto molto importante sulla consistenza del modello e la conseguente accuratezza La definizione delle equazioni del modello mediante le quali si descrivono le caratteristiche del dispositivo comincia come opportuno dalla interpretazione della fenomenologia di interesse Si richiede infatti che il modello sia sufficientemente aderente alle leggi fisiche che giustificano le osservazioni sperimentali sebbene si tratti di un modello empirico Per questo motivo necessario fare una breve riflessione sui principi fisici di funzionato in questione Il funzionamento dei transistori ad effetto di campo come gi detto siano essi a giunzione semplice o ad etero giunzione si basano sulla modulazione della resistenza del canale conduttivo in cui fluisce la corrente L azione di controllo della conducibilit del canale esercitata dal potenziale applicato all elettrodo di Gate che realizza una giunzione Schottky mentre il flusso di corrente sostenuto dalla differenza di potenziale tra i terminali di Drain e Source realizzati come contatti ohmici In termini generali questo suggerisce la possibilit di separare i due effetti nella formulazione del modello non lineare a vantaggio della rappresentazione dei fenomeni in gioco e quindi della consistenz
116. che limitazioni derivanti dai metodi numerici con cui i circuiti sono risolti nel simulatore assieme alle impostazioni con cui si configurano le simulazioni a largo segnale che in genere possono impattare sull esito della simulazione in termini di stabilit e convergenza Allo stesso modo risultano importanti le condizioni rispetto cui si ottengono i risultati poich bisogna rappresentare nel modo pi vicino possibile le condizioni di misura ad esempio non trascurando le terminazioni armoniche durante misure e simulazioni Load Pull assieme alle influenze delle impedenze a basse frequenze dovute ai bias tee ad esempio 6 6 Attualmente tecniche di misura nel dominio del tempo rappresentano l alternativa alle tradizionali misure scalari quale la misura Load Pull standard tuttavia durante questo lavoro di tesi non si disponeva della strumentazione necessaria per effettuare tali caratterizzazioni che in ogni caso grazie alla maggior quantit di informazioni consentono una pi approfondita validazione del modello L abilit di un modello nel predire le prestazioni del dispositivo che rappresenta in particolari condizioni di terminazione su particolari impedenze di ingresso e di uscita di fondamentale importanza nel caso di dispositivi per applicazioni di alta frequenza e alta potenza Sulla base di queste caratteristiche si svolge la progettazione di amplificatori cercando il miglior compromesso tra le diverse prestazioni guadagno potenz
117. d una griglia uniforme di valori di Vps e Ves ds i Y 10 3 0 VDS Figura 6 19 Verifica del modello IV per Vpsmax 40 V 0 30 gm_model gds_model 3 0 25 2 0 15 10 05 00 05 10 15 20 2 5 VGS2 VDS2 Figura 6 20 Verifica del gm e della gas del modello per Vpsmax 40 V Con lo scopo di verificare la robustezza del modello relativamente condizioni di polarizzazione al di fuori dell intervallo di misura sono state osservate le caratteristiche simulate per queste condizioni I risultati riportati di seguito dimostrano come il modello non 152 presenta anomalie e neppure andamenti che potrebbero causare problemi di convergenza quali ad esempio incrementi delle caratteristiche I V e delle rispettive derivate parziali anche al di fuori dell intervallo di misura 1000 DC3 DC I_ds1 i DC3 DC VDS2 0 30 jG RI 0 25 f EN A A 4 Vw ZII pi Minit ANNA Y gm_model 0 10 gds_model o a 0 05 0 00 0 10 20 30 40 50 60 VGS2 VDS2 Figura 6 21 Simulazione della corrente di Drain e relativa trans conduttanza e conduttanza di uscita per Vps max 60 V e Ves 5 3 5 V La seconda non linearita modellizzata la corrente nella giunzione Schottky Gate Source La caratterizzazione di questo contributo stata effettuata mediante misura DC nella modalit con il terminale di Floating Drain Sulla base della trattazione analitica esposta nel capitolo IV stato effett
118. del materiale come conseguenza dei livelli di energia a cui sono sottoposti per effetto delle grandezze di controllo hot electrons 5 17 5 18 Questa situazione si manifesta con un rapido incremento della corrente Ips deviando cos dalla legge descritta con il modello della 5 9 Il modello del fenomeno del soft breakdown pu essere formulato grazie alla caratteristica modulare del modello precedentemente proposto introducendo un termine aggiuntivo alla parte di funzione che descrive la dipendenza della Ips da Vps La forma analitica modificata della funzione fp in questo caso la seguente 117 foWVps tanh a Vps 1 A Vos Lsp 5 34 In cul Vas Ls Lsbo exp ks i 1 5 35 Ver dove si messa in evidenza la dipendenza del fenomeno rispetto alla differenza di potenziale tra Drain e Gate a cui possibile ricondurre l entit del campo elettrico che manifesta il valore massimo in corrispondenza dell estremita dell elettrodo di Gate che si affaccia verso il Drain La criticit del fenomeno del break down rispetto all integrit del dispositivo causata dalla ionizzazione da impatto e successivamente al crescere dei campi da effetto valanga risiede nella capacit di questi fenomeni nel degradare la qualit del reticolo cristallino del semiconduttore in modo permanente Quindi affinch sia possibile la caratterizzazione delle propriet elettriche del dispositivo nelle condizioni operative che consentono l osserv
119. della parte immaginaria dei parametri della matrice di ammettenza di un HFET in condizione di pinch off cold FET 74 Mediante operazioni matriciali facile risalire alle quantit desiderate _ Im 21Im V 2 Ww 4 5 pg _ Im Ya2 Im 2 W p 4 6 i cui valori saranno infine mediati rispetto alle variazioni di frequenza ottenendo cos le entit dei parassiti capacitivi di interesse Alternativamente i contributi capacitivi parassiti possono essere estratti sfruttando misurazioni al pinch off su dispositivi di dimensioni diverse si sfrutta la scalatura della larghezza di canale W C1 C2 x W qualora fossero disponibili diversi prototipi di transistori distinti per la diversa larghezza di canale 4 7 Sfruttando le regole di scalatura a cui obbediscono gli elementi del circuito equivalente intrinseco che si riassumono di seguito Tabella 4 1 Regole di scalatura degli elementi del circuito intrinseco in funzione della larghezza del canale e del numero di finger e partendo dalla topologia riportata in Figura 4 7 risulta che Im Y11 w Cpg 2C Cpga Cpg Cpga 2 W Cro ImM Y 2 w Cf Cpga wCpga W Cfo 4 7 IM Y33 W Cpa Cr Cpga W Cpa Cia wW Cro Sfruttando misure su diversi dispositivi possibile ottenere attraverso l estrapolazione effettuata rispetto a W i contributi parassiti cercati dopo averli mediati rispetto alla frequenza 75 lim Im Y 1 w Cpg Cp
120. delle prestazioni e delle caratteristiche dei modelli proposti risulta che la modellizzazione della carica di Gate un problema complesso Infatti tutti gli attuali modelli mostrano delle validit limitate a specifiche regioni operative del transistore La rappresentazione dei contributi capacitivi in corrispondenza della condizione Vps 0 V generalmente scarsa cos come lo in condizione di forte pinch off 21 3 4 CONDENSATORI NON LINEARI Il problema della modellizzazione della carica formalizzabile nei termini della formulazione della relazione che rappresenta la legge costitutiva che pone in relazione le grandezze di controllo tensioni e la carica riferita ad un particolare terminale del dispositivo Il contributo di corrente reattiva nel nodo del circuito dovuto alla variazione di carica quindi descritto dalla relazione funzionale di derivazione rispetto al tempo della carica come dQ t _ dOV O dt dt 3 1 E immediato trasporre una tale situazione nella struttura del Gate del HFET In regime di sollecitazione tempo variante la struttura del Gate del HFET in esame assimilabile ad un condensatore a piatti piani paralleli le cui armature sono il Gate e i terminali di Source e Drain tra cui vi interposto il semiconduttore La possibilit di effettuare misurazioni di parametri di Scattering in alta frequenza garantisce la disponibilit delle informazioni necessarie a ricavare i parametri della matrice delle ammet
121. dello analizzando gli andamenti degli elementi dell intrinseco al variare della frequenza che devono risultare perlopi costanti in presenza di una adeguata formulazione della topologia stessa In particolare questa osservazione pu essere sfruttata per identificare la migliore collocazione dei contributi capacitivi in particolare Questi contributi infatti dato l intervallo di frequenze di estrazione che consente di trascurare i contributi induttivi sono collocabili in diverse posizioni della rete e soltanto la valutazione di questo aspetto permette la scelta tra le configurazioni possibili Figura 4 3 Questo aspetto inoltre pu essere sfruttato per la definizione della funzione obiettivo nell implementazione di algoritmi di ottimizzazione dei parassiti sfruttando misure al variare della polarizzazione 4 4 ESTRAZIONE DEGLI ELEMENTI DEL CIRCUITO INTRINSECO N La determinazione della parte intrinseca del circuito equivalente riconducibile alla manipolazione delle espressioni analitiche attraverso cui le entit degli elementi del circuito sono ottenute in modo diretto mediante una procedura di estrazione diretta I valori di ciascun elemento del circuito equivalente intrinseco sono estratti in modo deterministico per ogni polarizzazione considerando i valori assunti da questi in intervalli di frequenze scelti in modo tale da minimizzarne la variazione dispersione Questo processo con cui si mediano le entit degli elementi del circu
122. descrive questo contributo non lineare L approccio che solitamente viene adottato per modellizzare la carica di Gate quello con due condensatori non lineari in modo che nel simulatore rispettino il principio di conservazione della carica Nella pratica per entrambi i contributi risultano dipendenti da due quantit e questa osservazione impone la necessit dell introduzione di ulteriori contributi capacitivi trans capacit difficili da estrarre e includere nel modello lineare Questa tematica verr approfondita nel seguito di questa tesi 2 7 RIFERIMENTI BIBLIOGRAFICI 2 1 R J Trew SiC and GaN transistors is there one winner for microwave power applications Proceedings of the IEEE vol 90 no 6 pp 1032 1047 2002 2 2 R Dingle H L Stormer A C Gossard and W Wiegmann Electron mobilities in modulation doped semiconductor heterojunction superlat tices Appl Phys Lett vol 33 no 7 pp 665 667 1978 2 3 T Mimura Semiconductor device Japanese Patent 1 409 643 Nov 24 1987 2 4 D E Root and B Hughes Principles of Nonlinear Active Device Modeling for Circuit Simulation Proc 32nd IEEE MTT ARFTG Conference pp 3 1988 2 5 F Bonani V Camarchia F Cappelluti S Guerrieri G Ghione and M Pirola When self consistency makes a difference IEEE Microwave Mag vol 9 no 5 pp 81 89 2008 18 3 MODELLO NON LINEARE DELLA CARICA DI GATE 3 1 INTRODUZIONE L accuratezz
123. di alta frequenza e alta potenza impone l utilizzo di tecniche di caratterizzazione specifiche per individuare e rappresentare accuratamente specifici fenomeni La tecnica di misura di corrente al variare delle tensioni di controllo quando queste sono impulsate ha recentemente guadagnato grande consenso per diverse ragioni Le principali motivazioni da cui deriva l importanza delle misure impulsate nell ambito della caratterizzazione per la modellistica sono la possibilit di indagare separatamente l influenza dei difetti nel semiconduttore iso trap e della variazione della temperatura iso thermal sulle caratteristiche elettriche del dispositivo oltre a poter esplorare le caratteristiche elettriche del dispositivo in condizioni operative di potenze elevate che in condizioni di funzionamento continuo non potrebbero essere sostenute dalla tecnologia senza manifestare il danneggiamento del dispositivo Questo tipo di informazioni sono ricavabili mediante la configurazione della misurazione assieme al controllo della temperatura del dispositivo Come detto in precedenza i transistori cos come tutti i dispositivi a semiconduttore manifestano effetti di memoria derivanti da fenomeni fisici intrinseci e dalla dipendenza delle propriet elettriche dall ambiente che fissa le condizione al contorno entro cui il dispositivo portato ad operare A partire dalla conoscenza dei fenomeni coinvolti nelle osservazioni sperimentali possibi
124. di derivare direttamente dalle misure tutte le informazioni sui comportamenti lineari e non lineari che si osservano nel dispositivo Mediante questo approccio possibile ottenere le informazioni necessarie a sviluppare modelli non lineari L estrazione del modello empirico della carica di Gate grazie alla correlazione con i principi fisici che governano il funzionamento del HFET agevole e diretta Il modello prevede un numero contenuto di parametri di cui solo pochi sono parametri di fit mentre altri possono essere ottenuti sperimentalmente Questo differisce sostanzialmente dai modelli proposti in letteratura i quali prevedono un numero generalmente maggiore di parametri il cui scopo evidentemente quello di conferire ai modelli la necessaria flessibilit e la capacit di riprodurre un comportamento fisico in termini empirici Il modello non lineare della carica di Gate che ho formulato utilizza una sola funzione analitica dipendente da due grandezze che sono le tensioni tra i terminali Gate Source e Gate Drain del dispositivo Questa dipendenza funzionale che ho introdotto rappresenta in modo migliore la fenomenologia che governa il comportamento del dispositivo Questa formulazione consente una maggiore accuratezza e validit al modello sia dal un punto di vista descrittivo che implementativo Il modello analitico cos formulato risulta valido sull intero piano l V di funzionamento del transistore ammettendone l uso del modello nel proge
125. di ottimizzazione si basa sulla minimizzazione dell errore cumulativo tra i parametri S misurati e i parametri S del modello a piccolo segnale L espressione della funzione obiettivo di tale procedimento di ottimizzazione la seguente M N E 1 gt Iy Zy Abs Seas 7 Smod ij M Lu N AL K Smeas 1 Esso 4 3 s j i 1 2 j 1 2 98 in cui M rappresenta il numero di valori di Ves di misura N il numero di valori di Vps K il numero di valori di frequenza mentre i e j la porta della matrice di Scattering Si riporta a titolo di esempio il confronto tra i parametri di Scattering del modello simulato in due diverse condizioni di cui una relativa al caso in cui Rj 0 e l altro corrispondente al modello in cui Ri stato ottenuto mediante questo processo di ottimizzazione j1 0 11 Ri opt _ j5 0 21 an an S21 Ri opt 21 Ri 0 10 Ao 12 Ri opt 12 Ri 0 0 1 Figura 4 33
126. disfacimento dei requisiti di progetto Con l avvento dei calcolatori elettronici e degli strumenti di simulazione circuitale CAD il paradigma della progettazione cambi Per mezzo di questo strumento possibile realizzare il circuito con una maggiore 11 confidenza grazie alla possibilita di effettuare simulazioni e analisi delle prestazioni del circuito preliminarmente la sua realizzazione Questo approccio si rivelato un elemento imprescindibile per la progettazione dei moderni e complessi circuiti integrati in cui le possibilit di post tuning sono limitate e per cui risulta fondamentale poter prevedere eventuali limitazioni o problemi La possibilit di poter simulare accuratamente i circuiti durante la fase di progettazione in modo da poter facilmente correlare i risultati delle simulazioni con le reali prestazioni del circuito diventata perci essenziale nel contesto contemporaneo Attualmente sono disponibili numerosi CAD commerciali per la progettazione di circuiti per alte frequenze L accuratezza dei risultati di simulazione sono fortemente dipendenti dalla accuratezza con cui il comportamento dei componenti coinvolti nel circuito rappresentato assieme alla correttezza della riproduzione delle condizioni operative riprodotte nelle simulazioni Ne consegue che i modelli di dispositivi attivi e passivi risultano un elemento indispensabile per la progettazione di circuiti Dal momento che i transistori sono uno degli ele
127. dopo il de embedding dei parassiti capacitivi I secondo e in questo caso ultimo passaggio consiste nella rimozione dei contributi induttivi e resistivi parassiti Questa operazione si effettua riconducendo la rappresentazione della rete risultante dal precedente passaggio nella forma di matrice delle impedenze dopodich mediante operazioni di sottrazione al variare della frequenza si ottengono i parametri rappresentativi della sola parte intrinseca del dispositivo Le operazioni algebriche a cui si fa riferimento sono riportate nella Figura 4 21 D A yiz Ka si Y21 Y22 CARE ma n Intrinseco gt La 222 gu Zi Ry R jw L Ls Ziz Rs jWwLs Za Rs jWLs Zaz Ra Rs jW La Ls Figura 4 21 Circuito risultante dopo il de embedding dei parassiti connessi in serie Da quanto esposto si evidenzia l importanza della accuratezza con cui sono estratte le entit degli elementi estrinseci del modello rispetto alla successiva estrazione della parte intrinseca In particolare si osserva che sebbene non sia possibile rilevare eventuali imprecisioni nei parassiti estratti al termine del de embedding poich l impatto sulla risultante matrice Y dell intrinseco minima queste sono facilmente individuabili negli andamenti delle entit 85 degli elementi dell intrinseco al variare della frequenza In genere possibile rilevare la bont della topologia della rete rappresentativa i parassiti del mo
128. e riducendo il numero di incognite in modo da rendere il problema ben condizionato e risolvibile Inoltre pone il dispositivo in una condizione in cui il canale uniforme e in luogo dell assenza di fenomeni di drift consente di eliminare dal circuito equivalente il generatore di corrente controllato da Vas e ammette l assunzione per cui S21 Siz Per ciascuna tipologia di elementi circuitali esister una particolare condizione di polarizzazione della giunzione di Gate che ne agevola la caratterizzazione Le possibili alternative e la scelta di quest ultimo aspetto verr discusso nel seguito 3 Per ciascuna polarizzazione relativamente a cui sono stati acquisiti i parametri di Scattering si effettua una procedura di elaborazione volta a rimuovere da questi il contributo degli elementi parassiti precedentemente estratti Questa elaborazione analitica nota con il nome di de embedding L idea quella di sfruttare le relazioni analitiche che descrivono i parametri Z e Y del circuito equivalente ai singoli elementi circuitali Quindi note le espressioni analitiche dei termini espressi in una 72 rappresentazione matriciale adeguata al tipo di elemento che si intende processare rimuovere si procede alla elaborazione dei dati sperimentali del dispositivo Al termine della procedura si ottiene il comportamento del solo transistore intrinseco epurato dai contributi degli elementi parassiti 4 Sfruttando le informazioni sul comportamento del
129. e caratteristiche l V impulsate ccccccscscecsccscscsceccecscsses 124 5 7 Corrente di giunzione Gate Source e Gate Draih cecscsssecccccccecscscscscncscscscsceces 130 5 8 Riferimenti bibliografici rsson envn resa aa a rea 131 6 Implementazione verifica e validazione del modello ccscsccecccssceccscsccscscences 134 6 1 Introduzione lidia diede 134 6 2 Implementazione del modello NON liNEALEC cceccecscececcccscscecsccscsceccccscscececcecs 134 6 3 Aspetti generali dell implementazione di modelli non lineari in CAD 00008 135 6 4 Verificagelmodello colei aid 136 6 4 1 Implementazione del modello come circuito equivalente 137 6 4 2 Verifica dell implementazione basata su SDD case study 10x100 um GaN HFET 148 6 5 Validazione del modello ccccccccccccccccccccccccsccccccccccccccccccccccccccccsccsccccceccsccsceeccs 165 1X 6 5 1 Uso delle misurazioni Load Pull per la validazione del modello 166 6 5 2 Sistema di misura Load Pull 167 6 5 3 Validazione del modello implementato sulla base di SDD 170 6 6 Implementazione del modello Basata sul VerilOg A cscsccscscessccscsceccccccscececeecs 175 6 6 1 Verifica del Modello Implementato sulla base del Verilog A 177 6 6 2 Validazione del modello implementato sulla base del Verilog A 181 6 7 Rif rimenti bibliografici aiiaro nese 184 7 Conclusioni e sviluppi SULUF scsscssci piccini dieci 186 Xi Lista delle figu
130. e di temperatura rispetto alla temperatura di riposo che verr utilizzata per calcolare la temperatura dinamica dovuta al self heating che consentir di controllare le entit dei componenti dipendenti dalla temperatura generatore di corrente carica corrente della giunzione Schottky I parametri e le espressioni analitiche del modello sono gestiti mediante espressioni analitiche e di seguito si riportano le varie istanze e equazioni con cui si inizializzano le variabili e si definiscono i modelli dei generatori di corrente e della carica di Gate VAR Parasitic_parameters2 Rg RGin Ohm Rs RSin Ohm Rd RDin Ohm Lg LGin pH Ls LSin pH Ld LDin pH Cpg CPGin fF Cpd CPDin fF C VAR Intr_biasindep2 Ri Riin Ohm Rgd RGDin Ohm CDLT CDLtTin F CST CSTIn F RDLT RDLTIn RDLTmin RDLTminin RDLT_es RDLTmin RDLT 1 tanh Psi Vgs Ohm RST RSTin Ohm 147 Cpgd CPGDin fF Cds CDSin fF CSS CSsin fF tau TAUin ps Figura 6 10 Inizializzazione dei parametri degli elementi del modello VAR VoltageDefinition 1 Vdg _v5 _v3 _v6 Vod _vo _vi _v Vas _v8 Vgde _v2 Vds _v6 Vdsc _v Vgsc _v3 lg _v1 VGS VGS8in VDS VDSin VGD VGSin VDSin Figura 6 11 Definizione delle tensioni di controllo degli elementi non lineari fe VAR ZE WAR DCmaceleguabon losTi Vgs Vas T 0 001 ipk0 1 tant PsyVgs ttanh AlphaT Vgs Vos i t iambaa Vos iambial expiiVos Vk 1 Psi Vgs P1T Vos _v12 VpkTiVasi P2 _v12 VpkT Vas
131. e fra due layer di composizione differente La densit di questi pu determinare la variazione delle caratteristiche I V attraverso cariche spaziali e distribuzione del campo elettrico In particolare le cariche spaziali distorcono e variano la regione svuotata del canale e quindi la corrente di Drain dei transistori mentre la distribuzione del campo elettrico generata dalle trappole modifica la velocit dei portatori lungo il canale Infine l attivazione o meno di queste trappole e quindi il numero di portatori in esse intrappolato fondamentalmente legato alla polarizzazione in DC applicata sul dispositivo attivo Infatti l attivazione delle trappole legato al campo elettrico presente sul dispositivo attivo Variando quindi il punto di lavoro quiescente DC da una polarizzazione ad un altra le trappole attivate variano ed hanno una costante di tempo di attivazione simile e poco minore di quella degli effetti termici Per questo motivo oggi non possibile suddividere in modo univoco i problemi associati alle trappole dagli effetti termici Questi fenomeni si manifestano sulla variazione delle curve I V a RF rispetto a quelle DC in termini sia di corrente massima tensione di breakdown e di ginocchio alterando perci la stessa trans conduttanza e della conduttanza di uscita In particolare quello che si osserva una riduzione della resistenza di uscita fino a un ordine di grandezza passando da eccitazione statica DC a eccitazione te
132. e la corrente di tipo reattivo I in questo caso risulti dQ Ct _ dOgMO V2 xa OG dt dt Lo sviluppo in serie di Taylor arrestato al primo ordine valido per casi quasi lineari risulta dQg t _ AQg Vi Vo _ AQg dV AQy dV2 L t gtt dt dt V dt dV dt 3 9 dV dV CV Va C2 V1 Va pra Ne consegue che linearizzando tale carica dipendente da due quantit si otterranno due contributi capacitivi e per ciascun punto di polarizzazione i singoli contributi capacitivi saranno OQ Va V2 AV OQ Va V2 Ci Vj V2 _ AV 2 J C V1 V2 Le precedenti espressioni affermano la presenza di un contributo capacitivo principale e uno secondario quest ultimo assume il nome di trans capacit in analogia con la parte resistiva del FET dalla cui linearizzazione si ottengono la conduttanza di uscita e la trans conduttanza Questa situazione infatti tipica per quei componenti circuitali che dipendono da due o pi grandezze che una volta linearizzati trovano rappresentazione sottoforma di due elementi rappresentativi di una azione diretta e una remota dovuta alle grandezze di controllo Questa situazione quindi differisce dal caso del condensatore non lineare a due terminali per la presenza della trans capacit Questa quantit risulta essenziale per una modellizzazione corretta del componente poich la consistenza con i principi fisici e in particolare con il principio di conservazione della carica 3 20 3 21
133. eattiva di Gate misurata rosso e simulata blu 163 Analizzando i precedenti grafici il modello non lineare della carica di Gate risulta verificato nel funzionamento a piccolo segnale Un altro aspetto che necessario verificare nel modello la correttezza del modello della carica di Gate nella forma di una sola funzione analitica nel funzionamento a largo segnale Avendo formulato il modello come una sola sorgente di carica durante le simulazioni non lineari non dovrebbero risultare contributi di corrente continua attraverso i rami Gate Source e Gate Drain e non dovrebbero neppure risultare andamenti dipendenti dalla frequenza di questi contributi Per fare questa verifica stato disattivato il diodo relativo alla giunzione Schottky Gate Source nel modello sono state fatte due simulazioni a frequenza diversa 5 5 GHz e 10 GHz variando la potenza di ingresso al modello Nel caso in esame non sono risultate correnti DC indesiderate come possibile osservare in Figura 6 33 Questa verifica garantisce una buona robustezza del modello durante simulazioni non lineari evitando i tipici problemi di convergenza osservabili nei casi in cui il modello delle non linearit reattive sono basate sul metodo della divisione di capacit 0 0010 S 1 0 0006 V i n n o si N Tu 0 0002 37 LI E rf 0 0002 a 2 4 O 0 0006 T J D J 0 0010 rrr TTT A E D S A E a OE B S E S BE E B 10 15 20 25 30 35 40 P_in Pi
134. ei dispositivi ma soprattutto dalla sempre pi elevata accuratezza che richiesta al modello in s Il primo modello implementato per simulatori circuitali risale al 1980 5 1 e sub una prima rielaborazione che port alla definizione della dipendenza della corrente dalla tensione Vas in una forma polinomiale 5 2 che nella sua forma iniziale contemplava un termine di secondo ordine La dipendenza dalla tensione Vps formulata mediante la funzione tangente iperbolica Tanh che ben approssima la caratteristica osservata sperimentalmente Con tale modello furono consentite per la prima volta simulazioni nel dominio del tempo all interno delle prime versioni di simulatori tipo SPICE di circuiti contenenti transistori basati su GaAs A partire da quel momento ci fu un fiorire di modelli che aspiravano a rappresentare sempre meglio il comportamento dei dispositivi 5 3 5 8 La maggior parte dell attenzione in un primo momento interessava la dipendenza della corrente dalla tensione Vcs e per questo furono proposti modelli di tipo esponenziale con cui furono rese possibili anche simulazioni nel dominio della frequenza poi iperbolico e con il progredire della robustezza dei modelli venivano integrate in questi fenomeni di secondo ordine e dipendenze dei parametri funzionali pinch off break down dalle condizioni operative Di pari passo venivano definiti modelli per le componenti capacitive non lineari 5 6 5 8 5 9 Questo percorso evolutivo
135. elativamente alle misure di potenza di uscita ed efficienza nel caso di segnale di test a 10 GHz di potenza in ingresso corrispondente alla saturazione del guadagno del dispositivo di 3 dB Load Pull Swp Max 37 3813 S Meas 10GHz O Max Meas 10GHz Sim 10GHz Max sim 10GHz Swp Min 36 Load Pull Swp Max 58 5157 Meas 10GHz O Max Meas 10GHz Sim 10GHz O Max sim 10GHz Figura 6 57 Confronto tra i contorni Load Pull misurati rosso e simulati blu della potenza di uscita a sinistra e della PAE a destra a 10 GHZ con Pin 36 dBm con Vcs 1 4 V e Vps 25 V Anche in questo caso il modello manifesta una buona fedelt nella descrizione del comportamento del dispositivo in condizioni di esercizio non lineari e in alta frequenza utile osservare che al variare della frequenza l accuratezza del modello non sembra essere alterata mostrando quindi una solida validit della rappresentazione delle non linearit reattive introdotte nel modello sotto forma del modello analitico della carica di Gate 184 Con queste ultime valutazioni si validata sia l implementazione sia il modello del dispositivo in quanto risulta evidente la capacit del modello stesso implementato in due diversi ambienti di simulazione nel far prevedere le caratteristiche del dispositivo quando questo operi in condizioni fortemente non lineari 6 7 RIFERIMENTI BIBLIOGRAFICI 6 1 K S Ku
136. eliminarmente assunta come tale la Qe risulter per la componente di carica relativa il ramo Gate Source le seguenti correnti dR s Ygs 0Qgs dVgs AQgs dV I Vs V E SE CgS gS ga Vs V ga _ A g g ite g oe dt Vis dt Via dt dr dV yg Cos V gs Vo TE Cgsm V gs Vga ae dove OQ qs V gs Vja A e Vja Cgs V gs V ga OV Call gs Via 3 16 E per l altro contributo I V _ AQga Vgs Vga gsr V ga _ _ 9Qga d Vs 0Qga dVya a Vas Vga dt Vs dt Vja dt 3 17 dVys Cga CV gs Ve E Cgam V gs Vga Fo dove a ap Vja OQgalY gs Vja Cga V gs Via Cal gs Va na AV Gaia 3 18 27 La doppia dipendenza dei due contributi di carica dalle tensioni di controllo introduce due contributi trans capacitivi che rendono conto della dipendenza delle correnti reattive dalla tensione remota nei rispettivi casi Cy io a Uso Ocs Figura 3 2 Rappresentazione sotto forma di circuito equivalente intrinseco del HFET secondo l interpretazione della divisione di carica A sinistra rappresentato il modello non lineare e a destra quello lineare Per evidenziare il senso dei contributi trans capacitivi conveniente sostituire l espressione 3 15 e la 3 17 nella 3 14 da cui si ottiene la seguente espressione OQ gs IV Qas dV 0 dV dV OVas dt OVgq dt OVis dt Vya dt DI Rgs Qgd A R Rgs PQod aVog Vis Vs dt AVgq Vga
137. elle relative derivate parziali in basso in funzione delle tensioni Gl CONTIONO sissi rile pillola 49 Figura 3 15 Estrazione diretta di alcuni dei parametri del MOdEeIO ccssscsccccnssssccccnssssccccnaeseccessaueseeeeaaees 51 Figura 3 16 Layout del dispositivo AIGaAs GaAs 4x75 um Win semiconductors 55 Figura 3 17 Confronto tra C misurata simboli e C linea continua del modello i 56 Figura 3 18 Confronto tra C misurata simboli e C linea continua del modello i 57 Figura 3 19 Layout del dispositivo AIGaAs GaAs 10x100 um SELEX ES cccccsssccccssscccceseccsnssccsasecssuescesaenseees 57 Figura 3 20 Confronto tra C misurata simboli e C linea continua del modello M i 58 Figura 3 21 Confronto tra Ca misurata simboli e C linea continua del modello 58 Figura 3 22 Confronto tra fyq misurata simboli e modello linea continua nel caso del dispositivo basato su ALL 60 Figura 3 23 Confronto tra fya misurata simboli e modello linea continua nel caso del dispositivo basato su CN Lelli iii ani 60 Figura 3 24 Confronto tra gli andamenti della corrente di Gate a piccolo segnale calcolati a partire dalle guan INS UNO EC iaia 61 Figura 4 1 Modello non lineare a circuito equivalente di HFET iii 65 Figura 4 2 Circuito equivalente a piccolo segnale di HFET in saturazione in configurazione Source comune 6
138. ello risulta che la formulazione della funzione di divisione consente di rappresentare con adeguata accuratezza i dati sperimentali Ciononostante questo aspetto del modello risulta essere di grande rilevanza nell ambito del funzionamento del modello stesso e in futuro bisogner approfondirne lo studio 61 3 11 OSSERVAZIONI SULL INTERPRETAZIONE BASATA SULLA DIVISIONE DI CORRENTE A margine delle analisi e argomentazioni offerte sulle diverse interpretazioni che si possono fare relativamente al comportamento della carica di Gate stata fatta una verifica volta a ribadire la consistenza del modello e ad evidenziare la robustezza del metodo Il metodo basato sulla divisione della corrente reattiva ha consentito di cambiare profondamente l approccio con cui si analizza il comportamento della carica di Gate mediante l introduzione della funzione di divisione Questa particolarit oltre ai benefici discussi in precedenza suggerisce la possibilit di osservare l evoluzione della corrente di Gate al variare delle tensioni applicate sebbene questa non sia misurata direttamente Nel fare questo risulter chiara la solidit della teoria su cui fondato il metodo Partendo dall analisi sviluppata nel paragrafo 3 6 4 operando alcune manipolazioni dei dati sperimentali possibile risalire a tre diverse espressioni della corrente di Gate partendo dai diversi contributi misurati 1 L Im Y 3 116 g w 113 i 11 ig 77 7IM 2 3 117
139. ello non lineare I V auto consistente che risulter valido sia in DC che in RF grazie alla presenza del Crr introdotto cui si rappresenta la caratteristica temporale del fenomeno dispersivo ricavata sperimentalmente variando la durata degli impulsi al pari di quanto fatto per la Cru 130 5 7 CORRENTE DI GIUNZIONE GATE SOURCE E GATE DRAIN Nell ambito della modellizzazione non lineare di HFET il contributo della non linearit della caratteristica I V della giunzione Schottky di Gate non trascurabile In applicazioni di alta potenza il segnale di sollecitazione applicato all elettrodo di controllo pu assumere entit tale da indurre la giunzione di Gate ad essere dinamicamente polarizzata in diretta Questo produce la variazione delle tensioni intrinseche del dispositivo a causa della corrente DC controllata dal valore medio del segnale di stimolo a cui segue la modifica delle caratteristiche del dispositivo modificando anche il coefficiente di riflessione di ingresso del dispositivo Pertanto questa ultima non linearit deve necessariamente essere inclusa nel modello La natura del contatto di Gate nei transistori ad effetto di campo quella di una giunzione rettificante di tipo Schottky La legge che descrive la relazione corrente tensione la seguente Ve Vth Ischottky l e nf 1 5 49 in cui Vg rappresentativa della tensione effettivamente applicata al diodo di Gate dopo aver rimosso il contributo di caduta di pote
140. elocit di saturazione Tensione di soglia Tensione termica equivalente 1 38 10 23 J K cm yo YT O PY PVP K W 1 cm s lt lt a Sa S lt lt S cm s lt XVII ZTH AP AT Er Hn Larghezza di canale Ammettenza di ingresso Ammettenza di trasferimento Impedenza caratteristica Impedenza termica Costante di propagazione Variazione di potenza dissipata Variazione di temperatura Costante dielettrica relativa Conducibilit termica Tempo di vita Mobilit degli elettroni XVIII A V A V K W 1 W m 1 K 1 cm2 V 1 s 1 Lista degli acronimi 2DEG AC AM ADS AHDL CAD CW DC DUT EDA FET HFET IMD3 LTM MAG MBE MOCVD MUG NVNA PM RF SDD SOA STM TRL Two dimensional electron gas Alternating current Amplitude modulation Advanced Design System Analogue Hardware Description Language Computer Aided Design Continuous Wave Direct Current Device under test Electronic Design Automation Field Effect Transistor Heterojunction Field Effect Transistor Intermodulazioni del terzo ordine Long Term Memory Maximum available gain Molecular Beam Epitaxy Metalorganic vapour phase epitaxy Maximum unilateral gain Non linear Vector Network Analyser Phase modulation Radio Frequenza Symbolically Defined Device Safe Operating Area Short Term Memory Thru Reflect Line X1X XX 1 INTRODUZIONE 1 1 MOTIVAZIONI La prog
141. elta degli intervalli di frequenza di estrazione 89 Analizzando i risultati di Figura 4 24 si osserva che ad eccezione di Rps tutti gli andamenti sono piatti Il motivo per cui in alcune condizioni di polarizzazione l andamento della Rps non piatto deriva dalla scarsa accuratezza che si ha nell estrazione di questo elemento che si osserva nella condizione di pinch off rispetto cui gli effetti capacitivi dovuti alla Cps sono dominanti Al termine del procedimento di estrazione si ricavano gli andamenti delle entit di ciascun elemento del circuito equivalente al variare delle tensioni di controllo 12 x 101 x 10 2 5 2 5 N SS i PRE No FRR Oo 0 N TRE Cgs F Lt J A Cgs F 1 0 5 0 0 5 10 15 20 25 30 0 8 c 1 2 Cgd F Cgd F i di i gt tet 0 2 3 5 3 2 5 2 1 5 1 0 5 0 0 55 0 55 0 5 0 2 II 0 45 SEL i t 0 4 Pe Sa i AD ce n se RR i H 0 4 SR f t 0 8 FI 20 0 5 RS BPA 1 Abit Ti I wo Pa Pai yy A y
142. ementativi assieme agli aspetti che afferiscono ai principi fisici alla base del funzionamento del dispositivo in questione Quest ultima caratteristica in particolare indispensabile al fine di garantire al modello una robustezza maggiore di quella di un modello puramente empirico e inoltre consente anche di associare un preciso significato fisico ai parametri del modello aspetto questo indispensabile per l estrazione del modello a partire dai dati sperimentali Si riporta per facilitare la lettura l espressione della Qc precedentemente introdotta 47 Q Ves Ven Cip Ves Cap Van ConCco Tanh a f2 Tanh b f3 Log Cosh f aio we h Cgo von F 11 Psi CGo Vas Nell equazione 3 92 possibile riconoscere 3 diverse tipologie di contributi che identificano altrettanti fenomeni fisici La prima tipologia che contraddistingue i primi due addendi dell equazione rende conto degli effetti capacitivi inter elettrodo a cui si associa un termine di carica linearmente dipendente dalla differenza di potenziale tra i terminali interessati Il secondo tipo di contributo rappresentativo della carica associata alla regione di svuotamento nel semiconduttore riconducibile alle giunzioni rettificanti di Gate Source e di Gate Drain che nella 3 92 sono rappresentate dagli ultimi due addendi Questo tipo di rappresentazione corregge le limitazioni osservate nelle precedenti formulazioni nelle quali questo contributo veniva ricondott
143. ensione GI Rigi ria 97 Figura 4 33 Confronto nel caso Vps 25 V per tutte le polarizzazioni di Vgs le tracce di colore rosso sono il modello senza Ri mentre quelle nere il modello Ri ottimizzato iiiii 98 Figura 5 1 Modello non lineare a circuito equivalente iii 101 Figura 5 2 Dipendenza dalla Vp effetto della saturazione della velocit dei portatori di carica 104 Figura 5 3 Comportamento della funzione Fp Vps iiieeiere ieri ieri 105 Figura 5 4 Confronto tra l andamento dell espressione analitica della densit di carica in una buca di potenziale con le funzioni approssimanti la funzione di errore di Gauss e la funzione Tanh 105 Figura 5 5 Andamento della funzione Tanh x e della sua derivata ccsseeeecceceeeececceeceecseceeeeesseseeseesssseees 106 Figura 5 6 Controllo dell andamento della derivata della Tanh mediante la variazione dei coefficienti dell orgomento della UNZzZIOnNe nn Er E E EE T OA E EANET E OE O 107 xili Figura 5 7 Illustrazione del significato fisico dei parametri del modello di FG Vgs scccccssseeeeeeeeeececaeeeseeceseeens 108 Figura 5 8 Andamento della funzione con cui si rappresenta la modulazione del parametro P del modello WEA REI AI ARI RI ELIA 109 Figura 5 9 Caso in cui i coefficienti della funzione rispettano il vincolo 5 18 P1 1 P2 0 1 P3 0 01 a sinistra pP1 L P2 0 P3 0 destini ee ae 110 Fi
144. enso generale perch consentono di rappresentare la simmetria esistente tra i due rami Gate Source e Gare Drain e in particolare permette di affrontare in modo rigoroso lo studio del dispositivo a tre terminali che risulti valido sia per il I che per il III quadrante del piano I V di funzionamento del dispositivo Adesso bisogna passare alla ricerca della funzione analitica che approssima dei dati sperimentali Questa un operazione laboriosa che richiede oltre ad una certa esperienza anche di tenere conto della necessit di considerare come la funzione selezionata si comporti al di fuori degli intervalli di fitting Pertanto la scelta della funzione dovr tenere in considerazione anche il comportamento asintotico In questo modo sar possibile conferire al modello propriet predittive inducendo andamenti ragionevoli da un punto di vista fisico sebbene sia comunque necessaria la verifica degli stessi per avere la certezza dell accuratezza del modello fuori dall intervallo di fit La scelta della base funzionale stata fatta sulla dell interpretazione dei principi fisici che governano i fenomeni All inizio di questo capitolo infatti stato fatto un accenno alla legge di controllo di carica di una buca di potenziale e la funzione con cui si approssima quel comportamento stata individuata come la Tanh In alternativa funzioni polinomiali razionali o ancora altre funzioni elementari sarebbero potute essere adoperate tuttavia per
145. ensscadecadstuecessecussandicsudencaevnseadedonceossousuuadawuasndseeunseeceeeanwanesis 17 3 Modello non lineare della carica di Gate c cccceceseccccccccccccscscscscececececcccecececececs 18 3 1 INtroduziOoNE inglesi 18 3 2 Considerazioni sui principi fisici di funzionamento ccsceccecsccccsccccsceccececcecnceeees 18 3 3 Stato dell arte sui modelli delle non linearit reattive cccsccccscscecsccscscececcccsces 20 3 4 Condensatori non lineari sessesessssessssesssoessssessssessssesssoeossseossseossseosssesssseossssosese 21 3 5 Principio di conservazione della carica sessesessesessssessssessssecssoesssoeosesessssessssesssseo 24 3 6 Formulazione ed estrazione del modello della carica di Gate del HFET 25 3 6 1 Possibili interpretazioni per la divisione della carica di Gate 25 3 6 2 Divisione di carica 25 3 6 3 Divisione di capacit 29 3 6 4 Divisione di corrente 33 3 7 Formulazione del Modello della Carica di Gate sccscscscsccscscecsccscsceccccscscesescees 38 3 7 1 Metodo degli integrali curvilinei 40 3 7 2 Metodo degli integrali indefiniti 42 3 7 3 Modello analitico della carica di Gate 43 3 7 4 Interpretazione fisica del modello non lineare della carica 46 3 7 5 Estrazione dei parametri del modello 50 Vill 3 8 Fitaelmodello s cic lai 52 3 9 Veriticadelimodello icl ii 55 3 10 Formulazione della funzione di divisione della corrente ccsscssc
146. ente con la relativa problematica della consistenza Nel capitolo III saranno interpretati i fenomeni fisici che governano il comportamento della carica di Gate In seguito verranno passati in rassegna i diversi modelli che sono stati formulati Poi dopo aver analizzato la modellizzazione di condensatori non lineari e il problema della conservazione di carica saranno discusse le possibili interpretazioni del comportamento della carica di Gate del HFET e i criteri con cui ricondurre questo elemento alla rappresentazione sotto forma di circuito equivalente Sulla base dell interpretazione basata sul criterio della divisione di corrente reattiva sar descritto il metodo analitico con cui possibile ottenere il modello della carica mediante l approccio empirico Si focalizzera inoltre l attenzione sugli aspetti formali matematici del metodo degli integrali indefiniti con cui stato possibile ottenere l espressione analitica del modello a partire dalla conoscenza delle sole derivate parziali Il modello formulato sar discusso in termini di significato fisico dei parametri e della loro relativa estrazione A completare la modellizzazione della carica non lineare verr proposta una formulazione analitica della funzione di divisione di corrente Nel capitolo IV si presenter la tecnica di estrazione diretta del modello a piccolo segnale derivante dalla trattazione introdotta nel capitolo precedente Dopo aver definito la topologia del circuito
147. equazioni la topologia ed il corretto funzionamento del modello rispetto la riproduzione dei dati a partire dai quali il modello stato estratto si procede con la validazione del modello Con questa operazione si intende determinare il grado di accuratezza del modello rispetto alla capacit di rappresentare e predire le caratteristiche del dispositivo in condizioni operative reali e di pratico interesse in ottica applicativa confrontando i risultati delle simulazioni con dati sperimentali non utilizzati durante l estrazione Contestualmente necessario effettuare tali valutazioni variando le condizioni di test ad esempio per diverse condizioni di polarizzazione con diversi livelli di potenza di ingresso e in diverse condizioni di carico sottoponendo il modello del dispositivo a condizioni di lavoro in cui le non linearit siano messe in risalto Questo passaggio consente da un lato di osservare eventuali discrepanze tra i risultati della simulazione rispetto ai dati di misura non sfruttati in fase di modellizzazione e allo stesso tempo permette di identificare eventuali limitazioni e condizioni di inapplicabilit del modello Si ricorda che per quanto accurato sia un modello questo risulta essere sempre una rappresentazione semplificata di dispositivi reali e quindi valido in determinati intervalli e condizioni Grazie all esplorazione delle caratteristiche del modello al di fuori dei range di misura e in condizioni operative reali sono implici
148. er Bz 5 4 FIT DEL MODELLO Approcciando questa operazione in modo simile a quanto fatto per la carica di Gate bisogner definire la funzione obiettivo del problema con cui ottimizzare i parametri del modello La funzione obiettivo definita per ottimizzare i coefficienti del modello I V non lineare la seguente N Erot 2 5 Camee P anega J Ibsmoaei i D 5 33 i 1lj 1 Ups meas i py In questo modo il fitting della corrente di Drain viene effettuato rispetto alle quantita osservabili misurabili Si sarebbe potuto procedere sfruttando anche le informazioni relative alle derivate parziali della corrente ma stato osservato che trattandosi di quantita derivate dalla sola misura di corrente Ips non determinava significativi benefici Per svolgere operativamente il fitting dei parametri del modello stato sviluppato un algoritmo software nel linguaggio Matlab che in modo semi automatico consente all operatore di individuare i principali coefficienti iniziali per la successiva procedura di ottimizzazione La routine attraverso la richiesta all utente delle tensioni di interesse rispetto cui possibile individuare i parametri estraibili direttamente dalle misure conduce alla determinazione delle condizioni inziali e degli intervalli entro cui far variare queste durante la procedura di ottimizzazione il cui risultato finale l insieme di coefficienti del modello della corrente Ips Il risultato finale della procedura di ottimizzazio
149. erizzazioni a 1 tono variando anche la polarizzazione del dispositivo Sono comunque state effettuate delle simulazioni volte a verificare il modello in condizioni di funzionamento non lineare al variare della tensione Ves Imponendo al segnale di test una potenza fissa e corrispondente alla condizione in cui il guadagno a 10 GHz compresso di 3 dB rispetto al guadagno lineare variando la tensione Vcs sono state osservate le variazioni sulle generazione di armoniche la variazione di PAE e della corrente di Drain PoutdBm3 PoutdBm2 PoutdBm S l 3 0 28 26 24 22 20 18 16 14 12 10 08 06 04 02 00 174 60 0 39 50 0 38 0 37 0 36 0 35 0 34 0 33 30 25 20 15 40 05 0 3 0 2 5 2 0 1 5 1 0 0 5 0 0 VGS VGS 40 30 PAE 20 real Idc1 i 0 Figura 6 45 Test a 1 tono a potenza fissa corrispondente alla compressione di 3 dB del guadagno a 10 GHz In alto sono riportate le variazioni delle ampiezze della fondamentale e della II e III armonica variando la tensione Vas In basso a sinistra la variazione della PAE mentre a destra la Ip rispetto Ves Il secondo set di misure consiste nella misura di potenza di uscita ed efficienza variando l impedenza di carico con cui si termina la porta di uscita del dispositivo a potenza di ingresso costante Anche in questo caso il test stato effettuato con una potenza di ingresso tale da determinare la compressione del guadagno di 3 dB per due freque
150. essione della Q consiste nel praticare il fitting dei coefficienti della funzione che mediante derivazione consente di ottenere la funzione rappresentativa la C V Nel normale funzionamento del transistore si ha che i terminali di Source e Drain non sono equipotenziali pertanto la rappresentazione appropriata per la struttura in esame quella di un elemento a tre terminali I terminali assunti sono rappresentativi del Gate Source e Drain intrinseci del HFET Questa situazione implica che la carica di Gate dipenda da pi di una tensione e la differenza con il caso analizzato precedentemente non irrilevante nei confronti della possibilit di modellizzare accuratamente e in modo consistente questo elemento La carica associata al terminale di controllo come detto in precedenza bilanciata dalle cariche fisse dovute alla regione di svuotamento e dalle cariche mobili presenti nel canale N Mediante l applicazione di tensioni ai 3 terminali possibile esercitare un controllo delle 23 cariche nel HFET In altri termini la carica di Gate funzione della differenza di tensione tra ciascuna coppia di terminali considerati Da un punto di vista fisico al pari del caso del dispositivo a 2 terminali resta valido il principio di neutralita e conservazione della carica anche per questo tipo di elemento Da un punto di vista operativo la rappresentazione introdotta che implica la dipendenza della carica da due diverse quantita determina ch
151. ettazione di circuiti per applicazioni in alta frequenza negli ultimi decenni ha subito profondi cambiamenti L utilizzo massiccio delle simulazioni ha reso possibile la realizzazione di circuiti contraddistinti da prestazioni che una volta non erano raggiungibili Assieme allo sviluppo delle tecniche di progettazione lo sviluppo delle tecniche di realizzazione di dispositivi elettronici ha determinato la disponibilita di dispositivi innovativi il cui sbocco naturale nello scenario contemporaneo quello dei circuiti integrati a microonde Uno di questi il transistore ad effetto di campo basato su etero giunzione tra semiconduttori Con l aumentare della complessit delle applicazioni la criticit rappresentata dall accuratezza dei modelli dei dispositivi elettronici e in particolare dei transistori che rappresentano l elemento circuitale imprescindibile per tutti i circuiti contemporanei di fondamentale importanza per garantire la riduzione dei costi e della durata del progetto di circuiti integrati a microonde moderni Attualmente esistono diverse tipologie di modelli per transistori ad effetto di campo che differiscono per complessit e utilizzo Questo lavoro di ricerca focalizzato principalmente sui modelli utilizzabili in ambiente di simulazione circuitale nella forma di circuito equivalente La formulazione di modelli non lineari di transistori a circuito equivalente dedicati alle simulazioni circuitali preferibilmente da ric
152. ferenze B Pasciuto E Limiti Empirical Nonlinear HFET Gate Charge Model Proc Int Nonlinear Microw Millimeter Wave Circuits 2014 2 4 04 2014 Leuven Belgio V Camarchia F Cappelluti G Ghione M Pirola G Conte B Pasciuto Accurate large signal equivalent circuit of surface channel diamond FETS based on the Chalmers model Diamond 2011 4 8 09 2011 Garmisch Partenkircken Germania B Pasciuto A Bentini W Ciccognani E Limiti P Romanini C Lanzieri Advanced PHEMT GaAs E D technology modeling and characterization Proc 35 WOCSDICE 29 05 1 06 2011 Catania Italia A Bentini B Pasciuto W Ciccognani E Limiti P Romanini C Lanzieri C Band MMIC Chipset and Digital Control Circuits for T R Modules based on GaAs Enhancement Depletion Technology Proc 35 WOCSDICE 29 05 1 06 2011 Catania Italia B Pasciuto W Ciccognani E Limiti L Colace G Assanto Small Signal Empirical Modeling of Ge on Si nip Photodetectors Proc 13 ISMOT 20 23 06 2011 Praga Repubblica Ceca M C Rossi P Calvani G Conte V Camarchia F Cappelluti G Ghione B Pasciuto E Limiti D Dominijanni E Giovine RF Power Performance Evaluation of Surface Channel Diamond MESFET Mater Res Soc Symp Proc Volume 1203 4 12 2010 P Calvani M C Rossi G Conte S Carta E Giovine B Pasciuto E Limiti F Cappelluti V Ralchenko A Bolshakov G Sharonov MESFETs o
153. fronto tra coefficiente di riflessione e ammettenza dei due circuiti In basso a destra si mostra la peculiarit del circuito per l iniezione di corrente nel terminale di Drain In Figura 6 3 possibile osservare come il ramo Gate Drain del modello completo sia effettivamente aperto osservando il parametro S21 mentre dal confronto tra le ammettenze 140 dei due circuiti simulati risulta che l entita del contributo Cga sia correttamente implementato Nelle figure che seguono sono confrontati i parametri S risultanti delle simulazioni con le misure del modello implementato per tutte le polarizzazioni considerate Figura 6 4 per condizioni in cui la tensione Vcs fissata a particolari valori di interesse Figura 6 5 e Figura 6 6 e infine nella condizione in cui la tensione Vps fissa mentre varia la Ves Figura 6 7 freq 300 0MHz to 40 00GHz freq 300 0MHz to 40 00GHz ON UE DD oO nw U de alles aa 1E9 1E10 4E10 1E9 1E10 4E10 freq Hz freq Hz OS ON NY O D nw oo dea a a 100 150 200 1E9 1E10 4E10 1E9 1E10 4E10 freq Hz freq Hz Figura 6 4 Confronto tra parametri S misurati rosso e simulati blu al variare della polarizzazione 141 freq 300 0MHz to 40 00GHz freq 300 0MHz to 40 00GHz phase S 5 6 phase S 1 2 1E9 1E10 4E10 1E9 1E10 4E10 freq Hz freq Hz phase S 6 5 phase S 2 1 1E9 1E10 4E10 1E9 1E10 4E10 freq Hz freq Hz Figura 6 5 Confr
154. g dei dati il modello risulter adeguato soltanto nelle condizioni di misura e pi in generale in condizioni in cui la dipendenza dalle tensioni remote dei contributi capacitivi debole Resta da considerare infine la problematica relativa all implementazione di questo modello Un modello implementato sulla base di C non lineari indipendentemente dalla bont con cui questo stato estratto manifester dei contributi di corrente DC attraverso i condensatori non lineari di entit proporzionale all ampiezza del segnale di stimolo 3 30 3 33 violando le leggi di Maxwell relativamente al concetto di corrente di spostamento Questo problema emerge sviluppando in serie di Taylor l espressione della corrente espressa utilizzando un condensatore non lineare in luogo di una carica non lineare dV dV Ic CU VO T C gt Vo V dt 3 43 dC Vy dV du Ca Vo V dV a ee ee Questo problema stato anche risolto individuando degli artifici che azzerano tali contributi di correnti DC indesiderati Una soluzione 3 34 3 39 prevede l introduzione di una rete composta da un induttore ideale in parallelo al capacitore non lineare a cui viene poi connesso in serie un condensatore ideale di blocco In questo modo in continua il condensatore non lineare risulta corto circuitato forzando di fatto l elemento ad apparire come corretto nel simulatore Questo approccio evidentemente non rappresenta una soluzione n elegante n robusta e molte
155. ga lim Im Y2 WCnga 4 8 Sfruttando semplici passaggi algebrici infine si determinano le entit dei singoli contributi _ Im 21Im V 2 4 9 pg wW _ Im Y22 Im 2 4 10 a Cpga IM Y 2 ui I risultati ottenuti mediante le due tecniche sono stati introdotti e i risultati sono riportati in Tabella 4 2 Pinch off Pinch off Dev scaling Cog 61fF 72 fF Cod 55 7 fF 66 fF Tabella 4 2 Confronto tra i risultati ottenuti per i contributi capacitivi parassiti mediante le due tecniche di estrazione La differenza tra i due metodi deriva essenzialmente dalla impossibilita del primo approccio di includere il contributo parassita Cpga la cui ricaduta si manifesta con una sottostima dei due contributi ottenuti L estrazione delle induttanze parassite nel caso di dispositivi di tipo HFET presenta alcune difficolt pratiche derivanti dalla residua componente capacitiva osservabile durante le misurazioni in condizioni di polarizzazione in diretta della giunzione di Gate che solitamente si adottava per effettuare l estrazione di questi elementi Polarizzando la giunzione di Gate in diretta si dovrebbe infatti azzerare la componente capacitiva dovuta alla giunzione di Gate ottenuta mediante la forte riduzione della componente resistiva della giunzione stessa Si riportano a titolo di esempio gli andamento dei parametri di Scattering 76 di un HFET a cui sono Stati sottratti i contributi capacitivi mediante procedura
156. gente di carica Le correnti reattive di ampio segnale I e Ia saranno perci una frazione della corrente totale Ig La divisione di carica di Gate operata sulla base della seguente relazione funzionale 3 40 Voa oe a 3 46 I fas V gs V dQg Vas la faa V gs Vga ET _ 7 Vaa 3 47 34 In Figura 3 6 si riporta la rappresentazione sotto forma di circuito equivalente risultante in cui compare la sorgente di carica Q che la l unica sorgente da cui scaturisce la corrente reattiva Ig Qg Vos Vga Figura 3 6 Modello a largo segnale a curcuito equivalente derivato interpretando la carica di Gate sulla base della divisione di corrente da 2 40 Nelle 3 46 e 3 47 sono state introdotte due funzioni fgs e fga che prendono il nome di funzione di divisione di corrente Queste devono essere formulate opportunamente affinch il principio di Kirchhoff alle correnti sia rispettato Infatti il principio risulta verificato se fas t fga 1 3 48 In essenza questo metodo implicitamente invoca la regola del partitore di corrente Infatti assumendo per il momento di avere una situazione in cui il Source e Drain del transistore siano connessi risulta che per il circuito illustrato in Figura 3 7 Ya Va Figura 3 7 Partitore di corrente 35 sono valide le seguenti relazioni y i 1 3 49 Y Y Y z ly 2 3 50 Y Y dove Yg Y Y gt 3 51 Ipotizzando che le entit delle due ammettenze siano rel
157. gli andamenti dei parametri di Scattering del dispositivo ottenendo cio coincidenza con le misurazioni Si evince che il buon esito della procedura di estrazione fortemente sensibile alla accuratezza con cui si quantificano le entit dei componenti estrinseci Il contributo dell intrinseco deriva dal de embedding dei parametri S del dispositivo completo a cui si sottraggono i contributi parassiti poich i singoli elementi intrinseci derivano da espressioni analitiche esplicite La valutazione dei componenti parassiti perci rappresenta la maggiore criticit del processo e perci meritevole di attenzione in sede di scelta dell approccio che meglio si applica al particolare dispositivo 4 2 METODOLOGIE ADOTTATE PER L ESTRAZIONE DELL ESTRINSECO Le tecniche disponibili e documentate in letteratura per estrarre le entit delle capacit parassite Cpg e Cpp sono numerose 4 2 4 5 4 6 Tutti i metodi proposti sfruttano misurazioni dei parametri di Scattering in condizione di polarizzazione detta al pinch off Ves lt Vp con V che rappresenta la tensione di Gate per tensioni di Drain nulla che determina lo svuotamento del canale Mediante relazioni analitiche a partire dai parametri di Scattering si possono ottenere facilmente i corrispondenti parametri Y ammettenze di corto circuito in luogo di una rete semplificata ottenuta mediante la condizione cold FET e rendendo 73 l intrinseco una rete completamente capacitiva mediante la
158. globato in reti elettriche che non mostrano tali chiusure alle porte Da un punto di vista progettuale di apparati elettronici moderni necessario l uso di carte di progetto relative al dispositivo utilizzato alle varie condizioni di funzionamento Dati utili sul carico ottimo per la massimizzazione della potenza di uscita dell efficienza e del guadagno sono ottenibili attraverso procedure sperimentali per caratterizzare il comportamento a grande segnale dei transistori La tecnica oggi pi diffusa ancora il Load Pull Tipicamente le grandezze misurate sono guadagno in potenza efficienza prodotti di intermodulazione Le curve di livello di queste grandezze riportate sul piano complesso dei coefficienti di riflessione visti all uscita del dispositivo forniscono una descrizione abbastanza esplicativa del comportamento del transistore e consentono di sintetizzare reti di adattamento di ingresso e di uscita che realizzino specifici requisiti del circuito Il sistema con cui si misurano le caratteristiche elettriche in alta frequenza al variare dell impedenza di carico di un dispositivo prende il nome di Load Pull mentre un simile sistema che consente di variare l impedenza di carico della porta di ingresso prende il nome di Source Pull I sistemi Load Pull si classificano principalmente in due categorie quelli attivi e quelli passivi Il sistema Load Pull commercialmente pi diffuso quello che sintetizza carichi passivi sintetizzat
159. gura 5 10 Casi in cui i coefficienti della funzione non rispettano il vincolo della 5 18 P1 1 P2 0 3 P3 0 a sinistra e PI1 1 P2 0 3 P3 0 006W ici 110 Figura 5 11 Estrazione dei parametri a e del parametro iii 112 Figura 5 12 Estrazione del parametro Vpxo Vpxs Pio Pis Iper 113 Figura 5 13 Confronto tra i dati misurati simboli in rosso e modello in altro rappresentata la caratteristica di uscita a sinistra e la trans caratteristica a destra e in basso sono riportati gli andamenti della trans conduttanza e della derivata della trans conduttanza rispetto la tensione Vos 116 Figura 5 14 Classificazione dei fenomeni di memoria iii 118 Figura 5 15 Possibili approcci per modellizzare i fenomeni di dispersione nel HFET 120 Figura 5 16 Modello non lineare del HFET inclusivo dei fenomeni di dispersione 120 Figura 5 17 Circuito equivalente del comportamento elettro termico del dispositivo 123 Figura 5 18 Andamento temporale della corrente di un HFET sollecitato con tensioni con andamento nel elgg ol ome Wo do 081 0 aaa 125 Figura 5 19 Rappresentazione della caratteristica I V di un generico HFET al variare del tempo di durata JENG SOLECON ei ceiaiana 126 Figura 5 20 Descrizione della misura l V impulsata cccssecccceeeccssnsccccauseccaunsecsausecssausesssuusessau
160. i contributi resistivi parassiti sono da considerarsi preliminarmente corretti dai contributi parassiti reattivi estratti precedentemente Inoltre bisogna fare l assunzione che il comportamento dei parassiti resistivi sia indipendente dalle tensioni applicate fatta eccezione per il contributo Rg Polarizzando il dispositivo con una tensione di Gate corrispondente al pinch off il circuito equivalente del dispositivo risulta Ro Rp DAN TO N lt C Ci Figura 4 13 Modello a circuito equivalente al pinch off in condizione cold FET dopo aver rimosso i contributi parassiti capacitivi e induttivi A cui corrispondono i seguenti parametri della matrice delle impedenze Re Z 1 Rg R 4 14 Re Z 2 Rs 4 15 mediante i quali si ricava il termine incognito Rc estraendo i due contributi attraverso la media al variare della frequenza dei due andamenti Si osserva che per garantire sufficiente accuratezza alle quantit estratte occorre sfruttare dati ricavati rispetto al range di frequenza medio alta in cui il peso dei contributi capacitivi risulta paragonabile o di minore entit rispetto a quello dei contributi resistivi 80 Re Zm Fi Ps r l zii a Z12 i n 222 I ally DNA PMI a Z11 Z12 1 5 4 a 1 f i IV n 0 5 Or DINI OS 0 4 0 6 0 8 1 1 2 1 4 1 6 Freq GHz i 10 Figura 4 14 Andamento rispetto la frequenza della parte reale dei par
161. i Lelg R Rg ror a C Cpd C Cpg R R R45 Gate Diodo_T R 1 OWS IGOin 3e 9 A etaVtin 3 43 ll Vthin 0 16 R Pgin 1 34 R46 R Rs SDD6P SDD6P1 F 1 1 _it Qg Vgsc Vgde 2 1 Qg Vgsc Vgde fgd VGS VGD L I 3 1 Qg Vgsc Vgde 1 fgd VGS VGD L11 F 4 0 _v4 L Ls F 4 2 _v3 R H 2 exp omega tau f5 0 _vSyRi 6 0 IDS_RF CneE b Cport i Source Num 3 Figura 6 17 Modello non lineare basato su SDD a 6 porte definito per il dispositivo in esame I parametri degli elementi del modello sono elencati nella Tabella 6 1 Cpg Cpd_ Css Lg K Ls Rg Rd Rs Ri Cds T 56fF 35fF 100fF 57pH 45pH 14 5pH 120 1Q 069 0 890 145fF 2 4ps Tabella 6 1 Parametri lineari e parassiti del modello La prima non linearit sottoposta a verifica il generatore di corrente di Drain Sulla base di quanto esposto nel capitolo V i parametri del modello sono stato ottenuti partendo dalle caratteristiche I V impulsate mediante estrazione e successiva ottimizzazione Il confronto tra le misure e la simulazione riportata di seguito assieme ai parametri ottimizzati 1000 1000 LL i 800 B g3 600 Hi E o ES apj n L i SEC athe QE 400 PEERS a DDIM seno EERE amp E 290 LIL me oA i i Ei i i S S7 200 I IRGEGIG REPERITI LETTI 200 Sia a pat tar der el RTRT GOCCE st SIETE 200 I I I I 0 5 10 15 20 25 30 35 40 3 5 3 0 2 5 2 0 15 10 05 00 05 10 15 20 2 5 VDS VGS Figura 6 18 Fit misure I V im
162. i capacitivi determinano attraverso integrazione la carica di Gate Qc 3 18 per poi applicare la divisione di carica ad opera di una opportuna funzione di divisione 3 26 3 27 In quest ultimo specifico caso per ovviare alla difficolt di ricavare i contributi trans capacitivi il modello stato formulato sfruttando la seguente assunzione 0Qg Vas Vga Cys Vgs Vga Cga Vas Vga av 29 OQ Vs Vja a Qas Vys Via Qga Vas Vya Cga Vas Vga Vja OVoa Nel caso del modello EEHEMT questa funzione dipende da Vps ed nella seguente forma f 0 5 1 Tanh Vds 3 27 f a 0 5 1 Tanh Vds 3 28 Il modello circuitale risultante DOD Ces Cu C Cep Ci2 Cos Cn Cia Cm Ca Cio Figura 3 3 Modello a circuito equivalente linearizzato derivato mediante l interpretazione della divisione di carica da 2 26 Resta comunque insoluto il problema nell intorno della condizione Vps 0 V rispetto la quale per l assunzione fatta relativamente ai contributi trans capacitivi risulteranno delle anomalie nei risultati simulati Secondo questa interpretazione alla modulazione della carica di Gate segue una corrente reattiva I che in luogo della doppia dipendenza dalle tensioni di controllo si compone di due contributi La dQg Vas Vja OQ dVas OQ AVog 3 29 dt OV s dt Vja dt Il criterio di divisione basato sulle capacit si basa su quantit incrementali e quindi
163. i descrizione hardwave analogico analogue hardware description language AHDL Originariamente il Verilog A fu sviluppato per l implementazione di modelli comportamentali di sistemi complessi analogici e digitali che non garantivano la necessaria flessibilit ed efficienza per la descrizione di modelli compatti di transistori Solo successivamente sono state introdotte le attuali modifiche che hanno consentito l affermazione di questo linguaggio come standard per la definizione di modelli nei CAD 6 12 Sfruttando questo linguaggio possibile sviluppare modelli portabili in diversi simulatori conservando le qualit dei modelli sviluppati in linguaggio C Inoltre nel Verilog A sono definite delle primitive che permettono di semplificare la scrittura del codice conservando la medesima efficienza e accuratezza 6 13 6 18 Tra queste figura l operazione matematica di derivazione di funzioni analitiche che come detto in precedenza utilizzata nel calcolo della corrente reattiva di Gate a partire dal modello analitico della carica di Gate Questo in sintesi permette di focalizzare lo sforzo nelle attivit di formulazione ed estrazione del modello piuttosto che nella scrittura di codice specifico per il particolare CAD Grazie a queste peculiarit il Verilog A sta diventando lo standard per l implementazione di modelli compatti e il suo sviluppo costantemente seguito da un gruppo di ricercatori internazionali che prende il nome di Verilog AMS
164. i fisici L approccio empirico implica inoltre di riservare la necessaria attenzione all accuratezza di misura ponendo in risalto la necessit di adottare tutte le accortezze alle tecniche di misura e delle relative metodologie di riduzione degli errori sistematici che occorrono nelle diverse caratterizzazioni usate durante la fase di estrazione e validazione del modello Gli sviluppi futuri che propongo riguardano Ulteriori validazioni del modello in particolare nei riguardi delle distorsioni in alta frequenza e pertanto indagini pi dettagliate rispetto l intermodulazione del terzo ordine per confermare le caratteristiche predittive del modello formulato con lo scopo di individuare eventuali azioni volte a raffinare il modello non lineare che comunque si presenta in una forma iniziale Onestamente riconosco che lo sviluppo di un modello del genere richiede un grande sforzo ma soprattutto grande cautela per cui umilmente ritengo che comunque possa essere ulteriormente migliorato e arricchito Ulteriori speculazioni sulla funzione di divisione della corrente sono obbligatorie poich si tratta di un elemento del modello di elevata criticit Bisogna approfondire lo studio di questo aspetto mediante l applicazione della tecnica di modellizzazione su altri dispositivi per confermare che quella proposta sia la migliore formulazione analitica possibile Inoltre la possibilit di individuare dei supporti alla procedura di estrazione dei parametri di
165. i indagare le caratteristiche elettriche al variare della Paiss il punto di lavoro quiescente consente di escludere i contributi dovuti alle trappole nel dispositivo Imponendo un potenziale al Gate tale da non consentire l occupazione degli stati elettronici di difetto possibile osservare la risposta del dispositivo in assenza di difetti superficiali i quali svolgono un azione simile ma opposta a quella esercitata dal Gate rispetto alla carica nel canale In modo analogo applicando un potenziale opportuno all elettrodo di Drain possibile svuotare eventuali difetti presenti all interfaccia tra il canale e il substrato Quindi confrontando le misurazioni effettuate imponendo condizioni iso trap con misurazioni con stati elettronici occupati sar possibile rilevarne la presenza e indagarne la dinamica variando la durata degli impulsi 129 IDS mA Figura 5 22 Dispersione associata a difetti superficiali Misure a confronto tracce in nero misura DC tracce in blu condizione QP Hard pinch off QP Vps 0 V Vas 10 V con stati elettronici non occupati tracce in rosso condizione con stati elettronici occupati QP Vps 0 V Vas 0 V IDS mA ripe VDS V Figura 5 23 Dispersione associata a difetti nel bulk M
166. i sviluppa secondo dinamiche che hanno costanti di tempo dell ordine dei picosecondi ps e dei nanosecondi ns Appartengono a questa categoria fenomeni riconducibili al comportamento elettrico di reti complesse e sono in genere aspetti assimilabili alle propriet filtranti di circuiti in cui sono presenti elementi induttivi e capacitivi tipici delle reti di adattamento di impedenza che si adottano per la realizzazione di circuiti che interessano i transistori Nella seconda categoria sono individuabili fenomeni a carattere prevalentemente lento la cui costante di tempo si quantifica nell ordine dei microsecondi us e dei millisecondi ms Fenomeni fisici che sono causa di tali eventi sono individuabili all interno dei dispositivi e sono i fenomeni dispersivi di origine elettrica riconducibili alla cattura e rilascio di carica causati da difetti nei semiconduttori e i fenomeni termici di auto riscaldamento self heating osservabili durante il funzionamento dei dispositivi stessi e assieme a questi si intendono come fenomeni termici quegli aspetti legati 118 alla gestione termica del dispositivo assieme alla rete dedicata a queste funzioni Alla categoria degli effetti di memoria lenti appartengono due tipologie di fenomeni che sono la dispersione elettrica e quella termica che sono rispettivamente piu veloci us e piu lenti ms Entrambi rappresentano aspetti di grande importanza nei riguardi del funzionamento del dispositivo e perci nell otti
167. i tramite tuner elettro meccanici La tipica struttura di un tuner si basa su uno o due slug che pu essere mosso longitudinalmente e verticalmente con posizionatori micrometrici o motori di precisione all interno di una linea di trasmissione scanalata detta slab line Tali slug generano un effetto capacitivo al centro della guida Pi tale slug penetra e pi il coefficiente di riflessione aumenta Nella posizione di inizializzazione quando lo slug non penetrato nella linea si ha il minimo fra i coefficienti di riflessione che si possono sintetizzare ed esso pari alla riflessione residua della sola slab line con un return loss in genere di 30 dB Nella massima posizione di penetrazione si possono invece raggiungere anche moduli di 0 9 con un return loss di 1 dB e quindi un range dinamico di tuning pari a circa 31 dB Se la frequenza di risonanza dello slug lontana dalla frequenza di utilizzo il cambio della posizione dello slug verticale varia il modulo del coefficiente di riflessione sintetizzato mentre la posizione longitudinale ne varia la fase I principali vantaggi dei tuner passivi sono l alta ripetibilit delle posizioni e l alta tolleranza alla potenza power handling Tuttavia la risoluzione e l accuratezza dei tuner sono fortemente dipendenti dalla risoluzione del posizionamento passi verticali dettati dai motori di circa 1 5 0 75 um all interno della slab line dello slug soprattutto per alti coefficienti di riflessio
168. il segno del coefficiente Questa differenza deriva dalla riduzione della mobilit che si osserva con l aumentare della temperatura per cui Tccco gt 0 tipicamente Tcceo 0 003 Cco T Cco To 1 Iccco AT 5 47 124 Resta per ancora da definire l approccio per quantificare sperimentalmente l impedenza termica che sar poi sfruttata per estrarre i coefficienti del modello I V non lineare I coefficienti che descrivono la dipendenza dei parametri del modello dalla temperatura si ottengono fittando diverse misurazioni I V impulsate effettuate per una condizione di polarizzazione statica a Ppiss 0 W al variare della temperatura a cui viene posto il dispositivo Per quanto riguarda invece la determinazione della impedenza termica possono essere usate tecniche termografiche 5 25 o misure mediante la tecnica della foto corrente 5 26 o ancora sfruttando misure dello spettro Raman 5 27 oltre alle appena introdotte misure I V impulsate Il modello proposto a differenza delle altre possibili soluzioni risulta un modello auto consistente con memoria in quanto le caratteristiche RF saranno dipendenti anche dalla temperatura del dispositivo ed inoltre essendo dotato del IV terminale consentir di tenere conto anche dell ambiente circostante in cui il dispositivo opera 5 6 TECNICA DI MISURA DELLE CARATTERISTICHE I V IMPULSATE La necessit di formulare modelli non lineari che consentano la simulazione di circuiti per applicazioni
169. imo fra tutti vi la caratteristica continua della funzione e delle sue derivate Inoltre la forma della derivata 106 prima della Tanh tale da riprodurre automaticamente la forma della trans conduttanza dei HFET d tanh x CR sech x 5 7 I cui andamento riportato in Figura 5 5 Figura 5 5 Andamento della funzione Tanh x e della sua derivata Inoltre modificando l argomento della funzione possibile conferire una particolare forma alla funzione e alla sua derivata conservando le suddette propriet e beneficiando anche della caratteristica della funzione di essere limitata evitando cos la possibilit di osservare veloci incrementi del valore della funzione per valori della variabile libera al di fuori dell intervallo di misura come normalmente avviene durante simulazioni il cui metodo di risoluzione si basa sul metodo di Newton e simili Ad esempio introducendo una serie di potenze in luogo dell argomento della Tanh possibile riprodurre andamenti della trans conduttanza molto diversi tra loro offrendo cos una vasta gamma di alternative tali da riuscire a descrivere diverse tipologie di dispositivi con la stessa funzione analitica Ad esempio definendo l argomento W x come W x Pix Pax P3x 5 8 cambiando i valori dei coefficienti si possono avere molte forme di cui se ne riporta un esempio nella Figura 5 6 107 Em P1 2 P2 0 3 P3 3 P1 1 P2 0 1 P3 0 6 l r P1 1 P2
170. importante per descrivere il comportamento non lineare dei transistori ed critica per la predizione delle prestazioni di circuiti non lineari La difficolt nella rappresentazione in modo accurato della dipendenza della carica di Gate dalle tensioni applicate al transistore aggravata dall assenza di una tecnica di misura diretta di questa quantit da cui discende la complessit della ricerca di una espressione analitica che garantisca il rispetto del principio di conservazione della carica La conseguenza dell utilizzo di modelli che violino questo principio si traduce in problemi di convergenza durante le simulazioni e in problemi di accuratezza dei risultati Il comportamento reattivo di Gate assimilabile ad un elemento non lineare dipendente da due tensioni I modelli proposti in letteratura per questo comportamento introducono sempre alcune semplificazioni da cui scaturiscono limitazioni non sempre accettabili L approccio che solitamente viene adottato per modellizzare la carica di Gate prevede due condensatori non lineari o due sorgenti di carica non lineari In questo lavoro tale comportamento sar modellizzato utilizzando una sola sorgente non lineare di carica che non richiede semplificazioni significative dal punto di vista teorico applicando il metodo della divisione di corrente reattiva 1 2 OBIETTIVI Il principale obiettivo di questa tesi lo sviluppo di un modello non lineare auto consistente per HFET sulla base di un
171. impurit o desiderato tramite drogaggi Tali difetti introducono dei livelli ulteriori tra la banda di valenza e la banda di conduzione che agiscono come trappole o centri di ricombinazione limitando la vita media dei portatori con costanti di tempo paragonabili a quelli generati dagli effetti di surriscaldamento Dal punto di vista della fisica dei semiconduttori i livelli introdotti dalle trappole nel band gap possono distinguersi in stati energetici superficiali ovvero quegli stati con energia di attivazione Er lt KgT potenziale termico associato alla lacuna o all elettrone ed in stati profondi ovvero caratterizzati da Er gt KgT dove Kg la costante di Boltzmann e T la temperatura Poich la probabilit che vi sia una transizione dipende in modo esponenziale dal relativo salto di energia la riduzione del salto energetico richiesto incrementa questa probabilit di transizione in modo notevole Si hanno in questo modo i processi di 119 generazioni e ricombinazioni assistiti da trappole Si possono avere quattro possibilita di transizione distinte rispettivamente in cattura ed emissione di elettroni e di lacune Il tempo di vita medio dei portatori di carica mobile determina la costante di tempo del fenomeno dispersivo complessivo La presenza di tale difetti genera quindi una distribuzione quasi statica di cariche in particolare questo fenomeno si verifica alla superficie del wafer nello strato buffer sottostante il canale attivo
172. in MUG rappresenta il rapporto tra la potenza disponibile in uscita e la potenza disponibile in ingresso sotto l ipotesi che il dispositivo sia unilaterale e in condizione di adattamento simultaneo coniugato Si definisce fmax la frequenza in corrispondenza della quale il MUG unitario Il massimo guadagno disponibile MAG permette di valutare le propriet di amplificazione di potenza di un dispositivo quando si trova in condizioni di perfetto adattamento di impedenza ad entrambe le porte L andamento al variare della frequenza ricavabile dai dati relativi ai parametri di Scattering tramite la relazione 2 3 in cui k rappresenta il fattore di stabilit di Rollett 521 MAG 512 k vk2 1 2 3 1 Sl S2217 1511522 S12 S2141 2 Si2 Sa dove la determinazione positiva si utilizza quando il numeratore del fattore di stabilit maggiore di 0 e quella negativa nel caso questo risulti minore di 0 2 4 MODELLI DI DISPOSITIVI ATTIVI La progettazione dei primi circuiti a microonde inizialmente si basava su approccio cut and try secondo cui il progetto preliminare veniva realizzato e successivamente grazie a test e tuning volti all ottimizzazione delle prestazioni si giungeva alla migliore e desiderata configurazione del circuito Il circuito veniva poi ridisegnato e fabbricato Questo approccio risultava molto dispendioso in termini di costi di lavoro e di tempo necessario al raggiungimento del sod
173. in termini di caratteristica IN OUT La corrente di Drain risulta essere simultaneamente dipendente dal potenziale longitudinale lungo il canale e quello trasversale Gate canale rappresentati dalle grandezze elettriche esterne Vps e Vcs Le non linearit dei vari componenti intrinseci possono essere introdotte attraverso la dipendenza funzionale del valore dei componenti dalle due tensioni di polarizzazione ed approssimando tali valori con funzioni analitiche costruite sulla base di approcci empirici La modellizzazione effettuata con un approccio empirico della caratteristica corrente tensione in un transistore differentemente dalla quella fisica garantisce maggiore agilit in termini computazionali al modello a vantaggio dell usabilita del modello stesso utilizzando quest ultimo in simulazioni circuitali Per contro i modelli fisici hanno il vantaggio rispetto a quelli empirici di una maggiore aderenza alla fisica alla struttura e alla tecnologia del dispositivo consentendo cos di rapportare le caratteristiche prestazionali alle caratteristiche fisiche del dispositivo stesso sebbene ci non garantisca a priori maggiore accuratezza al modello stesso Per queste ragioni nel corso degli anni sulla scia della continua evoluzione delle tecnologie realizzative dei dispositivi elettronici sono stati messi a punto modelli di crescente complessit dettata anche dalla via via maggiore comprensione dei fenomeni fisici alla base del funzionamento d
174. inazione di parametri che permettono la riduzione della differenza tra le quantit misurate parametri di Scattering e il modello stesso Questo metodo oltre ad essere basato su un processo lento e oneroso da un punto di vista computazionale presenta alcune ulteriori criticit La necessit di disporre di opportuni valori iniziali per i parametri dei componenti del circuito equivalente e la molteplicit delle soluzioni includendo tra queste risultati poco corretti da un punto di vista fisico si manifestano con i problemi tipici per questo tipo di approccio che sono i minimi locali della funzione obiettivo del problema il problema intrinsecamente non lineare Per queste ragioni a questo approccio stato preferito quello che si basa sull estrazione diretta dei parametri del modello La tecnica di estrazione diretta 4 2 4 3 consente di individuare singolarmente le entit di ciascun elemento del modello a circuito equivalente sfruttando specifiche misurazioni effettuate in particolari condizioni di polarizzazione con le quali si evidenziano i comportamenti elettrici a cui si interessati Si tratta di un approccio che sfrutta misure DC e AC e in particolare attraverso il controllo della polarizzazione si fa in modo di isolare particolari comportamenti a vantaggio di altri Nello specifico la principale differenza che si sfrutta tra misure a zero bias corrispondenti ad una condizione di misura per cui la differenza di potenziale t
175. ione di eccitazione a piccolo segnale per associare a ciascun elemento la corrispondente entit in modo statico Questo approccio implica l utilizzo di funzioni di interpolazione mediante le quali si sfruttano i dati tabulati precedentemente estratti indicizzati rispetto le tensioni di controllo Con questo approccio possibile rappresentare nel simulatore il comportamento del dispositivo per valori delle variabili di controllo che siano comprese all interno dell intervallo di misura mentre risulterebbe rischioso l uso del modello al di fuori di quello stesso intervallo Secondo la formulazione del comportamento reattivo della carica di Gate adottata in questo lavoro questo approccio risulta compatibile 138 con la rappresentazione che utilizza componenti concentrati in virt della consistenza del modello ad ampio segnale con quello a piccolo segnale La topologia del circuito al seguente Figura 6 1 Topologia del modello a circuito equivalente basato su tabella in cui la rete elettrica responsabile della descrizione della parte estrinseca del modello ben riconoscibile cos come la parte intrinseca in cui si osserva anche la presenza di una particolarit dovuta alla necessit di generare una componente di corrente reattiva che bisogna ricondurre al nodo di Drain senza creare una connessione diretta tra Gate e Drain Il circuito in questione che si riporta in Figura 6 2 consente di campionare la corrente reattiva dovuta alla ca
176. ione pari a 7 8 secondi mentre a destra stata selezionata una charge tolerance pari a 1e 15 durata della simulazione pari 1 6Sec0nNdi cunii aiar 165 Figura 6 36 Schema a blocchi della sezione di uscita di un sistema Load Pull passivo 168 Figura 6 37 Schema a blocchi della sezione di uscita di un sistema Load Pull attivo a loop chiuso 168 Figura 6 38 Schema a blocchi della sezione di uscita di un sistema Load Pull attivo a loop aperto 168 Figura 6 39 Schema a blocchi della sezione di uscita di un sistema Load Pull attivo a loop aperto armonico ilaele 169 Figura 6 40 Schema a blocchi della sezione di uscita di un sistema Real Time Load Pull 169 Figura 6 41 Schema a blocchi del sistema Load Pull utilizzato iii 170 Figura 6 42 Testa 1 tono a 5 5 GHz in rosso sono riportati i dati di misura e in blu i risultati della simulazione In alto rappresentato il confronto della Puy in basso a sinistra la PAE mentre a destra la Ip Figura 6 43 Testa 1 tono a potenza fissa corrispondente alla compressione di 3 dB del guadagno a 5 5 GHz In alto sono riportate le variazioni delle ampiezze della fondamentale e della Il e IIl armonica variando la tensione Vgs In basso a sinistra la variazione della PAE mentre a destra la Ip rispetto Vas 172 Figura 6 44 Test a 1 tono a 10 GHz in rosso sono riportati i dati di misura e in blu i
177. ions to Circuit Designs IEEE Trans Electron Devices vol 28 pp 171 175 1981 5 4 T Taki Approximation of junction field effect transistor characteristics by a hyperbolic function IEEE J Solid State Circuits vol SC 13 pp 724 726 1978 5 5 T Kacprzak and A Materka Compact dc model of a GaAs FET for large signal computer simulation IEEE Journal of Solid State Circuits vol 18 no 2 pp 211 213 1983 5 6 H Statz P Newman W Smith R Pucel and H Haus GaAs FET device and circuit simulation in SPICE IEEE Trans On Electron Devices Vol ED 34 No 2 Feb 1987 5 7 AJ McCamant G D McCormack D H Smith An improved GaAs MESFET model for SPICE IEEE Trans Microwave Theory and Techniques Vol 38 No 6 June 1990 pp 822 824 5 8 W R Curtrice and M Ettemberg A Nonlinear GaAs FET Model for Use in the Design of Output Circuits for Power Amplifiers IEEE Trans Microwave Theory and Techniques Vol MTT 33 1985 pp 1383 1394 5 9 I Angelov L Bengtsson and M Garcia Extensions of the Chamers non linear HEMT and MESFET model IEEE Trans Microwave Theory and Techniques Vol 44 No 10 Oct 1996 5 10 H Rohdin and P Roblin A MODFET dc model with improved pinchoff and saturation characteristics IEEE Trans Electron Devices vol ED 33 no 5 pp 664 672 1986 5 11 Yuk K S Branner G R McQuate D J A wideband multi harmonic empirical large signal model for high power GaN HEMTs with
178. isure a confronto tracce in nero misura DG tracce in blu condizione QP Hard pinch off QP Vps 0 V Vas 10 V con stati elettronici non occupati tracce in rosso condizione con stati elettronici occupati QP Vps 0 V Vas 10 V Si osserva come i dati relativi alla Figura 5 23 siano stati ottenuti rispetto ad una condizione in cui anche i fenomeni di dispersione dovuto a difetti superficiali sono stati eliminati per evitare eventuali effetti di schermatura Ciononostante gli effetti dei due tipi di difetti sulle caratteristiche elettriche del FET sono differenti come possibile osservare nelle due figure riportate Si osserva infine come in entrambi i casi siano state scelte condizioni di polarizzazione in cui la Paiss trascurabile Ai fini della modellizzazione questo implica che una volta identificati i contributi che intervengono al funzionamento del dispositivo si effettueranno caratterizzazioni nelle condizioni iso termiche e iso trappola corrispondenti alle effettive condizioni di lavoro in cui verr adoperato il dispositivo In questo modo si terranno in considerazione soltanto i contributi dovuti alla dispersione che effettivamente agiscono nelle condizioni di lavoro di interesse Questi dati costituiscono il punto di partenza da cui comincia la procedura di fitting con cui si estraggono tutti i coefficienti del modello non lineare Il risultato di questa operazione concorrer secondo il modello proposto in Figura 5 16 a definire il mod
179. it dei portatori di carica mobile si deve alla entit dei campi elettrici che agiscono sulle cariche e la tipica caratteristica v E velocit Campo Elettrico dei portatori risulta ben approssimabile con la funzione tangente iperbolica fp Vos tanh a Vps 5 4 dove la velocita con cui varia il comportamento del dispositivo da lineare a saturato e quindi la pendenza della curva nell intorno della tensione di ginocchio quantificata dal parametro a 5 11 5 12 Il parametro a rendendo conto della variazione della pendenza in regione lineare del dispositivo nota come Ron risulta dipendente dalla tensione Vcs specialmente per dispositivi di tipo HFET Questa dipendenza potr essere descritta introducendo una funzione continua e derivabile con cui possibile far variare il parametro da un valore minore osservato per basse Vcs ad uno maggiore per alte Ves utilizzando ancora una funzione tipo Tanh secondo la seguente relazione a Vesi Asatl1 T tanh Vosi 9 5 La pendenza non nulla manifestata dalle caratteristiche I V in regione saturata rende conto del cosiddetto effetto di modulazione della lunghezza di canale Questo fenomeno puo essere efficacemente descritto mediante un fattore moltiplicativo che rende conto della non idealita del dispositivo modificando la precedente nel seguente modo fp Vps tanh a Vps 1 AVps 5 6 E possibile illustrate anche graficamente quanto descritto come nella Figura 5 3 105 ids m
180. it rappresentative le potenziali prestazionali di un dispositivo HFET Per l analisi delle prestazioni in alta frequenza utile valutare la frequenza di taglio fr che rappresenta un importante cifra di merito per circuiti nei quali la priorit costituita dalla velocit di funzionamento La frequenza di taglio definita come la frequenza alla quale il guadagno di corrente assume valore unitario alla frequenza pari a frla corrente di Gate di piccolo segnale uguale alla corrente di Drain del dispositivo intrinseco In prima analisi la frequenza di taglio assume l espressione Gm _ Y 21C 2TTL 2 1 fr 10 in cui v rappresenta la velocit delle cariche nel canale La 2 1 indica che fr inversamente proporzionale al tempo di transito delle cariche nel canale L v Per valutare la frequenza di taglio fr dei dispositivi viene osservato l andamento del guadagno di corrente al variare della frequenza Il guadagno di corrente legato ai parametri di Scattering dalla relazione S42521 1 S11 1 S22 Y2 1 h ho 10 Logio 2 2 La massima frequenza di oscillazione fmax una rilevante cifra di merito per i circuiti analogici ed definita come la massima frequenza alla quale il dispositivo in grado di fornire guadagno di potenza Oltre questa frequenza il dispositivo non in grado di guadagnare anche in condizioni di adattamento di impedenza ottimali Il Maximun Unilateral Ga
181. ito intrinseco consente alla fine del processo di disporre di elementi dipendenti dalle tensioni di controllo e invarianti con la frequenza Per questo importante individuare e selezionare accuratamente l intervallo di frequenza di estrazione poich influisce sull accuratezza dell estrazione In generale un criterio per la scelta degli intervalli di frequenza da selezionare consiste nel limitare le frequenze di estrazioni a quelle rispetto cui siano dominanti gli effetti correlati al particolare tipo di elemento C bassa frequenza R medio alta frequenza t medio alta frequenza In luogo di una nuova interpretazione delle componenti reattive associate alla carica di Gate opportuno riformulare le espressioni analitiche che rapportano i parametri della matrice delle ammettenze agli elementi della rete del circuito intrinseco La topologia del circuito del modello nel caso statico che per comodit si riporta di seguito stata configurata in modo da consentire di esplicitare il termine relativo alla funzione per la divisione di corrente ed perci preferita alla classica topologia a Pi greco G O Figura 4 22 Circuito equivalente della parte intrinseca in cui il contributo della corrente reattiva iga stato ricondotto a due contributi uno in parallelo al ramo di ingresso e uno a quello di uscita 86 La matrice delle ammettenze per il circuito puo essere ricavata calcolando simbolicamente ciascun elemento imponendo le necess
182. iva associata alla carica di Gate e del modello stesso 159 freq 300 0MHz to 40 00GHZz freq 300 0MHz to 40 00GHz Pre Te n anni TN me ee nw dB dB phase S 3 4 1 2 4 phase S 1 2 1E9 1E10 4E10 1E9 1E10 4E10 freq Hz freq Hz m me TN phase S phase S 1E9 1E10 4E10 1E9 1E10 4E10 freq Hz freq Hz Figura 6 28 Confronto tra i parametri S misurati rosso e simulati blu con Ves variabile e Vps 10 V 160 344 S 22 freq 300 0MHz to 40 00GHz freq 300 0MHz to 40 00GHz Cae ine TN thd DD now u u cf aa 1E9 1E10 4E10 1E9 1E10 4E10 freq Hz freq Hz 200 150 100 33 ne Sur N 50 TN nN Do dI aoa nw 0 oS Se EA G 50 100 150 1E9 1E10 4E10 1E9 1E10 4E10 freq Hz freq Hz Figura 6 29 Confronto tra i parametri S misurati rosso e simulati blu con Ves variabile e Vps 20 V 161 freq 300 0MHz to 40 00GHz freq 300 0MHz to 40 00GHz Peste att sm LN Ch hoe dB S dB S 1E9 1E10 4E10 freq Hz freq Hz 30 20 1E9 1E10 4E10 1E9 1E10 4E10 freq Hz freq Hz Figura 6 30 Confronto tra i parametri S misurati rosso e simulati blu con Ves variabile e Vps 30 V Dalle precedenti figure si osserva che fino alle alte frequenze il modello rappresentativo delle misure confermando cos anche la topologia del circuito adottata Con l intento di verificare ulteriormente
183. l impedenza di ingresso del dispositivo sono riconducibili alla legge di controllo di carica che a sua volta discende dai principi fisici ai quali bisogna fare riferimento per comprenderne le origini e la natura se si intende formularne un modello Il comportamento dei transistori senza perdita di generalit non lineare Al pari degli altri fenomeni rappresentati in un modello di transistore la rappresentazione dell accumulo e rilascio di carica le cui caratteristiche sono di tipo non lineare rispetto alle grandezze di controllo sono riconducibili alla fisica del dispositivo La relazione non lineare che lega causa variazione dello stimolo esterno tensioni ed effetto variazione della configurazione elettronica e quindi ridistribuzione di cariche all interno del dispositivo pu essere ricercata nella soluzione approssimata della densit di carica in una buca di potenziale ottenuta risolvendo in modo auto consistente l equazione di Poisson e l equazione di Schrodinger 3 5 La risoluzione del problema del calcolo delle densit di carica nel dispositivo non tra gli scopi di questo lavoro mentre innumerevoli sono i lavori in letteratura che trattano di tale analisi Per gli scopi di questa tesi sufficiente ricordare che l espressione della soluzione approssimata della densit di carica nel dispositivo esprimibile in forma analitica approssimata sulla funzione di errore di Gauss la quale a sua volta approssimabile con l
184. l modello stata effettuata separando i contributi non lineari nel modello definendo 3 distinti entit con cui la carica di Gate il generatore di corrente di Drain e le correnti nella giunzione Schottky sono implementati in modo separato in un modo abbastanza simile a quanto fatto nel caso di implementazione basata su SDD Questa scelta giustificata dalla possibilit di avere a disposizione al termine dell implementazione un modello che rende disponibile punti di accesso relativi la parte intrinseca del circuito equivalente che nel caso di un modello unico non sarebbero altrimenti possibili Il modello risultante si presenta come si seguito in cui sono facilmente distinguibili la parte di modello estrinseco dagli elementi intrinseci non lineari e lineari 177 N FORT PORT P 1 P 2 Z 50 Ohm IND RES RES IND Z 50 Ohm Dee 6 6 a f A pe ci qual Qg 2a PI PI re e x x Xx VV VV V ww y VV d 3 dl VABenedetto_Q2SIMPLEX a ID x2 lL SE CGSP 26e 13 GAP CGDP 1 35e 13 mae i CG0 6 75e 13 E f e P20 8 300000e 002 P21 4 000000e 003 alls 0 06 sl P31 128 i VAIDSNL Al P41 1 38 3 ID X4 CAP CAP Vit 1 28 ae ipk 3922 PR ra Vi2 1 04 i b1 4 7942 V8 7 800000e 001 A an DELAY naf b2 0 0292 LGS 1 260000e 002 2 4 vpks 0 2204 LGD 1 500000e 002 vpkO 1 0353 M1 2 alphr 0 0036 M2 0 07 g 2 alphs 0 284 MB 12 al lambda 0 0062 MA 0 p1 0 1793 C2 2 26 3 p
185. la Legge della simulazione e della modellizzazione Law of simulation and modeling a model is mostly useless unless it is embedded in a simulator che recita un modello per lo pi inutile finch non introdotto in un simulatore Pertanto l implementazione rappresenta una fase essenziale per lo sviluppo di un modello L implementazione in ambiente CAD di un modello pu essere realizzata in diverse forme come circuito equivalente sotto forma di codice in linguaggio di programmazione ad alto o basso livello Questo rappresenta un ulteriore compito del modellizzatore che ne deve curare nei dettagli sia lo sviluppo e sia la relativa diffusione Questo implica anche la conoscenza dei simulatori e in particolare sui metodi adoperati per la soluzione delle equazioni che descrivono i circuiti e sul come consentire al software di convergere in modo da operare le scelte convenienti a produrre un modello che oltre ad essere accurato sia anche robusto veloce e facile da utilizzare Per ovvie ragioni di spazio non si ritiene questa la sede adeguata per trattare argomenti vasti e complessi come gli algoritmi di soluzione di circuiti implementati nei moderni CAD 135 Questi generalmente non sono neppure trattati nei manuali dei software per la simulazione di circuiti EDA Electronic Design Automation che risultano invece pi orientati nel guidare l utente nell utilizzare lo strumento invece di illustrare e spiegare
186. la carica come funzione delle tensioni di controllo in modo da poter quindi calcolare la corrente reattiva di Gate mediante la quale sar possibile infine ricavare i due contributi di corrente di Drain e di Source applicando uno tra i possibili criteri di divisione I criteri di divisione possibili operano sulla divisione di carica sulla divisione di capacit e sulla divisione di corrente Sulla base della scelta del criterio di divisione possibile analizzare le formulazioni di modelli per il HFET con il rispettivo impatto sulla correttezza e consistenza del modello risultante Il metodo pi diretto per analizzare e rappresentare la carica di Gate del transistore basato sulla divisione di cariche Secondo questo criterio si ipotizza che la carica totale di Gate si ripartisca in due contributi Per il principio di neutralit della carica possibile assumere che 26 Qg V gs Vga Qgs V gs Via a QgalV gs Via 0 3 13 In cui i due contributi Qs e Qga rappresentano le due porzioni di carica totale associate ai due rami Gate Source e Gate Drain rispettivamente Linearizzando dovendo essere valido il principio di Kirchhoff si avr che Ig V gs Vga 1 s V gs Vga Ia V gs Via 0 3 14 I due contributi di carica mediante il suddetto passaggio funzionale di linearizzazione si traducono in due contributi di correnti reattive Per l assunzione della doppia dipendenza delle singole cariche da tensioni poich stata pr
187. la consistenza del modello a piccolo segnale con quello a largo segnale relativamente alla rappresentazione dei fenomeni reattivi corrispondenti alla parte intrinseca del modello La trattazione del modello non lineare precedentemente esposta riconduce questi elementi dipendenti dalle tensioni applicate ad una sola sorgente di carica controllata simultaneamente da due tensioni Questo tipo di interpretazione rende possibile una formulazione della topologia del circuito equivalente a piccolo segnale come riportata in Figura 4 2 nella quale figurano due contributi direttamente riconducibili alla carica di Gate in modo univoco senza dover invocare la presenza di ulteriori contributi capacitivi I resistori che compaiono nel circuito equivalente intrinseco rappresentano tre diversi fenomeni R rappresenta la resistenza tra la regione di canale posta al di sotto del contatto di Gate e la regione di Source che non sottoposta a entit di campo elettrico tale da indurre trasporto di carica a velocit prossima alla velocit di saturazione Questa resistenza consente di migliorare la modellizzazione dell impedenza d ingresso del transistore La resistenza Ras o preferibilmente conduttanza di uscita gas descrive le variazioni incrementali della corrente di uscita in funzione delle variazioni della tensione tra Drain e Source per tensione di Gate fissa L importanza di questo elemento deriva dalle influenze che produce sulle prestazioni del dispositivo in
188. la correttezza dell implementazione del modello della carica di Gate sono stati valutati gli andamenti della parte immaginaria delle ammettenze rispetto alle variazioni delle tensioni di controllo confrontando queste quantit con le corrispondenti quantit ottenute durante l estrazione del modello a piccolo segnale 162 2 5E 12 2 0E 12 g g Ow Ow 1 5E 12 Oo Oo D D to to 1 0E 12 5 0E 13 0 0 3 0 2 5 2 0 1 5 1 0 0 5 0 0 0 2 4 6 8 10 12 14 16 18 20 22 24 26 SP VGS SP VDS DC VGS DC VDS 1 4E 12 1 2E 12 1 0E 12 O O O On Om 8 0E 13 OO O O N N OG QO 60E 13 w le 2 4 0E 13 Ne 2 0E 13 LL _ 0 0 SP VDS DC VDS Figura 6 31 Confronto tra gli andamenti delle derivate parziali del modello della carica di Gate misurate rosso e simulate blu Dal confronto risultano minime differenze ascrivibili ad errori numerici occorsi in parte durante l estrazione e in parte durante la simulazione sebbene nel complesso il modello rappresenti correttamente il comportamento del dispositivo rispetto la variazione delle quantit di controllo Con lo stesso procedimento stata verificata l implementazione della funzione per la divisione della corrente reattiva il cui confronto con i dati estratti riportato in Figura 6 32 DC1 FgdM FGDmodello DC1 FgdM FGDmodello 3 0 2 5 2 0 1 5 1 0 0 5 0 0 DC VGS Figura 6 32 Confronto tra gli andamenti della funzione di divisione della corrente r
189. la maggior parte dei casi posto in una condizione di lavoro in saturazione condizione questa in cui l approssimazione risulta essere accettabile 3 29 In saturazione il contributo rappresentato da Css risulta essere debolmente dipendente da Von mentre quello rappresentato da Cep risulta essere quasi costante e queste osservazioni sperimentali giustificano l utilizzo di questa interpretazione per la modellizzazione delle non linearit reattive di dispositivi impiegati nel progetto di amplificatori Non pi accettabile questo modello in applicazioni in cui il dispositivo entra in regione lineare in cui Cep varia aumentando significativamente con il variare della tensione Vas Avendo assunto che le correnti reattive attraverso i condensatori non lineari siano ciascuno dipendente dalla sola tensione applicata ai rispettivi terminali le trans capacit non sono presenti nel modello Per cui la corrente nel ramo Gate Source Is e quella nel ramo Gate Drain Ip saranno pari alla derivate della rispettiva sorgente di carica Qes e Qep La rappresentazione risulta perci consistente e il principio di conservazione della carica terminale totale risulta soddisfatto in senso lato OC OC JS o Id 0 3 42 Via Ves Nonostante l intuitivit di questa interpretazione bisogna osservare che non garantisce la necessaria accuratezza al modello poich risulta rappresentativo del comportamento del dispositivo solo in alcuni casi Attraverso il fittin
190. lands 2004 6 9 X Cui S J Doo P Roblin G Jessen R Rojas and J Strahler Real time Active Load Pull of the 2nd and 3rd Harmonics for Interactive Design of Non Linear Power Amplifiers Proc of ARFTG 68 Conference Boulder Colorado 2006 pp 42 49 6 10 M Marhetti M J Pelk K Buisman W C E Neo M Spirito L C de Vreede Active Harmonic Load Pull With Realistic Wideband Communications Signals IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES VOL 56 NO 12 DECEMBER 2008 6 11 R Tucker and P Bradley Computer Aided Error Correction of Large Signal Load Pull Measurements IEEE Trans Microwave Theory Tech vol MTT 32 Marzo 1984 pp 296 300 6 12 L Lemaitre G Coram C McAndrew and K Kundert Extensions to verilog a to Support compact device modeling Proc 2003 IEEE International Workshop on Behavioral Modeling and Simulation BMAS 2003 vol 1 no 1 p 1 Wro 2003 6 13 L Lemaitre C McAndrew and S Hamm Adms automatic device model synthesizer Proc IEEE CICC vol 1 no 1 pp 27 30 May 2002 185 6 14 K Kundert Automatci model compilation an idea whose time has come 1 vol 1 no 1 p 1 May 2002 6 15 M Mierzwinski P O halloran B Troyanovsky and R Dutton Changing the paradigm for compact model integration in circuit simulators using verilog a 1 vol 1 no 1 pp 376 379 Feb 2003 6 16 B Troyanovsky P O hallora
191. le Un metodo per svolgere quest ultima fase della formulazione del modello consiste in un problema di ottimizzazione non lineare Il problema dell ottimizzazione non lineare implica la minimizzazione o massimizzazione di una specifica funzione obiettivo che in questo caso assume il significato di funzione di errore che rende conto della differenza tra i dati sperimentali e i dati riprodotti dal modello A partire dalla definizione del modello analitico per la carica di Gate e dai principali parametri del modello ottenuti attraverso osservazione dei dati sperimentali si cambiano entro certi limiti caso dell ottimizzazione vincolata i parametri del modello finch si individua una soluzione a cui corrisponde un errore minimo La funzione obiettivo 3 103 sar quindi una funzione dipendente dalle incognite del problema X che in questo caso sono i parametri del modello F x 3 103 Sa A 3 104 53 I metodi di ottimizzazione vincolata di tipo indiretto sfruttano le derivate della funzione obiettivo rispetto le incognite del problema per raggiungere la soluzione ottima Definendo il gradiente della funzione obiettivo g x VF x 3 105 se la funzione F x continua e derivabile almeno due volte definibile la matrice delle derivate parziali che prende il nome di matrice Hessiana F 3 F ax nnna 0x10xn G x 3 106 x 0 F di Xnxx dxXn Queste due quantit sono gli elementi che consentono all algoritmo di
192. le individuare opportune condizioni che consentono di isolare dei fenomeni rispetto ad altri evidenziandone gli effetti rispetto una caratterizzazione DC classica Prendendo ad esempio la risposta di un transistore ad una sollecitazione a gradino applicata ai terminali di Gate e Drain simultaneamente e monitorando la corrente di Drain quello che generalmente si osserver sar un evoluzione temporale che rende conto di diversi fenomeni 125 I t laa Plateau Thermal and Trap laon DC Adjustment a81eY a IGOW 18 ps 100ns ms log t Figure 1 I t changing response to a step change in voltage at t 0 Figura 5 18 Andamento temporale della corrente di un HFET sollecitato con tensioni con andamento nel tempo a gradino In Figura 5 18 possibile rilevare che la risposta di un FET manifesta un modesto ritardo rappresentativo del tempo richiesto dalle cariche per ridistribuirsi nel dispositivo una volta applicate le tensioni Successivamente si osserva come la corrente si attesti ad un valore di plateau che successivamente tender a evolvere una volta che fenomeni termici e fenomeni legati all occupazione di stati elettronici di difetto intervengono influenzando apparentemente le propriet di trasporto dei portatori di carica Questi fenomeni si svilupperanno fino a quando non sar raggiunto un nuovo stato nel dispositivo nel quale sia la temperatura sia gli stati elettronici risulteranno all equilibrio raggiungendo quella
193. linearizzazione si deriva la corrispondente rappresentazione a piccolo segnale che sar descritta e trattata nel seguito di questo capitolo 66 4 2 MODELLO A CIRCUITO EQUIVALENTE A PICCOLO SEGNALE In Figura 4 2 illustrato il circuito equivalente a piccolo segnale a elementi concentrati in configurazione a Source comune derivato linearizzando il circuito rappresentato in Figura 4 1 Crop Intrinseco Rs Figura 4 2 Circuito equivalente a piccolo segnale di HFET in saturazione in configurazione Source comune La scelta della topologia e l introduzione di ciascun elemento del modello deriva dall interpretazione dei fenomeni fisici e della struttura fisica del tipo di dispositivo in esame Questa relazione garantisce la necessaria robustezza e consistenza del modello e perci di fondamentale importanza La definizione della topologia del modello affrontata nella prima fase dell attivit di modellizzazione Ciononostante sono ammesse delle modifiche in genere introduzione di elementi aggiuntivi qualora questa risulti inadeguata a rappresentare gli effetti che intervengono nel funzionamento del dispositivo Il circuito equivalente illustrato in Figura 4 2 si compone di due sotto circuiti una parte denominata estrinseca e l altra intrinseca e ciascuna pensata per rappresentare specifici effetti Gli elementi del modello indentificati come Lc Ls e Lp rappresentano il comportamento induttivo propri delle meta
194. llizzazioni dei pad di accesso di Gate Source e Drain rispettivamente La loro entit dipende dalla geometria del layout del dispositivo e dalla tecnologia microstriscia o coplanare Facendo riferimento alle geometrie tipiche di transistori ad effetto di campo con layout a T o a farfalla tipicamente Ls piccola mentre Lc associata a contatti di Gate caratterizzati da bassi valori di L lunghezza del canale del transistore assume valori maggiori 67 I resistori Rs e Rp inglobano l effetto resistivo delle metallizzazioni di accesso e quello della resistenza di contatto metallo semiconduttore di tipo ohmico dei terminali di Source e di Drain e sia la resistenza di bulk riguardante la regione di semiconduttore interposta tra i terminali del dispositivo e la regione attiva Rc introdotta per modellizzare la resistenza della metallizzazione di Gate Nell ottica di sviluppare modelli non lineari con il metodo empirico bisogna sottolineare che l accuratezza con cui viene effettuata l estrazione dei comportamenti resistivi parassiti fondamentale Le tensioni interne effettive che controllano il funzionamento della parte intrinseca infatti assumono valori direttamente dipendenti da queste quantit attraverso la corrente che scorre nei terminali Vasi Ves Rslps Regle Vpsi Vos Rs Rp Ips del Veni Vasi Vpsi I capacitori parassiti descrivono due diversi fenomeni uno l effetto capacitivo che si verifica
195. mata Current Division sulla base della quale si interpretano i fenomeni ed il comportamento della capacit non lineare associata all elettrodo di controllo del dispositivo Il modello che si propone stato formulato introducendo una nuova espressione analitica della non linearit della carica di Gate attraverso cui si intende risolvere il cronico problema della auto consistenza del modello basato su una rappresentazione a circuito equivalente Il modello della carica di Gate si presenta in forma analitica come una funzione dipendente da due tensioni di controllo La tecnica mediante la quale si ottiene il modello della carica a partire dalla conoscenza delle capacit non lineari si basa su un approccio matematico rigoroso e allo stesso tempo generale che fa uso del metodo degli integrali indefiniti Il modello proposto e i rispettivi parametri riconducibile ai principi fisici che governano il funzionamento del dispositivo e grazie a questa caratteristica l estrazione del modello risulta diretta e veloce Sulla base della nuova formulazione stato implementato il modello in ambiente CAD per simulazioni di circuiti in alta frequenza seguendo due diversi approcci uno dei quali si basa sul linguaggio Verilog A Il modello utilizza una sola sorgente di carica a vantaggio della robustezza ed accuratezza dei risultati Attraverso il confronto con i dati sperimentali il modello stato verificato e validato 1V Pubblicazioni Con
196. menti principali dei moderni circuiti per applicazioni in alta frequenza si deduce che assolutamente necessario sviluppare modelli accurati per questi dispositivi in modo da accrescere le capacit di previsione delle prestazioni dei circuiti progettati Attualmente esistono diverse tipologie di modelli per HFET che possono essere classificati in specifiche Il modello fisico basato sulla fisica e sulla tecnologia del dispositivo Consente di descrivere il dispositivo mediante le leggi elettromagnetiche le leggi di trasporto e di conservazione di carica Risolvendo le equazioni rispetto alla particolare struttura del dispositivo in esame possibile prevederne con buona accuratezza le caratteristiche elettriche Una tale rappresentazione bench consenta di studiare dispositivi prima della loro realizzazione si caratterizza per alcune difficolt intrinseche che sono l accuratezza della conoscenza della resa dei processi tecnologici necessari alla realizzazione fisica del dispositivo e le indispensabili approssimazioni semplificazioni che bisogna attuare per la soluzione delle equazioni che modellizzano i fenomeni fisici coinvolti Da queste difficolt derivano alcuni limiti all impiego del modello fisico rendendo questo tipo di rappresentazione uno strumento utile prevalentemente in ambito tecnologico per l ottimizzazione dei dispositivi preliminarmente alla loro realizzazione e per l analisi delle possibili criticit Il modello empi
197. merge che il modello consente di riprodurre con accuratezza adeguata i dati sperimentali Questo risultato dovr essere successivamente validato mediante il confronto tra simulazioni e dati di misura non lineari una volta che il modello sar implementato nel CAD Questo verr mostrato nel capitolo dedicato all implementazione del modello La seconda verifica stata condotta sulla base di un dispositivo basato su AlGaN GaN su un substrato di SiC per applicazioni di media alta potenza in alta frequenza Il dispositivo caratterizzato da una lunghezza di canale pari a 0 5 um composto da 10 finger larghi 100 um realizzato dalla fonderia Selex ES Figura 3 19 Layout del dispositivo AlGaAs GaAs 10x100 um SELEX ES I dati sperimentali a disposizione per l estrazione del circuito equivalente a piccolo segnale sono misure di parametri di Scattering impulsati ottenuti mediante una correzione degli errori sistematici basata sulla tecnica di calibrazione TRL effettuata con standard on wafer tra 0 3 e 40 GHz I coefficienti iniziali ottenuti in parte per ispezione visiva degli andamenti delle quantit estratte sono elencati nella Tabella 3 4 58 Casp Capp Ceo Cou 360 170 0 01 0 2 0 3 0 01 0 01 Tabella 3 4 Parametri iniziali per il modello della carica di Gate del dispositivo 10x100 um SELEX ES che in seguito alla procedura di ottimizzazione sono stati modificati come nella Tabella 3 5 Casp Cepp Ceo 1 95 0 083 0
198. modello S12 misure T Mag S21 modello nero S par T Angle S21 modello nero S par 4 I 3 r Angle S22 modello nero 2 1 0 1 2 3 4 L 1 L r r 0 0 5 1 5 2 2 5 3 3 5 4 f Hz x10 polarizzazioni di Vps le tracce di colore rosso j0 2 S22 CDS tau cost x 22 CDS tau bias dep 45 0 21 CDS tau cost S21 CDS tau bias dep 330 2 300 T Mag S11 nero CDS tau cost 4 3 __ __ p 2 1 L Angle S11 nero CDS tau cost Oi lt All 29 3 al rv vor Loro nono n on ion n PR 0 0 5 1 5 2 2 5 3 3 5 f Hz x10 z T 0 Mag S22 nero CDS tau cost 2 ws 41 ra sini 6k 8 10 12 14 0 5 1 5 2 2 5 3 3 5 4 x10 S par 4 I I al siii ee ME Angle S22 nero CDS tau cost 2 1 0 18 24 L 3 he P poto erori fi scr r 0 0 5 1 5 2 2 5 3 3 5 f Hz x10 96 S11 CDS tau co
199. mpedenze moltiplicate per w un HFET in condizione di pinch off cold FET Per garantire maggiore accuratezza nella estrazione di questi contributi necessario che la pendenza della parte immaginaria delle impedenze sia valutata per alte frequenze in corrispondenza delle quali l incidenza dei comportamenti capacitivi dell intrinseco risulta essere di minore rilevanza rispetto a quelli induttivi A partire da queste quantit attraverso un operazione di media rispetto i valori ottenuti nell intervallo di frequenza di estrazione si ottengono le desiderate entit dei parassiti induttivi L estrazione dei resistori parassiti di HFET pu essere svolta seguendo due diversi approcci Uno di questi richiede l elaborazione di specifiche misurazioni in DC dei diversi rami Gate Source Gate Drain Drain Source 4 9 e in particolari condizioni di polarizzazione L alternativa a questo metodo consiste nell affrontare l estrazione sfruttando misure di parametri di Scattering Sebbene per la natura del problema il primo metodo risulti essere il pi robusto sono state osservate in ambito applicativo diverse complicazioni Alcune di queste derivano dal set up di misura richiesto per le caratterizzazioni Altre scaturiscono dalla necessaria ma difficilmente ottenibile accuratezza di misura che per dispositivi per applicazioni di alta frequenza a causa di lunghezze di canale molto ridotte manifestano non idealita delle giunzioni metallo semiconduttore
200. mpo variante con frequenza che generalmente corrisponde a qualche Hz fino a decine di MHz a seconda della tecnologia in esame legata al tipo di difetti e perci all energia caratteristica di questi 5 20 In maniera sensibilmente minore si manifesta un simile comportamento della trans conduttanza che per manifesta riduzioni nel peggiore dei casi fino al 25 5 21 Questo aspetto chiaramente di fondamentale importanza nella rappresentazione non lineare di transistori in particolare quando questi sono utilizzati sottoponendoli ad segnali di elevata ampiezza Infatti la resistenza conduttanza di uscita impatta direttamente sulla potenza di uscita dal dispositivo e la corrispondente progettazione delle reti di adattamento verso il carico mentre il guadagno del dispositivo direttamente dipendente dalla trans conduttanza Data l importanza di questi fenomeni in applicazioni complesse ad elevate prestazioni necessario scegliere una strategia di modellizzazione che contempli la descrizione sia del comportamento DC che quello AC del dispositivo tra le possibili descritte in bibliografia 5 13 5 22 5 23 5 24 Le alternative sono riassunte nella Figura 5 15 e sinteticamente consistono in l aggiunta di un resistore costante dipendente dalla frequenza mediante l introduzione di un condensatore in parallelo al generatore Ips l aggiunta di un resistore dipendente dalla polarizzazione e dipendente dalla frequenza in parallelo al generatore Ips l
201. n VOI oo 50 an 100 150 1E9 1E10 4E10 1E9 1E10 4E10 freq Hz freq Hz 200 150 100 me TN 50 AN D D N N 0 o ded ana 50 100 150 1E9 1E10 4E10 1E9 1E10 4E10 freq Hz freq Hz Figura 6 26 Confronto tra i parametri S misurati rosso e simulati blu con Ves variabile e Vps 3 V 158 freq 300 0MHz to 40 00GHz freq 300 0MHz to 40 00GHz 50 Ta CM qe nu 50 phase S phase 100 150 1E9 1E10 4E10 1E9 1E10 4E10 freq Hz freq Hz _ CM w dB S 4 dB S 2 1E9 1E10 4E10 1E9 1E10 4E10 freq Hz freq Hz Figura 6 27 Confronto tra i parametri S misurati rosso e simulati blu con Vas variabile e Vps 4 V Vknee Successivamente stata verificata la consistenza del modello relativamente al caso in cui il dispositivo opera in saturazione variando la tensione Vaes e imponendo la tensione Vps 10 V Vps 20 Ve Vps 30 V i cui risultati sono riportati in Figura 6 28 Figura 6 29 e Figura 6 30 rispettivamente Come possibile osservare nelle successive figure non si rilevano apprezzabili differenze tra gli andamenti delle misure rispetto le simulazioni In particolare analizzando i grafici su carta di Smith e l andamento del modulo e fase del S12 e la fase del S21 possibile riscontrare una buona accuratezza del modello nel rappresentare gli sfasamenti tra ingresso e uscita a conferma della bont dell implementazione del modello della parte reatt
202. n and M Mierzwinski Portable high performance models using verilog a IEEE Conf MTT vol 1 no 1 p 1 Jun 2003 6 17 G J Coram Hwo to and how not to write a compact model in verilog a Proc 2004 IEEE International Behavioral Modeling and Simulation Conference vol 1 no 1 p 1 Wro 2004 6 18 G Depeyrot F Poullet and B Dumas Guidelines for verilog a compact model coding Technical Proceedings of the 2010 NSTI Nanotechnology Conference and Expo Nanotech vol 2 no 1 pp 821 824 1 2010 6 19 Verilog AMS Language Reference Manual Accellera 2009 6 20 AWR Model Wizard design kit document AWR 2009 6 21 AWR Design Environment Reference Manual AWR 2009 186 7 CONCLUSIONI E SVILUPPI FUTURI In questo lavoro di tesi ho contribuito al raggiungimento dell obiettivo della risoluzione delle problematiche dei modelli non lineari di HFET quali l auto consistenza l accuratezza e la robustezza approcciando il problema della modellizzazione delle non linearit reattive di Gate sulla base dell innovativo criterio della divisione di corrente Con il lavoro svolto ho validato l approccio di modellizzazione basato sul criterio di divisione di corrente che si dimostrato rigoroso e robusto dal punto di vista teorico Interpretando il comportamento della carica di Gate del transistore sulla base della corrente reattiva stato possibile formulare un modello a circuito equivalente consisten
203. n H terminated Single Crystal Diamond Mater Res Soc Symp Proc Volume 1203 4 12 2010 M C Rossi P Calvani G Conte V Camarchia F Cappelluti G Ghione W Ciccognani B Pasciuto E Limiti D Dominijanni E Giovine RF power performance of submicron MESFET on hydrogen terminated polycrystalline diamond Proc of International Semiconductor Device Research Symposium 2009 ISDRS 09 Dec 2009 S Carta D Dominijanni B Pasciuto D Trucchi G Conte Ohmic Contact Formation By H terminated Diamond Surface Modification E MRS 2010 Spring Meeting Proceedings 7 11 06 2012 Strasburgo Francia P Calvani S Carta B Pasciuto G Conte V Ralchenko Frequency and temperature dependent response of Schottky junctions on diamond EMRS 2010 Spring Meeting Proceedings 7 11 06 2012 Strasburgo Francia vi e P Calvani G Conte D Dominijanni E Giovine B Pasciuto E Limiti Hydrogen terminated diamond MESFETs New technology for RF power applications Microwave Integrated Circuits Conference EuMIC 27 28 09 2010 Roma Italy page s 122 125 Riviste e V Camarchia F Cappelluti G Ghione M Pirola G Conte B Pasciuto E Limiti E Giovine Accurate Large Signal Equivalent Circuit of Surface Channel Diamond FETs based on the Chalmers Model Diamond and Related Materials Vol 26 June 2012 pp 15 19 e A Bentini B Pasciuto W Ciccognani E Limiti A Nanni P Romanini Desig
204. n Pin 36 dBm con Vgs 1 4 V e Vps 25 V Anche in questo caso il modello manifesta una buona fedelt nella descrizione del comportamento del dispositivo in condizioni di esercizio non lineari e in alta frequenza utile osservare che al variare della frequenza l accuratezza del modello non sembra essere alterata mostrando quindi una solida validit della rappresentazione delle non linearit reattive introdotte nel modello sotto forma del modello analitico della carica di Gate Con queste ultime valutazioni si validata sia l implementazione sia il modello del dispositivo in quanto sufficientemente evidente la capacit del modello stesso nel far prevedere le caratteristiche del dispositivo quando questo operi in condizioni fortemente non lineari 6 6 IMPLEMENTAZIONE DEL MODELLO BASATA SUL VERILOG A Una soluzione alternativa e pi generale all implementazione basata sul circuito equivalente quella che utilizza un linguaggio di programmazione standard o specifico per la definizione di modelli elettrici Nei CAD possibile implementare modelli usando un linguaggio di programmazione ad alto livello conosciuto come ANSI C o pi comunemente C Questo tipo di linguaggio consente di implementare modelli in modo pi flessibile rispetto allimplementazione basata su circuito equivalente sebbene introduca delle maggiori complicazioni derivanti dal formalismo e dall utilizzo di specifici strumenti necessari alla compilazione del modello stess
205. n _Pout_10GHz P_in Figura 6 33 Corrente DC attraverso le non linearita reattive al variare della frequenza rosso 5 5 GHZ e blu 10 GHZ e al variare della potenza L ultima verifica della implementazione che stata operata riguarda ancora il modello della carica di Gate in particolare L intento di quest ultimo test quello di verificare che il modello rispetti il principio della conservazione della carica Per svolgere questo test stato utilizzato un particolare circuito che prende il nome di pompa di carica Charge pumping circuit La pompa di carica un circuito elettronico che usa dei condensatori per immagazzinare energia in maniera da ottenere delle sorgenti con tensioni pi elevate o pi basse di quelle disponibili dall alimentazione Le pompe di carica si basano sull uso di dispositivi che commutano le connessioni ai morsetti di un condensatore Dal momento in cui il modello svolge la funzione di interruttore nel circuito in esame se ne pu derivare che la capacit del modello di rispettare il principio della conservazione della carica Infatti durante la simulazione le tensioni ai terminali del dispositivo sono fatte commutare in diversi istanti di tempo e in questo modo il dispositivo subisce delle sollecitazioni per cui il punto di polarizzazione istantaneo del dispositivo evolve nel piano I V secondo diversi percorsi Inoltre data la presenza del condensatore di carico rispetto cui valutata la tensione di uscita qualo
206. n and Realization of GaAs Digital Circuit for Mixed Signal MMIC Implementation in AESA Applications International Journal of Microwave Science and Technology Volume 2011 2011 http dx doi org 10 1155 2011 387137 e V Camarchia F Cappelluti G Ghione M C Rossi P Calvani G Conte B Pasciuto E Limiti E Giovine RF power performance evaluation of surface channel diamond MESFETs SOLID STATE ELECTRONICS pp 6 2010 Vol 55 I pag 19 24 Vil Indice i TINE OQUZIONC so ee 1 1 1 IVIOUIVAZIONN sile 1 1 2 ODIETLIVI sora rar RTRT 2 1 3 Organizzazione della teSi siano aiar 2 1 4 Contributi originalizaeasi natante 3 2 Modelli non lineari di HFET per applicazioni in alta freQuenZd cscccceccccscereccececes 4 2 1 Ruolo dei modelli nella progettazione di circuiti per applicazioni in alta frequenza 4 2 2 Heterojunction Field Effect Transistor cccsccscscscsecscsceccccscsccccccscscescccccsceseccecscesess 5 2 3 Alcune cifre di merito dei traNSiSTON ccccceccccscsceccccscsceccccscsceccccscscececcecscscessecsces 9 2 4 Modelli di dispositivi attivi ccccscecsecscscsccccccscsccccccscnceccecscsceseccecscncescecscscesescecs 10 2 5 Modello empirico a circuito equivalente sccscscecsccscsceccccccsceccccccscnceccecscscesessecs 14 2 6 Modelli auto consistenti sessesessesessssessssesssoesssoesssoesssoesssoecssososssessssessssessesesseseo 17 2 7 Riferimenti DIDI OPAL Cle sunc
207. nd A Cetronio Thermal resistance measurement of GaAs MESFETs by means of photocurrent Spectrum analysis and comparison with simulations Semicond Sci Technol vol 20 pp 135 139 2005 133 5 27 M Kuball J M Hayes M J Uren T Martin J C H Birbeck R S Balmer and B T Hughes Measurement of temperature in active high power AlGaN GaN HFETs using Raman spectroscopy IEEE Electron Device Lett vol 23 no 1 pp 7 9 2002 5 28 J A del Alamo and W J Azzam A floating gate transmission line model technique for measuring source resistance in heterostructure field effect transistors IEEE Trans Electron Devices vol 36 no 11 pp 2386 1989 134 6 IMPLEMENTAZIONE VERIFICA E VALIDAZIONE DEL MODELLO 6 1 INTRODUZIONE Questo capitolo dedicato alla descrizione della tecnica di implementazione del modello non lineare del dispositivo HFET sviluppato nei precedenti capitoli in ambienti di simulazione circuitale in alta frequenza di tipo commerciale Saranno tratti i principali aspetti e le problematiche relative all implementazione del modello nei CAD attraverso le due fasi in cui tramite l implementazione si verifica prima e si valida poi il modello formulato Il modello stato implementato in due diversi CAD Agilent ADS e AWR Microwave Office e seguendo due diversi approcci La verifica del modello stata effettuata confrontando i risultati delle simulazioni con i dati sperimentali utilizzati per l estra
208. nd M S Leong A consistent charge model of GaAs MESFETs for Ku band power amplifiers IEEE Trans Microw Theory Tech vol 59 no 9 pp 2246 2253 2011 64 3 28 M V Calvo A D Snider and L P Dunleavy Resolving capacitor discrepancies between large and small signal FET models IEEE MTT S Int Microw Symp Dig pp 1251 1254 1995 3 29 Calvo M V Snider A D Resolution of linear nonlinear inconsistencies in charge conservative FET models Southeastcon 96 Bringing Together Education Science and Technology Proceedings of the IEEE On page s 428 431 3 30 D E Root Principles and procedures for successful large signal measurement based FET modeling for power amplifier design Nov 2000 Available http cp literature agilent com litweb pdf 5989 9099EN pdf 3 31 D E Root Elements of measurement based large signal device modeling IEEE Radio and Wireless Conf RAWCON Workshop on Modeling and Simulation of Devices and Circuits for Wireless Commun Syst Colorado Springs Aug 1998 3 32 D E Root J Xu D Gunyan J Horn and M Iwamoto The large signal model theoretical and practical considerations trade offs and trends IEEE Int Microw Symp workshop WMB Boston 2009 3 33 A C T Aarts R van der Hout J C J Paasschens A J Scholten M Willemsen andD B M Klaassen Capacitance modeling of laterally non uniform MOS devices IEEE IEDM Tech Dig pp
209. ndert The Designer s Guide to SPICE amp SPECTRE New York NY Springer 1995 6 2 P Triverio S Grivet Talocia M S Nakhla F Canavero R Achar Stability causality and passivity in electrical interconnect models accettato per la pubblicazione su IEEE Transactions on Advanced Packaging 6 3 D E Root Charge modeling and conservation laws in Asia Pacific Microwave Conference Workshop WS2 Modeling and characterization of Microwave devices and packages Sydney Australia June 1999 6 4 ADS User Guide User Defined Models Agilent Technologies Agilent EEsof EDA 6 5 A Wideband Multiharmonic Empirical Large Signal Model for High Power GaN HEMTs With Self Heating and Charge Trapping Effects Kelvin S Yuk Student Member IEEE George R Branner Life Member IEEE and David J McQuate IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES VOL 57 NO 12 DECEMBER 2009 6 6 H Shichman and D A Hodges Modeling and simulation of insulated gate field effect transistor switching circuits IEEE J Solid State Circuits SC 3 no 3 pp 285 289 Sept 1968 6 7 G P Bava U Pisani and V Pozzolo Active load technique for load Pull characterization at microwave frequencies Electronic Letters vol 18 pp 178 180 Feb 1982 6 8 F Verbeyst and M V Bossche Real time and optimal PA characterization speeds up PA design 34th European Microwave Conference pp 431 434 Amsterdam Nether
210. ne Inoltre poich tali tuner sono passivi non si possono sintetizzare carichi prossimi alla circonferenza unitaria della carta di Smith Per di 168 pi concorrono oltre alla natura intrinseca del tuner passivo le perdite del set up del banco di misura probe cavi accoppiatori a limitare ancora di pi la magnitudine del coefficiente di riflessione sintetizzabile Questi svantaggi sono tanto pi rilevanti quanto pi si aumenta la frequenza di misura Na Figura 6 36 Schema a blocchi della sezione di uscita di un sistema Load Pull passivo Per superare queste limitazioni dei sistemi Load Pull passivi esistono i sistemi attivi a loop chiuso 6 7 e aperto 6 8 L roa d Figura 6 37 Schema a blocchi della sezione di uscita di un sistema Load Pull attivo a loop chiuso DP Loa a Figura 6 38 Schema a blocchi della sezione di uscita di un sistema Load Pull attivo a loop aperto In questi set up si introducono uno o piu amplificatori con cui si elaborano i segnali di test inviati sul dispositivo Con gli amplificatori le perdite possono essere compensate ed inoltre possibile generare anche coefficienti di riflessione con magnitudine maggiore di 1 L introduzione degli amplificatori per determinano altri tipi di limitazioni nel banco di misura derivanti dalle massime potenze gestibili dal set up e dalle massime frequenze di misura Attualmente esistono diverse soluzioni commerciali di Load Pull attivi che 169 co
211. ne applicato sui dati introdotti in precedenza riportato di seguito 116 Figura 5 13 Confronto tra i dati misurati simboli in rosso e modello in altro rappresentata la caratteristica di uscita a sinistra e la trans caratteristica a destra e in basso sono riportati gli andamenti della trans conduttanza e della derivata della trans conduttanza rispetto la tensione Vas I coefficienti del modello risultante sono elencati nella tabella seguente P10 Pis P2 P3 VpkO Vpks Ipk 0 17 0 5 0 53 0 19 0 5 0 41 0 086 0 044 3 77 0 76 0 5 4 Tabella 5 1 Parametri del modello del dispositivo 4x50 um basato su AlGaAs GaAs 5 5 EFFETTI DEL SECONDO ORDINE In condizioni di funzionamento fortemente non lineare in alta frequenza possibile che per effetto delle entit e delle forme d onda della corrente e della tensione ai capi del dispositivo siano indotti fenomeni che portano il dispositivo ad uscire dal dominio di funzionamento tipico mettendo in risalto il sopraggiungere delle limitazioni al funzionamento del dispositivo stesso Questo avviene ad esempio quando la differenza di potenziale tra i terminali di Gate e Drain raggiunge dei livelli tali da sviluppare l innesco di fenomeni tipici dei semiconduttori quali ad esempio l effetto tunnel in corrispondenza della giunzione metallo semiconduttore definita tra Gate e Drain la ionizzazione da impatto o la transizione dei portatori verso valli secondarie del diagramma a bande
212. necessaria per poter effettuare il passaggio inverso utile a formulare infine la relazione funzionale per la carica Praticamente per si presentano delle difficolt nella determinazione ed estrazione dei contributi trans capacitivi Questi potrebbero essere ricavati imponendo specifiche condizioni di polarizzazione le tensioni intrinseche Vep 0 V const e Ves 0 V const per Qgs e Qga rispettivamente ma il procedimento risulta pesantemente complicato a causa della presenza dei contributi resistivi parassiti nel modello Rs Rg e Ra 3 24 3 25 Inoltre Cgsm e Cgam risultano difficilmente distinguibili dai contributi capacitivi ad essi associati poich per come sono rappresentati in Figura 3 2 questi sono posti in parallelo ad altri contributi capacitivi Di fatto risulta inapplicabile il metodo nei casi in cui non sia nota la funzione per la carica ai terminali Alternativamente possibile fare l ipotesi che i contributi trans capacitivi siano nulli assunzione questa che semplifica notevolmente la procedura di estrazione dei coefficienti del modello a scapito per della possibilit di garantire il rispetto del principio di conservazione della carica terminale sulle singole cariche Da questa assunzione deriva inoltre la limitazione del modello a particolari condizioni operative Sulla base di questa interpretazione sono stati sviluppati alcuni modelli di tra cui il modello Statz Ratheyon e il modello EEHEMT i quali a partire dai contribut
213. ni DC simulazioni a piccolo segnale e a largo segnale Le simulazioni DC e a piccolo segnale saranno utilizzate per verificare la correttezza dell implementazione confrontato i risultati con i dati di misura utilizzati per l estrazione dei parametri del modello Con le stesse simulazioni sara verificata la consistenza del modello e il rispetto del principio di conservazione della carica del modello non lineare della carica di Gate Lo schema circuitale risultante il seguente 146 Gate_Diodo_T x6 G0in Gete r etaViinsetaVtin Vthin Vigate Pgin PgGatain a Hd Gate_Dlodo_T I l x v_DC IG0In 3e 9 A Be SRC11 eta Vtin 3 43 Vdc Te Within 6 gin 1 34 Gate 3 Num 1 L18 R63 z R L Lg R Rg R vk C Cpg Do A SDD10P i C Cds SDD10P4 F 1 1 _11 Qg Vgsc Vgde 2 1 Qg Vgsc Vgdc fgd VGS VGD V_DC f3 1 Qg Vgsc Vgdc 1 fad VGS VGD SRC9 4 0 gt _w4 Rgc Voc Te 5 0 _v5 R 6 0 kcs TOC VgsDC VdsDC T 7 0 kcs TRF Vgs Vds Tics TOC VgsDC VdsDC T F18 0 _v8 FIa 2 6 F 9 0 _19 ldsTDC Vgs Vas T Vds DC FI10 0 _110 _a H 2 exp omega tau R70 Ci1 R Rs Coont i ell veli ae u E w Source Num 3 Figura 6 9 Circuito del modello non lineare basato su SDD 10 porte La porta 1 del SDD rappresenta la sorgente di carica di Gate Q e la funzione peso utilizzata per calcolare la derivata temporale di questa quantit selezionata mediante il valore 1 inserito come secondo parametro
214. nio Vos Ven La funzione Qeg si presenta come una funziona continua e derivabile e sulle grandezze di controllo non sono applicate funzioni o condizioni tali da limitarne almeno in ambito analitico la validit ovvio che cos come tutti i modelli anche in questo caso esister un limite di validit al di fuori del quale il modello stesso perde di utilit Questa limitazione comunque contenuta e controllata grazie alla definizione della funzione stessa che per sua costruzione risulta limitata come osservabile nella seguenti figure 46 Figura 3 11 Andamento della carica in alto e delle derivate parziali del modello in basso in funzione delle tensioni di controllo La flessibilita del modello proposto risiede nella possibilita di conferire al modello specifici andamenti attraverso l introduzione di funzioni polinomiali ed altre tipologie di funzioni che rendano conto della fenomenologia in atto riguardo i principi fisici alla base del funzionamento del dispositivo In particolare il concetto si applica alle quattro funzioni espresse nella 3 91 come f1 f2 f3 f4 Si conclude ribadendo che il metodo generale e pertanto pu essere applicato a qualunque tipo di dato sperimentale formulando opportunamente le espressioni delle derivate parziali di partenza La formulazione del modello proposto come stato discusso in precedenza il frutto di un approccio empirico che contempla in egual modo aspetti matematico impl
215. no del dispositivo in quanto al pari di P4 per il quale stata evidenziata la relazione con la trans conduttanza anche P2 e P3 rendono conto della pendenza delle derivare della Ips rispetto Ves la seconda e la terza rispettivamente a cui sono riconducibili le armoniche del segnale fondamentale che si affermano durante il funzionamento del dispositivo in condizioni di funzionamento non lineare L accuratezza del modello risultante da questa rappresentazione adeguata per la maggior parte dei casi 5 13 e contributi di ordine superiore solitamente sono omessi a causa della minore entit relativamente ai precedenti ordini e la implicita difficolt di estrazione dei coefficienti a questi connessi per la medesima motivazione e quindi si evidenzia l importanza dei tre contributi Infatti analizzando la relazione che questi hanno rispetto i primi tre termini responsabili delle prime tre armoniche che si osservano quando il dispositivo opera in regime non lineare effettuata con il metodo di Volterra risulta evidente la corrispondenza tra le ampiezze di queste ultime con i tre coefficienti Pi P2 e P3 introdotti nel modello 5 14 110 I DC Ips I w Ops P x z gt I 2w 1 9 1ps P 517 w X z gt 2 Vas Im2 2 1 3w los P w x gt G aVec Im3 3 Si osserva infine che essendo P2 e P3 parametri ricavati prevalentemente mediante procedura di fitting per assicurare al modello la necessaria robustezza
216. nsentono di effettuare misurazioni a singolo tono monitorando le armoniche generate 6 9 e anche sistemi che consentono test con segnali complessi 6 10 MICROWAVE POWER AMPLIFIER pae SIX PORT REFLECTOMETER SIX PORT REFLECTOMETER Figura 6 39 Schema a blocchi della sezione di uscita di un sistema Load Pull attivo a loop aperto armonico Inoltre recentemente sono stati introdotti apparati che consentono di effettuare misurazioni vettoriali grazie all introduzione di un analizzatore di reti vettoriale e i necessari switch mediante i quali anche possibile effettuare la misura dei coefficienti di riflessione effettivamente mostrati al dispositivo Questo sistema che prende il nome di Real Time Load Pull consente di rilassare le specifiche della ripetibilit dei tuner poich consente la misura del coefficiente di riflessione di questi e contestualmente permette di operare de embedding dei contributi del set up in modo pi accurato consentendo inoltre di conoscere accuratamente il livello di potenza in ingresso al dispositivo grazie alla conoscenza dei diversi coefficienti di riflessione alla sezione di ingresso nelle diverse condizioni di terminazione del dispositivo Mediante questi sistemi sono possibili misurazioni di guadagno ed efficienza molto accurate grazie alla conoscenza delle quantit riferite direttamente ai piani di riferimento del dispositivo SECON Analyzer Oi ooog fa fap 0000 o ae D vp
217. ntando gli andamenti e le entit delle due componenti capacitive della parte intrinseca del modello a circuito equivalente con Vps 0 V che si riportano di seguito Cas VS Ves Vps 0 et Cep VS Veg Vbjs 0 1 Figura 4 18 Confronto tra le entit dei contributi capacitivi intrinseco per un dispositivo simmetrico nel caso di Vas 0V i quali manifestano che grazie ad una corretta estrazione dei contributi resistivi parassiti questi risultano uguali nel caso di dispositivi simmetrici come in nel caso illustrato 83 4 3 DE EMBEDDING DEI PARASSITI N La procedura mediante la quale possibile ottenere dalle misure i dati da cui estrarre i parametri della parte del modello intrinseco al variare delle tensioni consiste nella rimozione dei contributi parassiti dalle misure sul dispositivo Le misure per la formulazione del modello di dispositivi per applicazioni di alta frequenza sono misure di parametri di Scattering CW o impulsate ottenute al variare della frequenza e delle tensioni di controllo applicate Queste sono inizialmente rappresentative di tutto il comportamento del dispositivo e quindi rapportate al circuito equivalente di Figura 4 19 Crop Intrinseco Rs _ Su sa Ls 3 S21 S22 Figura 4 19 Corrispondenza della misura con il circuito equivalente completo con parametri S Questi dati rappresentano il comportamento complessivo del dispositivo misurato direttamente on wafer mediante opportune sonde coplanari e
218. ntazioni saranno presentate una delle quali si basa sull uso di SDD Symbolically Defined Device e l altra sfrutta il linguaggio di descrizione hardware Verigol A Successivamente saranno individuati dei criteri per la verifica dell implementazione e per la validazione del modello non lineare I risultati sulla base dei quali si svilupperanno le argomentazioni di questo capitolo sono relativi ad un dispositivo HFET basato sulla tecnologia GaN Nitruro di gallio Infine si descriver la tecnica di misura Load Pull i cui risultati saranno sfruttati durante la fase di validazione del modello Nel capitolo VII saranno tratte le conclusioni e proposti possibili sviluppi futuri 1 4 CONTRIBUTI ORIGINALI I contributi originali di questo lavoro sono e Verificata l applicabilit del metodo di modellizzazione delle non linearit reattive di HFET basato sul criterio della divisione di corrente e Definita una strategia di estrazione di modelli non lineari della carica di Gate che rispettano il principio di conservazione della carica partendo dalla conoscenza delle sole derivate parziali e Proposto un modello analitico per la non linearit della carica di Gate e Implementato un modello in CAD commerciale che include una sola sorgente di carica mediante il linguaggio Verilog A e Il modello formulato e realizzato ha consentito di osservare un buon accordo tra i risultati delle simulazioni con i dati sperimentali ottenuti da misure non lineari
219. numerica al di fuori del range di misura necessario imporre alcuni vincoli su questi coefficienti Qualora P3 gt 0 essendo P1 gt 0 allora bisogner che il coefficiente P2 rispetti il seguente vincolo non lineare affinch le derivate della Ips siano positive in particolare per evitare che la trans conduttanza risulti minore di zero e quindi siano rappresentative di caratteristiche di dispositivi reali P gt 0 gt P 3P3P lt 0 5 18 A titolo illustrativo si rappresentano graficamente questi concetti nelle seguenti figure in cui nel primo caso si osserva una situazione in cui i coefficienti rispettano i vincoli su citati e i successivi in cui il vincolo risulta violato Gm Gm 1 2 12 b 1 0 10 0 8 da na Vgs 3 wD 1 1 2 3 3 2 1 1 2 3 Figura 5 9 Caso in cui i coefficienti della funzione rispettano il vincolo 5 18 P1 1 P2 0 1 P3 0 01 a sinistra e P1 1 P2 0 P3 0 a destra Gm Gm 10 Figura 5 10 Casi in cui i coefficienti della funzione non rispettano il vincolo della 5 18 P1 1 P2 0 3 P3 0 a sinistra e P1 1 P2 0 3 P3 0 a destra 111 5 3 ESTRAZIONE DEI PARAMETRI DEL MODELLO In presenza di numerosi coefficienti non efficiente e neppure consigliato operare il fitting dei dati sperimentali a partire da condizioni iniziali poco attinenti con le osservazioni sperimentali L aver conferito al modello un preciso significato fisico consente di superare
220. nza di tipo lineare dalla tensione Vps mentre un andamento a carattere nettamente non lineare osservabile nella dipendenza dalla tensione Vos Questo comportamento risulta essere riconducibile ad una carica non lineare dipendente da due tensioni in modo simile a quella associata al Gate Si osserva per che a differenza dei contributi capacitivi associati alla carica di Gate la variazione della Cps notevolmente pi contenuta negli intervalli di tensione considerati e quindi si preferisce assumere come costante rispetto alle variazioni delle tensioni di controllo questo contributo introducendo una minima perdita di accuratezza nel modello non lineare completo Il comportamento di t osservabile dalla quantit estratta rispetto alle variazioni delle tensioni di controllo suggerisce la possibilit di assumere questo parametro del modello come costante senza introdurre una importante semplificazione Questa assunzione supportata anche dall analisi fisica del fenomeno associato al ritardo Il ritardo nella trans caratteristica ingresso uscita del transistore infatti riconducibile a due fenomeni il tempo di transito delle cariche attraverso il canale e il tempo necessario alla carica di redistribuirsi nella regione tra Gate e Source in risposta all applicazione del potenziale tra i due terminali Questo secondo contributo di entit maggiore del contributo associato al tempo di transito e essendo associato prevalentemente al contribut
221. nza da Vps sono ricavabili in condizioni in cui Ves non viene fatta variare Una condizione utile per l estrazione Ves 0 V In questa condizione di polarizzazione il canale risulta formato caso di dispositivi di tipo Depletion e in prima approssimazione la dipendenza della corrente Ips dalla tensione Vps evidenziata in quanto fc Vcs assume un valore costante e al variare di Vps possibile estrarre alcuni parametri del modello direttamente dalle misure Con riferimento alla 5 4 la pendenza della caratteristica Ips Vps rappresentata dal parametro a Riferendo l analisi delle caratteristiche sperimentali alla regione in cui il dispositivo in regime di funzionamento ohmico Vps lt Vinee imponendo Vaes 0 V possibile individuare l entit del parametro asa Come detto in precedenza la pendenza delle caratteristiche pu cambiare in accordo con la variazione della tensione Ves secondo la 5 5 e quindi imponendo una Vpo lt Ves lt 0 V tale da fare corrispondere una condizione di bassa corrente Ips sar possibile estrarre ao come fatto per asa L estrazione di questi parametri risente dell accuratezza con cui sono state precedentemente estratte le entit dei resistori parassiti e quindi si afferma nuovamente l importanza di tecniche di estrazione dei contributi parassiti al modello durante l estrazione del modello a piccolo segnale Valori tipici per il parametro asa sono compresi tra 1 e 4 nel caso di dispositi
222. nze diverse 5 5 GHz e 10 GHz Nel caso relativo alla frequenza 5 5 GHz i contorni della potenza di uscita cos come la locazione del coefficiente di riflessione carico in corrispondenza del quale si osserva il massimo della potenza di uscita coincidono La medesima cosa si osserva analizzando i contorni relativi la misura della PAE che si riportano di seguito cb pa ja 3 2 No NS 3 Ai oF O IO O _ mM 92 o va g a D Lg fe 3 oe indep Pdel_contours_p 0 000 to 70 000 indep PAE_contours_p1 0 000 to 66 000 IndexPoutdBm 1 000 to 62 000 IndexEff 1 000 to 34 000 Figura 6 46 Confronto tra i contorni Load Pull misurati rosso e simulati blu della potenza di uscita a sinistra e della PAE a destra a 5 5 GHz con Pin 30 2 dBm con Vgs 1 4 V e Vps 25 V In seguito il modello stato validato confrontando i contorni Load Pull relativamente alle misure di potenza di uscita ed efficienza nel caso di segnale di test a 10 GHz di potenza in ingresso corrispondente alla saturazione del guadagno del dispositivo di 3 dB 175 E i da NQ a a N 2 59 3 as 52 Da 85 35 gi Io 5 g o 20 me Ca indep Pdel_contours_p 0 000 to 66 000 indep PAE_contours_p1 0 000 to 70 000 IndexPoutdBm 1 000 to 72 000 IndexEff 1 000 to 38 000 Figura 6 47 Confronto tra i contorni Load Pull misurati rosso e simulati blu della potenza di uscita a sinistra e della PAE a destra a 10 GHz co
223. nziale dovuto alla resistenza parassita in serie del diodo La misura della corrente di Gate viene effettuata con il metodo Floating Drain per la corrente nella giunzione Gate Source e con il metodo Floating Source per la corrente nel diodo Drain Gate 5 28 L estrazione dei parametri del modello stata effettuata mediante ottimizzazione i cui valori della condizione iniziale possono essere ricavati analizzando l andamento della corrente misurata Dopo aver individuato la tensione di soglia del diodo si individua su grafico semi logaritmico il valore della Io e del fattore di idealit Il primo si ottiene elevando il numero di Nepero alla potenza che corrisponde al valore del termine noto con cui si approssima l andamento della corrente nella regione lineare Il fattore di idealit si ricava dalla pendenza della caratteristica nella regione lineare della misura Infatti risulta che Ln Iscnottky Ln o Ya Ven 5 50 nKgT In Figura 5 24 si riporta il risultato dell estrazione della corrente nella giunzione di Gate Source di un HFET basato su GaAs 131 Figura 5 24 Confronto tra dati misurati e modello del diodo 5 8 RIFERIMENTI BIBLIOGRAFICI 5 1 R Van Tuyl and C Liechti Gallium Arsenide Digital Integrated Circuit Defense Technical Information Center 1974 5 2 W R Curtice IEEE Tran Trans Microwave Theory Tech vol 28 pp 488 496 1980 5 3 Y Tajima GaAs FET Large Signal Model and its Applicat
224. o Completano il modello i seguenti parametri e le seguenti dipendenze funzionali per quanto riguarda i termini dell equazione fi P11 Vgs Vr1 fo Ven Vr3 fs Ves Vr3 f4 Pai Vap Vr2 Vri Pyo 1 gs Vap Vr2 Pap 1 ep Ves O Pi P gt 1 E Tanh f B P31 P32 1 Tanh fy 3 95 3 96 3 97 3 98 3 99 3 100 3 101 3 102 50 in cui si evidenzia la dipendenza tra il contributo di carica associato al canale da quello relativo alle regioni di svuotamento modellizzato mediante la modulazione della pendenza secondo cui varia il primo contributo in funzione dell entit dell argomento che controlla la funzione mediante la quale descritta la porzione di carica associata alla regione di svuotamento Questo tipo di dipendenza dovrebbe rendere conto dell effetto di schermatura che le cariche dovute ai donori ionizzati hanno sulla carica di canale rispetto all azione di controllo operato dal terminale di Gate Oltre ai fattori moltiplicativi responsabili della velocit con cui variano i singoli contributi del modello della carica sono stati introdotti tre tensioni di soglia Vr Vrz Vr3 che rappresentano i valori di tensione in corrispondenza dei quali si ha il flesso della curva Tanh Vri e Vrz possono essere ricavati ispezionando visivamente le curve sperimentali Inoltre per dispositivi simmetrici e cio dispositivi nei quali il Gate centrato rispetto i contat
225. o La potenza di questa forma di implementazione deriva principalmente dalla possibilit di definire la risposta del modello in funzione dei segnali di stimolo a cui sottoposto il modello controllando ad esempio il calcolo funzionale e quindi le relative derivate delle funzioni non lineari introdotte nel modello con minore approssimazione a vantaggio della robustezza del modello in termini di convergenza e efficienza Inoltre grazie ad una pi trasparente definizione e accessibilit delle variabili di stato del modello rispetto agli altri metodi di implementazione possibile gestire con maggiore confidenza il modello della carica ai terminali del dispositivo di quanto non sia possibile con il SDD 176 I dettagli della definizione e della compilazione del codice C differiscono tra i diversi CAD e nel rispettivo manuale di ciascuno di essi possibile trovare la descrizione della procedura e del formalismo con cui svolgere la definizione delle variabili delle interfacce e in genere tutto quello che occorre alla scrittura di un modello includendo le operazioni matematiche complesse come sono ad esempio la derivazione e l integrazione In alternativa per implementare un modello in una forma indipendente dal particolare CAD di interesse possibile sfruttare un altro tipo di linguaggio di programmazione chiamato Verilog A Questo linguaggio si pone ad un pi alto livello di astrazione del linguaggio C ed appartiene alla famiglia dei linguaggi d
226. o utilizzati per rappresentare le quantit numeriche a cui si devono limitate accuratezze per definizione Casi in cui si osservano situazioni di instabilit numerica sono ad esempio quelli in cui il denominatore di funzione possa assumere in particolari casi valore nullo oppure casi in cui l argomento di un esponenziale possa tendere a infinito e casi in cui si abbiano radici quadrate di numeri negativi che pertanto devono essere evitati Un esempio di questi accorgimenti riguarda la funzione Exp un metodo comune per limitare problemi con gli esponenziali consiste nell utilizzo della funzione softExp in luogo di Exp in modo da limitare il valore massimo della potenza dell esponenziale stesso evitando le suddette instabilit 136 e per x lt MaxExp 6 1 x 1 MaxExp eM XEXP ner x gt MaxExp softexp x in cui generalmente MaxExp pari a 100 Un discorso analogo valido per il comportamento asintotico delle funzioni da implementare Infatti non inusuale che i valori assunti dalle variabili durante una simulazione siano al di fuori del dominio rispetto al quale sono state validate causando problemi di convergenza qualora il modello non sia ben formulato Quindi i modelli analitici devono essere tali da garantire valori finiti al modello anche asintoticamente altrimenti necessario sfruttare le condizioni che provvedano a limitare questo problema Questa seconda soluzione per non esente da possibili problemi
227. o AlGaAs GaAs 4x75 um Win SCHICONGUCIO Slider 56 Tabella 3 4 Parametri iniziali per il modello della carica di Gate del dispositivo 10x100 um SELEX ES 58 Tabella 3 5 Parametri ottimizzati per il modello della carica di Gate del dispositivo 10x100 um SELEX ES 58 Tabella 4 1 Regole di scalatura degli elementi del circuito intrinseco in funzione della larghezza del canale e gel Numero Gi IO eine ssa ect esac a cae ah eh hh a a eae ed a a 74 Tabella 4 2 Confronto tra i risultati ottenuti per i contributi capacitivi parassiti mediante le due tecniche di CSUN OZI ONE eene aE AEE EA O N E T EE 75 Tabella 5 1 Parametri del modello del dispositivo 4x50 um basato su AIGaAs GaAs 116 Tabella 6 1 Parametri lineari e parassiti del modello iii 150 Tabella 6 2 Parametri Gel MOGEelO tV seraient aE E A A 150 Tabella 6 3 Parametri del modello della corrente nella giunzione Schottky di Gate Source 153 Tabella 6 4 Parametri del modello della Carica di Gate iii viviviviirivivivi vii riviviviviirioi 154 Lista dei simboli Simbolo AlGaAs AIN Cas Ca Fmax fr GaAs GaN Ga Sm Descrizione Arseniuro di gallio e alluminio Nitruro di alluminio Capacita tra Drain e Source Capacita di Gate Capacita tra Gate e Drain Capacita tra Gate e Source Capacita dinamica della giunzione Schottky Capacita parassita di Drain Capacita p
228. o alla carica di giunzioni Schottky nella forma Qschottky 7 Vx x CoV 3 93 che risulta adeguatamente accurata soltanto in condizioni di giunzione brusca tra metallo e semiconduttore il quale inoltre assunto drogato uniformemente e in condizione di polarizzazione inversa stato dimostrato sia sperimentalmente sia numericamente 3 42 che per rendere conto della capacit della giunzione metallo semiconduttore in tutte le condizioni di polarizzazione inclusa la polarizzazione diretta necessario limitarne l entit cos da rappresentare correttamente l effetto di riduzione della carica nella regione di svuotamento in tale condizione per l effetto che il flusso di corrente ha sulla carica della giunzione stessa e quindi sulla corrispondente capacit la forma analitica adottata per questo contributo Qschottky Qo V Log Cosh V gt Cscnoteky Qol1 Tanh V 3 94 il cui andamento rispetto le tensioni di controllo riportato in Figura 3 12 mentre in Figura 3 13 rappresentato l andamento della somma dei due contributi relativi alla giunzione Schottky Gate Source e Gate Drain 48 Figura 3 12 Andamento della carica e della capacita associata al contributo relativo alla giunzione Schottky Gate Source in funzione delle tensioni di controllo Figura 3 13 Andamento della carica totale e della capacita associata alla giunzione Schottky in funzione delle tensioni di controllo N Il terzo tipo di contri
229. o capacitivo parassita tra i due terminali 4 13 che stato mostrato essere costante rispetto le variazioni di tensione non comporta una grossa perdita di accuratezza nel modello completo Per quanto riguarda gm e Rps invece si procede alla modellizzazione della corrente di Drain basandosi direttamente su misure di corrente in condizioni impulsate La verifica della correttezza e dell accuratezza dell estrazione si effettua al termine del processo di estrazione seguendo un percorso inverso a quello seguito per estrarre le entit degli elementi dell intrinseco A partire dalla matrice delle ammettenze di corto circuito dell intrinseco mediante la procedura di embedding si aggiungono a questa rete elettrica i contributi dei parassiti Infine si procede al confronto tra i dati misurati e il modello Si riportano tali confronto ai alcune condizioni di polarizzazione di interesse j1 0 05 11 modello Z S11 misure j5 0 S21 an 20 S21 modello S21 misure __10 30 270 T Mag S11 modello nero 0 0 5 1 1 5 2 2 5 3 0 0 5 f 1 5 2 2 5 3 x 101 T Angle S12 modello nero 0 0 5 1 1 5 2 25 3 9
230. onali e derivabili La metodologia di soluzione di circuiti elettrici si basa prevalentemente sul metodo iterativo di Newton in cui la variabile libera discretizzata e le incognite del problema sono calcolate a partire dalla soluzione ottenuta relativamente al valore considerato al passo precedente sia che si tratti di una delle variabili di stato del circuito sia di quella temporale che funge da condizione iniziale per la successiva iterazione Inoltre non insolito che l algoritmo di soluzione richieda la costruzione dello Jacobiano e dell Hessiano del modello per cui almeno la derivabilit fino al secondo ordine del modello deve essere garantita per poter effettuare simulazioni accurate Questo impone la necessit di una rappresentazione matematica opportuna L utilizzo di funzioni iperboliche garantisce la possibilit di soddisfare questo requisito facilmente in quanto queste sono funzioni continue e infinitamente derivabili Alternativamente alla rappresentazione analitica si pone la rappresentazione basata su tabelle Table Based in cui l utilizzo di funzioni interpolanti ad esempio Spline garantisce la continuit dei valori nei punti intermedi del modello Queste propriet conferiscono al modello la necessaria robustezza che si traduce in stabilit numerica indispensabile a tutti i simulatori per calcolare senza errori la soluzione del problema Si ricorda che la precisione dei simulatori limitata dal numero di bit che son
231. ondurre ad una forma analitica derivata sulla base di un approccio empirico La modellizzazione di transistori affinch possa essere svolta risolvendo il problema della consistenza dei modelli deve essere affrontata rappresentando i principi fisici di funzionamento non tralasciando altre problematiche inerenti l implementazione in particolare la formulazione matematica Le principali non linearit che si osservano nei HFETs Heterojunction Field Effect Transistors sono rappresentate dal generatore di corrente di Drain dalla carica di Gate e dalla corrente nella giunzione rettificante di Gate Nel corso degli anni una grande enfasi stata data allo studio e alla modellizzazione della corrente di Drain mentre minore attenzione ha ricevuto la modellizzazione della carica di Gate Le cause a cui possibile ricondurre questo sono molteplici alcune delle quali sono di natura teorica altre pratica Si ricorda inoltre che sebbene la non linearit del generatore di corrente di Drain sia importantissima per rappresentare il comportamento di un HFET per la formulazione di modelli accurati non pu prescindere da una corretta e consistente descrizione degli effetti associati al comportamento della carica di Gate Questi ultimi infatti impattano sulle prestazioni dei dispositivi e quindi dei circuiti e il loro contributo tanto maggiore quando le frequenze operative sono pi elevate La modellizzazione della carica capacit di Gate molto
232. oni moderne complesse questi svolgono un ruolo fondamentale In Figura 2 6 sono rappresentati i diversi effetti di memoria sull asse y con le diverse tipologie di modelli sull asse x la condizione operativa di funzionamento da lineare a fortemente non lineare del modello e sono stati indicati i simulatori pi appropriati per il particolare modello COMPACT MODEL NONLINEAR BEHAVIORAL zZ l Lu Q LINEAR S PARAMETERS POLYHARMONIC MEMORY MODEL gt Libba lo AMIAM amp AM PM NO MEMORY LINEAR WEAKLY NONLINEAR STRONGLY NONLINEAR OPERATING REGION SYSTEM LEVEL STEADY STATE CIRCUIT CIRCUIT LEVEL SIMULATION SIMULATION ONLY SIMULATION ti Figura 2 6 Tipologie di modelli e relative capacit di applicazione in simulatori 13 Alla famiglia dei modelli sperimentali appartengono i modelli S parameters i Poly harmonic ei AM AM amp AM PM I modelli basati su misure di parametri S sono utili solo in casi di analisi lineari e per dispositivi che operano in regime lineare I modelli poli armonici tra cui quelli basati sui parametri X rappresentano una recente estensione dei parametri S in cui sono incluse informazioni relative alle non linearita di tipo lineare e pertanto risultano applicabili soltanto in simulatori di tipo Harmonic Balance a causa della mancanza di informazioni sulle non idealita non lineari di cui bisogna tenere conto duran
233. oni attualmente in uso si compongono di GaAs AlGaAs e GaN AlGaN pepienon Donor fixed charge Large band gap Channel Wide band gap barrier 2DEG Figura 2 1 Diagramma a bande nella regione di gate dell etero giunzione I transistori basati su etero giunzione succedono ai loro predecessori i transistori ad effetto di campo FET il cui funzionamento si basa sulla modulazione della regione di svuotamento che determina la variazione della conducibilit del semiconduttore che assolve la funzione di canale per le cariche mobili Nei transistori ad effetto di campo basati su etero giunzioni HFET come detto precedentemente il canale viene indotto all interfaccia tra diversi semiconduttori in modo da beneficiare di maggiore confinamento dei portatori di maggiore densit carica mobile Questo nei FET si perseguiva attraverso l incremento della concentrazione di drogante nel materiale attivo con conseguente incremento dei fenomeni di scattering e successiva riduzione della mobilit dei portatori di carica Un etero struttura formata dal contatto di due semiconduttori con Eg diverse e con costanti reticolari compatibili in cui uno caratterizzato da Egap elevata assolve la funzione di strato barriera mentre l altro semiconduttore a Egap minore costituisce il cosiddetto strato canale o buffer Come conseguenza della differenza dei livelli energetici nel canale si inducono cariche mobili confinate in uno spes
234. onto tra parametri S misurati rosso e simulati blu al variare della polarizzazione Le condizioni di polarizzazione rappresentate sono Vaes 3 V Vos 0 10 20 30 V 142 freq 300 0MHz to 40 00GHz freq 300 0MHz to 40 00GHz 80 60 40 as oN 20 ON OT DE YO o 22 oO Mao nu Do Sg 20 aa 40 60 80 1E9 1E10 4E10 1E9 1E10 4E10 freq Hz freq Hz phase S 6 5 phase S 2 1 1E9 1610 4E10 1E9 1E10 4E10 freq Hz freq Hz Figura 6 6 Confronto tra parametri S misurati rosso e simulati blu al variare della polarizzazione Le condizioni di polarizzazione rappresentate sono Vs 1 4 V Vps 0 10 20 30 V 143 freq 300 0MHz to 40 00GHz freq 300 0MHz to 40 00GHz Ee as oN SE 00 AN AN DO Ma au DO cc 25 ca 30 35 1E9 1E10 4E10 1E9 1E10 4E10 freq Hz freq Hz 30 20 dB S 6 5 dB S 2 1 phase S 6 5 phase S 2 1 n I 30 40 1E9 1E10 4E10 1E9 1E10 4E10 freq Hz freq Hz Figura 6 7 Confronto tra parametri S misurati rosso e simulati blu al variare della polarizzazione Le condizioni di polarizzazione rappresentate sono Vas 3 0 2 1 V Vps 25 V Dal confronto risulta verificato il modello che consente di rappresentare accuratamente la variazione dei parametri S rispetto alla variazione delle tensioni applicate Questa soluzione per non consente di beneficiare al meglio della potenzialit della nuova formulazione a ca
235. ore della tensione di soglia Vin tensione in corrispondenza della quale il canale totalmente svuotato da cariche mobili il canale si svuota e la carica di Gate bilanciata dalle sole cariche associate alla regione di svuotamento della giunzione Schottky Applicando una differenza di potenziale tra i terminali di Drain e Source i quali realizzano contatti ohmici una corrente di drift indotta a scorrere tra i due terminali Le tipiche caratteristiche di uscita e la trans caratteristica ingresso uscita di un HFET sono riportate in Figura 2 4 los Linear Saturated Om Vos VIH Ves a b Figura 2 4 Caratteristica I V a e trans caratteristica b di un HFET Nella figura precedente sono riconoscibili le due regioni di funzionamento del dispositivo che differiscono per l entit dei campi applicati tra i terminali di Drain e Source a cui sono sottoposti i portatori di carica mobile a cui si deve il raggiungimento del valore critico oltre il quale la velocit di trasporto satura Le principali caratteristiche geometriche dei HFET rispetto le prestazioni in applicazioni di alta frequenza e in alta potenza sono la lunghezza di canale L e la larghezza di canale W Al diminuire di L le massime frequenze di esercizio aumentano e all aumentare di W la massima corrente aumenta 2 3 ALCUNE CIFRE DI MERITO DEI TRANSISTORI A titolo descrittivo si introducono alcune importanti relazioni che quantificano le principali quant
236. otenziale in cui si realizzano delle proprieta di trasporto quasi ideali dovute alla quasi assenza di fenomeni di scattering grazie alla Separazione fisica tra i portatori di carica mobile e le impurita introdotte per drogare il materiale di barriera La struttura semplificata di un HFET riportata in Figura 2 2 Source Gate Drain Wide band gap MLA AAA ALA Schottky Barrier junction Large band gap OEE AI E E E Heterojunction Channel DEPLETION 2DEG Substrate Figura 2 2 Struttura semplificata di un HFET Il principio di funzionamento del HFET si basa sulla modulazione della conducibilit del canale ad opera dell applicazione di un potenziale al terminale di controllo Gate che realizza con il materiale a Eg maggiore una giunzione rettificante di tipo Schottky La carica di canale bilanciata dalla carica associata al terminale di Gate da cui deriva il controllo della carica nel canale Figura 2 3 Wide band gap Large band gap Metal barrier Channel Figura 2 3 Modulazione della concentrazione della densita di carica e della configurazione elettronica da parte del potenziale di Gate Quando il potenziale applicato al Gate nullo il canale formato in dispositivi a svuotamento di tipo Depletion Applicando un potenziale positivo la carica accumulata nel canale aumenta per effetto della modulazione dell offset tra bande energetiche dei due materiali Applicando un potenziale negativo e min
237. ottimizzazione di individuare il set di variabili che minimizza la funzione obiettivo Lo scopo di individuare il minimizzatore x globale richiede nel caso di algoritmi basati sul metodo del gradiente di individuare prima la combinazione di parametri che determina una g x pari a zero e affinch questa condizione sia rappresentativa di un minimo necessario che tutte le derivate seconde manifestino un incremento se disturbate con una variazione infinitesimale delle corrispondenti variabili Qualora si verificasse invece che questa situazione fosse osservabile soltanto per una delle variabili del problema il minimo individuato sar rappresentativo di un minimo locale rispetto la particolare variabile Algebricamente questo concetto si formalizza come di seguito F x lt F x Ax VAx 0 lt Ax lt 6 3 107 Ax G x Ax gt 0 3 108 Questo tipo di metodo richiede il calcolo della derivata seconda della funzione di errore e si rivela efficace per problemi la cui funzione obiettivo sia di tipo quadratico rispetto alle variabili del problema Questo metodo di ottimizzazione ammissibile nel caso specifico in quanto potendo contare su una condizione iniziale robusta poich molti dei parametri del modello sono ottenuti direttamente dai dati sperimentali la cui validit garantita dal significato fisico che ciascuno di questi ha rispetto i principi fisici di funzionamento questo consente di essere confidenti rispetto alla vicinanza di ques
238. pici per questo parametro sono 0 02 0 3 per dispositivi su GaAs e 0 01 0 05 per dispositivo su GaN L estrazione dei parametri che quantificano la dipendenza della Ips da Ves comincia con identificazione delle tensioni in corrispondenza delle quali si osservano trans conduttanze 113 di picco che a loro volta corrispondono ai punti di flesso delle cure I V rispettivamente in regime di funzionamento lineare Vps lt Vinee e saturato Vps gt Vinee Simultaneamente a questa operazione si effettua l estrazione del parametro Pi sfruttando la conoscenza dell entit della trans conduttanza e della corrente Ips corrispondenti alle due tensioni Vpro e Vpks precedentemente individuate Infatti ricordando le espressioni analitiche della corrente e della trans conduttanza possibile ricavare la 5 13 come rapporto tra Ips e gm Ips Vaspk Vosi Ipk 1 tanh wWaspk tanh a Vpsi 1 A Vpsi 5 24 Im Vespk Vosi Ves IpxP sech W Ves px tanh a Vpsi 1 A Vpsi 5 25 l da cui _ Im Vespi Vpsi bum a o 5 26 Ips Vespk Vpsi essendo tanh w Vespk 5 27 e sech Y Vespk 1 5 28 Questo graficamente corrisponde alla situazione riportata in Figura 5 12 Figura 5 12 Estrazione del parametro Vpxo Vpxs P10 Pas IpK Si osserva che contestualmente il parametro del modello Ipk stato ottenuto in quanto questo coincide con il valore assunto dalla corrente nella condizione precedentemente utilizzata per 114 ricavare P
239. pp Ceo Cou Pi P20 0 01 0 01 0 1 0 6 1 0 01 0 01 Tabella 3 1 Parametri iniziali del modello Si nota infine che grazie alla semplicit del modello e dell estrazione dello stesso ottenuta anche attraverso l assenza di polinomi di ordine superiore al primo garantisce risultati corretti anche al di fuori del range di misura ed estrazione rafforzando la robustezza del modello Aspetto questo che assieme alla assenza di condizionali sulle variabili libere si rivela di particolare importanza durante le simulazioni in cui spesso succede che le quantit di controllo vengano fatte variare anche di molto al fi fuori dell intervallo di misura rispetto cui il modello stato estratto favorendo cos la convergenza dell algoritmo risolutivo del software che in molti casi basato sul metodo di Newton Raphson e varianti dello stesso 3 8 FIT DEL MODELLO Dopo aver effettuato l estrazione dei principali parametri del modello sulla base dei dati sperimentali necessario proseguire con la successiva e ultima fase dell estrazione del modello che consiste nel fitting dei dati Quest ultima operazione consente di far corrispondere al modello analitico i particolari dati sperimentali mediante l individuazione dei coefficienti che meglio approssimano il comportamento del dispositivo sull intero dominio di misura Considerata la natura non lineare dei modelli in questione una soluzione con approccio diretto a questo compito difficilmente ottenibi
240. pulsate 397 5 0 1724 0 002 0 0421 0 075 0 0094 0 64 0 0113 4 64 0 0195 0 0036 0 0063 23 Tabella 6 2 Parametri del modello I V 151 La limitazione osservata in Figura 6 18 nel valore massimo raggiunto dalla corrente di Drain tipico del modello della corrente utilizzato nel caso di dispositivi basati su GaN La condizione in corrispondenza della quale il modello perde di validit corrisponde a Vaes gt 1 6V Questo problema potrebbe essere superato introducendo ulteriori modifiche al modello con il conseguente incremento del numero di parametri 6 5 ma in questo caso dal momento in cui non rappresenta una condizione operativa di interesse non stato corretto Per quanto riguarda invece la trans caratteristica e la caratteristica di uscita per Vaes lt 1 6 V non si riscontrano significative differenze tra le misure e le simulazioni Questo verifica la correttezza dell implementazione del modello I V e conferma la bont dei parametri del modello estratto Avendo a disposizione un insieme di dati di misura ottenuti tenendo conto della limitazione SOA Safe Operating Area dovuta alla massima potenza dissipabile sul dispositivo risulta opportuno verificare che il comportamento del modello sia ragionevole anche relativamente ai punti di misura mancanti sulla regione del piano I V Nella Figura 6 19 e Figura 6 20 sono rappresentati gli andamenti della corrente della trans conduttanza gm e della conduttanza di uscita gas rispetto a
241. questa problematica poich permette di identificare i valori dei principali coefficienti del modello a partire dall analisi degli andamenti al variare delle tensioni di controllo delle curve ottenute dalle misure della corrente Ips e delle sue derivate parziali al variare delle tensioni di controllo Anche in presenza di un modello ben formulato sulla base di leggi costitutive che si basano sui principi fisici che regolano il funzionamento del dispositivo estraendo in modo errato i coefficienti non improbabile ottenere un modello che nel complesso si comporti in modo errato Per queste ragioni oltre a dover sfruttare le informazioni a carattere fisico dei coefficienti necessario anche sfruttare le relazioni funzionali che mettono in evidenza i singoli contributi dell equazione complessiva secondo il cosiddetto metodo di estrazione diretta Grazie alla formulazione del modello proposta che vede separate in fattori le dipendenze della Ips da Ves e Vps si analizzano di seguito i casi di interesse A titolo puramente esemplificativo per mostrare come praticamente si estraggono i principali parametri del modello si far riferimento a misure in DC fatte su un dispositivo basato su AlGaAs GaAs per applicazioni di bassa potenza in alta frequenza Il dispositivo caratterizzato da una lunghezza di canale pari a 0 25 um composto da 4 finger larghi 50 um realizzato dalla fonderia Selex ES I parametri della parte di modello che rende conto della dipende
242. ra Drain e Source nulla con misure hot effettuate con tensione Drain Source non nulla La prima condizione si sfrutta per individuare le componenti del circuito estrinseco poich la parte intrinseca risulta essere assimilabile ad una rete passiva e pertanto semplificata Il termine Cold FET deriva dalla condizione per cui la caduta di potenziale sul ramo Drain Source nulla e in tale situazione il canale si comporta come una rete passiva Figura 4 6 Figura 4 6 Rappresentazione della regione intrinseca nella condizione cold FET In Figura 4 6 viene mostrata la schematizzazione distribuita del canale per Vps 0 V I termini cjdx ridx e redx rappresentano rispettivamente la capacit dinamica la resistenza dinamica 71 della giunzione Schottky e la resistenza di canale di una sezione infinitesima lunga dx sottostante il terminale di Gate Grazie alla condizione di chiusura simmetrica del dispositivo essendo Vps 0 V tutte le celle sono identiche tra loro e quindi il circuito pu essere facilmente associato alla rappresentazione di una linea di trasmissione la cui impedenza caratteristica e la cui costante di propagazione fornita dalla 4 2 4 4 r IR p jwC 4 2 in cui Rc rL la resistenza totale di canale R rjL e Cg CjL sono rispettivamente la resistenza dinamica e la capacit dinamica totale della giunzione di gate e dove L la lunghezza del canale Per la maggior parte dei dispositivi la lunghezza
243. ra intervenissero errori nella definizione del modello o nella relativa implementazione sarebbero osservabili andamenti non fisici o irregolari dell uscita del circuito in quanto nella simulazione nel dominio del tempo la carica risulta essere una variabile di stato del circuito Un ulteriore aspetto che consente di valutare la robustezza del modello rispetto la conservazione della carica consiste nel valutare l uscita del circuito pompa di carica modificando l impostazione del simulatore relativa alla tolleranza nel calcolo della carica Di 164 seguito si riportano i risultati di due diverse simulazioni fatte con tolleranza della carica pari a 1e 11 e 1e 15 e da quanto emerge analizzando visivamente i risultati negli andamenti e nei valori non si riscontrano differenze tra le due simulazioni La sola differenza riscontrata nella durata della simulazione come giusto attendersi Nel caso di tolleranza minore la durata della simulazione risulta maggiore Questo risultato mette in evidenza due aspetti il primo che il modello rispetta il principio della conservazione della carica poich l andamento della tensione di uscita mostra un andamento regolare senza particolari stranezze Il secondo riguarda l efficienza numerica e la robustezza del modello formulato ottenute introducendo una sola sorgente di carica per rappresentare le non linearit reattive di Gate In questo modo stato dimostrato che la soluzione corretta facilmente ottenuta d
244. ratterizzazione Nel caso specifico la definizione della funzione obiettivo dovr rendere conto della natura del problema in cui si cercano i parametri di una funzione dipendente da due variabili Ves Ven Per come detto nei paragrafi precedenti dati sperimentali sulla carica di Gate utili per i nostri scopi non sono disponibili con le attuali tecniche di caratterizzazione Allora bisogner formulare la funzione obiettivo tenendo come riferimento quelle che sono le informazioni relative alla quantit di interesse Nello specifico si tratta dei contributi capacitivi rappresentativi delle derivate parziali della carica di Gate ottenute elaborando i parametri della matrice delle ammettenze ricavata dalle misure di parametri di Scattering durante l operazione di estrazione del modello a piccolo segnale Per la modalit in cui il modello stato formulato si presentano due alternative rispetto alla metodologia di procedimento del fitting dei parametri del modello Queste consistono nell utilizzare le espressioni analitiche delle derivate parziali dell espressione analitica formulata per la carica di Gate oppure nell utilizzare le derivate parziali in forma numerica della carica stessa I parametri nei due casi sono coincidenti data la relazione funzionale di derivazione integrazione che sussiste tra le due rappresentazione ma introduce una ulteriore problematica di origine formale Dovendo operare su dati sperimentali in cui le variabili libere
245. rcuits and Sys Dayton OH Aug 2001 pp 768 772 3 4 P Yang B Epler and P Chatterjee An Investigation of the Charge Conservation Problem for MOSFET Circuit Simulation IEEE J Solid State Circuits vol SC 18 no 1 p 128 1983 3 5 T J Drummond W T Masselink and H Morko Modulation doped GaAs AlGaAs heterojunction field effect transistors MODFET s Proc IEEE vol 74 no 6 pp 773 822 1986 3 6 H Rohdin P Roblin A MODFET dc model with improved pinch off and saturation characteristics IEEE Trans Electron Devices Vol 33 pp 664 672 1986 3 7 G George and J Hauser An Analytic Model for MODFET Capacitance Voltage Characteristics IEEE Trans Elec Dev Vol 37 No 5 pp 1193 1198 1990 3 8 T Takada K Yokoyama M Ida and T Sudo A MESFET Variable Capacitance Model for GaAs Integrated Circuit Simulation IEEE Transactions on Microwave Theory and Techniques Vol MTT 30 No 5 pp 719 723 May 1982 3 9 T Chen and M Shur A Capacitance Model for GaAs MEFSETS IEEE Transactions on Electron Devices Vol ED 12 No 5 pp 883 891 May 1985 3 10 M Shur GaAs FETs Device physics and modeling in GaAs Devices and Circuit New York Plenum Chapter 7 pp343 390 1987 3 11 C M Snowden and R R Pantoja Quasi Two Dimensional MESFET Simulation for CAD IEEE Transactions on Electron Devices Vol 36 No 9 pp 1564 1574 September 1989 63 3 12 T M
246. re Figura 2 1 Diagramma a bande nella regione di gate dell etero giunzione i 6 Figura 2 2 StUttura semplificata ai un HFET ocsi eiia nea ET E EEE OA AEE E aA 7 Figura 2 3 Modulazione della concentrazione della densit di carica e della configurazione elettronica da partedelpotenzidle di Gate sarcstacieaiach scare T AAA ii anes a aw debe be 8 Figura 2 4 Caratteristica l V a e trans caratteristica b di un HFET cccccccccccsseseseecesccccsesseeceseeeceeesseeeeseneas 9 Figura 2 5 Diverse tipologie di modello per un dispositivo attivo Dalla sinistra abbiamo modello fisico modello a circuito equivalente modello black DOX iii 12 Figura 2 6 Tipologie di modelli e relative capacit di applicazione in simulatori 12 Figura 2 7 Modello lineare a circuito equivalente delHFET iii 15 Figura 2 8 Procedura di estrazione del modello nonlieare iiii 16 Figura 3 1 Struttura a bande di un etero struttura iii 19 Figura 3 2 Rappresentazione sotto forma di circuito equivalente intrinseco del HFET secondo l interpretazione della divisione di carica a sinistra rappresentato il modello non lineare e a destra quello PUNO OTC ainoa aces aici bucztse wean nici A A A A E AEN 27 Figura 3 3 Modello a circuito equivalente linearizzato derivato mediante l interpretazione della divisione di ORO 2ZZ0 illa 29 Figura
247. re su tre specifici elementi dal comportamento non lineare appartenenti alla 15 regione attiva del dispositivo Osservando la correlazione tra il modello lineare di un HFET e la sua struttura Figura 2 7 risulta evidente che al comportamento non lineare del dispositivo partecipano principalmente tre elementi il generatore di corrente di canale la carica di Gate la corrente nella giunzione Schottky di Gate Drain t t t t DEPLETION Figura 2 7 Modello lineare a circuito equivalente del HFET Durante il corso degli anni numerosi sforzi sono stati effettuati per la formulazione del modello non lineare della corrente di canale L evoluzione del modello non lineare pu essere sinteticamente descritto dalla seguente lista di eventi e Curtice Model 1980 Dipendenza di Ip da V s di tipo quadratico cubico gt Primo modello empirico ad essere formulato e implementato per simulazioni nel domino del tempo e Tajima Model 1981 gt Dipendenza di Ip da Vcse Vps di tipo esponenziale gt Primo modello empirico ad essere formulato e implementato per simulazioni nel domino della frequenza e Materka Model 1985 Dipendenza di Ip da Vgs di tipo quadratico iperbolico gt ntrodotta dipendenza dalla Vps della tensione di pinch off e Statz Model 1987 Dipendenza di Ip da Vssdi tipo cubico iperbolico gt Introdotta il modello completo dipendenza da due tensioni per entrambe le capacit per la carica di G
248. ren Numerical simulations of the capacitance of forward biased Schottky diodes Solid State Electronics Volume 34 Issue 6 June 1991 Pages 587 sci 65 4 MODELLO A PICCOLO SEGNALE 4 1 INTRODUZIONE In linea con la scelta effettuata relativa alla strategia di modellizzazione adottata che si basa su un approccio empirico e sulla rappresentazione mediante circuito equivalente in questo capitolo saranno presentate in dettaglio le strategie di formulazione ed estrazione del modello a piccolo segnale di HFET Il modello a piccolo segnale risulta importante in un contesto in cui si intende sviluppare modelli auto consistenti poich a partire da questa rappresentazione che si costruisce il corrispondente modello non lineare Questa relazione evidenzia la necessit di sviluppare un insieme di strumenti mediante i quali sia possibile ottenere con sufficiente accuratezza i parametri del modello a partire dalle misurazioni Gli strumenti di cui si parla sono strumenti analitici che sfruttano metodi empirici attraverso cui i parametri del modello sono ricavati Il modello non lineare che si propone si basa sulla seguente topologia intrinseco Rs Figura 4 1 Modello non lineare a circuito equivalente di HFET Alla rete elettrica discussa nel precedente capitolo sono stati aggiunti ulteriori elementi circuitali per poter rappresentare in modo pi accurato i comportamento del dispositivo Da questa rappresentazione attraverso un processo di
249. riante sia di entit molto inferiore alla tensione di polarizzazione continua statica Nel dominio della frequenza per la propriet della trasformata di Fourier la 3 3 equivale a lg JOQ jWCgVg 3 4 Avendo inoltre assunto che la legge di controllo di carica sia di tipo non lineare Qg f VG 3 5 ne consegue che con stimoli di ampio segnale _ AQg t QV dV _ dV _ RQV IO Ge de Ge gt Cy oy 20 a cui corrisponde per la proprieta della trasformata di Fourier il prodotto di convoluzione Ig jWQg jwl V Va 3 7 La formulazione di un modello per questo tipo di componente non lineare seguendo l approccio di modellizzazione empirico introduce una difficolt legata all impossibilita di effettuare misurazioni dirette di cariche in alte frequenze Inoltre da un punto di vista implementativo dalla 3 7 risulta che necessario descrivere elementi non lineari capacitivi come cariche per evitare problemi di implementazione Non risultando possibile effettuare misurazioni dirette di carica Q necessario individuare una strategia adeguata a svolgere questo compito Considerando che C V sia rappresentativa della capacit incrementale possibile misurare questa sperimentalemente applicando un segnale sinusoidale al variare della polarizzazione statica V e conseguentemente questo consente di misurare indirettamente Q attraverso la relazione funzionale di integrazione L alternativa qualora fosse nota l espr
250. rica di Gate espressa in funzione delle due derivate parziali Cgs e Cga mediante un generatore di corrente controllato in corrente il cui guadagno pari al valore della funzione di divisione di corrente fga La connessione definita consente infine di ricondurre quella porzione di corrente nel nodo di Drain in modo equivalente a un generatore di corrente reattiva connesso in parallelo al generatore di corrente di Drain Il ramo Gate Drain risulta effettivamente aperto in virt dell impedenza infinita del generatore di tensione controllato in tensione connesso a Cga mentre questo contributo capacitivo risulta connesso in parallelo a Cgs cos da determinare la corretta rappresentazione del modello in modo che nel ramo Gate Source passi la corrente reattiva di Gate totale L equivalenza tra il comportamento di un condensatore con la rete proposta osservabile analizzando gli andamenti al variare della frequenza dei parametri S e dell ammettenza del circuito semplificato che sono rappresentati di seguito 139 pe MEC FORA o era eee GiParen RE peat ra Rn Stop 20 0 GHz CE TTT ee OA IN Num 4 z 500hm 07 Figura 6 2 Circuito per la simulazione del ramo Gate Drain del modello a piccolo segnale n mn Ne Me OW na freq 1 000GHz to 50 00GHz 0 50 aa imag Y 2 2 imag Y 1 1 0 5 10 15 20 25 30 35 40 45 50 0 5 10 15 20 25 30 35 40 45 50 freq GHz freq GHz Figura 6 3 Con
251. rico essendo basato su informazioni acquisite direttamente sul dispositivo attraverso misurazioni di grandezze elettriche terminali richiede che il dispositivo stesso sia disponibile prima della formulazione del modello La descrizione che si offre per il dispositivo parzialmente svincolata dalla struttura e dai fenomeni fisici e si costituisce di parametri elettrici misurati relativi a diverse condizioni operative sulla base dei quali si identifica una rappresentazione a circuito equivalente Il circuito equivalente quindi costruito a partire da misurazioni sperimentali sul dispositivo ma a questo tipo di informazioni si uniscono le informazioni di natura tecnologico fisiche a cui possibile ricondurre il funzionamento del dispositivo stesso Il modello sperimentale o modello black box si costituisce di un insieme di dati sperimentali relativi alle condizioni operative di interesse Per questa tipologia di modelli sono necessarie opportune tecniche di misurazione ed elevati livelli di accuratezza La maggior parte dei simulatori circuitali soprattutto quelli orientati alle microonde consente di descrivere un circuito lineare sulla base di una tabella di parametri rappresentativi delle leggi costitutive per le porte del dispositivo in funzione della frequenza e talvolta come funzione del punto di lavoro del dispositivo Pertanto una sufficientemente ampia collezione di dati misurati al variare della frequenza della potenza e delle ten
252. risultati della simulazione In alto rappresentato il confronto della Puy in basso a sinistra la PAE mentre a destra la Ip Figura 6 45 Testa 1 tono a potenza fissa corrispondente alla compressione di 3 dB del guadagno a 10 GHz In alto sono riportate le variazioni delle ampiezze della fondamentale e della Il e IIl armonica variando la tensione Vgs In basso a sinistra la variazione della PAE mentre a destra la Ip rispetto Vas 174 Figura 6 46 Confronto tra i contorni Load Pull misurati rosso e simulati blu della potenza di uscita a sinistra e della PAE a destra a 5 5 GHz con P 30 2 dBm CON Vgs 1 4 V e Vps 25 V rii 174 Figura 6 47 Confronto tra i contorni Load Pull misurati rosso e simulati blu della potenza di uscita a sinistra e della PAE a destra a 10 GHz con P 36 dBm CON Vgs 1 4 V e Vps 25 V cecccsseecccseecccceecsceneesenees 175 Figura 6 48 Modello non lineare implementato sulla base del Verilog A in AWR MWO 177 Figura 6 49 Confronto tra le curve l V impulsate QP Vgs 1 4 V Vps 25 V misurate rosso e simulate 177 Figura 6 50 Simulazione della corrente del diodo Schottky Gate Source al di fuori dell intervallo di misura XV Figura 6 52 Confronto tra i parametri S11 e 22 misurati rosso e simulati blu confronto tra modulo del parametro S12 confronto tra modulo e fase del parametro S21 e confronto tra massimo guadagno disponibile e guadagno di corrente relati
253. roposta in Figura 3 8 DED 0 Du f p Figura 3 8 Equivalenza tra rappresentazioni del modello intrinseco di ampio segnale La precedente equivalenza stata individuata in modo da poter svincolare l estrazione delle derivate parziali dalla estrazione della funzione di divisione Infatti per la 3 48 tra il Gate e il Source risulta la corrente I totale Ne deriva che possibile ricavarne una rappresentazione consistente in regime di eccitazione di piccolo segnale nella forma del circuito riportato in Figura 3 9 Questa rappresentazione immediatamente riconducibile alle quantit misurabili consentendo cos di disporre di tutte le informazioni necessarie alla procedura di estrazione degli andamenti delle derivate parziali della carica di Gate Ci Em Vi 37 G D lcs icp adet uM Ou S Figura 3 9 Equivalenza tra rappresentazioni del modello dell intrinseco a piccolo segnale Sfruttando la rappresentazione sotto forma di matrice delle ammettenze di corto circuito del modello riportato in Figura 3 9 le derivate parziali della carica di Gate sono immediatamente poste in relazione con i parametri della suddetta matrice come I 9 0 i Y a gt Im Y 4 o Polo toa aaa 3 57 Vi V2 0 Vgs V ga V1 Z v I 0 Yz a Im Y 2 Ta sa ga 3 58 2 V1 0 Vgs 0 Vga V2 gd h DiS Ta 1 V2 0 Vgs Vga V1 3 59 0Qg Vas Vga IQg Vas Vga Im Y va mt
254. roso ringraziamento non soltanto per il conforto e l incoraggiamento offerto nei momenti faticosi ma anche per le stimolanti discussioni su argomenti matematici che si sono rivelate essenziali ai fini del raggiungimento di alcuni dei risultati Desidero esprimere la mia gratitudine ad Antonio Nanni per il supporto materiale che mi ha offerto nelle misurazioni non lineari e per le lunghe discussioni pomeridiane in cui ho potuto apprezzare i suoi consigli e la sua esperienza Ringrazio Alessandro Barigelli che con il suo metodo analitico stato fonte di grande ispirazione L incondizionato aiuto soprattutto durante l ultima fase di questo percorso stato molto apprezzato Da ultimo ma non per importanza rivolgo un enorme ringraziamento alla mia famiglia e in particolare ai miei Genitori nel modo pi sincero il cui supporto e incoraggiamento stato di fondamentale importanza per il conseguimento di questo obiettivo Il medesimo ringraziamento lo rivolgo a Paola che ha stoicamente condiviso con me tutti i momenti di difficolt e di gioia e mi ha sostenuto fino alla fine ll ill Abstract Il lavoro di ricerca oggetto della tesi che si presenta riguarda lo sviluppo di un modello empirico non lineare di transistori ad effetto di campo per applicazioni in alta frequenza e della verifica dell implementazione dello stesso in ambiente di simulazione commerciale La derivazione del modello si basa su una recente interpretazione chia
255. rziali per la formulazione della equazione della carica Questo risultato costituisce la base con cui sar ottenuto il modello Per calcolare il potenziale di un campo a partire dalla conoscenza delle componenti parziali del campo stesso possibile ricorrere a due diversi approcci Uno di questi utilizza il metodo degli integrali curvilinei l altro il metodo degli integrali indefiniti Il metodo degli integrali curvilinei risulta utile per il calcolo di un potenziale nel nostro caso la carica quando si gi a conoscenza delle propriet del campo da integrare Sfruttando la propriet dei campi conservativi ossia l indipendenza del risultato dell integrale di linea del campo dal percorso avremo che baster calcolare la seguente B f av 08 04 3 69 A Per ricavare l equazione della carica trattandosi di un equazione in due variabili bisogner procedere con il calcolo degli integrali parziali Vi V gt Q e dV Ci v V2 9 aV Co Vio V2 dV Qo Vio V20 3 70 Vio V2 0 Che per l assunzione fatta nella 3 63 consente di riottenere per derivazione i termini delle derivate parziali iniziali mentre in caso contrario si osserverebbero risultati diversi per integrali di linea diversi e le derivate parziali riottenute non coinciderebbero con le espressioni iniziali Nel calcolare il contributo dovuto al primo integrale si tratta la variabile V2 come costante e lo stesso si effettua per il secondo dove ad essere
256. sa che ad alta frequenza Inoltre il circuito equivalente intrinsecamente elimina parte degli errori legati all incertezza delle misure effettuate Mentre i modelli black box non possono essere estesi al di fuori del campo di misura stesso dove il processo di estrapolazione pu produrre risultati inesatti la topologia del circuito equivalente legata alla fisica del dispositivo per cui nota la correlazione tra i parametri del circuito equivalente e la geometria del dispositivo Ne consegue che sono facilmente individuabili le regole di scalatura del modello la dipendenza degli elementi del modello dai fenomeni non lineari Questo non vale invece per modelli basati direttamente sulle misure che invece veicolano soltanto grandezze alle porte e quantit prestazionali la rappresentazione mediante circuito equivalente di transistori consente una pi approfondita analisi delle prestazioni in applicazioni nel campo delle microonde grazie alla diretta corrispondenza tra gli elementi del circuito e la struttura fisica del dispositivo Questo consente inoltre di disporre di informazioni a carattere fenomenologico utili anche per migliorare e sviluppare la tecnologia dei dispositivi Dalla rassegna fatta dei possibili modelli non lineari per dispositivi attivi possibile affermare che in generale non esiste una soluzione migliore per tutti i casi in assoluto Resta per evidente la compatibilit e l usabilit del modello compatto in tu
257. scurando i termini di secondo grado W 2C2Ra lt lt 1 rappresentato nella figura che segue RcH 2 RG ry a Rey 2 Rcu 2 Figura 4 11 Modello a circuito equivalente a canale aperto in condizione cold FET dopo aver rimosso i contributi parassiti capacitivi dopo trasformazione da Pia T Le impedenze dei tre rami del modello e le corrispondenti componenti della matrice delle impedenze della rete sono esprimibili come funzione degli elementi circuitali presenti nel circuito di Figura 4 11 e le corrispondenti componenti immaginarie risultano 4 8 17 1 1 Im Z w L Ls m 4 12 Im Z 3 WL AC 1 Im Zo2 La L m Z22 olla Ls 2 5 Per estrarre i contributi induttivi risulta conveniente effettuare una semplice manipolazione delle equazioni w Im Z11 w Ly Ls 5 2C L w Im Z12 w L Z 4 13 w Im Z22 w La Ls dalla quale immediato ottenere le entit dei parassiti induttivi dalla pendenza della parte immaginaria delle impedenze moltiplicate per w vs w i cui andamenti tipici risultano come in 78 x 10 Lpar extraction 4 3 5 3 255 L na 2 G boz g 1415 N L le 1 S Fa 0 5 0 OE A PRESS oe Cees ees eee ee ee 0 1 2 3 4 5 6 7 o rad s 1 x10 Figura 4 12 Andamento della parte immaginaria dei parametri della matrice delle i
258. seco variano con le tensioni applicate Questo implica nell ambito della caratterizzazione del circuito equivalente a largo segnale la caratterizzazione del 68 comportamento per tutte le condizioni di polarizzazione d interesse in ottica applicativa indagando l intero dominio per la successiva formulazione del modello non lineare I fenomeni reattivi riconducibili all accumulo di carica con le relative dinamiche sono descritti dai capacitori intrinseci Tra questi abbiamo in particolare Ci e Cz con Ci 0Qg 0Vss e C2 0Qc 0Vga la cui somma corrisponde alla capacit totale associata al Gate comprendendo sia il contributo relativo alla giunzione Schottky di Gate sia il contributo relativo alla capacit tra elettrodo di Gate e canale Tipicamente in dispositivi a effetto di campo a causa delle differenti distribuzioni di campi elettrici applicati mediante la polarizzazione nel normale funzionamento del transistore queste due capacit sono caratterizzate da diversi valori e diversi andamenti al variare della polarizzazione L elemento identificato con Cas invece introdotto per descrivere la capacit a carattere prevalentemente geometrico tra il contatto di Drain e il contatto di Source a livello di substrato e generalmente non varia significativamente al variare della polarizzazione in regime di funzionamento in cui la giunzione di Gate non sia polarizzata in diretta Una particolare attenzione deve essere rivolta alla problematica del
259. seessausessaaaees 127 Figura 5 21 Effetto della Pdiss sulle caratteristiche elettriche del dispositivo Misure a confronto tracce in nero misura DC altre tracce ottenute variando la Pdiss mediante la variazione della Vgso QP Vps 10 V 128 Figura 5 22 Dispersione associata a difetti superficiali Misure a confronto tracce in nero misura DC tracce in blu condizione QP Hard pinch off QP Vps 0 V Vgs 10 V con stati elettronici non occupati tracce in rosso condizione con stati elettronici occupati QP Vps O V Ves 0 VV ieri 129 Figura 5 23 Dispersione associata a difetti nel bulk Misure a confronto tracce in nero misura DC tracce in blu condizione QP Hard pinch off QP Vps 0 V Vgs 10 V con stati elettronici non occupati tracce in rosso condizione con stati elettronici occupati QP Vps O V Vgs 10 V ccccssesscccccceceececccceecseceeceecssseeeeesssseeeeecssseees 129 Figura 5 24 Confronto tra dati misurati e modello del diodo ccccssssssssccccccnnanseseecccccsaasssesecsssaaaneseseesesaas 131 Figura 6 1 Topologia del modello a circuito equivalente basato su tabella 138 Figura 6 2 Circuito per la simulazione del ramo Gate Drain del modello a piccolo segnale 139 Figura 6 3 Confronto tra coefficiente di riflessione e ammettenza dei due circuiti In basso a destra si mostra la peculiarit del circuito per l iniezione di corrente nel terminale di Drain 139
260. servare che anche variando la polarizzazione il modello non manifesta problemi di convergenza e nel riprodurre gli andamenti che ovviamente andrebbero confrontati con dati sperimentali per la necessaria validazione non si rilevano andamenti anomali sulle quantit osservate Anche nel caso in cui la frequenza del segnale di test pari a 10 GHz i cui risultati sono riportati di seguito dal confronto tra le misure e la simulazione risulta che sia la potenza di uscita e quindi il guadagno e sia la corrente di Drain sono ben riprodotte dal modello co come la PAE Contestualmente stata verificata anche la capacit del modello di predire le prestazioni al di fuori dell intervallo di misura osservando come il modello non presenti andamenti delle quantit simulate non fisici e riesca in effetti a simulare sia la saturazione del guadagno e sia la riduzione della PAE 173 PoutdBm 30 Pout meas 28 26 24 T T T T j T T T 20 22 24 26 28 30 32 34 36 38 60 50 n a o 40 ELS 000 ah _ a_i am 30 nf ta LE we i e 6 O lt oe an a 52 10 2 0 di a e amp 20 22 24 26 28 30 32 34 36 38 P_in 0 P in 0 Figura 6 44 Test a 1 tono a 10 GHz in rosso sono riportati i dati di misura e in blu i risultati della simulazione In alto rappresentato il confronto della Pout in basso a sinistra la PAE mentre a destra la Ip Anche per questo secondo caso non sono state effettuate caratt
261. sfrutta come punto di partenza la rappresentazione del dispositivi in condizione di stimolo di piccolo segnale L interpretazione della divisione di carica sulla base dei contributi capacitivi conduce alla seguente assunzione semplificativa 30 I 90g Was dos 3 30 OV dt dt B _0Qg dV dVoa e Pre 4 OV ga gd dt In altri termini secondo questa interpretazione la carica di Gate ipotizzata come riconducibile a due contributi relativi ai due rami del circuito che porta alle seguenti uguaglianze 3 32 Ck ga lA n Call gs Vja a 3 33 da cui possibile ricavare la metodologia con cui possibile calcolare la carica di Gate a partire dalla conoscenza dei contributi delle capacit incrementali come Cgs V gs Vja aa ri Qgs a s V gs Via dV Qgso Vgao 3 34 Cga V gsr V ga w o Qga i Cay gs Via dVya T Qgao Vgso 3 35 Si osserva che congruentemente alle assunzioni fatte inizialmente risulta che 00gs 3 36 av 9 0 Yad _ T 3237 Vo Dalle precedenti emerge quanto stato implicitamente imposto con l assunzione iniziale di questa interpretazione che consiste nell aver assunto i due contributi capacitivi dipendenti soltanto dalla differenza di potenziale applicata a ciascuno dei due rami Quindi 31 o Qos _ 0 3 38 Vo 0 Coa _ 0 3 39 JA Questa situazione determina che nel passaggio di integrazione dei contributi incrementali per risalire alla c
262. si proceder alla descrizione del metodo di estrazione dei parassiti e dell intrinseco Sulla base di misure COLD sono state individuate le tecniche che consentono con maggiore facilit e accuratezza l estrazione delle entit dei contributi della parte estrinseca di modello Per giungere alla rappresentazione sotto forma di matrice di ammettenze della parte intrinseca del circuito sar descritta la procedura di de embedding con cui a partire dalla conoscenza dei parassiti possibile ottenere dati misurati relativi alla sola regione intrinseca Infine saranno ricavate le relazioni analitiche che relazionano le misure con i parametri del modello sulla base delle quali si effettua l estrazione diretta del modello a piccolo segnale Nel capitolo V si presenta e discute la metodologia di formulazione e di estrazione del modello I V non lineare Nella prima parte di questo capitolo si discute la formulazione del modello della corrente di Drain e la tecnica di estrazione e di fit dei parametri Successivamente sar trattata l estensione del modello agli effetti del secondo ordine introducendo anche una tecnica di misura specifica per la loro caratterizzazione A chiusura del capitolo verr presentato il modello analitico della terza principale non linearit del modello che consiste della corrente di giunzione Schottky di Gate Nel capitolo VI verr affrontato il problema dell implementazione del modello in CAD commerciali Due diverse impleme
263. sioni pu costituire un modello del dispositivo Il principale vantaggio di questa tipologia di modelli consiste 12 nell evitare le attivita di studio analisi e formulazione del modello utilizzando direttamente le misurazioni effettuate in laboratorio Physical model Equivalent Behavioral ai circuit model model p L Ca p f f al l malo l Ji Ra Cr P Figura 2 5 Diverse tipologie di modello per un dispositivo attivo Dalla sinistra abbiamo modello fisico modello a circuito equivalente modello black box Nell ottica di utilizzare il modello in un simulatore circuitale delle tre diverse alternative possibili soltanto le ultime due risultano essere praticabili Tali modelli possiedono caratteristiche ben definite che consentono di fare una distinzione preliminare La principale consiste nella capacit di rappresentare accuratamente effetti non ideali che tipicamente manifestano i dispositivi attivi Questi effetti non ideali sono essenzialmente gli effetti di memoria lineari e non lineari Gli effetti di memoria lineari si manifestano come comportamenti dipendenti dalla frequenza dovuti ad effetti capacitivi e induttivi Gli effetti di memoria non lineare invece sono dovuti a diverse cause tra cui le principali sono il self heating e la presenza di difetti trapping Questi fenomeni determinano la dipendenza della condizione operativa del dispositivo dagli istanti precedenti e nel contesto delle applicazi
264. sore di materiale nell ordine di alcuni nanometri e comunque paragonabile alla lunghezza di De Broglie per quel materiale cos da avere livelli elettronici quantizzati per le cariche La banda di conduzione della barriera deve essere ad un livello energetico maggiore rispetto alla banda di conduzione del buffer in questo modo gli elettroni sono confinati nel canale Parametri importanti come la discontinuit tra le bande di conduzione e la mobilit elettronica possono essere ottimizzati crescendo etero strutture con costanti reticolari diverse utilizzando come strato barriera materiali come leghe ternarie contenenti alluminio o anche indio possibile realizzare etero strutture molto raffinate con passaggi da un semiconduttore ad un altro con risoluzione atomica per mezzo delle tecniche di crescita epitassiale come MBE Molecular Beam Epitaxy o MOCVD Metal Organic Chemical Vapour Deposition Tali tecniche permettono di depositare i materiali con una tale accuratezza da fornire una gamma di possibilita estremamente vasta alla realizzazione di etero strutture Lo strato barriera viene drogato con atomi donori mentre il buffer viene lasciato intrinseco Dalla differenza tra le bande di conduzione dei due materiali a cui si puo aggiungere una componente aggiuntiva dovuta a fenomeni di caratteristiche piezoelettricita tipiche di materiali polari quali i nitruri deriva un trasferimento di elettroni che risulteranno confinati in una buca di p
265. ssa In questo passaggio l insieme dei dati sperimentali discreti rappresentato in una forma compatta mediante una espressione analitica continua implementabile nel CAD Questa compito deve essere svolto considerando simultaneamente tre aspetti la correttezza matematica funzioni continue e derivabili dell espressione con cui si rappresentano in forma semplificata i dati la possibilit di implementare il modello in CAD in modo efficiente la consistenza con i principi fisici mediante la quale si rende facile l estrazione dei parametri del modello Nel prosieguo di questo paragrafo verr descritto un metodo generale per risolvere il problema inverso mediante il quale possibile formulare un espressione analitica per la legge costitutiva della carica di Gate non lineare a partire da quantit misurate Questo in 39 particolare un problema mal condizionato nel senso che bisogna risolvere un sistema di due equazioni in cui esiste una sola incognita La possibilit di risolvere correttamente il problema dipende sia dal metodo analitico utilizzato e sia dalla formulazione con cui si rappresentano analiticamente le derivate parziali dell incognita L approccio empirico scelto per sviluppare il modello determina che le sole informazioni a disposizione per risolvere il problema inverso siano le quantit misurabili e quindi parametri S da cui si ottengono i parametri Y Questo in termini analitici corrisponde all imporre una corrispondenza
266. sscsscsscsscsscescees 59 3 11 Osservazioni sull interpretazione basata sulla divisione di corrente cecsscscsecees 61 3 12 Riferimenti DIDIOSLATICL lt icsscswciccscstevesouisaesnccseswertesveeterstevanewasaueneonaswerteawestesveversnewuwans 62 4 Modello G pICCOIO SCGNOIE issued 65 4 1 INTFOGUZIONG siglando aaa al 65 4 2 Modello a circuito equivalente a piccolo SEQNAIEC cscsceccccscscecsccscsceccccscscsseccees 66 4 2 1 Elementi estrinseci 66 4 2 2 Elementi intrinseci 67 4 1 Estrazione dei parametri del circuito EQUIVAIENTE cceecsceccsceccececcscsccccnceccnceees 70 4 2 Metodologie adottate per l estrazione dell estrinSeco csccscscessecscsceccccscscsceccees 72 4 2 1 Condensatori estrinseci 72 4 2 2 Induttori estrinseci 75 4 2 3 Resistori estrinseci 78 4 3 De embedding del Pafassitisnie arena 83 4 4 Estrazione degli elementi del circuito INtriINSECO sccscececsccscscecsccscsceccccscsceceecees 85 4 5 Riferimenti bibliografici 99 5 Modello l Vnon imeare snllieilizi iii 101 5 1 INtroduzione ceca liii 101 5 2 Modello empirico EV rai 103 5 2 1 Funzione fp 103 5 2 2 Funzione fg 105 5 3 Estrazione dei parametri del modello ccscsscscsccccscscsccccccscsccccccscsceccccecscscescecs 111 5 4 FitaelimodelloiL izle 115 5 5 Effetti del ssecondoordine punire 116 5 5 1 Breakdown 116 5 5 2 Dispersione in frequenza 117 5 5 3 Effetti termici 121 5 6 Tecnica di misura dell
267. st Tor S11 CDS tau bias dep j5 0 180 12 90 12 CDS tau bias dep 12 CDS tau cost T Mag S21 nero CDS tau cost Angle S21 nero CDS tau cost T Mag S12 nero CDS tau cost S par I Angle S12 nero CDS tau cost 2 2 5 3 3 5 Figura 4 30 Confronto nel caso Vps 25 V per tutte le polarizzazioni di Vas le tracce di colore rosso sono il modello con Cps t dipendenti dalle tensioni mentre quelle nere il modello con Cps Tt costanti 97 La ammissibilit della assunzione secondo cui Cps e T possano essere assunti come sostanti osservabile nei grafici della Figura 4 30 in cui sono confrontati il modello in cui questi sono costanti con il medesimo modello in cui sono assunti dipendenti dalle tensioni Un ultima osservazione riguarda la resistenza R che nel modello proposto statico non stata inserita per preservarne la simmetria Questo elemento rappresentativo della porzione di canale che non risulta sottoposto a campi tali da indurre la saturazione della velocit dei portatori di carica Dal momento che risulta generalmente poco accurata la sua estrazione cos come lo per
268. sta tecnica di caratterizzazione in ottica di sviluppare modelli poich il meccanismo simile a quello che succede quando al dispositivo viene applicato un segnale sinusoidale ad alta frequenza come messo in evidenza in Figura 5 19 126 Vd Vg 10ms Vd Vg 10us Vd Vg 10ns Time DC Frequency 100ns I t Region Key Steady State Steady State DC t 0 Mobile Charge Adjustment lfast Plateau Current Thermal and Trap Adjustment Figure 2 The step response relationship between I V and I t Figura 5 19 Rappresentazione della caratteristica I V di un generico HFET al variare del tempo di durata della sollecitazione In Figura 5 19 infatti possibile osservare come cambino le caratteristiche elettriche di un FET al variare della durata dell eccitazione e questo lascia intuire come a seconda dell applicazione in cui verr impiegato il dispositivo bisogner includere o meno fenomeni che effettivamente intervengono durante il funzionamento del FET In termini pratici la caratterizzazione si effettua secondo la modalit riportata in Figura 5 20 in cui la corrente viene misurata dopo aver applicato le tensioni di controllo al dispositivo sovrapposte a delle tensioni continue che determinano il punto di lavoro statico 1 4 Quiescent point 1 2 Vos y 1 0 los 0 2154 Ves 2V aq 08 n 4 0 6 O Pulsed fo point O amp ules x Vos 20V 0 2 p los DISTA Vas 1V 00 db s
269. t di dati sperimentali Uno di questi il test a 1 tono e rappresenta il risultato di caratterizzazioni della potenza di uscita Pow della efficienza PAE e della corrente di Drain Ip a frequenza fissa variando l entit del segnale di test terminando il dispositivo su un impedenza rappresentativa del carico ottimo che massimizza la potenza di uscita Questo test stato effettuato successivamente a una diversa frequenza L altro consiste di misure Load Pull a potenza di ingresso fissa corrispondente al livello che determina la compressione del guadagno lineare di 3 dB Nel caso in cui la frequenza del segnale di test pari a 5 5 GHz dal confronto tra le misure e la simulazione in cui stata fatta variare la potenza del segnali in ingresso risulta che sia la 171 potenza di uscita e quindi il guadagno e sia la corrente di Drain sono ben riprodotte dal modello cos come la PAE Contestualmente stata verificata anche la capacit del modello di predire le prestazioni al di fuori dell intervallo di misura osservando come il modello non presenti andamenti delle quantit simulate non fisici e riesca in effetti a simulare sia la saturazione del guadagno e sia la riduzione della PAE Pout_meas PoutdBm 60 0 40 aT 200 50 0 35 40 0 30 0 25 0 20 30 PAE_meas PAE 20 IDDC_meas real Idc1 i 0 10 gS 0 15 Ri 0 10 10 12 14 16 18 20 22 24 26 28 30 32 34 36 10 15 20 25 30 35 P_in 0 P_in 0 00
270. ta condizione iniziale dalla soluzione ottima Nel caso in cui la condizione iniziale non sia molto affidabile invece bisogna approcciare il problema della ottimizzazione seguendo un approccio di tipo randomico di tipo diretto o indiretto oppure basato su algoritmi genetici o ancora basato sul metodo del simplesso Quest ultimo ha il vantaggio rispetto a gli altri di essere molto robusto ed efficiente da un punto di vista computazionale poich trattandosi di un metodo diretto non implica calcolo di derivate della funzione obiettivo Queste possibili soluzioni non garantiscono il raggiungimento di una soluzione ottima e a volte non garantiscono neppure la minimizzazione dell errore e pertanto richiedono di limitare gli intervalli entro cui far variare 54 i valori dei parametri In generale questi ultimi metodi si rivelano utili per una prima identificazione dei valori dei parametri ottenibili solo da fitting e successivamente si passa ad una seconda ottimizzazione con metodo indiretto in cui si ricerca la soluzione nell intorno di una condizione pi rappresentativa La funzione di errore deve essere definita rispetto alle quantit misurate e una possibile forma la seguente B x Meas i Model i E 3 109 Meas i i 1 dove Meas rappresenta la quantit misurata Model la quantit rappresentata dal modello e N il numero totale di misure che corrisponde al numero totale di punti di polarizzazione considerati in fase di ca
271. tamente validate le assunzioni fatte durante la fase di modellizzazione e allo stesso tempo si qualificano le qualit predittive del modello rispetto sollecitazioni differenti da quelle sfruttare in fase di caratterizzazione per la modellizzazione L esempio principale della validazione di un modello di un HFET per applicazioni in alte frequenze consiste nel confronto tra misure e simulazioni Load Pull in quanto questa tecnica di caratterizzazione specifica nell ambito del funzionamento non lineare del dispositivo Ovviamente la validazione dovrebbe includere numerosi test durante i quali condizioni di misura frequenza polarizzazione potenza del segnale di ingresso sono fatte variare ma in termini pratici questo potrebbe risultare sconveniente Bisogna pertanto individuare condizioni operative di particolare interesse applicativo per il modello assieme a test che consentano di evidenziare carenze di natura teorica del modello stesso Quindi bisogna approcciare in modo critico la fase di validazione considerando che attualmente non esiste un 166 criterio oggettivo che permetta di quantificare in termini assoluti il grado di accuratezza di un modello non lineare di un dispositivo Non bisogna trascurare nemmeno la inevitabile problematica della perdita di accuratezza intrinseca alle misurazioni dovuta alle elaborazioni dei dati sperimentali e alle semplificazioni operate durante la fase di estrazione Non meno importanti sono anche le intrinse
272. tamento non lineare riconducibile a fenomeni fisici precisi si associa una descrizione equivalente non lineare in forma analitica in modo da poter includere nella descrizione del modello le dipendenze dalle quantit di controllo tensioni corrente temperatura etc di questi elementi Le espressioni analitiche con cui si formula il comportamento non lineare dei singoli elementi sono costruite in modo da riprodurre gli andamenti delle quantit misurate e possibilmente riproponendo le dipendenze funzionali derivate dalla fisica Questo approccio consente di produrre modelli dal carattere auto consistente grazie ad una maggiore affinit con i principi fisici alla base del funzionamento del dispositivo Alternativamente sarebbe possibile ottenere i parametri del modello non lineare interpolando i valori delle tabelle numeriche ottenute attraverso la procedura di estrazione del modello di piccolo segnale rispetto alle variazioni del punto di lavoro Questa soluzione per non consente di evitare i rischi derivanti da errori nel processo di interpolazione e non consente neppure l estrapolazione al di fuori dell intervallo di misura a causa della mancanza di una robusta relazione con i principi fisici sulla base dei quali si costruiscono i modelli analitici Dal momento che alcuni degli elementi del modello lineare risultano essere caratterizzati da comportamento lineare possibile limitare l azione di estensione del modello da lineare a non linea
273. te Il modello delle non linearit reattive si basa su una sola sorgente di carica a vantaggio della coerenza del modello con i principi fisici Applicando questo criterio i tradizionali limiti dei modelli non lineari risultano superati Ho formulato un modello analitico per la carica non lineare di Gate che ho derivato secondo un approccio empirico a partire dalla conoscenza delle sole derivate parziali La metodologia che ho sviluppato per la soluzione del problema inverso del calcolo della espressione analitica della carica di Gate sfrutta il metodo degli integrali indefiniti Questo risultato oltre ad essere generale consente di formulare la soluzione del problema in modo rigoroso eliminando le difficolt derivanti dall uso degli integrali curvilinei Il risultato ottenuto implica inoltre il rispetto del principio di conservazione della carica fornendo una linea guida per definire in modo appropriato le funzioni analitiche con cui si approssima il comportamento delle derivate parziali della carica e garantendo la propriet di robustezza al modello in ottica implementativa Attraverso una corretta interpretazione del comportamento del dispositivo in termini fisici che si dimostrata essere fondamentale ai fini della usabilit del metodo ho specializzato la tecnica di estrazione diretta del modello per questa nuova formulazione Grazie ad una corretta descrizione in termini di topologia del circuito equivalente garantita la possibilit
274. te le simulazioni di fenomeni transienti I modelli sperimentali basati sulle misure AM AM e AM PM sebbene includano informazioni relative al particolare punto di lavoro in regime di funzionamento non lineare hanno una limitata capacit nel consentire analisi dei fenomeni di memoria non lineari I modelli empirici nella forma di circuito equivalente anche noti come modelli compatti possono essere utilizzati in diversi tipi di simulatore I modelli compatti possono inoltre essere ricondotti a modelli di tipo sperimentale mentre non possibile il contrario La caratteristica principale di questa tipologia di modelli consiste nella possibilit di includere specifici effetti con specifici elementi nel modello conservando una forte affinit con i principi fisici di funzionamento e potendo cos preservare la consistenza della rappresentazione con la realt infatti possibile includere tutte le tipologie di non idealit nel modello che quindi risulter valido in tutte le condizioni di funzionamento A questa potenza dei modelli a circuito equivalente corrisponde per lo sforzo dovuto alla estrazione del modello stesso a partire dalle numerose misurazioni dalla cui accuratezza dipender anche quella del modello stesso Altri importanti vantaggi che garantiscono i modelli compatti rispetto i modelli sperimentali sono un circuito equivalente utilizzabile con buona approssimazione anche per frequenze esterne al campo di misura sia a bas
275. tenze di corto circuito utili a quantificare le entit dei contributi reattivi di tipo capacitivo del transistore Da queste possibile risalire ai contributi capacitivi di interesse mediante la tecnica di estrazione diretta ed pertanto su queste informazioni che bisogna costruire il modello in questione Quindi i presupposti per derivare il modello della carica sulla base dell approccio empirico sono favorevoli Preliminarmente alla formulazione del modello per necessario affrontare alcuni temi legati alle problematiche teoriche e pratiche che risiedono nella modellizzazione della carica di Gate nei transistori Da un punto di vista della modellizzazione sotto forma di circuito equivalente conveniente cominciare ad analizzare un caso semplificato che consiste del solo diodo di Gate con le relative cariche come elemento a 2 terminali Il comportamento del condensatore non lineare associato alla giunzione rettificante riconducibile alla relazione che associa correnti reattive a variazioni di carica la cui legge costitutiva risulta nel caso quasi lineare mediante sviluppo in serie di Taylor arrestato al primo ordine come dQg 1 _dQg Vy t _ 3Qg 4 QO Ti dt 3V dt como le 3 2 Cg Vg F L entit della capacit associata al componente linearizzato da intendersi riferita ad una particolare condizione di polarizzazione dQ Vg Cg Vgo 3 3 22 con l assunzione che il contributo all eccitazione tempo va
276. teriormente ribadito da aspetti pratici in quanto l attivit di modellistica interessa dispositivi caratterizzati a Source comune e durante la caratterizzazione sperimentale le tensioni applicate sono la Vaes e Vps e perci riconducendo la dipendenza delle funzioni fys fga alla sola Vps parte delle informazioni andrebbero perse L espressione analitica della funzione fga che si propone per il fitting dei dati sperimentali assume la seguente forma fep Ves Vep 0 5 1 Tanh A B 3 113 A a Vgs ao az Vas ao az Vas ao 3 114 B bi Vep bo bz Van bo b3 Vep bo 3 115 L introduzione dei termini di ordine superiore al primo delle serie di potenze nell argomento della funzione consente di conferire alla funzione fga una sufficiente flessibilit nella conformazione del suo andamento e allo stesso tempo non introduce evidenti problematiche 60 computazionali in quanto la funzione non sottoposta a operazioni di derivazione durante la soluzione delle leggi costitutive nella simulazione Di seguito si riporta il confronto tra il modello e i dati sperimentali relativi ai due dispositivi usati nella verifica Figura 3 22 Confronto tra fga misurata simboli e modello linea continua nel caso del dispositivo basato su GaAs Figura 3 23 Confronto tra fga misurata simboli e modello linea continua nel caso del dispositivo basato su GaN Analizzando il comportamento del mod
277. ti di Source e Drain si ha che Vri Vrz e Ags Agp Questi ultimi sono stati introdotti per descrivere la variazione del valore del punto di flesso della capacit in funzione della tensione applicata all altro ramo del dispositivo Coo il parametro rappresentativo la capacit totale di Gate mentre Ca un parametro di fit che in genere pari a 4 in accordo con il principio di neutralit della carica Si conclude osservando che la modularit con cui stata definita la funzione garantisce elevata flessibilit per rispondere anche a diverse tipologie di comportamento del particolare dispositivo In presenza di numerosi coefficienti non efficiente e neppure consigliato operare il fitting dei dati sperimentali a partire da condizioni iniziali poco attinenti con le osservazioni sperimentali L aver conferito al modello un preciso significato fisico consente di superare questa problematica poich permette di identificare i valori dei principali coefficienti del modello a partire dall analisi degli andamenti al variare delle tensioni di controllo delle derivate parziali ottenute dal precedente lavoro di estrazione del modello del dispositivo a piccolo segnale per tutte le condizioni di polarizzazione considerate Anche in presenza di un modello ben formulato sulla base di leggi costitutive che si rifanno ai principi fisici che regolano il funzionamento del dispositivo estraendo in modo errato i coefficienti non improbabile ottenere
278. to trade off tra accuratezza e semplicit sempre stato al centro dell attenzione di ingegneri di fisici e di matematici L aspetto della semplicit del modello risulta essere fondamentale ai fini della accuratezza del modello Questa infatti deriva essenzialmente da una corretta identificazione dei fenomeni che intervengono durante il funzionamento del componente separando la rappresentazione dei singoli effetti In questo modo possono essere individuate anche le principali caratteristiche di interesse verso una particolare applicazione consentendo cos di disporre di modelli accurati per specifici scopi senza rendere il modello eccessivamente complesso A seconda delle diverse capacit di rappresentare i dispositivi i modelli empirici possono essere suddivisi in modelli a piccolo segnale e a largo segnale I primi consentono di rappresentare il comportamento del dispositivo in regime di funzionamento lineare riproducendo essenzialmente i parametri di Scattering del dispositivo I modelli non lineari invece risultano invece pi completi in quanto consentono di descrivere il comportamento del dispositivo in modo completo rispetto al tipo di eccitazione a cui si sottopone il componente I modelli non lineari di HFET basati su circuito equivalente derivato empiricamente sono in essenza l estensione verso il regime non lineare del corrispondente modello lineare a piccolo segnale A ciascuno degli elementi del circuito lineare che manifesti un compor
279. tra le parentesi quadre F 1 1 nella relazione costitutiva relativa a questa porta La corrispondente corrente reattiva di Gate dovendo essere utilizzata come quantit di controllo della corrente nei rami Gate Source e Gate Drain ha richiesto di formulare l espressione della porta 1 in forma implicita La componente reattiva di corrente di Gate che fluisce nel ramo Gate Source porta 3 ottenuta moltiplicando la corrente della porta 1 per la corrispondente funzione di divisione e una simile operazione stata praticata per la componente relativa al ramo Gate Drain porta 2 e le corrispondenti tensioni di controllo per la carica di Gate sono la tensione alla porta 3 Ves e alla porta 4 Vep La porta 4 e la 5 sono state utilizzate per descrivere i contributi resistivi relativi Rj e Rga Il generatore di corrente DC di Drain stato definito come la corrente equivalente alla corrente della porta 6 mentre la corrente relativa la porta 7 equivale al generatore di Drain RF connesso al nodo d Drain del circuito attraverso il condensatore Cpr La porta 8 stata utilizzata per introdurre il ritardo sulla tensione di controllo Ves per il generatore di corrente di Drain sfruttando la funzione peso identificata con il parametro nella parentesi quadra pari a 2 F 8 2 Completa il modello il circuito termico equivalente connesso alla porta 9 che connessa alla cella RC rappresentativa dell impedenza termica del dispositivo consente di ottenere la variazion
280. tteristiche essenziali che bisogna implementare nella formulazione della stessa funzione In primo luogo la funzione deve essere continua e inoltre affinch siano rappresentati in modo corretto rispetto la fenomenologia in questione necessario che la funzione abbia un andamento morbido rispetto alla variazione delle quantit di controllo Relativamente alle quantit di controllo in 3 40 stata proposta come variabile di controllo la differenza di tensione tra i terminali di Drain e Source Vps cos da rendere conto della differenza di potenziale relativa tra i due terminali e il terminale di Gate Per formulare la sua espressione utile tornare ad analizzare il caso in cui i terminali di Drain e Source del dispositivo sono connessi tra loro ne risulta che per Vps 0 V le due funzioni fgs fga devono assumere il medesimo valore pari a 0 5 Passando al caso generale in cui i terminali di Drain e Source sono posti a potenziali diversi per questo tipo di rappresentazione non consente di descrivere correttamente come le correnti debbano rispondere alle tensioni di controllo in quanto sono le differenze di potenziale ai capi dei bipoli che governano le entit delle correnti Questo rapportato alla rappresentazione del circuito equivalente a largo segnale evidenzia come una formulazione che tenga conto dei contributi Ves e Vep separatamente risulti valida in modo pi generale e flessibile nel riprodurre i dati sperimentali Questo ul
281. tters vol 22 no 12 pp 565 567 December 2001 5 19 J P Teyssier J P Viaud and R Qu re A new nonlinear I V model for FET devices including breakdown effects IEEE Microw Guided Wave Lett vol 4 pp 104 106 1994 5 20 J A Reynoso Hernandez and J Graffeuil Output conductance frequency dispersion and low frequency noise in HEMTs and MESFETs IEEE Trans Microw Theory Tech vol 37 no 9 pp 1478 1481 1989 5 21 P Ladbrooke and S Blight Low field low frequency dispersion of transconductance in GaAs MESFET s with implication for other rate dependent anomalies IEEE Trans Electron Devices vol 35 no 3 p 257 Mar 1988 5 22 C Camacho Penalosa and C Aitchison Modeling frequency dependence of output impedance of a microwave MESFET at low frequencies Electronic Lett vol 21 no 12 pp 528 529 June 1985 5 23 G Kompa Modeling of dispersive microwave FET devices using a quasistatic approach Int J Microwave and Millimeter Wave Computer Aided Engineering vol 5 no 3 173 194 1995 5 24 J M Golio M G Miller G N Maracas D AJohnson Frequency Dependent Electrical Characteristics of GaAs MESFET s IEEE Transactions On Electron Devices Vol 37 No 5 May 1990 5 25 J D McDonald and G C Albright Microthermal imaging in the infrared Electron Cooling Vol 3 no 1 pp 26 29 January 1997 5 26 P Regoliosi A Di Carlo A Reale P Lugli M Peroni C Lanzieri a
282. tti i simulatori disponibili in commercio e questo aspetto consente di svincolarsi dalla particolare piattaforma di simulazione per cui il modello stato implementato Inoltre modelli black box attualmente trovano maggiore impiego come rappresentazione di componente o sistema mentre non si prestano molto a fornire una rappresentazione a livello di modelli di dispositivo Anche in termini di efficienza computazionale i modelli compatti risultano essere 14 ampiamente superiori alle altre tipologie di modelli e pertanto sara questa la tipologia di modello adottata per i nostri scopi 2 5 MODELLO EMPIRICO A CIRCUITO EQUIVALENTE Un circuito equivalente per un generico dispositivo una rete elettrica composta da elementi semplici le cui caratteristiche terminali sono equivalenti a quelle del dispositivo che rappresenta Successivamente all introduzione dei FET a partire dal 1960 lo studio dei modelli a circuito equivalente coinvolse numerosi studi e ricercatori Nel corso degli anni i modelli subirono trasformazioni dettate sia dalle crescenti complessit delle applicazioni e le conseguenti richieste in termini di accuratezza verso i modelli e sia dal continuo sviluppo delle tecnologie dei dispositivi elettronici I modelli di dispositivi elettronici usabili nei simulatori circuitali sono comunemente chiamati compatti e questo nome deriva dalla efficace semplicit con cui sono formulati senza penalizzare l accuratezza del modello stesso Ques
283. tto di circuiti non lineari assicurando la desiderata confidenza nell accuratezza dei risultati 187 Per quanto riguarda il modello non lineare I V ho osservato che il modello basato sull uso di base funzionale della Tanh rappresenta un valido strumento per la rappresentazione del comportamento del dispositivo Attraverso una composizione modulare del modello analitico I V consentito includere nel modello diversi fenomeni tra cui quelli ascrivibili a fenomeni fisici del secondo ordine la cui rilevanza nelle applicazioni moderne sempre pi importante Ho implementato il modello in due diversi CAD commerciali per simulazione di circuiti in alta frequenza usando una sola sorgente di carica Questo ha evidenziato oltre alla robustezza del modello grazie al rispetto del principio di conservazione della carica l incremento delle capacit di convergenza ed efficienza durante le simulazioni Il modello stato implementato seguendo due diversi approcci e in due diversi ambienti di simulazione circuitale manifestando in entrambi i casi validit riproducendo il comportamento del dispositivo in modo accurato Il confronto tra risultati di simulazioni e misure non lineari ha dato in entrambi i casi esito positivo Con questi risultati ribadisco che l approccio empirico adeguato a sviluppare modelli di dispositivi innovativi purch la conseguente formulazione del modello sia basata sull interpretazione del comportamento in termini di princip
284. uato il fitting dei parametri del modello della corrente della giunzione Schottky In Figura 6 22 si riporta il confronto tra la misura e la simulazione del modello del solo diodo di Gate 153 var Igsmeas 1 1000 IdMeas i Figura 6 22 Confronto tra misure e modello della corrente attraverso la giunzione Schottky Gate Source Tabella 6 3 Parametri del modello della corrente nella giunzione Schottky di Gate Source Seguendo la medesima metodologia di verifica sfruttata per il generatore di corrente di Drain il modello della corrente nella giunzione Schottky stato verificato simulando l andamento della corrente per valori di tensione al di fuori dell intervallo di misura con lo scopo di rilevare qualora presenti andamenti anomali e per verificare che la corrente non tenda a crescere infinitamente Di seguito si riportano i risultati di due simulazioni fatte facendo variare la Vcs in un caso fino a 1 6 V e da quanto emerso Figura 6 23 il modello risulta ben formulato var Igsmeas 1 1000 IdMeas i 3 00 2 54 2 08 162 1 16 0 70 0 24 0 22 068 1 14 1 60 VGSdc 0 Figura 6 23 Simulazione della corrente del diodo Schottky Gate Source al di fuori dell intervallo di misura La terza ed ultima verifica ha riguardato il modello non lineare della carica di Gate Questa Operazione essenzialmente ha lo scopo di osservare che il modello sia ben formulato in termini formali da un punto di vista
285. usa dell assenza della sorgente di carica a cui sono riconducibili i contributi capacitivi associati al terminale di Gate del modello Volendo rappresentare analiticamente la dipendenza dei contributi delle due derivate parziali si riscontrerebbe il problema di correnti DC attraverso i due contributi in quanto questi risultano dipendenti da due quantit come precedentemente detto nel capitolo dedicato alla modellizzazione della carica di Gate Inoltre poich nei CAD non sono definite sorgenti di carica come componenti circuitali elementari non risultava facilmente ovviabile la necessit di derivare le due componenti di correnti 144 Capacitive a partire da elementi concentrati Pertanto questa rappresentazione risulta utile solo per l implementazione di un modello a piccolo segnale variabile con le tensioni Per questi motivi l implementazione stata modificata introducendo uno specifico elemento circuitale tipico del software Agilent ADS noto con il nome di SDD Il SDD un componente il cui comportamento definito sulla base di equazioni simboliche con cui possibile descrivere la legge costitutiva della particolare porta del componente Essendo componenti dotati fino ad un massimo di 14 porte consente di avere a disposizione del modellizzatore uno strumento molto flessibile e veloce per l implementazione del modello Di seguito si riporta il simbolo circuitale di questo componente nel caso di 2 porte SDD2FP SDD2P1 I 1
286. variano in modo discreto risulta conveniente operare l approssimazione sull operatore di derivata piuttosto che sulla funzione incognita La funzione obiettivo si definisce nel seguente modo AQ i j i cl AQ iJ fom pae N M Tot gt TT mo _ __ 3 110 i 1 j 1 SA i i AQ aul j osti GD dove AQGg _ Re Vas A Ven G Qe Ves i AVG A 3 111 55 AQ _ Qe Ven A Qe Ven AVep o A 3 112 in cui l entit del passo con cui si calcolano le derivate parziali discrete nell ordine di 10 10 3 in generale sufficientemente piccolo in relazione alle variazioni delle tensioni di polarizzazione misurate In questo modo il fitting della carica di Gate viene effettuato rispetto alle quantit osservabili misurabili le sue derivate parziali cosa che si accorda con quanto viene fatto per la formulazione del fitting del modello non lineare I V per il quale la quantit misurata la corrente Per svolgere operativamente il fitting dei parametri del modello stato sviluppato un algoritmo software nel linguaggio Matlab che in modo semi automatico consente all operatore di individuare i principali coefficienti iniziali per la successiva procedura di ottimizzazione La routine attraverso la richiesta all utente delle tensioni di interesse rispetto cui possibile individuare i parametri estraibili direttamente dalle misure conduce alla determinazione delle condizioni inziali e degli intervalli entro
287. vi basati su tecnologia GaAs mentre per quelli basati su GaN valori tipici sono compresi tra 0 2 e 1 Valori tipici di co sono compresi tra 0 001 e 0 2 Il parametro A introdotto nella 6 estraibile valutando la pendenza delle curve misurate in una condizione di saturazione Vps gt Vinee imponendo una condizione di bassa potenza dissipata nel dispositivo mediate la tensione Ves con cui si determina una medio bassa corrente Ips La condizione di polarizzazione che garantisce la possibilit di evidenziare l effetto di questo parametro sul modello analitico corrisponde ad imporre Vaes corrispondente a Vpx cos da avere 112 Ips Vaspk Vosi Ipx tanh a Vpsi 1 4 Vpsi 5 19 E avendo imposto Vps gt Vinee sar possibile assumere tanh a Vps 1 5 20 per cul avremo Ips Vespk Vps1 lpkl1 A Vps1 5 21 Ips Vaspk Vps2 lpkl1 Vps2 5 22 E infine possibile ricavare il parametro A de Ips Vps2 Ips Vps1 Vpsz Vpsi 5 23 La procedura appena descritta graficamente riassunta nella seguente figura Figura 5 11 Estrazione dei parametri a e del parametro La condizione di bassa potenza dissipata richiesta per l estrazione di questo parametro deriva dalla necessit di isolare il fenomeno fisico della modulazione della lunghezza di canale da fenomeni termici self heating che tendono a fare assumere alle caratteristiche pendenza negativa mentre il parametro A pu assumere solo valori 0 Valori ti
288. vo alla polarizzazione Vgs 1 4 V e Vps 25 Vi 180 Figura 6 53 Andamento simulato delle derivate parziali del modello della carica di Gate rispetto la Voniazione dele tensioni Ol CONtrollo cubitali 181 Figura 6 54 Corrente DC attraverso le non linearit reattive al variare della frequenza e al variare della POLeNzoiiicraila rilanci lil ani licia ola 181 Figura 6 55 Confronto tra potenza di uscita PAE e corrente di Drain al variare della potenza incidente alla frequenza di 5 5 GHZ in alto e a 10 GHZ in basso ccccccseeseccccseecccccseceecseceueeecseceueeecssseuceessssaueeessssueeeeesees 182 Figura 6 56 Confronto tra i contorni Load Pull misurati rosso e simulati blu della potenza di uscita a sinistra e della PAE a destra a 5 5 GHZ con P 30 2 dBm CON Vgs 1 4 V e Vps 25 V i 183 Figura 6 57 Confronto tra i contorni Load Pull misurati rosso e simulati blu della potenza di uscita a sinistra e della PAE a destra a 10 GHZ con P 36 dBm CON Vgs 1 4 V e Vps 25 V ieiine 183 Lista delle tabelle Tabella 2 1 Propriet fisiche dei principali semiconduttori per applicazioni elettroniche 5 Tabpello 5 1 Parametriipizial del modell ssaa 52 Tabella 3 2 Parametri iniziali per il modello della carica di Gate del dispositivo AlaGaaAs GaAs 4x75 um Win SEMIC ONAUCT ONS anien e e cee LR ee an tn ae eee 56 Tabella 3 3 Parametri ottimizzati del modello della carica di Gatedel dispositiv
289. zionare in diversi simulatori costituirebbe un valido supporto alla progettazione Modelli accurati consentono di minimizzare la durata del progetto e delle iterazioni della prototipazione aspetti questi particolarmente importanti nella realizzazione di grandi volumi di prodotti difficile immaginare che un solo modello utile ai fini della progettazione possa soddisfare tutte le possibili necessit inglobando tutti i fenomeni accuratamente In altre parole tutti i modelli sono inaccurati e quindi si tratta soltanto di una questione di quanto siano accurati La volont di ricercare la migliore rappresentazione per il comportamento non lineare di dispositivi attivi ha scaturito il moltiplicarsi di soluzioni proposte Queste tipologie di modelli differiscono non solo per il contenuto informativo e quindi l accuratezza ma anche per campo di applicabilit e in come questi sono formulati ed estratti modelli comportamentali In questo lavoro di tesi stato Apia un modelo non lineare auto consistente per dispositivi ad effetto di campo basati su etero giunzioni tra semiconduttori formulando un nuovo modello empirico per la carica di Gate per svolgere simulazioni circuitali in CAD commerciali In questo capitolo dopo una breve panoramica sui transistori ad effetto di campo basati su etero giunzione Heterojunction Field Effect Transistor HFET e le relative non linearit che ne caratterizzano il funzionamento verranno discusse le diverse solu
290. zione in particolare per quei dispositivi per applicazioni di alta potenza e alta frequenza Lo scenario delle applicazioni in alte frequenze infatti tale da richiedere sempre maggiori densit di potenza alle moderne tecnologie di dispositivi mettendo in evidenza sempre pi questo fenomeno Con l intento di modellizzare questo fenomeno in modo sufficientemente semplice da poter essere implementato in CAD si introduce il concetto di resistenza termica La resistenza termica Rry descrive macroscopicamente le caratteristiche termiche del dispositivo mettendo in relazione la temperatura di giunzione del dispositivo con la potenza dissipata nello stesso Il concetto si basa sulla analogia tra le propriet elettriche e le propriet termiche dei materiali cos la temperatura viene associata alla tensione la potenza alla corrente e la 122 resistenza termica alla resistenza elettrica e rappresenta l incapacit di trasferire il calore dal punto in cui questo viene generato il canale verso l esterno del dispositivo In particolare questa si definisce come AT Tew Ts ae K W 5 37 in cui AT rappresenta la variazione di temperatura media tra quella del canale del dispositivo Tj e quella dell ambiente Ta a cui si riferisce la temperatura del substrato e AP la variazione di potenza dissipata Questa quantit dipender sia dalle propriet dei materiali conducibilit termica di ciascun materiale e qualit delle interfacce di cui
291. zione del modello La validazione stata effettuata confrontando i risultati di simulazioni con dati di misure Load Pull sollecitando il dispositivo in esame con stimoli di ampio segnale inducendo pertanto il dispositivo ad operare in condizione di non linearit Il dispositivo utilizzato per svolgere queste attivit un AlGaN GaN HFET per applicazioni di alta frequenza e alta potenza L analisi dei risultati ha mostrato la validit del modello nel suo complesso e conseguentemente del modello non lineare della carica di Gate 6 2 IMPLEMENTAZIONE DEL MODELLO NON LINEARE Lo scopo finale dell attivit di modellizzazione consiste nella validazione del modello sviluppato appurando se questo utilizzabile in ambiente CAD e se producendo nuovi prodotti questi siano caratterizzati da prestazioni che risultano in linea con i risultati osservati durante le simulazioni La sola soddisfazione che giustifica le attivit di caratterizzazione formulazione topologica e analitica svolte per la costruzione di un modello non lineare a circuito equivalente su base dell approccio empirico risiede infatti nel conferire al modello una tale robustezza e affidabilit da permettere la massima confidenza a coloro i quali lo utilizzeranno durante le attivit di progettazione Come detto in precedenza la riduzione dei tempi di vita di un progetto sono ridotti soprattutto grazie a modelli accurati Queste considerazioni risultano efficientemente rappresentate dal
292. zioni di modellizzazioni possibili per questi dispositivi Infine verranno introdotti gli obiettivi specifici che hanno animato questo lavoro 2 2 HETEROJUNCTION FIELD EFFECT TRANSISTOR Con l avanzamento della ricerca sui semiconduttori e sulle tecnologie realizzative dei dispositivi elettronici sono stati resi possibili importanti progressi nelle prestazioni dei circuiti elettronici Grazie all introduzione di semiconduttori a larga Energy Gap Ec caratterizzati da propriet elettroniche e termiche superiori le prestazioni dei transistori in alta frequenza e in alta potenza sono cresciute rapidamente 2 1 L elevata entit della Eg implica maggiori valori del campo di rottura e rende possibile il funzionamento dei transistori con alte tensioni La mobilit dei portatori di carica mobile dei materiali a larga Ec assieme alla relativamente bassa costante dielettrica che rende conto del carico capacitivo parassita dei transistori impattano sulle massime frequenze di esercizio La conducibilit termica quantifica la capacit di un materiale di dissipare il calore aspetto questo non trascurabile in applicazioni di elevata potenza che solitamente pi alta nei materiali a grande Eg I materiali a larga Eg si distinguono per essere caratterizzati da favorevoli propriet fisiche Tabella 2 1 e questo ne ha motivato l utilizzo in applicazioni di alta frequenza e alta potenza Material E Esa Ln Vent r W K cm MV cm em Vs 1

Download Pdf Manuals

Related Search

Related Contents

  GL220 Bedienungsanleitung - Althen Meß  LBR iiwa - KUKA Robotics    PV-91C取扱説明書／INSTRUCTION MANUAL  t䊷トサイドЛバ䊷 取扱説明書    NEC V463-AVT Mechanical Drawings  

Copyright © All rights reserved. Failed to retrieve file