Home

Timer – Manual de Usuario

image

Contents

1. cero La primera vez que se escribe la palabra de control la configuraci n tiene validez inmediatamente independientemente del bit de RESET por software 5 2 4 Bit 4 arranque por trigger Con este bit seteado en 1 l gico inicialmente el timer esperar un flanco activo en la entrada trigger trg para comenzar la cuenta luego se reinicia autom ticamente En caso contrario bit 4 en 0 l gico la cuenta comenzar autom ticamente o bien al escribirse la palabra de control si el bit 5 de RESET por software est en 1 o si es la primera vez que se escribe la palabra de control luego de un RESET hardware o bien en la pr xima recarga del timer si el timer ya estaba contando y el bit 5 de RESET por software est en 0 5 2 5 Bit 3 0 prescaler El n mero decimal representado por estos cuatro bits es la potencia de dos por la cual se dividir la frecuencia del reloj en caso de ser cero bit 3 0 0000 la frecuencia se dividir entre 2416 5 11 Facultad de Ingenier a Universidad de la Rep blica o7 os os os psfp2 0 D0 i PRESCALER 3 0 INTERRUPCI N 1 HABILITADA 0 INHABILITADA TRG CONFIG 1 FLANCO SUBIDA 0 FLANCO BAJADA SW RESET 1 HABILTADO 0 INHABILITADO ARRANQUE TRG 1 ESPERA TRG 0 AUTOM TICO Figura 3 Registro de control 6 Descripci n de pines e integraci n 6 1 Pines Clk clock reloj del sistema RESET reset hardware del sistema CE_n chip enable activo por nivel bajo c
2. figura 4 se muestra el ciclo de lectura del contenido de la cuenta en la misma se observan las se ales de control CE_n RD_n e IORQ_n en nivel bajo y M1_n en nivel alto 7 2 Ciclos de Escritura En la figura 5 se muestra un ciclo de escritura tanto de una palabra de control como de una constante en la misma se observan las se ales de control CE_n e IORQ_n en nivel bajo y RD_n junto con M1_n en nivel alto 7 3 Comienzo de la cuenta En la figura 6 se muestra el inicio de una cuenta por trigger la cual detecta el nivel alto de la entrada trg en un flanco y en el siguiente flanco comienza la cuenta La se al c_aux muestra el valor interno de la cuenta en el ejemplo el prescaler est dividiendo entre 2 y la cuenta cambia cada dos per odos del reloj del sistema 7 11 Facultad de Ingenier a Universidad de la Rep blica RESET clk CE_n AD IORG_n M1_n RD_n trg datos_i INTA_n datos_o c_aux INT_n zc Bl HC 00 B i ii ii 0 ii ii 1 03 VU i4 A 10103 1 io A o io 102 1 ii AN Bl Bl Figura 4 Ciclo de lectura del estado de la cuenta la solicitud se realiza con IORQ_n RD_n en nivel bajo y M1_n en nivel alto En el flanco siguiente se detectan estos valores de las se ales y se escribe en datos_o el valor de la cuenta en curso RESET clk CE_n 80 IORQ_n M1_n RD_n tra datos_ INTA_n datos_o c_aux INT_n zc B Bl HOR 00i A 000 41 000 A F1 00 B HC 00 Vcicicctciiicii
3. n del T80 por lo que IORQ_n y M1_n tambi n se encuentran en nivel bajo 9 11 Facultad de Ingenier a Universidad de la Rep blica clk Bl CE_n Bl AD B IORQ_n B Mi_n B AD_n Br trg Bl datos_ HC 00 INTA_n B datos_o HC 03 c_aux 1 FERJED CUA O GENL EEED CEEI CEE E INT_n Bl zc Bl Figura 7 Solicitud de interrupci n por parte del timer En cada flanco de reloj se chequea si la cuenta ha llegado a cero Una vez que esto ocurre la se al Int_n toma el valor l gico 0 si las interrupciones est n habilitadas se observa tambi n un pulso de un ciclo de reloj de la se al ZC en el valor 1 l gico clk Bl CE_n Bl AD B IORG_n B Mi_n B RD_n B trg Bl datos _ HE 00 INTA_n B datos_o HE 03 c_aux T EEE CAES CEE ADD CEEI CEE INT_n Bl zc Bl Figura 8 Reconocimiento de interrupci n por parte del timer la se al Inta_n toma el valor l gico 0 La detecci n se realiza en el flanco de subida del reloj del sistema y cuando ocurre la se al Int_n vuelve a su valor de reposo Se observa tambi n que la cuenta sigue decrement ndose 10 11 Facultad de Ingenier a Universidad de la Rep blica Revisiones Fecha Versi n Comentarios 11 07 10 0 Santiango Mart nez Federico Bliman y Mat as Bakali n Proyecto de curso Dise o L gico 2010 20 05 11 1 Andr s Touya Cambio de CS por AO y correcci n sobre funcionamiento de disparo por trigger 28 05 12 2 Andr s Touy
4. un RESET por software cuando se realiza la reconfiguraci n y de este modo la actualizaci n es instant nea 2 11 Facultad de Ingenier a Universidad de la Rep blica El timer permite su utilizaci n mediante polling chequeando el estado de la bandera ZC cuando esta se encuentra en 1 l gico quiere decir que la cuenta expir La lectura del estado de esta bandera borra la misma autom ticamente sin necesidad de tener la constancia de hacerlo El timer tambi n permite su utilizaci n mediante interrupciones gracias a su salida Int_n la cual toma el valor 0 l gico cuando la cuenta expira y se configura para habilitar las interrupciones para luego borrarse autom ticamente cuando se activa la entrada Inta_n 3 Descripci n funcional Una vez conectado el timer puede configurarse de modo de poder realizar medidas de tiempo del orden del reloj del sistema o de rdenes de hasta cuatro veces mayor La medida puede iniciarse en forma autom tica o mediante un evento externo pudiendo elegirse el tipo de flanco al cual responda el timer y el valor de la medida puede ser consultada en cualquier momento Tambi n se tiene la posibilidad de chequear mediante polling si se cumpli un tiempo a medir o que el timer produzca una interrupci n en modo 1 cuando esto suceda Tanto el tiempo a medir como el resto de las caracter sticas mencionadas pueden modificarse en cualquier momento teniendo validez s lo cuando la medici n en curso culmin
5. Facultad de Ingenier a Universidad de la Rep blica Timer Manual de Usuario ndice de contenido is O 2 ADE EE E E T E E EEE 2 3 Descripeion tuncional sson eeen eures aea E E AA E T E RT E rE E EE 3 4 Estr ct r interia sesine e aa EE E a eea EE EEE TAE e AEE EE 3 AA Bloque Como A AT E E A E A T 3 4 2 Bloq Constante ernen AA A ASA e i 4 4 3 Blo e Gounter issan io 4 AA Bloque e S 4 4 5 Bloque Control de Mer ici 4 A T E E ATS 4 5 1 Constante decremento iia 4 52 Palabra de CO iia 5 5 2 1 Bit 7 habilitaci n de IMerTUPCION OS rad 5 5 2 2 Bit 6 configuraci n de dt A ac 5 5 2 3 B10 5 RESET p r SON E E a A E RE i 5 5 2 4 Bit 4 arranque por Ta indi den 5 PAN A i i e a e a a a E 5 6 Descripci n de pines e Merrill rio 6 S E B n E E E S A A T O E EE T AE E N E E 6 6 2 Integraci n a un sistema con microprocesador T80 esseeeseeseeseeessesersseeessseesssresseressereessss 7 A E AT 7 7 1 Ciclos sl A A 7 7 2 Gicl s d e tia 7 73 Comienzo de a A ea e Ea e aioa EE EEE Eaa EET OAS EKE Eao aT ETA 7 8 Funcionamiento durante Interrupciones eseessesessseesseseresressessesseessersesseesseeseesersseesoeserssseresseresseee 9 8 1 Solicitud de a AA 9 8 2 Reconocimiento de interrupci n seesseessesorsseessessrssressessesseessessosseessessossorssessossorssessseeesseesso 9 1 11 Facultad de Ingenier a Universidad de la Rep blica 1 Caracter sticas Timer compatible con el micropro
6. a Se agrega Inta_n como se al de entrada 11 11
7. ante a decrementar Es el valor a decrementar por parte del timer la misma se lee internamente cuando se reinicializa la cuenta Esta palabra puede ser escrita en cualquier momento La constante a cargar 4 11 Facultad de Ingenier a Universidad de la Rep blica corresponde a la cantidad menos uno de cuentas a realizar la misma debe ser distinta de cero 5 2 Palabra de control Es la encargada de determinar el modo de funcionamiento del timer se desglosa del siguiente modo 5 2 1 Bit 7 habilitaci n de interrupciones Con este bit seteado en 1 l gico cada vez que la cuenta expire la se al Int_n tomar el valor 0 l gico a modo de solicitud de interrupci n por parte del timer Int_n volver a su valor de reposo 1 l gico cuando se active la entrada Inta_n En caso contrario bit 7 en O l gico la se al Int_n permanecer siempre en 1 l gico 5 2 2 Bit 6 configuraci n de trigger Con este bit seteado en 1 l gico la se al de entrada trigger responder a flancos de subida de la misma en caso contrario responder a flancos de bajada 5 2 3 Bit 5 RESET por software Con este bit seteado en 1 l gico cada reescritura de la palabra de control forzar la reinicializaci n del timer configur ndose seg n el resto de los bits En caso contrario bit seteado en 0 los nuevos valores escritos en la palabra de control tendr n efecto reci n en la pr xima recarga del counter al llegar la cuenta a
8. cesador T80 e Valor a decrementar configurable y autom ticamente recargable cuando la cuenta llega a cero e Permite la lectura de la cuenta en curso Selecci n de arranque autom tico o mediante trigger e Elecci n de flanco de subida o bajada de trigger e Configuraci n de 16 valores posibles de prescaler entre 2 y 65536 2 16 e Posee RESET por software e Posibilidad de manejo mediante polling interrupciones en modo 1 o interrupciones en modo 2 utilizando un controlador de interrupciones INT_n zc c_aux 0 datos_o 0 2 Descripci n general Este timer mide intervalos de tiempo contando per odos en la entrada clk de reloj del sistema y puede ser conectado con un microprocesador T80 de modo que este pueda configurarlo y utilizarlo como un perif rico m s La salida ZC da un pulso a 1 l gico cuando la cuenta expira permitiendo la conexi n en cascada con un bloque counter El gran rango de su prescaler permite realizar medidas de tiempos del orden del reloj utilizado as como de tiempos de hasta cuatro rdenes de magnitud mayor Se ofrece la posibilidad de contar tiempo luego de un evento mediante el arranque del proceso con un flanco de trigger inicial el sistema puede configurarse para responder a flancos de subida o bajada en esta entrada En caso de reconfigurar alguna caracter stica del sistema las mismas tendr n validez luego de expirar la cuenta en curso En caso de desearlo puede realizarse
9. e De todos modos puede forzarse la culminaci n de la medida actual en caso de desearlo 4 Estructura interna La estructura interna del timer puede descomponerse en cinco bloques control constante counter prescaler y control de interrupciones Prescaler Control de interrupciones RESET Figura 2 Estructura interna del Timer 4 1 Bloque Control Es el encargado de manejar los bloques Counter Prescaler y Control de Interrupciones ste reconoce tanto los ciclos de escritura de la palabra de control la cual es interna de lectura de la cuenta en curso y reconocimiento de interrupci n Es responsable de setear el flag ZC de forzar los resets por software la elecci n del trigger el arranque autom tico la configuraci n del prescaler la habilitaci n y el reconocimiento de interrupciones Este manejo lo logra mediante se ales de control 3 11 Facultad de Ingenier a Universidad de la Rep blica con el resto de los bloques 4 2 Bloque Constante Es el bloque encargado de almacenar la constante a decrementar Cuando se realiza un ciclo de escritura en la direcci n adecuada este bloque actualiza la constante 4 3 Bloque Counter Es el responsable de decrementar el n mero a contar el cual se recarga cada vez que la cuenta expira desde el bloque constante o cuando el bloque de control lo indica mediante se ales de control entre estos 4 4 Bloque Prescaler Este bloque pone en su salida el rel
10. iiiiii0priiiitissiiiiiiiii4io Bl Bl Figura 5 Ciclo de escritura de la palabra de control en la misma la se al IORQ_n se encuentra en nivel bajo mientras que las se ales RD_n y M1_n se encuentran en nivel alto En el flanco de subida del reloj donde ocurre esta combinaci n de se ales se escribe la palabra 8 11 Facultad de Ingenier a Universidad de la Rep blica RESET B clk Bl CE_n Bl AD B IORG_n B Mi_n B RAD_n Bi trg Bl datos_ HE 00 INTA_n B datos_o HE 00 c_aux i MENEM INES CAIDO CAIDO CEELEED INT_n Bl zc Bl Figura 6 inicio del conteo mediante un pulso de la entrada trg en la misma se observa la espera del timer por la detecci n de un flanco de subida de esta entrada chequeando su valor en cada flanco de subida del reloj del sistema Una vez detectado la constante es cargada y al siguiente flanco de reloj inicia la cuenta 8 Funcionamiento durante Interrupciones 8 1 Solicitud de interrupci n En la figura 7 se muestra una solicitud de interrupci n del timer cuando la cuenta expira la se al Int_n toma el valor 0 l gico despu s del flanco de reloj 8 2 Reconocimiento de interrupci n En la figura 8 se muestra un ciclo de reconocimiento de la interrupci n del timer mediante la se al Inta_n en nivel bajo luego de esto la se al Int_n toma el valor 1 l gico despu s del flanco de reloj Notar que en este caso Inta_n se activa en un ciclo de reconocimiento de interrupci
11. la misma 6 11 Facultad de Ingenier a Universidad de la Rep blica e Inta_n interrupt acknowledge activa por nivel bajo indica al timer que la interrupci n fue atendida 6 2 Integraci n a un sistema con microprocesador T80 El timer est dise ado para ser compatible con el microprocesador T80 por lo cual la integraci n a un sistema con l es simple y se describe a continuaci n e Las se ales de control M1_n IORQ_n y RD_n se conectan directamente a las se ales de igual nombre del T80 En caso de no usar controlador de interrupciones la se al Int_n tambi n se conecta a la del mismo nombre en el microprocesador El manejo de Inta_n depende del modo de interrupciones usado en el T80 En modo 1 puede generarse a partir de IORQ_n y M1_n o con un pulso de selecci n de dispositivo I O En modo 2 esta se al debe ser manejada por el controlador de interrupciones e Ala entrada datos_i 7 0 se conecta la salida datos_o 7 0 del procesador T80 La salida datos_o 7 debe hacerse llegar a la entrada datos_i 7 0 del T80 habilit ndola en forma adecuada con las se ales de decodificaci n Tanto clk como RESET son las correspondientes al sistema completo A0yCE_n corresponden a la decodicaci n en el espacio de entrada salida que se desee No hace falta conectar el pin ZC ya que la bandera ZC puede leerse mediante polling en la direcci n adecuada y en todo momento 7 Timing 7 1 Ciclos de Lectura En la
12. oj que utiliza el bloque counter esta salida puede ser configurada para dividir la frecuencia de entrada por un valor configurable dentro de un amplio rango Esta configuraci n se realiza mediante se ales de entrada a este bloque las cuales son manejadas por el bloque Control 4 5 Bloque Control de Interrupciones Este bloque maneja la se al de salida Int_n con la cual se realiza la solicitud de interrupci n al procesador Este recibe se ales de control desde el bloque Control para manejar esta salida en caso de reconocimiento de interrupci n o cuando las mismas est n deshabilitadas 5 Programaci n El timer permite ser configurado mediante dos palabras diferentes una palabra de control y el valor de la constante a decrementar La escritura de estas palabras se realiza por parte del microprocesador mediante un ciclo out a la direcci n correspondiente Las direcciones en el espacio de entrada salida de cada palabra requieren la decodificaci n por parte del usuario mediante el manejo de las entradas A0 y CE_n La se al CE_n determina si el timer es el que debe recibir el ciclo la se al AO determina si se desea escribir la palabra de control o la constante a decrementar Tambi n puede consultarse el estado de la cuenta y el flag de ZC en estas mismas direcciones mediante un ciclo de lectura CE_n A0 Escritura Lectura 0 0 Constante Flag ZC 0 1 Control Cuenta Tabla 1 Decodificaci n de los elementos 5 1 Const
13. uando se encuentra activa reconoce los ciclos de lectura de cuenta y flag ZC y escritura de constante y palabra de control AO bit menos significativo del bus de direcciones selecciona cual es el registro interno accedido en ciclos de lectura y escritura Trg trigger se al para sincronizar el arranque mediante un evento de hardware datos_i 7 0 bus para recibir datos a ser escritos tanto en el registro constante como en el registro control datos_o 7 0 bus para mostrar la cuenta en curso o el flag ZC del timer M1_n Machine Cycle One activo por nivel bajo utilizado para diferenciar ciclos de escritura en I O de ciclos de reconocimiento de interrupci n del T80 Cuando el T80 realiza un ciclo de reconocimiento de interrupci n las se ales M1_n y IORQ_n toman el valor l gico 0 Ya que el timer no cuenta con la se al WR_n si no fuese por M1_n ste no podr a diferenciar entre ciclos de escritura y ciclos de reconocimientos de interrupci n del T80 IORQ_n Input Output Request activo por nivel bajo utilizado para los ciclos de lectura y escritura junto con CE_n A0 y RD_n RD_n Read activo por nivel bajo utilizado para realizar ciclos de lectura y escritura al timer junto con IORQ_n CE_n y AO Z C Zero Count activo por nivel alto produce un pulso en 1 cuando la cuenta expira Int_n Interrupt Request activa por nivel bajo responsable de la solicitud de interrupci n cuando se encuentra habilitada

Download Pdf Manuals

image

Related Search

Related Contents

Service Manual - Whaley Food Service    Polycom XS-3900 User's Manual    BlackBerry Internet Service  Electrolux EWFLW65HSS User's Manual  Sandberg Aerial Cable M-F, white 1,8 m  Oreck BB1100 User's Manual  Pannelli LCG FHD651-P e FHD651-T  収納本体取扱説明書(PDF)  

Copyright © All rights reserved.
Failed to retrieve file