TP sequentiel
Contents
1. 2 CRITURE DU FICHIER ABEL CIRCUITS LOGIQUES PROGRAMMABLES page 3 5 En vous aidant de l exemple pr c dent compl ter le fichier ABEL pour obtenir un compteur d compteur d cimal Ecrire le fichier ABEL pour r aliser cette fonction FICHIER CTRDEC ABL MODULE TITLE Entr es 1 1 Sorties EQUATIONS WHEN SENS 1 THEN WHEN THEN ELSE ELSE WHEN THEN ELSE END CTRDEC 3 SIMULATION LOGIQUE DU COMPOSANT CR E Reprendre les diff rentes tapes de la cr ation du composant Effectuer la simulation du composant fichier dessin DECOMP10 et valider le fonctionnement du montage 4 V RIFICATION EXP RIMENTALE AVEC UN CIRCUIT PROGRAMM Tester le fonctionnement du composant programm avec la maquette p dagogique Faire v rifier par le professeur IV REALISATION D UN COMPTEUR DECIMAL AVEC SORTIES COD ES EN 7 SEGMENTS EXP RIMENTATION N 7 On veut r aliser un compteur d cimal qui r alise directement l affichage du nombre compt sur un afficheur 7 segments sorties cod es en 7 segments au lieu du binaire La m thode de description par quations n est pas adapt e dans ce cas de figure car le passage d une combinaison de sortie la suivante ne peut pas tre d crit de fa on simple On utilisera ici le diagramme d tat state diagram Dans la rubrique declarations sont d finis les diff rents tats state de sorties pos2. avec affichage 7 segments s effectue partir du m me fichier que celui utilis pr c demment La diff rence de fonctionnement est traduite dans le diagramme d tat o le passage d un tat au suivant sera conditionn par la variable SENS Ce fonctionnement se traduit graphiquement par une structure conditionnelle Cette structure sera exprim e en langage ABEL par la syntaxe state N IF SENS 1 THEN N 1 ELSE N 1 Ce qui peut se traduire par SI SENS vaut l ALORS aller l tat N 1 SINON aller l tat N 1 Etat N 1 CIRCUITS LOGIQUES PROGRAMMABLES page 5 5 Ecrire le fichier ABEL CTRDECYS en reprenant le fichier pr c dent et compl tant le diagramme d tat State_diagram a b c d e f g diagramme d tat d crivant l volution des sorties 2 SIMULATION LOGIQUE DU COMPOSANT CR E Reprendre les diff rentes tapes de la cr ation du composant Effectuer la simulation du composant fichier dessin DECOMTAPF et valider le fonctionnement du montage 3 V RIFICATION EXP RIMENTALE AVEC UN CIRCUIT PROGRAMM Tester le fonctionnement du composant programm avec la maquette p dagogique Faire v rifier par le professeur
3. tre pr sentes ou ajout es F VENDOR DIO DIO DIO F LOGIQUE BUILTIN BUILTIN F VENDOR DIO DSTD DSTD 2 DESCRIPTION DU FICHIER ABEL Le fichier de description ABEL qui r alise un compteur binaire modulo 16 est le suivant Module CTRDIV16 II Title compteur binaire synchrone modulo 16 Entr es H RESET pin 1 2 II II II Sorties II Q0 Q1 Q2 Q3 pin 23 22 21 20 istype reg_d II II CT Q3 Q0 II Equations II CT AR RESET II II CT CLK H Il II CT CT 1 II II End CTRDIV16 3 CRITURE DU FICHIER ABEL INTELLIFLOW PAGE 39 Lancer IntelliFLow Ouvrir le fichier CTRDIV16 ABL Compl ter le fichier selon l exemple donn ci dessus EXP RIMENTATION N 7 4 CHOIX DU CIRCUIT INTELLIFLOW PAGE 40 La d finition des crit res de choix est la m me que celle utilis e lors du TP d initiation TP N 4 Dans l onglet PLD Device Datasheet o apparaissent tous les composants r pondant aux crit res d finis s lectionner le PALCE 22V10H 25PC 4 de AMD 5 CR ATION DU FICHIER JEDEC INTELLIFLOW PAGE 41 Cr er le fichier JEDEC CTRDIV16 JED ainsi que le mod le de simulation 6 SIMULATION LOGIQUE DU COMPOSANT CR E Lancer Viewdraw et ouvrir un nouveau fichier de dessin COMPTE16 Ins rer le composant cr CTRDIV16 1 dans le sch ma Penser changer les propri t s du composant en module la plac
4. EXP RIMENTATION N 7 CIRCUITS LOGIQUES PROGRAMMABLES page 1 5 R ALISATION DE COMPTEURS PAR COMPOSANT LOGIQUE PROGRAMMABLE A OBJECTIFS Programmer un PLD pour r aliser les fonctions de comptage l mentaires comptage d comptage binaire d cimal et sorties 7 segments V rifier exp rimentalement la validit des programmations B DOCUMENTS N CESSAIRES Manuel d utilisation de ViewLogic Programmation d un circuit logique prog Cours Circuits logiques programmables TP N 4 Initiation la programmation des PLD C MAT RIEL UTILIS Ordinateur quip de ViewLogic Imprimante Maquette p dagogique 22V10 et programmateur D PR SENTATION Ce travail de programmation comporte deux parties La premi re partie constitue un travail d initiation qui consiste implanter dans un circuit logique programmable les fonctions de base r alis es par les compteurs int gr s comptage binaire ou d cimal d comptage La deuxi me partie permettra d int grer un compteur et un d codeur BCD 7segments pour afficher directement la valeur de sortie du compteur La programmation sera r alis e partir de fichier de description de type ABEL Le circuit utilis est le PALCE22V10H 25PC 4 produit par AMD E TRAVAIL DEMAND r R ALISATION D UN COMPTEUR BINAIRE MODULO 16 1 CONFIGURATION DU PROJET PAGE 36 Ouvrir votre projet de travail Les librairies suivantes doivent imp rativement
5. TRDIV10 ABL MODULE TITLE Entr es Sorties Cette structure sera exprim e en langage ABEL par la syntaxe EQUATIONS WHEN CT 9 THEN CT CT 1 ELSE CT 0 Ce qui peut se traduire par QUAND CT 9 ALORS CT CT 1 SINON CT 0 END CTRDIV10 Ecrire le fichier ABEL CTRDIV10 partir du fichier pr c dent en rempla ant l quation par celle donn e ci dessus Attention au respect des parenth ses et des signes de ponctuation EXP RIMENTATION N 7 2 SIMULATION LOGIQUE DU COMPOSANT CR E Reprendre les diff rentes tapes de la cr ation du composant Effectuer la simulation du composant fichier dessin COMPTE10 et valider le fonctionnement du montage 3 V RIFICATION EXP RIMENTALE AVEC UN CIRCUIT PROGRAMM Tester le fonctionnement du composant programm avec la maquette p dagogique Faire v rifier par le professeur UI COMPTEUR D COMPTEUR BINAIRE MODULO 10 On veut r aliser un compteur d compteur binaire synchrone modulo10 Le circuit est dot d une entr e suppl mentaire SENS broche 3 Cette entr e r alise la commande de comptage d comptage Si SENS 0 d comptage Si SENS 1 comptage 1 ALGORIGRAMME DE DESCRIPTION En vous aidant de l exemple pr c dent et des infos ci dessus compl tez l alorigramme afin de d crire le fonctionnement du compteur d compteur COMPTAGE DECOMPTAGE
6. e de composite Ecrire le fichier de commande permettant de v rifier le fonctionnement D finir une impulsion initiale 1 sur RAZ d une dur e de 0 2ms D finir un signal d horloge CLK de p riode 2ms Visualiser les signaux RAZ CLK QO Q1 Q2 Q3 et la valeur d cimale de sortie du compteur La dur e de la simulation est fix e 20 p riodes du signal d horloge Visualiser les chronogrammes et valider le fonctionnement du montage 7 V RIFICATION EXP RIMENTALE AVEC UN CIRCUIT PROGRAMM Tester le fonctionnement du composant programm avec la maquette p dagogique Alimenter la carte entre 0 et 5V Connecter la sortie TTL du GBF l entr e d horloge H La fr quence sera r gl e 2 Hz environ Valider le fonctionnement de la maquette Faire v rifier par le professeur Quelle est l action de l interrupteur RESET Cette entr e est elle prioritaire sur le fonctionnement du compteur CIRCUITS LOGIQUES PROGRAMMABLES page 2 5 II COMPTEUR BINAIRE MODULO 10 On veut r aliser un compteur binaire synchrone modulo10 1 CRITURE DU FICHIER ABEL La r alisation d un compteur d cimal de O 9 s effectue partir de la m me quation de fonctionnement que celle du compteur modulo16 La seule diff rence est que le CT du compteur doit tre ramen O lorsque la valeur 9 est atteinte Ce fonctionnement peut tre traduit graphiquement par une structure conditionnelle FICHIER C
7. sibles Dans la rubrique state diagram sont d finies les conditions de passage d un tat au suivant 1 DESCRIPTION DU FICHIER ABEL Le fichier de description ABEL CTRAFYS ABL qui r alise le compteur compteur d cimal avec sorties 7 segments est donn incomplet Module CTRAF7S Title compteur d cimal avec sorties d cod es 7 segments H RESET pin 1 2 1 D finition des entr es a b c d e f g pin 23 22 21 20 19 18 17 istype dc reg_d 1 1 Chaque sortie est d finie comme une sortie de bascule D Equations a b c d e f g AR RESET L entr e de R de chaque bascule est reli e l entr e RESET a b c d e f g CLK H L entr e d horloge de chaque bascule est reli e l entr e H destate Cette directive associ e l extension dc permet de I s affranchir des combinaisons de sortie non sp cifi es d claration des diff rents tats state de sortie possibles I tat initial apr s une remise 0 segments teints Declarations Sraz 0 0 0 0 0 0 0 S0 1 1 1 1 1 1 0 I tat des segments pour afficher O S1 compl ter S2 compl ter S3 compl ter CIRCUITS LOGIQUES PROGRAMMABLES page 4 5 S4 compl ter S5 compl ter S6 compl ter S7 compl ter S8 compl ter S9 compl ter State_diagram a b c d e f g diagramme d tat d crivant l volution des sorties lorsque le compteur se trouve dans l tat Sra
8. z tous 11 segments teints il passe l tat SO sur front actif de H state Sraz goto S0 state S0 goto S1 end CTRAF7S 2 CRITURE DU FICHIER ABEL INTELLIFLOW PAGE 39 Ouvrir le fichier CTRAF7S ABL Compl ter le fichier ci dessus Ne pas oublier de d finir Dans la rubrique declarations tous les tats de sortie possibles pour afficher les chiffres entre 0 et 9 Dans la rubrique state_diagram la succession de tous les tats de sortie EXP RIMENTATION N 7 3 SIMULATION LOGIQUE DU COMPOSANT CR E Reprendre les diff rentes tapes de la cr ation du composant Ecrire le fichier de commande permettant de v rifier le fonctionnement D finir les signaux d entr e horloge et remise 0 Visualiser les entr es et les sorties de commande des segments a b c d e f et g Effectuer la simulation fichier dessin COMPTAFF du composant et valider le fonctionnement du montage 4 V RIFICATION EXP RIMENTALE AVEC UN CIRCUIT PROGRAMM Tester le fonctionnement du composant programm avec la maquette p dagogique Faire v rifier par le professeur V R ALISATION D UN COMPTEUR D COMPTEUR PAR 10 AVEC SORTIES CODEES EN 7 SEGMENTS 1 CRITURE DU FICHIER ABEL L entr e SENS affect e la broche 3 r alisera la commande de comptage d comptage Si SENS 0 d comptage Si SENS 1 comptage La r alisation du compteur d compteur d cimal de 0 9
Download Pdf Manuals
Related Search