L3 - Circuitos sequenciais
Contents
1. do relat rio As figuras dever o ser necessariamente enumeradas acompanhadas de legenda a legenda dever explicar sucintamente o que se observa na figura e ser referenciadas no texto A simula o dos Test Benches deve ser obrigatoriamente inclu da no corpo do relat rio e n o em anexo Estas dever o ser numeradas usando uma legenda do tipo Figura e referenciadas no texto explicando sucintamente o que se observa Todos os esquemas no Xilinx ISE realizados no contexto da sec o 3 e 4 devem ser inclu dos no relat rio e n o em anexo de forma leg vel Para fazer um print screen podem ser usados quaisquer programas adicionais tal como a ferramenta de recorte do Windows Snipping Tool O n o cumprimento das regras ser penalizado na nota final do laborat rio ex penaliza o de 0 5 valores por p gina adicional O relat rio dever ainda ter a seguinte estrutura 1 INTRODU O Breve introdu o aos objectivos do trabalho realizado PROJECTO Respostas s perguntas da Sec o 2 1 a 2 4 e projecto do circuito da sec o 3 al nea 3 1 Dever incluir no relat rio o esquema no Xilinx ISE do circuito da al nea 3 2 TESTE DO CIRCUITO Apresenta o das simula es do circuito da Figura 1 al nea 2 5 e do circuito projectado na sec o 3 al nea 3 4 Apresenta o dos coment rios relacionados com as simula es IMPLEMENTA O DO CIRCUITO Respostas s perguntas da sec o 4 do enunc2. SICO O esquema da Figura 1 implementa um contador constitu do por 3 Flip Flops FF s tipo JK ambos com entradas de Set e Reset s ncronas com o flanco ascendente de rel gio e l gica combinat ria adicional O esquema deste circuito est no ficheiro sequential sch dispon vel na p gina da disciplina 1 P gina DEEC DEPARTAMENTO DE ENGENHARIA SISTEMAS DIGITAIS a E DE COMPUTADORES 2014 2015 MEFT MEAER D s S o a O S S E E ar o oo S S S d l l Y L dA ts O O RR O O O E or Y V S l l l I D NA OAA D DO AU V U Y NN uU No UI N MEN D Y V UU MUN W D N ll li ll 2 1 Qo 1J Q s 1J Q 2 1J Q CLK c1 CLK Cl CLK a 1K 1K 1K 1S 1R 1S 1R 1S 1R INI B2 B1 BO Figura 1 Circuito sequencial b sico 2 1 Considere a entrada B lt B2 B1 B0 gt que corresponde ao resto da divis o por 8 da soma do d gito menos significativo do n mero de aluno com menor valor quando este n mero est representado em base 10 com o dia da semana do turno de laborat rio Por exemplo para um grupo formado pelos elementos 76149 e 77188 o qual realiza laborat rio quinta feira a constante B 9 5 mod 8 6 De acordo com as suas previs es te ricas construa a tabela de verdade do circuito indicando para cada um dos estados i e para cada valor poss vel sa da dos FFs qual o estado seguinte i e o valor sa da dos flip flops ap s o pr ximo flanco de rel gio em fun o d
3. DEEC DEPARTAMENTO DE ENGENHARIA SISTEMAS DIGITAIS ELECTROT CNICA E DE COMPUTADORES 2014 2015 MEFT MEAER T CNICO LISBOA TRABALHO DE LABORAT RIO III CIRCUITOS SEQUENCIAIS 1 INTRODU O Pretende se com este trabalho que os alunos se familiarizem com os elementos b sicos de mem ria flip flops Este trabalho considerado para avalia o de conhecimentos No in cio da aula cada grupo dever impreterivelmente mostrar ao docente a resposta a todas as quest es referidas nas sec es 2 e 3 com excep o dos pontos 2 5 e 3 3 os quais poder realizar durante a aula de laborat rio Recomenda se no entanto que realize todo o trabalho em casa usando a aula de laborat rio apenas para testar o circuito na placa de prototipagem sec o 4 Durante a aula o grupo pode completar o relat rio e escrever as conclus es sobre o circuito O relat rio dever ser entregue ao docente no final da aula Na sec o 5 explicada a estrutura que o relat rio dever seguir Como prepara o pr via deve ser feita uma leitura cuidada ao documento Introdu o ao Ambiente de Projecto da Xilinx dispon vel na p gina da cadeira Deve ter consigo nesta e nas aulas de laborat rio seguintes c pias dos documentos Introdu o ao Ambiente de Projecto da Xilinx e Guia de Implementa o de Circuitos na Placa de Desenvolvimento os quais dever utilizar como manuais de utiliza o 2 AN LISE DE UM CIRCUITO SEQUENCIAL B
4. as entradas M e INI Justifique 2 2 Indique qual o c digo utilizado na contagem e explique a fun o da entrada M 2 3 Explique como poderia implementar um contador CBN com base no circuito da Figura 1 2 4 Para o circuito descrito complete o diagrama temporal da Figura 2 de acordo com as previs es te ricas do funcionamento deste circuito obtidas em 2 1 considere que os tempos de propaga o dos FF s e das portas l gicas s o desprez veis face ao per odo de rel gio Justifique 2 P gina DEEC DEPARTAMENTO DE ENGENHARIA SISTEMAS DIGITAIS ELECTROT CNICA E DE COMPUTADORES 2014 2015 MEFT MEAER T CNICO LISBOA CLK INI Q2 Q1 Qo a RR RR E o STOS S GOS Figura 2 Diagrama temporal a completar 2 5 Usando o ambiente de projecto da Xilinx fa a uma simula o que permita verificar o funcionamento te rico previsto para o circuito em causa Utilize o documento Introdu o ao Ambiente de Projecto da Xilinx acess vel a partir da p gina web da cadeira como manual de utiliza o das ferramentas Sugere se que efectue os seguintes passos a Siga o manual de forma a criar um projecto no ambiente Xilinx ISE e a simular o circuito exemplo indicado na p gina 6 do manual Nota n o tem de apresentar a simula o deste circuito no relat rio b Importe atrav s de Project Add Copy Of Source o ficheiro sequential sch dispon vel na p gina da disciplina A Figura 3 ilustra o ci
5. co externo USB j com o ficheiro de configura o bit gerado Para o teste do circuito projectado na al nea 3 foi disponibilizado um conjunto de ficheiros dispon veis na p gina da cadeira 41 4 2 Nome do ficheiro Descri o sd sch Esquema principal Basys2 ucf Ficheiro de configura o das portas para os alunos que t m laborat rio no LSD1 Basys ucf Ficheiro de configura o das portas para os alunos que t m laborat rio no LES clk div vhd Divisor de Frequ ncia especifica o clk div sym Divisor de Frequ ncia s mbolo disp7 vhd Bloco de controlo do display de 7 segmentos especifica o disp7 sym Bloco de controlo do display de 7 segmentos s mbolo N o modifique os nomes destes ficheiros Adicione ao projecto os ficheiros sd sch Basys2 ucf ou Basys ucf clk div vhd e disp7 vhd com Project gt Add Copy of Source os ficheiros com extens o sym ser o importados automaticamente Abra o esquema do m dulo sa clicando duas vezes em cima do ficheiro sd sch Nota se ao abrir o esquema lhe aparecer uma janela com a mensagem Open Schematic File Errors Out of date Symbols clique em Update Instances e em OK Este projecto n o mais do que uma interface para o aluno as entradas e sa das j est o configuradas de acordo com o modelo do dispositivo utilizado na placa de desenvolvimento Funciona como uma placa de prototipagem virtual Nota N o altere o cont
6. e do das caixas indicadas a vermelho nem os nomes dos marcadores de entrada sa da esquerda do esquema est o as interfaces de entrada correspondentes aos v rios interruptores dispon veis na placa direita tem as sa das correspondentes aos 4 displays de 7 segmentos acendem o s mbolo hexadecimal correspondente ao n mero bin rio de 4 bits respectivo e aos leds simples No esquema pode deixar os sinais dos bot es de entrada que n o usa no ar o programa elimina as automaticamente No entanto para todas as interfaces de sa da caixa vermelha direita deve ligar todas as entradas que n o usa a Gnd Utilize o s mbolo Gna para fixar sinais a 0 e o s mbolo vcc para fixar sinais a 1 6GlP gina DEEC DEPARTAMENTO DE ENGENHARIA SISTEMAS DIGITAIS ELECTROT CNICA E DE COMPUTADORES 2014 2015 MEFT MEAER T CNICO LISBOA Crie um s mbolo para o esquema do circuito projectado na sec o 3 e adicione o ao esquema do ficheiro sd sch NOTA Ser o penalizados os trabalhos que insiram o esquema da sec o 3 directamente no ficheiro sd sch 4 3 Realize as seguintes liga es no editor de esquemas a Ligue o sinal de rel gio CLK ao sinal clk slow este sinal tem uma frequ ncia de 0 8Hz o que permite visualizar as mudan as de estado b Ligue o rel gio do display de 7 segmentos unidade disp7 sa da clk disp da unidade clkdiv c Ligue a entrada INI ao buffer do bot o de press o 0 pressure d Li
7. ente o circuito completo considerando o seguinte e pode usar quaisquer portas l gicas que achar conveniente e se necessitar de ligar alguma entrada a um valor fixo utilize os s mbolos Gnd e vce para indicar os valores l gicos 0 e 1 respectivamente e osinal de rel gio tem o nome CLK e a entrada de reset corresponde ao sinal INI e dever adicionar os marcadores representados pelo s mbolo gt correspondentes as entradas e sa das do circuito CLK sinal de rel gio de entrada INI sinal de entrada para inicializa o do circuito M sinal de entrada para controlo da contagem B2 B1 BO sinais de entrada Q2 01 00 estado dos flip flops S2 S1 S0 sinais de sa da Verifique se o desenho tem erros tal como indicado no manual Introdu o ao Ambiente de Projecto da Xilinx Crie um novo ficheiro de simula o referente ao circuito que acabou de criar Fa a a simula o do circuito de forma a verificar o seu funcionamento S P gina 4 DEEC DEPARTAMENTO DE ENGENHARIA SISTEMAS DIGITAIS ELECTROT CNICA E DE COMPUTADORES 2014 2015 MEFT MEAER T CNICO LISBOA TESTE DO CIRCUITO NA PLACA DE PROTOTIPAGEM Assume se que os alunos j simularam exaustivamente e com sucesso o circuito projectado na al nea 3 Assume se tamb m que os alunos trazem o projecto como todos os ficheiros auxiliares do Xilinx ISE e n o o esquem tico somente Xilinx ISE do circuito da al nea 3 numa USB flash drive ou dis
8. gue a entrada M ao buffer do interruptor sw4 e Ligue os sinais B2 B1 e BO aos buffers dos interruptores sw2 swl e swo0 respetivamente f Ligue os sinais Q2 Q1 e Q0 aos buffers dos LEDs Led2 Led1 e Ledo respectivamente g Ligue os sinais S2 S1 e SO ao primeiro d gito do display de 7 segmentos i e aos portos displ 2 displ 1 e disp1 0 da unidade l gica disp7 respectivamente N o se esque a de colocar disp1 3a 0 h Active a escrita no primeiro d gito do display de 7 segmentos colocando a entrada acesol 1 Desligue ainda os restantes d gitos colocando aceso2 aceso3 aceso4 0 4 4 Implemente o circuito na placa de desenvolvimento Para tal siga as instru es no guia Guia de Implementa o de Circuitos na Placa de Desenvolvimento Note que o interruptor da placa deve estar na posi o ON Nota durante a s ntese do circuito na placa de desenvolvimento a ferramenta poder indicar um conjunto de avisos warnings e erros Os erros dever o ser todos corrigidos os warnings podem em geral ser ignorados sendo que alguns s o originados pelo facto de ter entradas sa das no ar 4 5 Verifique o funcionamento correcto do circuito Mostre o ao docente Comente 4 6 Explique o que acontece nos LEDs e o porqu dos caracteres que visualiza nos displays 5 AVALIA O DO TRABALHO DE LABORAT RIO Na avalia o do trabalho de laborat rio ser o tidas em conta as seguintes componentes e Prepara o e resposta
9. iado e coment rios referentes implementa o do circuito na placa de desenvolvimento Basys Basys2 CONCLUS ES Coment rio acerca do trabalho realizado e dos resultados obtidos experimentalmente SlP gina
10. o 4 P gina DEEC DEPARTAMENTO DE ENGENHARIA SISTEMAS DIGITAIS ELECTROT CNICA E DE COMPUTADORES 2014 2015 MEFT MEAER T CNICO LISBOA End Time 1000 ns an CLK an Bo AN B1 an B2 AN iNi an AN ao or az Figura 5 Introdu o das formas de onda dos sinais CLK e INI no Xilinx ISE considerando B 5 3 PROJECTO DE UM CIRCUITO DE CONTROLO B SICO 3 1 Altere a l gica de controlo dos sinais de set e de reset dos flip flops do circuito sequencial Deka JD 3 4 da Figura 1 assim como a l gica das sa das para que os valores de sa da da contagem correspondam aos n meros primos represent veis com tr s bits Tenha em conta que a sequ ncia de sa da do circuito deve come ar ap s inicializa o no primeiro n mero primo Indique no relat rio e As tabelas de verdade da l gica das sa das em fun o do estado dos flip flops assim como a tabela de verdade do sinal de controlo que actua sobre os sinais set e de reset e O funcionamento do circuito bem como o esquema do mesmo e A tabela de transi o de estados admita que o sinal INI 0 e O diagrama de estados com INI 0 Sugest o para garantir que n o tem erros de projecto ap s desenhar o esquema verifique teoricamente se este funciona de acordo com o esperado Implemente o circuito projectado no Xilinx ISE Para tal realize os seguintes passos a Adicione um novo ficheiro New Source schematic ao ambiente de trabalho b Implem
11. rcuito importado o qual funcionalmente equivalente ao esquema da Figura 1 c Seguindo uma metodologia semelhante indicada em a e utilizando as defini es de simula o da Figura 4 defina as formas de onda para os sinais CLK M INI e B indicadas na Figura 5 actualize o valor inicial das entradas B por forma a terem o valor calculado em2 1 como valor inicial Simule o circuito 3 P gina DEEC DEPARTAMENTO DE ENGENHARIA SISTEMAS DIGITAIS ELECTROT CNICA E DE COMPUTADORES 2014 2015 MEFT MEAER TECNICO LISBOA BA A O O ED aaa DRT o ul j i m FJKRSE FJKRSE FJKRSE E SaR lt Figura 3 Esquema el ctrico do circuito no Xilinx ISE o qual funcionalmente equivalente ao diagrama l gico apresentado na Figura 1 Note que no editor de esquemas do Xilinx ISE para fazer a liga o entre dois fios basta dar o mesmo nome aos dois Assim os sinais Q no topo correspondem s sa das Q que s o geradas pelos flip flops Note ainda que as entradas e sa das do circuito s o dadas pelo s mbolo gt bii Minimum Maxi input output delay ma n Clock Cioci qa quan high K um te for T Sompinatonal Timing Information inputs are Pig JUtputs are decoded then checked A delay between inputs and outputs avoids assignment checking confiicis Sheck Outputs nS Alter Inputs are Assigned Assign Inputs ns Atter Outputs are Ghecked Figura 4 Defini es a usar para a simula
12. s quest es da sec o 2 e Projecto do circuito da sec o 3 e Simula o pontos 2 5 e 3 3 e teste do circuito sec o 4 e Estrutura apresenta o e qualidade do relat rio O relat rio dever usar o seguinte conjunto de regras P ginas e M ximo de 12 p ginas A4 excluindo anexos incluindo uma p gina de capa com a indica o do turno de laborat rio e do nome e n mero dos elementos do grupo e P ginas numeradas preferencialmente com cabe alho e margens n o inferiores a 2cm 7 P gina DEEC DEPARTAMENTO DE ENGENHARIA SISTEMAS DIGITAIS ELECTROT CNICA E DE COMPUTADORES 2014 2015 MEFT MEAER T CNICO LISBOA Letra da fam lia sans serif Arial Verdana Helvetica Tahoma Cambria Calibri ou Trebuchet MS N o dever o ser usadas fontes das fam lias cursive ou fantasy excepto para representar s mbolos Pode se desejar usar uma fonte da fam lia monospace ex Courier para indicar sinais f sicos Tamanho da letra de f cil leitura e nunca inferior a 10pt Figuras e tabelas As figuras p ex esquemas poder o ser feitos num programa de edi o de imagens p ex MS Visio Omnigraffle Inkscape ou manuscritas digitalizadas com scan ou m quina fotogr fica telem vel e inseridas nos espa os correspondentes do relat rio No entanto as figuras dever o estar em estado apresent vel limpas sem rabiscos ou rascunhos facilmente percept veis e com tamanho de letra n o inferior
Download Pdf Manuals
Related Search