ISEP Manual de Instruções para a Placa de Testes da FPGA
Contents
1. EWZENO p io NR EM poe O E EFPRASOGASA FLATA bOI Eergo Games e Jorge Lopes Esta imagem da placa vista de topo permite uma perspectiva global da colocac o dos componentes utilizados e respectivos furos na placa para os pinos Assim comecando por analisar a placa por 4 sectores diferentes vamos indicando ponto por ponto o que est dispon vel na placa Vista do canto inferior esquerdo 31 30 29 28 21 26 25 24 23 22 21 20 19 18 17 16 15 14 Legendas 1 Resist ncia R17 1 MegO 2 Resist ncia R18 2 7 KQO 3 Condensador C6 100 nF 4 Integrado 74HC14 socket 14 pinos 5 8 pads J32 portas do 74HC14 6 Jumper de cristal oscilador externo J6 7 Condensador C17 10 uF 8 Condensador C13 100 nF 9 4 pads J19 interruptores de alavanca 10 8 pads J10 pinos da FPGA 11 9 pads J24 pinos da FPGA 12 FPGA Max3064A socket de 44 pinos 13 9 pads J9 pinos da FPGA 14 Conector de 26 pinos J14 15 8 pads J13 pinos da FPGA 16 Conector 10 pinos J21 JTAG do cabo Byteblaster 17 4 resist ncias do JTAG R28 gt R31 1 kQ 18 D odo de protec o D17 19 Resist ncia R34 R6 7 do LM555 20 Resist ncia R33 R7 Vcc do LM555 21 Condensador C15 condensador vari vel do LM555 22 Condensador C14 10 nF 23 Buraco para parafuso 24 pads J20 pinos do LM555 252. 22 Regulador LM317 U11 23 Jumper J31 para a utiliza o de um LM 78033 de 3 3 volts 24 Regulador LM78033 U12 25 Condensador C5 100 nF 26 Condensador Cl 22 pF 27 Cristal para o PIC 28 Integrado LM324 4 ampops socket de 14 pinos 29 Condensador C2 52 pF 30 12 pads J16 ligados ao LM324 31 12 pads J22 ligados ao LM324 32 12 pads J23 ligados ao LM324 33 8 pads J4 metade das portas da PIC16F84 34 Integrado PIC16F84 socket de 18 pinos 35 Buraco para parafuso Portas dos integrados nos pads PIC16F84 ER 12 108 6 15 3 117 311 974167 18 El gt L Es 6 9 11 12 Vista do canto superior direito 10 Legendas 1 4 Displays de 7 segmentos com ponto separado DISP1 gt DISP4 nodo comum 2 Buraco para parafuso 3 4 trans stores Q2 gt 05 BC548 4 7 resist ncias R6 gt RI3 270 Q 5 7 pads J8 liga o directa aos displays 6 Integrado HEF4511B socket 16 pinos 7 Condensador C8 10 uF 8 5 Resist ncias R11 gt R16 4 7 KO 9 1 pad J12 DP para activar o ponto nos displays 10 4 pads J7 para activar e efectuar a multiplexagem dos displays 11 Jumper J11 para activar o descodificador de BCD 12 4 pads J5 para aceder s 4 entradas do descodificador BCD 13 Condensador C7 100 nF Portas dos integrados nos pads HEF4511B of Es
3. EE ta Era je e Leo DISP 1 ds Fm A DISP 4 Em Ps SEER mer ELO 11 Vista do canto inferior direito 12 Legendas 1 Condensador C12 100 nF 2 Integrado 74LS244 socket de 20 pinos 3 8 LEDS vermelhos D8 gt D15 4 Buraco para parafuso 5 8 resist ncias R20 gt R27 270 Q 6 8 pads J17 para ligar aos micro switchs DIP switch 7 1 resist ncia pull up 8 de 100 KQO 8 8 micro switchs Dip switch 9 4 interruptores de alavanca 10 10 pads J15 para ligar ao buffer 7415244 Portas dos integrados nos pads 14158244 GEL a Do Liy ccecoesoo Pre Dados Finais Procurou se neste manual responder s quest es potenciais levantadas pela placa de teste desenvolvida por este grupo embora a relativa complexidade da placa n o permita abarcar todas as poss veis quest es Qualquer programa o deve ser efectuada atrav s dos programas disponibilizados pela Altera no sitio http www altera com 13
4. Instituto Superior de Engenharia do Porto SEP Manual de I nstru es para a Placa de Testes da FPGA Max3064A da Altera Ano lectivo 2004 2005 3 do Bacharelato do curso de Engenharia Electrot cnica Electr nica e Computadores Desenvolvido por Jorge C Lopes amp S rgio M N M Gomes Cadeira Projecto Docente Respons vel Prof J M Vieira dos Santos DANERA MAX EPM7128SLCB4 15 KAJ na O E 00090 QQQ VOOLA CEB 90560007 oo e VAROOOOOOmN anm o OO O o LO d000 movodooo a Soa O vt om O O a S R o E O o z a to as 3 E o 99 os OHO O o o O 00 q do o eo Do O o O O 00000090 m AO H Oam CER O O 00200 L o EN E ZO O GO a a a QA so a CE a O e pi see D lt i x p so b o on es o ju z E E E a Ea Gun un cu Introduc o Este manual de instru es foi desenvolvido no mbito do trabalho da disciplina de Projecto ap s o desenvolvimento de uma placa de testes para o componente utilizado no mesmo O manual surge na necessidade de identificar todos os componentes que est o instalados na placa e respectivas liga es el ctricas Na sequ ncia da possibilidade de esta placa de testes ser aproveitada como kit did ctico para futuros alunos deste curso nesta institui o foi delineada a necessidade de deixar refer ncias a
5. Integrado LM555 socket de 8 pinos 26 1 pad J33 sa da de 5 volts 27 Condensador C16 100 nF 28 Condensador C11 100 nF 29 Condensador C10 52 pF 30 Cristal de 2 048 MHz Y2 cristal do Oscilador 31 Condensador C9 22 pF Portas dos integrados nos pads FPGA Fp E S p xa 6 5 4 2 1 444341 4O ER w FLA Oscilador I CA E o C BE DEJE E o mil a 13 Le 12 z 11 FJ 10 E 8 8 6 A fra 2 a ns k74 LM555 N A A a aol Vista do canto superior esquerdo 334 TFE seon ext Xtzail 34 33 32 31 30 Esquema da colocac o dos componentes Legendas 1 16 pads J2 todas as portas da PIC16F84 2 8 pads J3 metade das portas da PIC16F84 3 Resist ncia R3 220 Q 4 Bot o de press o SW1 para RESET da PIC 5 Resist ncia R1 1 MegO 6 Jack para o transformador 7 D odo de protec o D16 8 Regulador LM7508 UI 9 Condensador C4 1000 uF 10 Condensador C3 0 1 uF 11 Resist ncia R4 1 KQO 12 Resist ncia R2 220 Q 13 Ligador para entrada de 9 volts J25 14 Transistor Q1 BC548 15 Resist ncia RS 1 KQO 16 LED Verde D7 17 LED Vermelho DO 18 D odo de Z nner de 3 9 Volts D6 19 Jumper J30 para utilizar o LM317 para a alimenta o de 3 3 volts 20 Resist ncia R36 390 Q 21 Resist ncia R35 240 Q
6. o modo de montar a placa e eventualmente desenvolver a mesma Aqui ser o deixadas refer ncias visuais s partes mais importantes da placa com relevo para os pinos dos ligadores para que os utilizadores saibam onde ligar cada pad da placa importante ler primeiro o relat rio desenvolvido pelo grupo para este projecto antes de ler este manual O manual meramente um auxiliar ao relat rio com dados mais espec ficos sobre a placa cuja principal finalidade ajudar a constru o desenvolvimento e utiliza o desta placa de testes No relat rio denominado Relat rio do Trabalho para a Disciplina de Projecto AGV controlado por uma FPGA explicada de forma detalhada a composi o da placa e dos seus componentes O manual deve ter como refer ncias os folhas de caracter sticas dos componentes utilizados na placa e o relat rio desenvolvido pelo grupo para o projecto Estes documentos fornecer o os dados relativos ao funcionamento dos componentes utilizados e esquemas das liga es el ctricas instaladas por defeito como por exemplo a liga o em modo ast vel do LM555 Os nomes dos folhas de caracter sticas dos componentes no formato pdf utilizados est o dispon veis no relat rio desenvolvido em paralelo com este manual e que deve ser guardado como documento de refer ncia para a placa de testes Refer ncias principais A placa de testes da Max3064a uma placa de circuitos impressos de dimens es 16x10 cm que
7. utiliza como FPGA uma EPM3064ALC44 10 da fam lia MAX 3000 da Altera com 44 pinos Esta a FPGA de menor capacidade e consequentemente a mais barata que o ISEP disponibilizava at data de conclus o deste manual Foi acrescentado placa um oscilador externo Oscilador de Cristal duas alimenta es para os integrados de 5 volts e 3 3 volts regul veis e um conector de 10 pinos para o cabo Byteblaster MV da Altera Estes componentes como explicado no relat rio s o os principais componentes de auxilio ao funcionamento da FPGA Os restantes componentes servem para teste FPGA e ao PIC Os esquem ticos do circuito impresso desta placa e da placa do cabo Byteblaster ser o disponibilizados ao engenheiro respons vel prof J M Vieira dos Santos para futuras altera es ou encomendas das mesmas Contactos Jorge Costa Lopes S rgio Miguel Neto Martins Gomes Aluno n 1010904 Turma C Aluno n 1010659 Turma C 1010904 isep ipp pt 1010659 isep ipp pt Descric o da placa do cabo Byteblaster A placa que foi desenvolvida para ser instalada no interior da caixa do conector de 25 pinos do cabo Byteblaster da Altera foi a seguinte Legendas 1 7 Resist ncias R1 gt R7 33 0 2 10 buracos para soldar a fita paralela 3 Integrado 74LS244 sem socket para caber dentro da caixa do DB 25 Descric o da Placa de Testes da Max3064a Esta placa tem como dimens es 16x10 cm e tem a apar ncia deste esquema RIJHET
Download Pdf Manuals
Related Search