Manual de Usuario de placa IIE-PCI
Contents
1. o Conversores DC DC para generar las fuentes de 3 3v y 2 5v utilizadas por los integrados o PLL que permite regenerar y multiplicar la frecuencia del reloj PCI o de un cristal en la placa o El FPGA puede ser programado utilizando o EPROM de programaci n EPC2 se autoconfigura al encenderse o protocolo JTAG o configuraci n serie pasiva PS mediante el cable de programaci n ByteBlasterMV o Cuenta con llaves y leds de prop sito general o Permite conectar una fuente de alimentaci n externa para utilizar la placa sin estar conectada al bus PCI Manual de Usuario de placa IIE PCI Descripci n general La placa IIE PCI es una placa de prop sito general de bajo costo Su dise o esta pensado para permitir desarrollar y probar dise os basados en la interfaz PCI El coraz n de la placa es un FPGA de ALTERA en el cual se implementa toda la l gica de la placa Las patas de prop sito general est n conectadas al bus PCI a la memoria SDRAM y a conectores de expansi n El FPGA se desconfigura al quitarle la alimentaci n por lo cual la placa cuenta con una EPROM de configuraci n que permite que el FPGA se autoconfigure al encenderse Tanto la programaci n de la EPROM como la configuraci n del FPGA se realizan mediante el protocolo JTAG Cuenta con conectores del tipo header hembra que permiten conectar placas de expansi n al FPGA haciendo a la vez de soporte Un PLL en la placa provee se al de reloj al FPGA la memoria y2. n Add En la lista debe aparecer el EP1K100 como dispositivo 1 con el archivo de configuraci n asociado 6 Presionar el bot n Detect JTAG Chain Info para chequear que la informaci n coincide con los ajustes en hardware 7 Presionar OK para guardar los cambios 8 Presionar Configure en el programador de Max Plusll q Manual de Usuario de placa IIE PCI Configurar el EP1K100 utilizando el modo serie de programaci n Para configurar el EP1K100 utilizando el modo serie de programaci n se deben realizar los siguientes ajustes Ajustes en la placa Para configurar el EP1K100 utilizando el modo serie de programaci n ByteBlasterMV en conector BBLASTER la EPC2 no debe estar presente La EPC2 utiliza este modo para configurar el EP1K100 por lo que sus patas est n tambi n unidas al conector BBLASTER Ajustes en la placa La EPC2 debe ser retirada de su z calo Conexi n de ByteBlasterMV El ByteBlasterMV debe ser conectado al puerto paralelo del PC y al conector BBLASTER de la placa Debe coincidir el pin 1 del conector con el pin 1 del ByteBlasterMV lado rojo del cable Por m s informaci n referirse a la hoja de datos del ByteBlasterMV Ajustes en MAX PLUS ll 1 Abrir el programador del MAX PLUS II y seleccionar Multi Device FLEX Chain en el men FLEX 2 Seleccionar Multi Device FLEX Chain Setup en el men FLEX Seleccionar el archivo de configuraci n sof en la ventana de navegaci n inferior 4 Presionar el
3. 31 GND DQ 16 32 33 DQ 17 DQ 18 34 35 DQ 19 DQ 20 36 37 DQ 21 DQ 22 38 39 DQ 23 GND 40 DQ NN indica que la se al de datos NN de la SDRAM esta conectado a pin del expansor Memoria La placa esta equipada con una memoria SDRAM Mircon MT48LC4M32B2 de 128 Mbits La siguiente tabla indica las conexiones entre el FPGA y la memoria Manual de Usuario de placa IIE PCI rev 1 19 Bus de Datos SDRAM Pin FPGA 3 SDRAM Pin FPGA DQO 96 DQ16 26 DQ1 95 DQ17 25 DQ2 93 DQ18 22 DQ3 92 DQ19 21 DQ4 91 DQ20 20 DQ5 90 DQ21 19 DQ6 89 DQ22 16 DQ7 87 DQ23 15 DQ8 64 DQ24 36 DQ9 66 DQ25 39 DQ10 67 DQ26 40 DQ11 68 DQ27 41 DQ12 69 DQ28 42 DQ13 70 DQ29 43 DQ14 72 DQ30 44 DQ15 73 DQ31 47 Bus de Direcciones Sdram Pin FPGA AO 132 Al 131 A2 128 A3 149 A4 150 A5 157 A6 158 A7 159 A8 160 A9 161 A10 133 A11 174 BAO 135 BA1 134 Manual de Usuario de placa IIE PCI rev 1 19 DQMO 186 DQM1 163 DQM2 127 DQM3 148 Se ales de control RIAS 177 CIMAS 179 ASIN 175 CKE 162 WE 180 Bus PCI La placa cuenta con un conector para BUS PCI de 32 bits y 5V o 3 3V La siguiente tabla indica las conexiones entre el FPGA y el conector PCI Bus de datos y direcciones ADO 114 AD16 69 AD1 113 AD17 68 AD2 112 AD18 67 AD3 111 AD19 65 AD4 104 AD20 64
4. AD5 103 AD21 63 AD6 102 AD22 61 AD7 01 AD23 60 AD8 99 AD24 56 AD9 97 AD25 55 AD10 96 AD26 54 AD11 95 AD27 53 AD12 94 AD28 47 AD13 93 AD29 46 Manual de Usuario de placa IIE PCI AD14 92 AD30 45 AD15 90 AD31 44 Bus de comandos CNBEO 100 CNBE1 89 CNBE2 70 CNBE3 57 Se alizaci n de transacciones IDSEL 58 F R A MAE 71 AR D Y 73 TRIM 74 DEWSIA 75 Arbitraje de bus NOAK 85 GNMA 40 R E Q 41 RST 39 SAMOA 83 Interrupciones ANDAN 31 ANVABN 36 ANNA 37 ANVADY 38 rev 1 19 rev 1 19 Manual de Usuario de placa IIE PCI Reporte de errores PCI Pin FPGA S E R R 87 P E R R 86 PAR 88 Llaves y leds La placa cuenta con 2 leds y 4 llaves de prop sito general Las 4 llaves de dos posiciones est n conectadas utilizando pull ups a 4 patas de entrada del FPGA Cuando est n abiertas arriba se tiene un 1 l gico y cuanto est n cerradas abajo se tiene un O l gico CLOCK_LOCK LED1 led azul esta conectado a CLOCK_LOCK En el compilador se puede escoger que se encienda si el PLL interno del FPGA se engancha con la se al de reloj En caso de no utilizarse esta funcionalidad puede ser manejado por una aplicaci n INIT_DONE Si el FPGA se configura correctamente se enciende LED2 led verde Tambi n puede ser manejado por una aplicaci n luego de la configuraci n del FPGA Componente PIN FPGA LED 1
5. Azul activo nivel alto 62 LED 2 Verde activo nivel bajo 19 SW_DIP 4 78 SW_DIP 3 184 SW_DIP 2 80 SW_DIP 1 182 Manual de Usuario de placa IIE PCI rev 1 19 Software Tanto el FPGA EPF1K100 como la memoria de configuraci n EPC2 pueden ser configurados o programados utilizando los programas MAX PLUS II o Quartus ll de Altera En el sitio web de Altera www altera com se encuentran disponibles versiones gratuitas del Max Plus Il y del Quartus Il o MAX PLUS II BASELINE o Quartus II Web Edition Ambos programas soportan los integrados utilizados en la placa IIE PCI rev 1 19 Manual de Usuario de placa IIE PCI Programaci n o configuraci n de dispositivos La programaci n o configuraci n del FPGA EP1K100 y la memoria de configuraci n EPC2 requiere realizar ajustes en la placa y el software de programaci n y conectar el ByteBlasterMV a los conectores JTAG o BBLASTER A continuaci n se describen los procedimientos para o Programar solo la EPC2 o Configurar solo el EP1K100 utilizando JTAG con la EPC2 presente o Configurar solo el EP1K100 utilizando JTAG sin la EPC2 presente o Configurar solo el EP1K100 utilizando el modo serie de programaci n o Programar la EPC2 y configurar el EP1K100 ADVERTENCIA Si se desea programar la placa colocada en el bus PCI de un PC y programarla desde otro PC se debe tener especial cuidado con las diferencia de potencial entre las tierras Se recomienda retirar la placa del bu
6. IE PCI serie pasiva PS Este modo puede ser utilizado si se conecta el ByteBlasterMV al conecto BBLASTER La EPC2 esta conectada a los mismos pines del FPGA que el conector BBLASTER por lo cual cuando se conecte el ByteBlasterMV la EPC2 no debe estar presente ByteBlasterMV El programador ByteBlasterMV puede ser usado para programar o configurar dispositivos que funcionen a 3 3V o 5V basta alimentar el programador con el voltaje correspondiente en cada caso Tanto el EP1K100 como la EPC2 funcionan a 3 3V pero soportan voltajes de 5V en sus pines esto hace posible utilizar un ByteBlaster est ndar alimentaci n 5V en lugar del ByteBlaterMV Para ello debe de conectarse el pin 4 del programador a 5V en lugar de al conector de la placa provee 3 3V 5V est n disponibles en el pin 5 del conector EXP Expansores A ambos lados del FPGA hay conectores Header hembra de 1 mm que permiten conectar a la IIE PCI placas hijas cuando se necesite electr nica adicional para implementar un dise o Al conector EXP llegan los pines libres del FPGA fuentes de 3 3V y 5V y GND En el expansor del bus RAM pueden verse las se ales del bus de datos de la SDRAM si se sueldan las resistencias de O ohm correspondientes Esto ultimo permite hacer aplicaciones que lean datos de la SDRAM o utilizar estos pines sin usar la RAM Para ello se debe de desactivar la SDRAM mediante la pata CS que esta conectada al pin 175 del FPGA Manual de Usuario de
7. Manual de Usuario de placa IIE PCI Manual de Usuario de placa IIE PCI rev 1 19 Manual de Usuario de placa IIE PCI rev 1 19 Tabla de contenido Manual de Usuario de placa MEP coca us o e o add da E E EETA 3 Caracteristicas dela placard id e E a E 4 Brad ooe EEE E e E A dond E 5 Descripci n funcionals eassa a R s a 6 An A e aeaa 6 SAER CAE O O 7 A A O E E R 8 Factorde multiplicacion netere a A EEE 8 Conectores de PON e e o le de Do 8 A A o a l 8 Modo s e de programa cion cer esise anini enaa nean e EEEE 9 A A E n S 10 EXPANSOrES cor ion 10 A O 12 O OT TT 14 ME A EE AS E E R 16 O e a e a S 17 Programaci n o configuraci n de diSpositiVOS ooooooccinnccccnocccnonnncnononononnnccnnnoos 18 Proa Ma E o ds e 18 Configurar solo el EP1K100 con la EPC2 presente oooooooconnnnnncicocicicnccancccnncnnos 20 Configurar solo el EP1K100 sin la EPC2 presente oooooonoccinnnnncninconicccconncccnncnnno 22 Configurar el EP1K100 utilizando el modo serie de programaci n 23 Programar la EPC2 y configurar el ERTRTOO cnica odas beta tssilena 24 rev 1 19 Manual de Usuario de placa IIE PCI Caracter sticas de la placa Principales caracter sticas de la placa o Compatible con bus PCI de 32 bit 3 3V y 5V o 128Mbit de memoria SDRAM on board o FPGA de la familia ACEX EP1K100PQ208 o Expansores con se ales provenientes del FPGA o 31 se ales de prop sito general o 31 se ales compartidas con el bus de datos de la SDRAM
8. bot n Add En la lista debe aparecer el EP1K100 como dispositivo 1 con el archivo de configuraci n asociado 5 Presionar OK para guardar los cambios 6 Presionar Configure en el programador de Max Plusll 3 rev 1 19 rev 1 19 Manual de Usuario de placa IIE PCI Programar la EPC2 y configurar el EP1K100 Ambos dispositivos pueden programarse configurarse a la vez mediante el protocolo JTAG Ajustes en la placa JTAG_BRIDGE_EPC2 no debe tener colocado el Jumper El jumper de JTAG_EXP debe de colocarse en alguna de las posiciones indicadas en la tabla dependiendo de si el expansor esta libre o esta siendo utilizado por una placa que soporta el protocolo JTAG expansor JTAG_EXP utilizado 1 2 libre 2 3 Conexi n de ByteBlasterVWV El ByteBlasterMV debe ser conectado al puerto paralelo del PC y al conector JTAG de la placa Debe coincidir el pin 1 del conector con el pin 1 del ByteBlasterMV lado rojo del cable Por m s informaci n referirse a la hoja de datos del ByteBlasterMV Ajustes en MAX PLUS ll 1 Abrir el programador del MAX PLUS II y seleccionar Multi Device JTAG Chain en el men JTAG 2 Seleccionar Multi Device JTAG Chain Setup en el men JTAG Seleccionar el dispositivo EP1K100 de la lista Device Name 4 En el campo Programing File Name indicar la ubicaci n del archivo sof para configurar el EP1K100 5 Presionar el bot n Add En la lista debe aparecer el EP1K100 como dispositivo 1 con el a
9. n el campo Programing File Name indicar la ubicaci n del archivo pof para programar la EPC2 7 Presionar el bot n Add En la lista debe aparecer la EPC2 como dispositivo 1 con el archivo de programaci n asociado y el EP1K100 como dispositivo 2 en la cadena JTAG 8 Presionar el bot n Detect JTAG Chain Info para chequear que la informaci n coincide con los ajustes en hardware 9 Presionar OK para guardar los cambios 10 Presionar Program en el programador de Max Plusll Mutti Device JTAG Chain Setup Device Name Programming File Name oK EPC2 prvworkspciviie_poi_wb_ram pof SA Cancel JTAG Device Attributes Select Programming File Device Names Programming File Names 1 EPC2 y Mworkipcitile pei wb ram pof Delete 2 EP1K100 lt none gt Tose Delete All Order List contains 2 devices with total instruction register length of 20 Down Use Hardware JTAG Chain File Hardware has not been used to detect JTAG chain information Save JCF Detect JTAG Chain Info Restore JCF rev 1 19 Manual de Usuario de placa IIE PCI Configurar solo el EP1K100 con la EPC2 presente Para configurar solo el EP1K100 utilizando JTAG con la EPC2 presente se deben realizar los siguientes ajustes Ajustes en la placa Para programar el EP1K100 deben manipularse los jumpers JTAG_EXP y JTAG_BRIDGE_EPC2 de forma que la cadena JTAG este cerrada El jumper JTAG_BRIDGE_EPC2 no debe ser colocado pues se cortocircuitarian la
10. n los ajustes en hardware 9 Presionar OK para guardar los cambios 10 Presionar Configure en el programador de Max Plusl rev 1 19 Manual de Usuario de placa IIE PCI Configurar solo el EP1K100 sin la EPC2 presente Para configurar solo el EP1K100 utilizando JTAG sin la EPC2 presente se deben realizar los siguientes ajustes Ajustes en la placa Para programar el EP1K100 deben manipularse los jumpers JTAG_EXP y JTAG_BRIDGE_EPC2 de forma que la cadena JTAG este cerrada El jumper JTAG_BRIDGE_EPC2 debe ser colocado para cerrar la cadena JTAG El jumper de JTAG_EXP debe de colocarse en alguna de las posiciones indicadas en la tabla dependiendo de si el expansor esta libre o esta siendo utilizado por una placa que soporta el protocolo JTAG expansor JTAG_EXP utilizado 1 2 libre 2 3 Conexi n de ByteBlasterMV El ByteBlasterMV debe ser conectado al puerto paralelo del PC y al conector JTAG de la placa Debe coincidir el pin 1 del conector con el pin 1 del ByteBlasterMV lado rojo del cable Por m s informaci n referirse a la hoja de datos del ByteBlasterMV Ajustes en MAX PLUS ll 1 Abrir el programador del MAX PLUS II y seleccionar Multi Device JTAG Chain en el men JTAG 2 Seleccionar Multi Device JTAG Chain Setup en el men JTAG Seleccionar el dispositivo EP1K100 de la lista Device Name 4 En el campo Programing File Name indicar la ubicaci n del archivo sof para configurar el EP1K100 5 Presionar el bot
11. placa IIE PCI MN rev 1 19 BUS DATOS SDRAM BUS_RAM pads para soldar resistencias de 092 Se ales en bus EXP tabla dispuesta con la forma del expansor PIN_EXP SE AL PIN FPGA SE AL PIN FPGA PIN_EXP 1 EXPCLK GND 2 3 GND 3 3v 4 5 5V O_EXP30 176 6 7 10_EXP29 197 O_EXP28 198 8 9 10_EXP27 199 O_EXP26 200 0 11 10_EXP25 202 O_EXP24 203 2 13 10_EXP23 204 O_EXP22 205 4 15 10_EXP21 206 O_EXP20 207 6 17 10_EXP19 208 O_EXP18 7 8 19 10_EXP17 8 O_EXP16 9 20 21 10_EXP15 10 O_EXP14 11 22 23 10_EXP13 12 O_EXP12 13 24 25 10_EXP11 14 O_EXP10 15 26 27 10_EXP9 16 O_EXP8 17 28 29 10_EXP7 18 O_EXP6 24 30 31 10_EXP5 25 O_EXP4 26 32 33 10_EXP3 27 O_EXP2 28 34 35 10_EXP1 29 O_EXP0 30 36 MP Manual de Usuario de placa IIE PCI rev 1 19 PIN_EXP SE AL PIN FPGA SE AL PIN FPGA PIN_EXP 37 JTAG_EXP_TDI l JTAG_EXP_TDO 38 39 FPGA_TMIS l JTAG_TCK 40 Se ales del bus RAM tabla dispuesta con la forma del expansor PIN_RAM SE AL SE AL PIN_RAM 1 GND DQO 2 3 DQ 1 DQ 2 4 5 DQ 3 DQ 4 6 7 DQ 5 DQ 6 8 9 DQ 7 GND 0 11 GND DQ 15 2 13 DQ 14 DQ 13 4 15 DQ 12 DQ 11 6 17 DQ 10 DQ 9 8 19 DQ 8 GND 20 21 GND DQ 31 22 23 DQ 30 DQ 29 24 25 DQ 28 DQ 27 26 27 DQ 26 DQ 25 28 29 DQ 24 GND 30
12. rchivo de configuraci n asociado 6 Seleccionar el dispositivo EPC2 de la lista Device Name 7 Enel campo Programing File Name indicar la ubicaci n del archivo pof para programar la EPC2 8 Presionar el bot n Add En la lista debe aparecer la EPC2 como dispositivo 1 con el archivo de programaci n asociado y el EP1K100 como dispositivo 2 en la cadena JTAG 9 Presionar el bot n Detect JTAG Chain Info para chequear que la informaci n UJ Manual de Usuario de placa IIE PCI rev 1 19 coincide con los ajustes en hardware 10 Presionar OK para guardar los cambios 11 Presionar Program en el programador de Max Plusil
13. s patas TSI y TDO de la EPC2 El jumper de JTAG_EXP debe de colocarse en alguna de las posiciones indicadas en la tabla dependiendo de si el expansor esta libre o esta siendo utilizado por una placa que soporta el protocolo JTAG expansor JTAG_EXP utilizado 1 2 libre 2 3 Conexi n de ByteBlasterMV El ByteBlasterMV debe ser conectado al puerto paralelo del PC y al conector JTAG de la placa Debe coincidir el pin 1 del conector con el pin 1 del ByteBlasterMV lado rojo del cable Por m s informaci n referirse a la hoja de datos del ByteBlasterMV Ajustes en MAX PLUS ll 1 Abrir el programador del MAX PLUS II y seleccionar Multi Device JTAG Chain en el men JTAG 2 Seleccionar Multi Device JTAG Chain Setup en el men JTAG 3 Seleccionar el dispositivo EP1K100 de la lista Device Name 4 En el campo Programing File Name indicar la ubicaci n del archivo sof para configurar el EP1K100 5 Presionar el bot n Add En la lista debe aparecer el EP1K100 como dispositivo 1 con el archivo de configuraci n asociado 6 Seleccionar el dispositivo EPC2 de la lista Device Name Dejar vac o el campo Programing File Name 7 Presionar el bot n Ada En la lista debe aparecer la EPC2 como dispositivo 1 sin Manual de Usuario de placa IIE PCI rev 1 19 archivo de programaci n asociado y el EP1K100 como dispositivo 2 en la cadena JTAG 8 Presionar el bot n Detect JTAG Chain Info para chequear que la informaci n coincide co
14. s PCI programar la EPC2 y luego volverla a conectar al bus PCI Programar solo la EPC2 La EPC2 puede programarse solo mediante el protocolo JTAG para ello deben realizarse los siguientes ajustes Ajustes en la placa Para programar la EPC2 deben ajustarse los jumpers JTAG_EXP y JTAG_BRIDGE_EPC2 de forma que la cadena JTAG este cerrada JTAG_BRIDGE_EPC2 debe dejarse abierto El jumper de JTAG_EXP debe de colocarse en alguna de las posiciones indicadas en la tabla dependiendo de si el expansor esta libre o esta siendo utilizado por una placa que soporta el protocolo JTAG expansor JTAG_EXP utilizado 1 2 libre 2 3 Manual de Usuario de placa IIE PCI ME rev 1 19 Conexi n de ByteBlasterMV El ByteBlasterMV debe ser conectado al puerto paralelo del PC y al conector JTAG de la placa Debe coincidir el pin 1 del conector con el pin 1 del ByteBlasterMV lado rojo del cable Por m s informaci n referirse a la hoja de datos del ByteBlasterMV Ajustes en MAX PLUS ll 1 Abrir el programador del MAX PLUS II y seleccionar Multi Device JTAG Chain en el men JTAG 2 Seleccionar Multi Device JTAG Chain Setup en el men JTAG 3 Seleccionar el dispositivo EP1K100 de la lista Device Name Dejar vacio el campo Programming File Name 4 Presionar el bot n Add En la lista debe aparecer el EP1K100 como dispositivo 1 sin archivo de programaci n asociado 5 Seleccionar el dispositivo EPC2 de la lista Device Name 6 E
15. s que llegan al FPGA la SDRAM y el bus de expansi n son generados por el PLE RELOJ FPGA 79 GCLK1 FPGA 183 CLK CRISTAL 7 164122MHz gt SDRAM CLK EXP 1 FPGA 176 EL PLL genera una se al de reloj por el pin Q M y m ltiplos de esta por los pins QI2 0 La frecuencia de Q M esta dada por un cristal o el reloj PCI RELOJ PCI Las se ales se conectan de la siguiente forma o Q N pin 79 del FPGA GCLK1 o QO pin 183 del FPGA CLK o Q1 pin 68 de la SDRAM o Q2 pin 1 del conector EXP Observaci n la se al de reloj que llega a la SDRAM puede provenir de Q1 o del pin 176 del FPGA que se comparte con la se al lO_EXP30 pin 6 del conector EXP Esto se selecciona soldando una resistencia de O ohm en una de dos posibles posiciones Esto fue hecho para poder generar la se al de reloj desde dentro del FPGA rev 1 19 Manual de Usuario de placa IIE PCI Fuente de reloj El origen de las se ales de reloj se elige con los jumpers JPOSC y sus posiciones son las siguientes Fuente 1 2 3 4 5 6 Cristal Open Closed Closed PCI Closed Open Open Factor de multiplicaci n El factor de multiplicaci n para la frecuencia de salida se escoge mediante los Jumpers JPS1 y JPSO Factor JPS1 JPSO No Especificado 2 3 2 3 x2 2 3 x3 2 3 1 2 x4 2 3 x5 x6 1 2 x7 1 2 253 x8 1 2 TEST CLKIN bypass VCO 1 2 1 2 En la tabla se indica la posici n del jumper c
16. uando se indica debe dejarse al aire los contactos La frecuencia del reloj de entrada o del cristal y el factor de multiplicaci n deben cumplir la siguiente inecuaci n 25 N lt CLKIN lt 160 N Conectores de programaci n Los dispositivos de la placa son programados o configurados conectando el programador ByteBlasterMV a los conectores JTAG y BBLASTER JTAG El protocolo JTAG permite conocer el estado interno de un chip que soporte este Manual de Usuario de placa IIE PCI MEM rev 1 19 protocolo y en el caso de los FPGAs tambi n permite su configuraci n La placa permite encadenar la EPC2 el FPGA y cualquier otro dispositivo conectado al expansor que soporte el protocolo El orden de los dispositivos en la cadena JTAG es el siguiente CADENA JTAG 1 0 m JTAG_BRIDGE_EPC2 JTAG_EXP m_m e TCK 1 EPC2 2 FPGA 3 EXPANSOR La cadena entre los pines TDI y TDO del HEADER JTAG siempre debe de estar cerrada En caso de que la EPC2 no est presente o que no haya un dispositivo que soporte el protocolo JTAG en el conector de expansi n se deben manipular los jumpers JTAG_EXP y JTAG_BRIDGE_EPC2 para que la cadena JTAG quede cerrada de todas formas EPC2 JTAG_BRIDGE_EPC2 presente open ausente closed expansor JTAG_EXP utilizado 1 2 libre 2 3 Modo serie de programaci n Los FPGAS de ALTERA soportan un modo de configuraci n denominado configuraci n rev 1 19 Manual de Usuario de placa I
17. uno de los conectores de expansi n Estas se ales de reloj pueden ser m ltiplos de la frecuencia del reloj PCI o de la frecuencia de un cristal esto se selecciona mediante jumpers en la placa La alimentaci n de los componentes proviene de dos conversores DC DC uno a 3 3V y el otro a 2 5V La distribuci n de la alimentaci n VCC y tierra se hace utilizando las 2 capas interiores de las 4 que componen la placa rev 1 19 MC Manual de Usuario de placa IIE PCI rev 1 19 Descripci n funcional x LJ z 3 de IIE PCI Ver 1 0 Copyright c 2003 sebfer fing edu uy cirofmondueri com Alimentaci n El plano interno de alimentaci n esta partido en tres zonas 3 3v 2 5v y 5v La zona de 5V esta conectada a los contactos de 5V del bus PCI y al pin 4 del conector Molex Este es el plano por el cual se alimenta la placa El plano de tierra esta conectado a los contactos de GND del bus PCI y a los pines centrales del conector Molex La placa esta dise ada para ser alimentada desde el bus PCI o utilizando una fuente de PC Cuando la placa esta conectada al bus PCI no es necesario proveer de alimentaci n adicional en el conector Molex Manual de Usuario de placa IIE PCI rev 1 19 Los expansores tiene disponibles fuentes y tierras en sus pines o 3 3v pin 4 de BUS_EXP o 5v pin 5 de BUS_EXP o GND pines 2 y 3 de BUS_EXP y pines 1 10 11 20 21 30 31 40 de BUS_RAM Se ales de Reloj Los reloje
Download Pdf Manuals
Related Search