Home

ic - 3 trabalho - Paginas ISPGaya

1. e Limita o de velocidade impostas pelo tipo de conector utilizado o que colocava dificuldades utiliza o de processadores com velocidades superiores a 33MHz Em 1993 surgiu a norma VESA Local Bus VLB a qual se caracteriza fundamentalmente pelo sincronismo do barramento e CPU Ou seja tal como aconteceu com o primeiro barramento o barramento est intimamente dependente do CPU e da sua velocidade Figura 3 7 Esta norma surgiu simultaneamente com o processador 80486 e as suas principais implementa es verificaram se em arquitecturas baseadas nesse processador Al m disso e porque a VESA uma associa o de empresas de equipamento de v deo as suas implementa es foram quase exclusivamente nesse dom nio Quando surgiu o processador Intel Pentium a norma n o estava preparada para trabalhar com esse processador pelo que foi ultrapassada pela concorrente PCI Dk portos Erk nor Dk portos Erk nor wLa EA Barre no BA Fonai s rio Porta z paralela Diwa di quates T A a A E a a E Figura 9 Esquema de barramento integrado VLB s ncrono e ISA ass ncrono e PCI Peripheral Component Interconnect A solu o VESA assentou numa boa ideia mas seguiu um processo de engenharia limitado Em paralelo com o desenvolvimento do VL Bus a Intel liderou a cria o de um grupo de trabalho conhecido por PCI Special Interest Group com o mesmo objectivo de ultrapassar as limita es d
2. o tem um n mero limitado tipicamente da ordem de dezenas ou centenas de milhares de vezes ao fim do qual a EEPROM chega ao fim de sua vida til e deve ser substitu da STATIC RAM Mem rias em que cada bit armazenado num flip flop normalmente constitu do por um par de inversores cruzados E chamada est tica porque ret m um valor armazenado enquanto for alimentada por corrente ao contr rio da DRAM que necessita um impulso de refresh a intervalos regulares Ao contr rio da ROM perde o seu conte do se deixar de ser alimentada pela corrente A mem ria SRAM geralmente mais r pida que a DRAM mas como cada bit exige alguns trans stores cerca de 6 para um mesmo tamanho a capacidade da SRAM menor menos bits para uma mesma rea O custo Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 62 por bit superior ao da DRAM e utilizada para os componentes mais cr ticos em termos de desempenho p ex a mem ria cache Mem ria Flash ou Flash RAM A mem ria Flash um tipo de mem ria n o vol til por ser constantemente alimentada por uma bateria que pode ser apagada e regravada em unidades de mem ria chamadas blocos E uma varia o da EEPROM que de modo diferente da mem ria Flash apagada e reescrita byte por byte um processo mais lento que o feito em blocos A mem ria Flash usa tens es usuais de um computador para apagamento e reprograma o A mem ria Flash largament
3. dois tipos ou n veis de cache Primary cache L1 cache level one cache Uma pequena r pida mem ria cache dentro ou pr ximo do CPU Por exemplo a maioria dos processadores Pentium tem um chip de 16 KB cache n vel 1 que consiste numa cache de 8 KB para instru es e 8 KB para dados Secondary cache Second level cache level two cache L2 cache Maior mais lenta que a cache prim ria e a mem ria principal Enquanto a cache principal est normalmente no mesmo integrado do CPU a cache secund ria esta normalmente conectada ao CPU atrav s do seu barramento externo Mem ria asynchronous Opera o ass ncrona Uma opera o ass ncrona aquela em que e necess rio um per odo de tempo m nimo para nos assegurarmos que a opera o foi conclu da Cada uma das opera es internas de um chip ass ncrono de memoria DRAM t m estabelecido um tempo m nimo para execu o de forma a que se ocorre um ciclo de rel gio antes desse tempo m nimo se esgotar tem de ocorrer outro ciclo de rel gio antes que a pr xima opera o se possa iniciar Modo de opera o da mem ria DRAM Dynamic Random Access Memory Uma mem ria DRAM pode ser vista como uma tabela de c lulas formada por n linhas e m colunas Estas c lulas s o formadas por condensadores e cont m um ou mais bits de dados dependendo da configura o do chip Esta tabela endere ada atrav s dos descodificadores de linha e coluna que por sua vez
4. P gina 23 PTS TELA Ta mprhikinpati Figura 14 Esquema de conectores para v rias normas de barramentos USB significa Universal Serial Bus e pretende ser o barramento norma para todos os dispositivos que necessitem de baixo desempenho tal como teclado rato modem scanner impressoras etc Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 24 Hoje em dia j grande parte das arquitecturas chipsets existentes disponibilizam este tipo de barramento ver Figura 3 2 11 e apenas uma certa in rcia ou estrat gia comercial da ind stria ainda n o permitiu que este barramento seja completamente utilizado Carlos Silva Jo o Constantino Engenharia Inform tica Alguns exemplos de Arquitectura t picos Arquitectura do sistema para um 486 ou compativel Arquitectura do sistema para um Pentium P5 ou compat vel 33MHz USBL USB2 02 01 2004 P gina 25 USB USB2 south Bridge Arquitectura do sistema para um Pentium I P6 Figura 15 Exemplos de arquitectura Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 26 Placa Principal Motherboard gt System Bus Frontside Bus ES I IO Busses DIMM Sockets IDE Drive Connectors The new 168 pin memory module Ultra DMA boosts performance to 33MBps standard which supports SDRAM as well as EDO and FPM RAM TAGRAM AT power supp
5. as com os processadores RISC e alguma arquitectura dual pipelined ou superscalar para processamento concurrencial em simult neo de v rias instru es Inclufam caches pipelining fetching antecipado etc O processador Pentium permitiu uma melhor manipula o de dados do mundo real como voz som escrita manual e imagem Vers es posteriores inclu am tecnologia MMX inicialmente acr nimo de MultiMedia eXtension e mais tarde revelado pela Intel como acr nimo de Matrix Math eXtension desenhada especificamente para o processamento mais eficiente de v deo udio e imagem Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 49 O Pentium Pro foi o novo processador P6 e inclu a uma segunda mem ria cache integrada e muito mais e mais avan adas caracter sticas RISC O processador Pentium Il continha um chip de memoria cache de alta velocidade numa inovadora cartridge SEC Single Edge Contact que se conectava motherboard atrav s de um simples conector em oposi o liga o por m ltiplos pinos O muito caro processador Pentium Il Xeon teve como objectivo o mercado de servidores e incorpora um chip extra de mem ria cache O Outono de 1999 assitiu ao aparecimento do Coppermine uma vers o melhorado do Pentium III O chip inclui 256Kb de mem ria cache L2 que funciona velocidade do processador Pentium IV Ao contr rio do Pentium Il Pentium Ill e dos v rios Celeron
6. ncia de dados para a interface Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 35 gr fica que de acordo com as especifica es AGP se situa acima de 1GB por segundo O segundo chip do chipset o Southbridge que respons vel por comunicar com os dispositivos perif ricos Entre estes incluem se as interfaces PCI controladores IDE de discos r gidos e DVD CD ROMs e controladores USB bem como interfaces para placas de som e placas de rede LAN A Northbridge e a Southbridge est o ligadas atrav s de um canal barramento de dados Alguns exemplos o chipset VIA KT133A atinge o modo de transfer ncia PCI 133 que atinge os 33MB s Come ando com o VIA KT266A chipset o V Link com 266MB s utilizado que da mesma forma acedido por ATiIs IGP 320 chipset At ao momento a maior velocidade de transfer ncia te rica oferecida pelo chipset nForce com Hypertransport e 800MB s Os chipsets Intel 845 e 850 com Hub Link V1 0 proporcionam 266MB s Interface Northbridge to Southbridge Como facilmente perceptivel esta interface representa uma faceta muito importante no que concerne ao design do chipset Os chipsets antigos utilizavam um barramento PCI para esta liga o mas enquanto os 133MB sec a 33Mhz eram suficientes inicialmente com discos placas de som placas de rede e outros perif ricos a partilhar o bus PCI este passou a ser a factor de atraso por engarrafemento enquanto a veloc
7. o do CPU que continuar a realizar as suas instru es Por norma existe apenas um controlador de DMA em cada arquitectura que disponibiliza quatro canais de DMA o que permite ter quatro dispositivos interligados atrav s de DMA aumentando com isso o desempenho particular de cada dispositivo e por conseguinte do sistema em geral Evolu o hist rica e ISAXT Os primeiros computadores pessoais basedos no Intel 8088 e 8086 funcionavam a velocidades de 4 77 e 6 MHz A estas velocidades o desempenho do barramento suficiente para acompanhar o resto do sistema Esta implementa o define por isso um nico barramento para interligar CPU RAM e todos os outros dispositivos Figura 3 5 Este tipo de barramento surgiu com o IBM XT s ncrono com o processador e tem uma largura de 8 bits Posteriormente este barramento adoptou o nome de ISA XT ou ISA de 8 bits Nota Quando dois dispositivos se baseiam no sinal de velocidade para coordenar a comunica o entre os dois diz se que s o s ncronos Memia Fainmieni Paai s rie Porta paralela Drie disquetes Dipo tie Ectrios Figura 7 Esquema de barramento nico aplicado no IBM PC XT ISA XT e ISAAT Em 1984 com o surgimento do processador Intel 80286 surgiu a norma ISA Industry Standard Architecture que uma evolu o do barramento anterior O i80286 trabalha a velocidades entre 12 16MHz o que substancialmente superior velocidade permitida pelo barram
8. AMD e da Cyrix suportam velocidades mais elevadas leia se acima dos tradicionais 66MHz no barramento do processador A introdu o do Pentium Ill fez se com motherboards semelhantes s utilizadas para o Pentium Il Contudo para melhor explorar algumas caracter sticas do novo processador a Intel desenvolveu uma nova fam lia de chipsets 1800 sendo j vulgarmente utilizado o chipset designado por Camino i820 para a variante Xeon do Pentium III foi desenvolvido o equivalente i840 As principais inova es s o uma maior velocidade do barramento do processador 133MHz o suporte de mem ria Rambus DRAM que pode operar a velocidades superiores a 600MHz maior velocidade do interface AGP 4X AGP o suporte do interface UltraATA 66 para discos r gidos e o suporte da especifica o AMR Audio Modem Riser Num n vel de desempenho semelhante e em alguns casos at melhor o chipset 7xx lronGate da AMD VIA foi desenvolvido para suportar os processadores da AMD Duron Athlon e XP Em v rios testes preliminares esta ltima solu o revela se superior em termos de desempenho permitindo maior flexibilidade na utiliza o de mem rias Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 32 Mantendo uma arquitectura semelhante mas desta feita para o Pentium 4 a Intel desenvolveu o chipset i850 cuja caracter stica mais marcante o aumento da velocidade no barramento do processador para 400MHz e um
9. Inform tica 02 01 2004 P gina 18 e Barramento Local Al m do barramento de E S o barramento local funciona a determinada velocidade que nem sempre a mesma da do processador Por isso quando atr s se referiu que os barramento de E S s ncrono ou ass ncrono com o CPU Isto acontece pois os processadores evolu ram no sentido de trabalharem a velocidades internas m ltiplas da do barramento Chama se a isso Al m desta discrep ncia entre CPU e barramento local existe ainda a diferen a entre barramento local e barramento E S sobre esta diferen a que se deveria referir os termos s ncrono ass ncrono pelo que o correcto seria dizer que determinado barramento s ncrono ou ass ncrono com o barramento local Antes de 1993 altura em que surgiu o processador Intel 80486DX2 50 ver Processador Velocidade de rel gio os barramentos locais trabalhavam mesma velocidade que o processador portanto CPU e barramento local eram s ncronos Quando surgiu a t cnica da multiplica o de velocidade o barramento local funcionava velocidade de base ou seja se o processador tinha uma velocidade m xima de 50 MHz e duplica o 2x de velocidade ent o a velocidade do barramento local era de 25MHz Posteriormente passou a haver fundamentalmente dois tipos de barramento caracterizados pela sua velocidade 66 MHz e 100 MHz sendo este ltimo utilizado apenas em arquitecturas baseadas no Pentium II A tabela seguinte apre
10. ROM por defini o n o vol til ret m o seu conte do mesmo quando o computador desligado em contraste com a RAM muitas vezes utilizada para armazenar programas em sistemas embutidos uma vez que estes servem um prop sito fixo E tamb m usada para Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 61 armazenar o software de mais baixo n vel de boot firmware em computadores PROM Programmable Read Only Memory Tipo de mem ria ROM que pode ser escrita utilizando um programador PROM Esta mem ria pode ser rejgravada uma vez A grava o feita queimando fus veis portanto um processo irrevers vel A programa o feita aplicando impulsos de voltagem muito superior aos encontrados numa situa o de funcionamento normal EPROM Erasable Programmable Read Only Memory Pode ser apagada por exposi o a luz ultravioleta b Figura 37 a EPROM onde pode se ver a janela para irradia o ultravioleta b Apagador de EPROM EEPROM uma ROM program vel pelo utilizador e que pode ser apagada e reprogramada repetidamente atrav s da aplica o de uma tens o mais elevada que a tens o normal de opera o Diferentemente das EPROM s as EEPROM s n o precisam ser removidas do equipamento ou computador para ser modificadas Entretanto o apagamento e reprograma o tem de ser feito para todo o conte do da EEPROM e n o seletivamente O processo de apagamento e reprograma
11. armazenamento custo e taxa de mudan a do estado que cont m Os registos do CPU s o r pidos poucos caros e tipicamente alteram o seu estado ap s a execu o de um ciclo pequeno de instru es m quina H outros tipos como cache PROM disco magn ticos que podem ser utilizados para memoria virtual e tapes magn ticas Vamos referir nos memoria principal como aquela que retem os programas em execu o Devido s exig ncias crescentes de um cada vez mais poderoso software as exig ncias colocadas mem ria principal cresceram a um ritmo impressionante nos ltimos anos Os computadores t m cada vez mais mem ria que os primeiros PCs e isto tem impacto na arquitectura do computador Armazenar e ler de grandes blocos de mem ria mais lento do que ler de pequenos blocos A RAM uma fonte de dados n o permanente mas a rea da mem ria principal acedida pelo disco r gido Age se permitido diz lo como um entreposto entre o disco r gido e o CPU Quanto mais dados for poss vel disponibilizar na RAM tanto mais r pido o processador executar A mem ria principal est conectada ao processador atrav s do barramento de endere os e do barramento de dados A largura dos barramentos determina quantos endere os de mem ria podem ser acedidos e a largura do barramento de dados quanto informa o pode ser armazenada em cada localiza o De cada vez que um bit adicionado ao barramento de endere os o numero de e
12. computadores pessoais 9 Figura 3 Esquema de barramento local e de E S re 10 Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 3 Figura 4 Esquema de barramento local interno e externo 11 Figura 5 Caracteristicas de barramentos eeseesesesesessereseseserrsrtstsesrstsesertseeseseseseeseseeese 12 Figura 6 Esquema de barramento nico aplicado no IBM PC XT ISA XT 13 Figura 7 Esquema de barramento E S e CPU ass ncrono ISA AT 14 Figura 8 Esquema de barramento integrado VLB s ncrono e ISA ass ncrono 16 Figura 9 Esquema de barramento E S e CPU ass ncrono ISA AT 17 Figura 10 Diversos tipos de barramentos de E S e suas carcater sticas 19 Figura 11 Esquema de barramento com partilha de IRQ s i 21 Figura 12 Esquema de slots para tr s normas de barramentos 23 Figura 13 Esquema de conectores para v rias normas de barramentos 23 Figura 14 Exemplos de arquitectura susana nanafananananana nana Rafa nala nad 25 Figura 15 Anatomia de uma Motherboard seseesseseeesesseseseseseseesesestsrssesesesrseesesesrserseseeee 26 Figura lG SIS CNIpPSetUNI COs E E SRS An Gunn ERRER ERESSE TSEN 34 Figura 17 Arquitectura Northbridge Southbridge rr 34 Figura 18 Chipset Quadro Comparativo chipsets antigos ii 3
13. dedicados ao controlo da mem ria e interface com os barramentos permitiram construir um PC com apenas cinco componentes incluindo o processador central e excluindo as mem rias reduzindo o custo de produ o e aumentando a fiabilidade Esse conjunto de componentes ficou conhecido como o chipset CS8220 Mais tarde esse conjunto de componentes foi reduzido para tr s passando a ser designado por chipset NEAT New Enhanced AT CS8221 e finalmente foi reduzido para apenas um o chipset SCAT Signgle CHip AT 82C386 Realmente n o se pode falar de chipsets fora do contexto da Intel e dos seus processadores Pentium De uma forma resumida para os primeiros processadores Pentium P5 a Intel produz por ordem cronol gica e desde 1993 at 1997 os seguintes chipset Mercury 430LX Neptune 430NX Triton 430FX Triton II 430HX Triton III 430VX Mobile Triton 430MX Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 31 para port teis e o Triton IV 430TX Destes o Triton FX foi o mais popular para sistemas pessoais o Triton II HX o de maior desempenho especialmente til para servidores e o Triton IV TX o ltimo da s rie era topo de gama e veio substituir todos os outros excepto o HX sendo mais vers til em termos de perif ricos e mem ria estando ainda conforme as recomenda es PC97 iniciativa conjunta da Intel hardware Microsoft sistema operativo e da Toshiba sistemas p
14. e paralela interface de v deo discos e disquetes interfaces de rede etc Depois de incluir todos estes dispositivos apenas os mais t picos poucos ou nenhum IRQ restar Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 21 Surgiu ent o a necessidade de partilhar IRQ s Este conceito surgiu inicialmente com as normas MCA e EISA e actualmente usado pela norma PCI Basicamente o que acontece que cada dispositivo tem uma interface com o barramento de sistema sendo esta interface respons vel pela identifica o de cada dispositivo e posterior encaminhamento dos dados at ao destino A interface funciona portanto como um esp cie de multiplexer Figura 3 9 CPU E hem na Figura 12 Esquema de barramento com partilha de IRQ s Plug And Play O conceito de Plug and Play PnP Liga e Pronto uma norma de interliga o de dispositivos adicionais que facilita a r pida e autom tica liga o destes ao resto do sistema Como se fez notar anteriormente a configura o de IRQ s canais de DMA endere os de E S de cada dispositivo nem sempre uma tarefa simples e r pida Por exemplo a instala o dum modem num computador poder ser uma tarefa complicada visto que o IRQ normalizado para o seu funcionamento coincide com o IRQ para uma porta s rie Se o modem for compat vel com a norma PnP tem capacidade de negociar com o barramento a utiliza o destes par metros din mica e rap
15. entre eles controlam a maior parte da informa o que fl i num computador e Comunica o praticamente todas as comunica es entre o PC e os seus perif ricos outros PCs e o utilizador passam pela motherboard e Suporte do processador a motherboard dita directamente a escolha do processador a utilizar no sistema e Suporte de perif ricos a motherboard determina em larga medida que tipos de perif ricos poss vel utilizar no PC Por ex o tipo de placa de v deo que o sistema utiliza ISA VLB PCI depende do tipo de barramentos e slots que a placa utiliza e Desempenho a motherboard um factor determinante na performance do sistema por duas raz es principais a motherboard determina que tipos de processador mem ria barramentos de sistema e interfaces de disco r gido que o PC pode ter e estes componentes ditam directamente a performance do sistema em segundo lugar a qualidade dos circuitos impressos na motherboard tamb m tem impacto na performance e Possibilidade de actualiza o melhoramento upgradeability a capacidade da motherboard determina at que ponto ser poss vel o upgrade do PC Por exemplo algumas motherboards aceitam Pentiums at 133 Mhz no m ximo enquanto outras suportam processadores de 200 Mhz a segunda motherboard caso o sistema inicialmente tenha recebido um Pentium 133 Mhz tem mais possibilidades de upgrade Os primeiros computadores eram constitu dos por poucos el
16. estes termos distinguem se dois tipos de barramento dentro do computador e Barramento Local ou de Sistema que interliga sincronamente CPU e mem ria a parte do barramento que melhor desempenho dever ter no sistema pois interliga os dois principais e insubstitu veis componentes do sistema e Barramento de Entrada Sa da E S que interliga todos os outros dispositivos ao barramento local sendo a sua velocidade e largura em n de bits substancialmente menor que a do barramento local Nota Por vezes este barramento denomina se erradamente barramento de Sistema CFU 4 Harramento Local e po a Dispositivos ESjernM S Ba Tra PT nto E Figura 4 Esquema de barramento local e de E S No caso de ser um barramento E S pode ainda ser caracterizado em rela o sua aplica o e Interna que serve para ligar dispositivos normalizados e existentes em praticamente todos os computadores pessoais teclado portas s rie paralelas drive de disquetes e Externa que serve como forma de expandir as caracter sticas do computador acrescentando novos dispositivos Estes dispositivos interligam se com o sistema atrav s de conectores normalizados para cada barramento e obedecendo s regras de acesso ao barramento e Interna e Externa Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 11 CPU es Mem ria Drive dsqueles e E b E mm sa m EE Tr EL F
17. fun es de I O foram integradas na motherboard h mais espa o para os conectores Tamb m proporciona uma melhor ventila o que o layout LPX O design ATX permitiu tamb m a gest o de energia ao estilo notebook e o shutdown e power up controlado por software A maioria dos Computadores Pentium Pr utiliza este formato Figura 23 Formato ATX Em 1997 a Intel introduziu o layout NLX como um melhoramento ao formato LPX para sistemas de baixo perfil A nfase principal deste design era a facilidade de manuten o Tamb m permitiu a implementa o de cartas AGP Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 40 Paier H onnector q Peripheral conneciors Release latch WO shield Figura 24 Formato NLX Introduzido no in cio da d cada de 1990 o formato Micro ATX que como o nome sugere era uma vers o mais pequena do formato ATX Estas motherboards foram desenhadas para computadores muito compactos e com baixo custo de consumo com capacidades de expans o limitadas Figura 25 Formato Micro A TX O formato FlexATX era uma evolu o esperado do Micro ATX Lan ado em 1999 tinha como objectivo os requerimentos da motherboard e n o as exig ncias de todo o sistema Este formato pretendia reduzir ainda mais o tamanho do formato ATX original e completamente compat vel com as motherboards ATX e Micro ATX Aguarda se o aparecimento do formato WTX desenhado principa
18. motherboards Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 43 Conectores de Teclado e Rato O controlador de teclado faz o que o nome indica Tamb m controla a porta PS 2 E alguns PCs este controlador est integrado no controlador Super I O de forma que a motherboard n o tem um chip separado com estas fun es Bateria O PC utiliza uma bateria de baixo custo para manter detrminada informa o quando o computador desligado p ex os par metros da BIOS a data e hora corrente e as assigna es de recursos para os sistemas Plug amp Play Jumpers Jumpers s o pinos na motherboard ou noutro dispositivo que s o utilizados para providenciar informa o de configura o ao hardware Um jumper simples consiste num par de pinos com um shunt rectangular que pode ser colocado em ambos os pinos para os ligar ou fechar short them together O hardware est programado para agir de uma forma quando quando o jumper esta fechado e de outra quando est aberto Para algumas fun es s o utilizados grupos de jumpers Os junpers s o normalmente numerados JP1 JP2 etc Pin Connectors A motherboard fornece v rios conectores que est o ligados aos LEDs da caixa indicadores e switches S o os seguintes Power LED and Keylock Switch Reset Switch Turbo Switch Power Switch Turbo LED IDE ATA Hard Disk Activity LED Speaker CPU Fan Suspend Mode LED BIOS ver
19. tr E i i DO ni m O ms e E As pe qa i DN D 0a 1 Figura 33 EDO Parity Memory A verifica o de paridade que podemos encontrar no chips SIMM refere se forma como o computador se assegura que os dados armazenados n o est o corrompidos SIMM sem paridade utilizam 8 bits para armazenar cada byte de dados enquanto SIMM com verifica o de paridade dedicam um bit adicional o nono especificamente para detec o de erros A verifica o de paridade encontra se principalmente em m quinas antigas uma vez que os novos chips RAM s o mais fi veis tornando a verifica o de paridade desnecess ria SIP Single In line Package Cont m um banco completo de RAM e era o primeiro tipo de mom ria utilizado em PCs 30 pin SIMMs Single In line Memory Module Figura 34 SIMM Tamb m cont m um banco completo Os primeiros SIMM e SIP tinham 30 contactos pinos Capacidades eram de 256Kb 512Kb 1Mb 2Mb e 4Mb O ciclo de refresh era de 80ns ou mais lento antes de os 70ns se tornare comuns em duas formas Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 57 e 9 chip SIMM 9 chips com 1 bit de largura e 3 chip SIMM 2 chips de 4 bits de largura e 1 chip de 1 bit de largura ou 3 chips de 3 bits de largura Se o correcto refresh for utilizado SIMMs com diferente numero de e diferentes velocidades podem ser utilizados em conjunto SIMM de 72 pinos eram utilizados princi
20. 0 MBps e EISA Enhanced Industry Standard Architecture o barramento desenvolvido por um cons rcio de empresas como resposta proposta fechada da IBM Pretendeu ser uma evolu o e manter compatibilidade com a norma ISA mas incluindo grande parte das potencialidades do MCA As suas caracter sticas t cnicas s o semelhantes ao EISA nomeadamente a adop o do conceito de bus mastering Tem uma largura de 32 bits trabalha a 8MHz e tem uma capacidade de transmiss o m xima de 32 MBps As suas utiliza es limitaram se a servidores pelo que em termos comerciais n o teve grande sucesso e foi rapidamente abandonada quando surgiu a norma PCI 1993 e VESA Local Bus O aumento da frequ ncia de funcionamento dos processadores continuou a pressionar os desenhadores de sistemas para encontrar solu es mais equilibradas No entanto o aumento de desempenho apenas era relevante na rela o do processador com alguns perif ricos como os discos e monitores gr ficos sobretudo com a adop o dos sistemas operativos baseados em mem ria virtual e interfaces gr ficos tipo Windows Com efeito perif ricos como o teclado ou o rato n o careciam de um desenvolvimento semelhante A solu o bvia e semelhan a do que se passou com a mem ria cache consistia em permitir instalar os perif ricos mais cr ticos num barramento mais pr ximo do barramento do processador globalmente esses barramentos designam se por barramentos locais L
21. 004 P gina 36 Tal como o southbridge o ICH encarrega se das formas mais b sicas de I O tal como USB portas s rie audio e outras Tamb m um controlador PCI Comunica com o GMCH atrav s de um bus a mais de 233MBps que o dobro da conec o habitual entre o nortbridge e o southbridge Ainda mais importante este novo bus pode detector diferentes tipos de dados tal como streamed audio ou acesso ao disco rigido e optimiza o fluxo de dados A compara o seguinte d uma ideia dos v rios chipsets de alguns fabricantes Cabe aqui uma chamada de aten o para o facto de o processador e a placa gr fica por si s n o serem os nicos factores que afectam o desempenho de um PC Chipset 430FX 430MX 430HX 430VX 430TX AMD 640 450KX 450GX 440 Features VIA VP2 97 CPUtype P5 P5 P5 P5 P5 P5 MMX Pentium Pro Pentium Peni K5 K6 Pro Pro 6x86 MX Codenam Triton Mobile Triton Triton III Triton Orion Orion Nato e Triton Il IV Workstation Server Bus 66 66 MHz 66 66 MHz 66 75 MHzS 66 MHz 66 MHz 66h Speed MHz MHz MHz SMP Dual No No Yes No No Yes Yes Yes Yes CPUs 4 CPUs Memory FPM FPM EDO SDRAM SDRA SDRAM FPM FPM FPM types EDO EDO FPM EDO M BEDO EDC FPM EDO EDO SDF FPM FPM Max 128MB 128MB 512M 128 MB 256 512 MB 8 GB 1GB 1 GE Memory B MB Maximum 512KB 512KB 512KB 512 KB 512 KB 2048 KB N A Cache Size Ultra DMA No No No No Y
22. 6 Figura 19 Chipset Quadro Comparativo chipsets recentes 37 Figura 20 Formato Baby AT BAT soa T E E TE A E E a R 38 atei g A Ponto LE S T E E E E 39 Fig r 22 Formato A TX ee Ea e a Era a RE Aas RIESE RERET Ra SETERS 39 Fig ra 23 Formato NEX sas apena adia a EE E E AEE A ERASE Eas EAEE 40 Fig ra 24 Formato Micro FX canas a aaa cana Aa doa asa 40 Figura 25 Compara o de tamanhos entre os diversos formatos 41 Fig ra 26 CPU as ara ng as O q DD E ES 45 Figura 27 Arquitectura b sica de um processador Pentium 46 Figura 28 Pentum IV issan aaa acao da DO ana na a cana cu na aa 49 Figura 29 Acesso a c lula de mem ria por linha e coluna 54 Figura 30 Acesso em modo PAGINA qa sas easeieraqaacin gaRaaiade canada edad esnaa San acna deita coqueineda me cadadie 55 Fig rasl Fast Pase Mode sr ene a E E E A A N S 55 IIRA E S D D aa a aa sas ss is fap soda fa adiada paia ia tapa 56 Figuras SIMM PNR RR RR RR RSRS RR s ESER Re aE Ssnan 56 Fisuras E SIM Na SR RRA ARAA RRA RA RRE ARA RA AAR RRA A 57 Figura 3S DRAM veeraa e e R E EE 58 Figura 36 a EPROM onde pode se ver a janela para irradia o ultravioleta b Apasadorde PP ROM aca 20 aa a n e 6l Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 4 Arquitectura do Computador Objectivos e Compreender os conceitos de arquitectura de computador e barramento e Compreender a
23. Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 1 ISPGAYA a Sagrada Arquitectura de um ostema PG Autores Carlos Silva Jo o Constantino Data 20 12 2003 Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 2 Indice Indies ds BIDITAS sra e a e a a A 2 Arquitectura do Compulador assa inr e a EAER a RRS 4 Arg itect ura do Computador sasoe R R RR RRR RRR RR RRR RRRS 4 DI BIE LET E 4 EDLE KOS IlO 6 PALPE EEEE E E SIDES RS 4 A arquitectura de computador tem 3 objectivos fundamentais 6 Vectores Evo lUO S aenean EEEa AE A E EEEE S Renda saias sn as Randon Rs aaa 7 B rramentO openen ana ANN NAN RR NR RN PR 9 posse Barramento sacar Aana nR ARR RARR R AA RAR RR RARR 9 Pedidos de Interrup o e sssesseeseseeseeseseeseeseseessesesesteseseesesseseesesseseesesseseesesseseesesseses 12 ACESSO Dreco a Menor a r a a ar ce re a ar a 12 Evoluca hist ricas sd e A O O a 13 Termos E EXPrE SSO o ORNE RR REPOR PRN ROOT PRN REAR OPS 19 Alguns exemplos de Arquitectura PICOS suas ans alada aaa cds 25 Placa Principal Motherboard sssenseeseseesesseseesesseseesssseseesesseseesesesesseseesesseseesesseseesessesee 26 Componentes constituintes sseessseeseeseseeseesesetsesststsessestesessestesestesessesesesseseesesseseesesreset 29 CMPS Cla a a A S 30 Controlador de Memoria Siisera aanas Earn a EAO SARSAN EESAN EARS Saia 32 Realtime Clock
24. Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 5 compara o entre valores num ricos e aritm ticas somas multiplica es etc elementares estipuladas pelos programas e pela unidade de controlo unidade que controla todo o funcionamento do computador Esta unidade respons vel pela extrac o da mem ria central das instru es do programa tendo ainda a seu cargo a respectiva descodifica o com base na qual distribui e gere as tarefas necess rias sua realiza o pelas restantes unidades da CPU A terceira unidade do modelo de Von Neumann a unidade de entrada e sa da Esta unidade estabelece a ponte entre o computador e o mundo exterior permitindo que diversos perif ricos teclado rato discos placas multim dia ecr etc sejam ligados e possam comunicar com o sistema central Neste estudo faremos uma descri o ou especifica o das compet ncias dos diversos componentes do computador a forma como se interligam comunicam e se coordenam os diversos recursos Torna se importante introduzir aqui os conceitos de motherboard e chipset quando nos referimos aos termos chipset ou motherboard estamo nos a referir especificamente arquitectura do computador No entanto e A utiliza o do termo chipset correcta na medida em que se refere a um conjunto de componentes micro electr nicos que definem as caracter sticas gerais do computador compet ncias organiza o coordena o etc D
25. a liga o mem ria feita por dois canais de mem ria RDRAM designada por DRDRAM Double o que permite uma largura de banda de 3 2 GBps Uhau Mas a depend ncia da cara mem ria RDRAM obrigou a Intel a repensar a sua estrat gia tanto mais que concorr ncia apresentou igualmente importantes inova es Do lado da Intel foi ent o introduzido o chipset i845 que suporta a mem ria SDRAM mais lenta cerca de tr s vezes mas muito mais econ mica Do lado da concorr ncia de assinalar o aparecimento do chipset VIA KT266 O aumento vertiginoso da velocidade das mem rias SDRAM associado ao aumento de capacidade e diminui o dos pre os tem aproximado muito o desempenho de variantes deste tipo de mem ria com a mem ria RDRAM Este ter sido porventura o princ pio do fim destas mem rias que nunca foram economicamente vi veis O acompanhamento desta evolu o das mem rias implicou algumas modifica es nos ltimos chipsets referidos A Intel lan ou o i845D enquanto a VIA e a AMD lan aram os KT333 e KT400 todos eles suportam as mem rias mais r pidas PC1600 e PC2100 SDRAM tamb m conhecidas por DDR200 e DDR266 respectivamente O chipset inclui um vasto conjunto de m dulos essenciais ao funcionamento do sistema Gerador de clock Controlador de barramento Timer Controlador es de interrup es PIC Programmable Interrupt Controller e Controlador es de acesso directo mem ria DMA Direct M
26. a no m dulo tem como objetivo armazenar os dados mais frequentemente usados de modo a minimizar o acesso DRAM que mais lenta Uma das vantagens deste chip interno de SRAM que um barramento mais largo pode ser usado entre a SRAM e a DRAM efetivamente aumentando a largura de banda e melhorando a velocidade mesmo que haja uma perda dado n o encontrado na cache Protocol based DRAM Todas as SDRAM j discutidas t m linhas separadas de controlo endere o e dados que limitam a velocidade pela qual podem operar com a tecnologia corrente A fim de superar essa limita o muitos designs implementam todos esses sinais no mesmo barramento Isso feito atrav s de protocolos de comunica o donde vem o nome Protocol Based DRAM s Os dois protocolos Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 60 mais importantes s o SyncLink DRAM ou SLDRAM e Direct Rambus DRAM DRDRAM da Rambus Inc DRDRAM Direct Rambus DRAM uma arquitectura totalmente nova para as mem rias RAM completada com bus mastering e um novo canal o Canal Rambus Rambus Channel entre os dispositivos de mem ria Rambus Channel Slaves A partida parece uma solu o muito r pida devido sua elevada velocidade de opera o at 800Mhz Na realidade contudo este formato apenas 2 vezes mais r pido que as SDRAM usuais devido menor largura do barramento 1 Gbits vs 64bits Um canal Direct Rambus inc
27. a o design extraordin rio do P4 a performance SIMD Single Instruction Multiple Data Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 51 Mem rias RAM e SRAM e Introdu o e Memoria Cache e Memoria Principal RAM ass ncrona e Memoria Principal RAM s ncrona Mem rias Introdu o A mem ria um dispositivo destinado a armazenar dados para uso de um outro dispositivo como por exemplo um computador A maioria dos dispositivos de mem ria representa os dados de forma bin ria com 0 s e 1 s Num computador estes n meros correspondem aos estados ligado e desligado do circuito eletr nico Cada d gito bin rio chamado bit que a unidade b sica de mem ria num computador Um grupo de oito bits denominado byte e pode representar n meros decimais de 0 a 255 Os primeiros computadores por volta do ano 1940 e in cio de 1950 usavam tubos de raios cat dicos similares aos tubos de televis o para armazenar dados A cobertura fosforescente num CRT do ingl s Cathode Ray Tube permanece acesa por um curto per odo depois que um feixe de el trons a atinge Desta maneira um padr o de pontos poderia ser escrito num CRT representando 1 s e 0 s e poderiam ent o ser lidos antes que apagassem Um tubo usado para armazenamento de dados tinha de sofrer refresh ou seja os dados tinham de ser lidos antes que a luminosidade se perdesse e ent o regravados para que se mantivessem n
28. ador de teclado Secondary Cache Controller A mem ria Cache ser referida mais adiante neste estudo Controlador DMA O DMA utilizado por certos dispositivos para ultrapassar o CPU e aceder mem ria directamente O Canal DMA pode tamb m ser partilhado por dois dispositivos libertando o CPU de uma enorma carga Canais de Acesso Directo Mem ria S o canais utilizados por diversos dispositivos para transferir directamente informa o de e para a mem ria N o s o muito conhecidos porque h poucos s o utilizados por poucos dispositivos e consequentemente d o menos problemas na configura o do sistema como p ex IRQs No entanto os conflitos de DMA podem causar problemas de sistema muitos estranhos e que podem ser muito dif ceis de diagnosticar Hoje em dia s o utilizados mais com floppy drives de tapes e placas de som Canais e Fun es Existem 8 canais de DMA caracterizados por e Channel Number numero do canal de 0 a 7 e Bus Line 8 16 bit para canal DMA acess vel a todos os 16 bit only canal dispon vel apenas para carts de 16 bit ou No para um canal reservado apenas para uso pelos dispositivos de sistema e Typical Default Use Desci o do dispositivo ou fun o que normalmente utiliza este canal e Other Common Uses Lista de outros dispositivos que normalmente utilizam este canal ou permitem o uso deste canal nas suas op es e Description Desci o do canal e como utilizado e Co
29. agem nas motherboards mais recentes Estes reguladores reduzem a voltagem de 5 V para a voltagem tipicamente necess ria pelos processadores 3 3 V ou menos Os produtores de processadores na sua luta para evitar que os seus chip derretam devido ao calor gerado pelos milh es de trans stores que os comp em incorporaram uma voltagem dual ou esquema split rail nos seus desenhos mais recentes Assim s o fornecidas duas correntes ao processador a externa tipicamente 3 3 V enquanto a interna menor de 2 8 a 3 2 V O regulador de voltagem e os jumpers que o controlam respons vel por gerar a voltagem correcta para o processador Em muitas motherboards o n vel de arrefecimento do caixa do sistema importante para garantir que os reguladores de voltagem s o arrefecidos de forma satisfat ria o sobreaquecimento dos reguladores de voltagem pode levar a bloqueios do sistema e outros problemas Condensadores Capacitors S o componentes el ctricos passivos como tal recebem pouca aten o que s o usados para filtrar e smooth sinais na motherboard Recentemente not rio que muitos produtores de motherboards reduziram o n mero de capacitores ou utilizam outros menores e mais baratos Com o tempo este tipo de condensadores tendem a secar e a perder a sua efic cia o que pode levar ao aparecimento de sinais n o filtrados causando problemas quase imposs veis de detectar e reduzindo o tempo de vida til das
30. ais e Coordena o O princ pio fundamental de coordena o dentro do sistema o tratamento dos pedidos de interrup es interrupt request IRQ Quando determinado dispositivo necessita de participar no processamento emite um pedido ao CPU IRQ Este por sua vez reconhecendo o pedido cada dispositivo emite um IRQ nico no sistema p ra por momentos as suas tarefas e inicia o processamento das tarefas requeridas pelo perif rico Todos os dispositivos funcionam baseados neste princ pio pelo que se considera o CPU o coordenador geral entre os componentes do sistema Como o CPU o nico coordenador das transac es no sistema n o ocorrem conflitos e Comunica o As comunica es s o realizadas atrav s do barramento em ingl s bus Al m de coordenar as actividades dos dispositivos o CPU respons vel pela c pia de dados da mem ria para o perif rico e do perif rico para a mem ria e Expans o Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 7 O computador deve ter possibilidade de evolu o ao longo do tempo Ou seja o sistema deve prever o acr scimo de novos componentes Estes devem interligar se de forma simples e normalizada para que as altera es no resto do sistema sejam nulas ou m nimas O funcionamento gen rico duma arquitectura apresenta um conjunto de interfaces f sicas slots que permite que outros dispositivos sejam acrescentados ao sistema Como esses no
31. am os fabricantes de motherboards Foi na tentativa de solucionar este problema que emergiu o conceito de slots e sockets A sua utiliza o permite que componentes como placas gr ficas modems placas de som e placas de rede desde que n o sejam on board possam ser facilmente substitu das uma vez que estes componentes n o fazem parte integrante da motherboard No final da d cada de 1990 houve uma corrente no sentido de colocar perif ricos desenhados como chips integrated peripherals directamente na motherboard Inicialmente apenas chips de udio e v deo devido necessidade de adaptadores de som e adaptadores gr ficos separados mas com o tempo a integra o de perif ricos tornou se mais diversa e incluiu itens como p ex controladores SCSI LAN e mesmo RAID Apesar dos benef cios evidentes em termos de custos a maior restri o a esta abordagem prende se com a dificuldade em upgrades futuros Componentes constituintes Uma motherboard constitu da pelo seguinte conjunto de blocos que se podem identificar com relativa facilidade inspeccionando uma motherboard e simultaneamente consultando o respectivo manual t cnico ou ainda um diagrama de blocos de uma das arquitecturas ao n vel do sistema 1 Conector para a CPU eventualmente mais do que um 2 Chipset 3 O contador de tempo real RTC Real Time Clock que mant m o registo da hora actual na realidade o n mero de segundos desde o dia 1 de Janeiro
32. ass Rs A R aa Una 33 Keyboard and mouse controller aaa asia adia a pa aa aa 33 Secondary Cache Controller asa senna eae Rare Ota aa e Uva na scenes 33 ayers OL CACHE aa a EEEE Erro Marcador n o definido Controlador DMA eonen a a a aaa E RS 33 IHA Northbridge Southbridge vs Intel Hub Architecture eeeeeeeeseereeeesrereesesee 35 Factot Forma Forn Facial asia sat ad RU aiaa aiaa ai e aariin 38 Outros componentes de uma Motherboard erre 42 Unidade de Processamento Central CPU ca seua parir pas E RR A A 45 Os componentes principais do Processador reeeereereereereeeana 46 LO S c pi i if pa RS RRe TEREI RARA PDD ER UU qe es PRE NERD ARENA PE NE RA 48 Pentium E RED TS Ra dada Dadas DOS 49 Memoras RAM E SRAM sessao asadaaia oia a a aU RS aa a 51 MEMOS a E PER RARER RE RERE RERE R RR RRE RRE RERE R ARA NORA RR RER PR 51 Memoria Principal 32 22 208 88 203 2990000 qua 2008 Rs TODA DR CODE Du DOD Du JOD E E S 52 Memora Cache ssenasassss enn a Ea REEERE 52 Primary cache L1 cache level one cache aaa SR Da 53 Secondary cache Second level cache level two cache L2 cache 53 Memoria CAs AChrOnQUS sa GR A A Ra A DANTES OA Upa a qa 53 MEMORIA nchronDia a sss sa A E 57 Memenias ROM and Sac aasanaRa RASA a a a a A EEE 60 ndice de Figuras Figura 1 Organiza o de um computador digital convencional C Controlo D Dados R Resultados SUCOS sn DE A E E EE 4 Figura 2 Dispositivos externos comuns em
33. complexidade destas instru es usual implementar a unidade de controlo nomeadamente o seu descodificador com base numa ROM chamando aos programas a residentes microc digo Os processadores RISC implementam regra geral um conjunto de instru es bastante reduzido poucas dezenas o que permite que o descodificador seja implementado em l gica pura circuitos b sicos de l gica booleana Este facto resulta em processadores bastante mais eficientes e capazes de funcionar a frequ ncias de rel gio bastante mais elevadas geralmente os processadores RISC s o aplicados em esta es de trabalho Actualmente assiste se a uma fus o de ambas as tecnologias Por exemplo o Pentium Pro da Intel um processador CISC em que cada instru o complexa internamente traduzida para um conjunto de instru es simplificadas que s o executadas por tecnologia RISC Deste modo conseguiu se manter as vantagens da arquitectura CISC aproveitando em simult neo as vantagens da arquitectura RISC O Pentium A Intel trouxe o PC para o patamar do 64bits com o processador Pentium em 1993 o Pentium manteve o barramento de endere os de 32bits vindo do 80486 mas dobrou o barramento de dados para 64 bits Este processador tem 3 3 milh es de transistors e executa 100 milh es de instru es por segundo MIPS Este processador era totalmente compat vel com os seus antecessores mas introduziu novas caracter sticas tais como algumas semelhan
34. de 1970 ou 1994 4 CMOS RAM e a respectiva pilha que mant m a informa o sobre a configura o 5 ROM BIOS que cont m as rotinas de baixo n vel para controlo dos perif ricos integrados assim como o programa de configura o setup 6 Controladores de perif ricos integrados inicialmente apenas controladores de portas depois gradualmente controladores de discos udio v deo rede e at mesmo controladores de subsistemas de armazenamento sofisticados como os RAID Conectores para a mem ria cache RAM Conectores para a mem ria central SIMM DIMM Conectores do s barramento s 0 Conectores para perif ricos e para indicadores luminosos e interruptores da caixa 11 Fonte regul vel para a CPU VRM que fornece CPU uma tens o adequada e diferente daquela que fornecida pela fonte de alimenta o 00N Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 30 12 Jumpers pequenos conectores que normalmente permitem interligar 2 pinos para configura es de natureza n o program vel isto que dependem apenas das caracter sticas dos componentes implantados na motherboard vulgar encontrar integrado na motherboard os seguintes perif ricos controlador de v deo pode utilizar parte da mem ria central controlador de unidades IDE controlador de unidades SCSI controlador de portas s rie COM controlador de porta paralela LPT controlador de portas USB con
35. documenta o especifica Alguns dos chipsets em uso actualmente Triton 430FX Triton 430VX Triton 430HX Triton 430TX 440LX 440EX 440BX 440BX Carlos Silva Jo o Constantino Engenharia Inform tica 540NX i810 AGPset i820 chipset i815 chipset i850 chipset i845 chipset i845GE chipset Intel E7205 chipset i875P chipset i865 chipset 02 01 2004 P gina 44 Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 45 Unidade de Processamento Central CPU Figura 27 CPU O processador nome reduzido para microprocessador tamb m conhecido por CPU Central Processing Unit Unidade Central de Processamento o componente mais importante do PC Funciona como o c rebro controlando tudo dentro do computador O processador est envolvido directa ou indirectamente em todas as tarefas que s o levadas a cabo pelo computador E um dispositivo espantoso do ponto de vista tecnol gico O processador normalmente o integrado mais saliente com maior destaque na motherboard Tem impresso sobre ele o tipo p ex 486 ou Pentium bem como o log tipo do fabricante pode tamb m estar escondido sob a ventoinha necess ria ao seu arrefecimento enquanto em funcionamento Os Processadores desempenham um papel importante pelos seguintes aspectos Performance O processador provavelmente o mais importante componente considerado isoladamente no desempenho do sistema Os outros di
36. dos diversos componentes do computador a forma como se interligam comunicam e se coordenam os diversos recursos Barramento em ingl s bus um componente da arquitectura do computador atrav s do qual se realizam as comunica es dentro do sistema Arquitectura e Barramento s o portanto dois termos que identificam elementos distintos mas que nos ltimos tempos com a chegada da inform tica a um cada vez maior n mero de leigos se foram deturpando e hoje em dia vulgar ouvi los como sendo a mesma coisa Existem dois problemas fundamentais associados a estes dois elementos e Desempenho O barramento uma factor de atraso do sistema em geral e do CPU em particular e Normaliza o pois deve ser poss vel o desenvolvimento e actualiza o de componentes por diferentes construtores Impressora oia poraa ra Reto Figura 3 Dispositivos externos comuns em computadores pessoais Tipos de Barramento O Barramento o componente da arquitectura do computador que interliga todos os componentes do computador Trata se dum conjunto de condutores el ctricos atrav s dos quais passam tr s tipos de informa o Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 10 e Dados transferidos bit a bit por cada um dos condutores e Endere os que indicam o local de destino origem dos dados e Controlo como sinais de rel gio sinais de interrup o etc Embora nem sempre tenham existido sob
37. e camadas de placas de circuitos impressos Caminhos de cobre chamados traces que se assemelham a um complicado mapa de estradas e que transportam sinais e voltagens atrav s da motherboard A t cnica de fabrica o por camadas permite que algumas camadas transportem informa o para a BIOS processador e barramentos de mem ria enquanto outras transportam voltagem e ground returns sem que os caminhos se curto circuitem nas intersec es As camadas layers s o manufacturadas numa nica e complexa sandu che chips e sockets s o tamb m soldados na motherboard As v rias partes que constituem a motherboard ser o agora analisadas com mais pormenor Embora a cache o chip da BIOS e os barramentos de sistema estejam fisicamente agregados podem ser interpretados como funcionando por conta pr pria e estando conectados motherboard devido forma como operam Isto deve se ao facto de alterando a localiza o f sica de alguns destes subsistemas o efeito da resultante ser praticamente nulo no que respeita s fun es que desempenham e Organiza o de uma maneira ou de outra tudo est eventualmente conectado motherboard A forma como a motherboard foi desenhada e Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 28 as suas camadas organizadas dita a forma como todo o computador vai ser organizado e Controlo a motherboard cont m o chipset e o programa BIOS que
38. e mem ria cache secund ria L2 Controlador de portas s rie paralela Controlador de barramento USB etc Assim cada chipset est preparado para trabalhar com um conjunto limitado desses componentes pelo que determinado computador evolut vel dentro de determinados limites tecnol gicos Diz se por exemplo que um chipset est preparado para suportar e CPU e Pentium II 350 450 MHz a 100MHz RTC e Pentium II 233 333 MHz a 66MHz RTC e Celeron 266 333 MHz a 66MHz RTC e Mem ria e 3 sockets DIMM support SDRAM module 168 pin e M ximo de 384MB 8 16 32 64 128MB SDRAM e ECC e Cache Memory e N vel 1 e N vel 2 existente na cartridge do Intel Pentium II e Barramentos expans o e 2 slots ISA e 5 slots PCI e 1 slot AGP Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 9 Barramento Se os bits que circulam numa motherboard fossem autom veis os barramentos seriam auto estradas e os diversos circuitos seriam as cidades Apesar de utilizada num sentido figurativo esta compara o permite salientar a import ncia que assumem os barramentos nos sistemas de computa o Na realidade por mais r pidos que sejam os componentes utilizados se os barramentos n o permitirem um escoamento de dados adequado o desempenho global do sistema ser pobre Tal como referido anteriormente Arquitectura do Computador usa se na descri o ou especifica o das compet ncias
39. e usada para conter c digos de controlo ou sistemas operativos dedicados como a BIOS de um computador o programa de controlo de um telemovel c meras digitais receptores de sat lite dom sticos controladores embutidos adaptadores de v deo e outros dispositivos O uso da mem ria Flash nestes dispositivos permite a atualiza o dos programas de controlo de maneira f cil o que traz extrema vantagem de custo e tecnologia Todo um programa de controlo de um telem vel pode ser atualizado e fun es novas serem adicionadas sem que a parte f sica precise ser modificada o mesmo acontecendo com as BIOS de computadores Quando estes c digos precisam ser regravados a mem ria Flash pode ser reescrita em blocos facilitando a atualiza o Esta caracter stica torna a inadequada como mem ria de acesso rand mico RAM porque a RAM precisa poder ser endere ada byte a byte
40. ece baixo durante todo o ciclo de p gina age como um flip flop latch invis vel quando CAS est alto e permite que o setup do endere o ocorra assim que o endere o da coluna v lido em vez de esperar que o sinal CAS des a Fast Page Mode tec Figura 32 Fast Page Mode Obtem se tamb m uma redu o no consumo principalmente porque sense e restore current n o s o necess rios durante o page mode Access Os buffers de output s o desligados quando o CAS fica alto O tempo m nimo de ciclo de 5ns para que o buffer de output v a off o que significa que s o adicionados pelo menos 5ns ao ciclo total Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 56 EDO Extended Data Outpout or Hyperpage RAM EDO j n o desliga os buffers de output na subida do sinal CAS Em ess ncia isto elimina o tempo de pr carregamento da coluna enquanto faz o latching os dados para a sa da latching pode ser entendido como o agarrar de forma a ligar permitir comunica o Isto permite que o tempo m nimo para o sinal de CAS ficar baixo seja reduzido e que o pico de subida possa acontecer antes Tipicamente refrescada a 70ns os 60ns tornaram se standard EDO RAS tec tec e ap i x VA that rr TAS jJ A i wA 1 4 mm ii a O areeoro Ad ess po po COU pena COR no OOB jot COA COS 4 o o i
41. ecution Unit Floating 32 bit Point Busses Unit 6d bit Bus Data Bus Interface Level 1 Cache Cache Figura 28 Arquitectura b sica de um processador Pentium Register Utilizado com a fonte impl cita e destino de uma opera o o registo n o tem que ser especificado separadamente Os processadores RISC por sua vez utilizam uma arquitectura load store para adicionar mem ria a um registo esta tem que ser carregada primeiro num registo interm dio Cache Pequena por o de mem ria que retem os dados acedidos mais recentemente ou instru es para que caso sejam necess rias novamente a cache as possa fornecer de forma transparente e mais r pida que a mem ria principal ALU Arithmetic and Logic Unit A parte inteligente do chip do processador que executa comandos tais como adicionar subtrair multiplicar e dividir Tamb m sabe interpretar comandos l gicos tais como OR AND NOT Mensagens provenientes de unidade de Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 47 controlo instruem a ALU quanto ao que fazer ap s o que vai buscar dados ao Register e de seguida executa a tarefa O tamanho da palavra que a ALU pode manipular habitualmente o mesmo estabelecido para o processador como um todo enquanto os seus barramentos externos podem ser mais estreitos Alguns processadores utilizam a ALU para c lculos sobre endere os p ex incrementando o contador de
42. ementos uma unidade de disquetes para armazenamento e um teclado para s nomear alguns Estes dispositivos necessitavam ser conectados de alguma forma de maneira a permitir lhes comunicar uns com os outros Isto era conseguido atrav s da utiliza o da motherboard O computador criado em 1945 por John Von Neumann o EDVAC Electronic Discrete Variable Computer foi o primeiro computador a executar um programa totalmente carregado em mem ria Pesava mais de 26 ton e ocupava uma sala Com o tempo mais e mais dispositivos t m sido integrados na placa principal modems cartas de som ratos etc A medida que o design ficava mais e mais complexo e a performance se tornava dependente de mais factores o desenvolvimento das motherboards teve de isolar os componentes cr ticos em termos de performance dos restantes os mais lentos Os dispositivos mais r pido eram ligados em conjunto atrav s de barramentos mais r pidos enquanto os dispositivos mais lentos eram relegados para pap is de suporte Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 29 Quanto mais componentes eram integrados na motherboard mais dif cilera o processo de upgrade de cada um deles A substitui o de um dos componentes obrigava substitui o da motherboard de modo que se tornou necess rio encontrar um equil brio entre os componentes a integrar e os componentes a n o integrar Esta uma tarefa a que ainda hoje se dedic
43. emory Access Controlador de Mem ria Todos os computadores cont m um circuito l gico chamado controlador de mem ria Gera os necess rios sinais de controlo para a leitura e escrita de informa o de e para a mem ria e permite a interface da memoria com outros componentes principais do sistema O controlador de mem ria est normalmente integrado no chipset do sistema Quando a memoria lida ou escrita dizemos que ocorre um acesso mem ria O controlador de mem ria tem que gerar os sinais correctos de forma a identificar o endere o de mem ria necessita ser acedido e em seguida disponibilizar os dados lidos no barramento de dados para que sejam acedidos pelo processador ou outro dispositivo que os tenha solicitado Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 33 Real time clock O rel gio em tempo real e o chip de mem ria CMOS cont m o rel gio que armazena a data e hora do sistema bem como a RAM BIOS que armazena a configura o da BIOS E alimentado pela bateria do PC que em alguns casos pode estar contida no pr prio package do rel gio Keyboard and mouse controller Os primeiros PCs utilizavam um controlador Intel 8042 para comunicar com o teclado Muitos computadores recentes emulam o controlador 8042 em vez de terem um na motherboard Alguns chips Super I O incorporam tamb m as fun es de control de teclado Isto elimina a necessidade de um chip especifico com um control
44. ento anterior Optou se ent o pela pela desincroniza o entre CPU e barramento O barramento ISA trabalha sempre a 8 MHz enquanto a velocidade do CPU varia O barramento ISA Figura 3 6 tamb m denominado ISA AT para se distinguir do anterior tem 16 bits de largura e a sua capacidade de transmiss o atinge teoricamente os 6 MBps Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 14 Harman vi Forats paralala Drie disquetes Ei ipa Hier Erb nor Figura 8 Esquema de barramento E S e CPU ass ncrono ISA AT e MCA EISA Com o aparecimento dos processadores de 32 bits e o aumento das frequ ncias do clock houve uma natural press o para aumentar a capacidade do barramento o que n o era f cil obter a partir da defini o desajustada do barramento ISA A IBM numa manobra comercial e semelhan a do que fez anteriormente com o ISA tentou ent o impor um novo standard o barramento MCA Micro Channel Architecture com facilidades adaptadas nova gera o de processadores Em resposta para fugir necessidade de licenciamento legitimamente exigida pela IBM os fabricantes de PCs em particular a Compaq criaram um barramento semelhante o EISA Enhanced Industry Standard Architecture Fisicamente o EISA consiste na adi o de um segundo n vel de contactos nos dois conectores utilizados no ISA 16 bit por forma a poder continuar a utilizar as placas ISA Esse segundo n vel expande
45. es 33 Yes 33 No No No USB No No Yes Yes Yes Yes Yes AGP No No No No No No No No No Figura 19 Chipset Quadro Comparativo chipsets antigos Chipset FAS EPE INSS i845 ig50E VIA KT400 i Features 1750 VIA 686 e Pentium ter AMD Duron AMD Duron Codename ET EEE Bus Speed Es DDR Ra E CITE EE Memory L 100 133 166 200 SMP Dual i j Memory SDRAM ea DDR lr SDRAMDDR types RDRAM S SDRAM SDRAM DRDRAM SDRAM Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 37 cacho Seo NH E O O a Yes Yes Yes Yes Ultra DMA E 3366 33 66 VS 33 66 100 15368100 33 66 100 33 66 100 133 Yes Yes Yes Yes Yes 2 0 Yes 2 0 Max USB M RR CE CO CE E m R 1x 2x 1x 2x 4x 1x 2x 4x a 1x 2x 4x 8x Notas a overclocking at 200MHz b overclocking at 166MHz c overclocking at 250MHz Figura 20 Chipset Quadro Comparativo chipsets recentes Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 38 Factor Forma Form Factor O factor forma de uma motherboard descreve a sua forma geral em que tipo de caixas pode ser utilizada que tipo de fontes de alimenta o pode utilizar e a sua organiza o f sica A localiza o f sica dos componentes de uma motherboard afecta aspectos como a ventila o e a acessibilidade aos seus componentes Os PCs mais anti
46. gos utilizavam a forma Advanced Technology AT que tinham 12 de largura O tamanho destas motherboards colocava problemas quer ao upgrading quer evolu o da compacta o Em 1989 o formato Baby AT BAT um formato mais pequeno do formato AT com 9 foi introduzido Figura 21 Formato Baby AT BAT O formato LPX uma variante do formato Baby AT utilizado em computadores de secret ria de baixo perfil E uma variante em desuso com uma variedade de implementa es propriet rias Os slots de expans o est o colocados num suporte central permitindo que as placas sejam colocadas na horizontal No entanto este arranjo torna dif cil retirar a motherboard e maior complexidade de engenharia deste formato corresponde um acr scimo de custos Apesar da coloca o horizontal das placas permitir uma boa circula o de ar dentro da caixa ventoinhas adicionais s o geralmente necess rias Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 39 PENSA slots Figura 22 Formato LPX Em 1996 a Intel introduziu o formato ATX Advanced Technology Extension A motherboard ATX emergui como solu o para os problemas de design dos formatos anteriores Este novo layout permite f cil acesso ao CPU bem como a muitos outros componentes O CPU e os sockets para SIMMs foram recolocados para longe dos slots de expans o de forma a que todos os slots passaram a poder receber cartas full length Mais
47. idade de CPUs AGP e mem rias continuava em crescimento acelerado A solu o foi criar uma liga o dedicada independente de qualquer outro barramento entre o Northbridge e o Southbridge Esta solu o tornou se prevalente com o aparecimento das mem rias DDR VIA p ex instituiu uma liga o V Link dedicada a 266MB sec para os chipsets KT266 e P4X266 e actualizou a para 533MB sec para o novo KT400 e P4X400 Como mencionado anteriormente esta uma area onde um chip nico pode representar beneficios significantes veja se os 1 2GB sec do SiS 745 e 735 Por contraste veja se os 800MB sec no HiperTransport que liga as duas pe as do chipser da Nvidia s nForce que uma das mais r pidas conec es deste tipo IHA Northbridge Southbridge vs Intel Hub Architecture Em vez da normal arquitectura northbridge southbridge para todos os chipsets da s rie 8xx incluindo o i815 e i815E a Intel utilizou a IHA Intel Hub Architecture Tal como no formato antigo o hub IHA formado por duas partes agora chamadas Graphics and AGP Memory Controller Hub GMCH e o I O Controller Hub ICH em vez de northbridge e southbridge O GMCH tal como o nortbridge comunica com o CPU atrav s do FSB e actua como um controlador de mem ria e AGP Tal como o northbridge o GMCH por vezes tem o video integrado mas ao contr rio do northbridge n o cont m um controlador PCI Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2
48. idamente sem necessidade da interven o do utilizador Al m disso necess rio que a arquitectura do computador e o sistema operativo sejam compat veis PnP Desde o surgimento do processador Pentium que todas as arquitectura s o compat veis PnP Quanto a sistemas operativos apenas o MS Windows 95 98 compat vel PnP Porta S rie Paralela Uma porta por defini o um local por onde se entra e sai Em termos de tecnologia inform tica n o excep o Uma porta s rie num computador pessoal da fam lia Intel 80x86 baseia se na norma RS 232 Esta uma norma que define m ltiplas caracter sticas el ctricas sendo a mais importante o facto de definir a transmiss o em s rie que significa que existe apenas um canal por onde os sinais s o transmitidos um a seguir ao outro Al m disso uma comunica o ass ncrona pois existem sinais de controlo adicionais para al m da velocidade previamente negociada entre as portas intervenientes Tem uma capacidade de transmiss o vari vel Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 22 entre 75bps e 115200bps pelo que utilizado em dom nios em que as exig ncias n o sejam muitas rato impressoras s rie modems etc Uma porta paralela num computador pessoal da fam lia Intel 80x86 est conforme a norma Centronics Ao contr rio da porta s rie em portas paralelas o sinal el ctrico enviado em simult neo e como tal tem um desempenho
49. igura 5 Esquema de barramento local interno e externo Por diversas raz es num sistema coexistem componentes com requisitos diversos no que respeita ao d bito da informa o Estes factos levam a que a arquitectura de um sistema actual assente numa hierarquia de barramentos com o barramento mais r pido a interligar os componentes que suportam maiores velocidades e mais cr ticos para o desempenho tipicamente o processador e a mem ria central e os barramentos mais lentos a interligar perif ricos com naturais limita es de velocidade como por exemplo o modem O chipset tem a fun o de garantir o correcto interface entre os diversos barramentos O barramento do processador Processor Bus ou FSB Front Side Bus a sua via de comunica o com os restantes componentes da motherboard Por raz es tecnol gicas esse barramento suporta um n mero muito limitado de componentes e est confinado a um espa o bastante reduzido Raramente poss vel ligar mais do que um dos componentes do chipset e mais recentemente a mem ria de cache No entanto este o barramento mais r pido dentro da motherboard 66MHz 75MHz 100 133 ou ainda 200 MHz nas motherboards actuais As caracter sticas mais relevantes dos barramentos s o a largura em bits e a velocidade tipicamente em MHz Em conjunto esses dois factores permitem definir a largura de banda que n o mais que a taxa de transfer ncia da informa o por unidade de tempo
50. inal de 1997 na arquitectura de sistemas que utilizam o chipset 440LX para a sexta gera o de processadores da Intel o Pentium Il arquitectura t pica O interface AGP suporta transfer ncias de 32 bits mas ao dobro da velocidade do PCI e n o concorrendo directamente com a respectiva largura de banda esta a grande vantagem A semelhan a do PCI a especifica o do AGP prev a sua pr pria actualiza o para acompanhar a t o longo prazo quanto o poss vel a evolu o tecnol gica do maestro isto do processador Em resumo AGP Advanced Graphics Port uma extens o da norma PCI e do seu barramento Tem como objectivo dotar o sistema de v deo com um desempenho superior ao resto dos dispositivos ao mesmo tempo que liberta ainda mais o resto do barramento e CPU para outras tarefas Para isso a arquitectura deve incluir a norma AGP o que implica a Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 20 implementa o de um novo protocolo e gest o de prioridades Caracteriza se por e Velocidade de transmiss o 66 MHz e Largura de banda 32 bits e Capacidade de transfer ncia 266 MBps e Modo duplo 133 MHz 533 MBps O conector muito semelhante ao do PCI mas colocado numa posi o diferente ver Slot Conector Praticamente todas as arquitecturas baseadas no processador Intel Pentium suportam esta norma Bus Mastering um conceito de acesso directo ao barramento e me
51. ist ncia da facilidade Plug n Play e tipo de caixa e da fonte de alimenta o e tipo de BIOS e e o tipo de conector do teclado poss vel classificar as motherboards em duas grandes fam lias AT e ATX Na fam lia AT mais antiga podem se encontrar motherboards de diversos tamanhos estando mais divulgadas as mais pequena designadas por baby AT por oposi o ao formato Full size AT Tipicamente estes formatos utilizam o mesmo tipo de caixa Se o CPU o c rebro de um computador pessoal a motherboard o seu sistema nervoso a base ou plataforma que suporta e providencia as conex es que permitem a tranfer ncia de dados entre processador mem ria slots AGP e PCI discos e perif ricos externos junto do CPU encontra se a parte mais importante de uma motherboard o chipset que tamb m ser abordado neste estudo Em muitos aspectos a Motherboard o componente mais importante de um computador embora o processador receba muito mais aten o da nossa parte Se imaginarmos o CPU como o c rebro de um computador ent o a Motherboard e os seus componentes principais chipset BIOS cache etc s o os sistemas principais que este c rebro utiliza para controlar o resto do computador Ter um bom conhecimento de como a motherboard e os seus subsistemas funcionam provavelmente o aspecto mais cr tico no processo de aprendizagem de como um computador funciona Fisicamente a motherboard formada por um conjunto d
52. iz se por exemplo que um computador tem chipset Intel Trintron II e O uso do termo motherboard placa m e errado pois est relacionado com o suporte f sico de grande parte dos componentes do computador como CPU mem ria chipset barramento slots de expans o BIOS etc Ou seja o chipset apenas um dos componentes colocados na motherboard No entanto a motherboard constru da com determinado chipset da abusivamente dizer se por exemplo que se trata duma motherboard Intel Trintron II Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 6 1 Slot 1 for Pentium II processor cartridge 2 ATX power connector 3 CPU fan headert 4 AGP slot Supports AGP 66MHz 133MHz Sideband 3 3V device 5 SB LinkTM header 6 Super I O chipset 7 Five PCI slots 8 System BIOS 9 Hardware monitoring 10 Two ISA slots 11 Two USB ports connectors 12 PS 2 mouse port connector 13 PS 2 keyboard port connector 14 Three 168 pin DIMM sockets support for SDRAM module 15 Floppy port connector 16 Primary IDE connector 17 Secondary IDE connector 18 Clock generator 19 Intel 440BXchipset 82443BX and 82371EB 20 Front chassic fan header 21 Standard EPP ECP parallel port connector 22 16550 fast UART compatible serial ports connector COM2 23 16550 fast UART comlatible serial ports connector COM1 Figura 2 Motherboard A arquitectura de computador tem 3 objectivos fundament
53. lmente para facilitar o arrefecimento do CPU e componentes O quadro seguinte sumariza a compara o de tamanhos entre os diversos formatos form factors e respectivas compatibilidades Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 41 Full 192 11 13 Computadores Full AT Full AT muito antigos Tower Baby s v Todos excepto 10 13 PCs antigos Slimline ATX Mini E n Ens oa POs antigos o Simino Er 13 6 ni Figura 26 Compara o de tamanhos entre os diversos formatos Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 42 Outros componentes de uma Motherboard Power Connector s A motherboard tem um socket para ligar os cabos de alimenta o provenientes da fonte de alimenta o As motherboards ATX e unidades de alimenta o utilizam um nico cabo de 20 condutores Todas as outras utilizam um par de cabos de 6 condutores Os cabos s o ligados motherboard de forma a que os condutores pretos terra fiquem juntos no centro Este conector encontra se junto ao fundo no lad direito da motherboard perto da fonte de alimenta o Reguladores de Voltagem Voltage Regulators Com o aparecimento de processadores e outros dispositivos que funcionam a diferentes voltagens nos primeiros computadores todos os componentes funcionavam com os 5 V fornecidos pela fonte de alimenta o levou a que fosse necess rio implementar um ou mais reguladores de volt
54. lui um controlador e um ou mais Direct RDRAMs ligados atrav s de um barramento comum que tamb m pode conectar outros dispositivos como microprocessadores etc O controlador est colocado num extremo e as RDRAMSs est o distribu das ao longo do barramento O barramento de largura 2 bytes usa um numero pequeno de sinais de velocidade muito alta para transportar toda a informa o endere os dados controlo at 800Mhz A t cnica de sinaliza o chamada Rambus Signaling Logic A esta velocidade cada canal capaz de velocidades de transfer ncia at 1 6GBps e m ltiplos canais podem ser utilizados em paralelo para conseguir atingir 6 4GBps Esta arquitectura capaz de operar velocidade do barramento de sistema at 133Mhz RIMM RIMM a marca comercial para um m dulo de mem ria Direct Rambus RIMM s parecem se com as DIMM s mas t m diferentes n meros de pinos Os m dulos RIMM transferem dados em blocos de 16 bits O acesso e transfer ncia mais r pidos geram mais calor uma pel cula de alum nio chamada heat spreader recobre o m dulo RIMM a fim de proteger os chips de superaquecimento Mem rias ROM and Static ROM Read Only Memory Um tipo de dispositivo de armazenamento que produzido com um conte do fixo EM termos mais gerais pode referir se a dispositivos de armazenamento cujo conte do n o pode ser alterado no entanto mais aplicado a circuitos de mem ria integrados de que h v rios tipos
55. ly For cachein E y P AT keyboard Floppy Drive Connector 64MB of RAM to apa and mouse N connectors USB Connector z Pr cache Provides hot PnP pipeline burst port for medium cache modules bandwidth peripherals HO Controllers A Coast Socket Connectors for Ea o f serial and parallel ji cache on a stick ports upgrade module SIMM Sockets 4x72 pin sockets for EDO or FPM memory ZIF Socket 7 Fora Pentium or compatible processor PCI and ISA Slots Lithium backup Flash BIOS CMOS Battery The middle slots usually share battery for the RTC Updateable via a floppy to ensure the same backplane BIOS stays currentand bug free Figura 16 Anatomia de uma Motherboard A motherboard pode muito apropriadamente ser designada por placa m e Com efeito uma determinada motherboard define a personalidade do PC que nela se baseia condicionando um vasto conjunto de caracter sticas do PC nomeadamente e tipo de CPU Central Processing Unit e a respectiva velocidade e tipo de chipset conjunto de circuitos que controlam o acesso mem ria central mem ria cache externa aos barramentos e a alguns perif ricos e a dimens o e tipo da mem ria cache externa e a dimens o e tipo da mem ria central EDO SDRAM RDRAM ECC paridade e Oo n mero e tipo de conectores de expans o ISA EISA MCA VESA local bus AGP ou PCI Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 27 e a ex
56. m interleaved memory com endere amento de dados de 128 bit SDRAM Synchronous DRAM DIMMs com 186 pinos com sincronismo com os barramentos do processador A velocidade dos chips SDRAM medida em MHz em vez de nanosegundos ns de forma a haver um denominador comum entre a velocidade do barramento e a velocidade do chip Esta velocidade obtida dividindo 1 segundo 1 bili o de ns pela velocidade de output do chip De salientar que internamente todas as DRAM funcionam de forma muito semelhante e a maoria dos ganhos em performance s o obtidos escondendo as opera es internas de v rias formas Originalmente dispon vel para barramentos de memoria a 66Mhz mais tarde substitu do pela vers o a 100Mhz lan ada por volta de Maio 1998 para utiliza o no chipset Intel BXe a ultima a 133Mhz utilizada com o chipset Camino e chipsets VIA PC100 SDRAM num sistema a 100Mhz ou mais r pido permite um aumento de performance em sistemas com Socket 7de 10 a 15 uma vez Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 59 que a cache L2 funciona velocidade do barramento de sistema Nos Pentium Il o aumento de performance n o t o not rio porque a cache L2 funciona a 1 2 da velocidade do processador PC133 133Mhz SDRAM capaz de velocidades de transfer ncia at 1 6GBps SDRAM DDR ou SDRAM II Uma limita o das SDRAM s JEDEC Joint Electronics Device Engineeri
57. m ria surgido em 1987 MCA e EISA que difere do conceito de DMA no sentido em que a capacidade de gest o dos acessos n o depende de nenhum controlador independente mas sim de cada dispositivo embora a arquitectura deva prever o facto Assim cada dispositivo que tenha capacidade de bus mastering sonda o barramento antes de qualquer acesso Este conceito introduz o conceito de buferiza o de dados o que possibilita que o dispositivo enquanto espera pelo acesso ao barramento mem ria realize novas tarefas Este conceito tamb m usado pela norma PCI FireWire Barramento de alto desempenho desenvolvido pela Apple mediante a norma IEEE 1394 Pretende substituir grande parte das portas de grande capacidade de transfer ncia do computador hoje em dia existentes tal como as portas paralelas e as SCSI A norma caracteriza se por e Capacidade de transfer ncia 400 Mbps e Buferizado e Ass ncrona e isos ncrona negocia o de determinada taxa de transfer ncia por unidade de tempo e At 63 dispositivos externos e Aconcelh vel para multim dia devido ao isosincronismo e Compat vel Plug and Play Partilha de IRQ s Num computador pessoal existem 15 IRQ s No entanto v rios est o previamente atribu dos e reservados pelo que n o poss vel utiliz los para dispositivos externos adicionais Por norma um sistema tem dispon veis 9 ou 10 IRQ s que t m de ser distribu dos por se existirem teclado portas s rie
58. ma CPU de opera o sequencial Na verdade nenhum processador t o simples como o descrito Como se ter certamente apercebido a execu o de uma instru o composta por tr s grandes fases a busca da instru o a descodifica o e a execu o da instru o e a prepara o do endere o da pr xima instru o do programa Contudo verifica se que cada uma destas fases ainda pode ser decomposta em diversas subtarefas aut nomas Os processadores actuais aproveitam este facto para processarem em simult neo v rias instru es Assim enquanto a instru o actual est a ser processada o descodificador poder j estar a preparar a descodifica o da instru o seguinte A organiza o do descodificador em subsec es l gicas permite que em cada momento todas as suas sec es estejam a realizar trabalho til De outra forma ter amos um desaproveitamento significativo de recursos A esta t cnica usual chamar se pipeline Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 48 Um outro aspecto que distingue os processadores actuais o seu conjunto de instru es Existem basicamente duas fam lias os processadores CISC Complex Instruction Set Computer e os processadores RISC Reduced Instruction Set Computer Os processadores CISC caracterizam se por permitirem executar v rias dezenas ou centenas de instru es distintas sendo muitas delas verdadeiros pequenos programas Dada a
59. ndere os a que poss vel aceder duplica Todos os processadores Intel a partir do 386 t m um barramento de endere os de 32 bits que lhes permite endere ar at 4 GB de mem ria Os processadores modernos tem barramentos de dados de 64 bits pelo que podem aceder a 8 bytes de dados de cada vez Mem ria Cache Pequena por o de mem ria r pida que cont m a informa o acedida recentemente desenhada para aumentar a velocidade a acessos posteriores mesma informa o Geralmente aplicada ao acesso processador mem ria mas tamb m utilizada para armazenar c pias de informa o acedida atrav s de rede etc Quando a informa o lida de ou escrita na mem ria principal tamb m guardada uma c pia na cache juntamente com os endere os de mem ria associados A cache monitoriza os endere os de leituras posteriores para verificar se os dados requeridos se encontram j na cache Se est cache hit ent o os dados s o devolvidos imediatamente e a leitura RAM abortada ou n o iniciada Se os dados n o est o na cache cache miss Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 53 ent o a opera o de fetch busca mem ria executada e tamb m guardada na cache Estas opera es dependem do tamanho da cache mas dependem principalmente do tamanho relativo da cache em rela o mem ria principal O tamanho limitado pelo custo de chips de mem ria r pidos H
60. nflicts conflitos mais usuais com este canal DMA e poss veis causas Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 34 A maior parte dos chipsets implementam uma arquitectura a dois n veis hier rquicos essencialmente cada chipset consiste numa Northbridge e numa Southbridge Alguns dos chipsets da SiS s o excep es como p ex o 735 e o 745 ambos baseados numa tecnologia de chipset nico NGP2 D 4X Mode Figura 17 SiS chipset nico O esquema seguinte permite nos reconhecer claramente como funciona um chipset tradicional Northbridge Southbridge Architecture DDR266 333 6 Channel Audio 18 PCI MB s USB 2 0 6 Ports ISA Bus Intel Hub Architecture ATA 100 MB s RO 2 IDE Channels LAN Interface South Universal Serial Bus bridge EI Bus PCI Slots Hard Disk PCI Bus Flash BIOS Figura 18 Arquitectura Northbridge Southbridge Os componentes seguintes s o ligados Northbridge num formato constela o de estrelas processador a interface gr fica a mem ria RAM e a Southbridge O maior volume de informa o transferido ocorre entre a CPU e a Northbridge no nosso exemplo 4 2 GB por segundo A mem ria RAM ocupa o segundo lugar na gera o de grandes quantidades de tr fico aqui usamos um interface dual channel Rambus com 3 2GB por segundo Menos optimizado em termos de performance a taxa de tranafer
61. ng Council que o limite te rico para o design de 125MHz apesar de que avan os tecnol gicos podem permitir at 133MHz bvio que a velocidade do bus de mem ria precisa crescer al m disso de modo que a largura de banda de mem ria fique em sintonia com futuras CPU s H v rios padr es competindo no horizonte e s o promissores entretanto a maioria deles requer pinagens espec ficas menores tamanhos de bus ou outros requerimentos A curto prazo a SDRAM DDR Double Data Rate ou Raz o Dupla de Dados parece bastante razo vel Essencialmente este design permite a ocorr ncia de ativa o de opera es de sa da no chip de mem ria tanto na subida quanto na descida de sinal de clock Atualmente s na subida do sinal de clock que um evento pode ocorrer por conseguinte a SDRAM DDR pode efetivamente dobrar a velocidade de opera o para at pelo menos 200MHz ESDRAM ou Enhanced SDRAM De modo a superar alguns problemas com a lat ncia inerente a m dulos DRAM v rios fabricantes inclu ram uma pequena quantidade de mem ria SRAM Static RAM diretamente no chip efetivamente criando uma cache interna ao chip DRAM Um destes designs que est o ganhando aten o no mercado a ESDRAM da Ramtron International Corporation A ESDRAM essencialmente uma SDRAM com uma pequena cache embutida permitindo menores tempos de lat ncia e opera es burst de at 200MHz Assim como a cache externa do sistema esta cache embutid
62. nica o imposs vel Para isso cada dispositivo tem associado um IRQ num rico nico no sistema que o identifica e lhe confere diferentes prioridades Por norma um computador pessoal disp e de v rios IRQ s que s o distribu dos pelos dispositivos no arranque Cada dispositivo dever requisitar um IRQ que ainda n o tenha sido requisitado o que a acontecer provocar conflitos de comunica o graves Acesso Directo a Mem ria Como se referiu em Comunica o o CPU respons vel pelas transac es entre perif ricos e mem ria o que quer dizer que o CPU est completamente dedicado comunica o enquanto esta se realiza Se est dedicado a tarefas de comunica o ent o n o realiza o processamento das instru es propriamente ditas o que faz diminuir o desempenho geral do sistema Para obviar este problema a solu o encontrada foi implementar fora do CPU a capacidade de gerir o acesso mem ria e barramento Esta capacidade Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 13 denomina se Acesso Directo a Mem ria Direct Memory Access DMA e est implementado exteriormente ao barramento e aos dispositivos ou seja implementado como um novo componente da arquitectura Cada dispositivo disp e dum canal de DMA que utiliza para informar o controlador de DMA do pedido de transfer ncia de dados O controlador por sua vez realiza as tarefas de comunica o sem a participa
63. nse amps o que faz com que o endere o da linha seja fechado no buffer row address buffer Quando o sinal RAS estabiliza o endere o da linha transferido para os sense amps Em seguida o endere o da coluna preparado e fechado no buffer column address buffer quando o sinal CAS cai altura em que o buffer de output activado Quando o CAS estabiliza o sense amps selecionado alimenta o buffer de output com os dados Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 55 Page Mode Access Implementado alguns modos especiais de acesso poss vel eliminar algumas das opera es internas O sinal RAS pode ser mantido activo de forma a que uma p gina inteira de dados seja mantida nos sense amps Novos endere os de colunas podem ser inclu dos no mesmo ciclo apenas mantendo o ciclo CAS uma vez que o row address setup e hold times descritos anteriormente foram eliminados leituras aleat rias muito mais r pidas s o poss veis Coluna 2 e 4 P gina 3 Figura 31 Acesso em modo p gina Acesso em modo p gina toda uma linha selecionada e assim permanece enquanto as colunas v o sendo selecionadas conforme necess rio Fast Page Mode Esta implementa o elimina o tempo de prepara o do endere o da coluna durante o ciclo de pagina page cyclo activando o buffer de endere o de column na parte descendente do sinal RAS em vez de no CAS Como RAS perman
64. o barramento para 32 bits 1G de espa o de endere amento e uma s rie de facilidades adicionais donde se destaca a possibilidade de configura o autom tica t cnica que mais tarde vir a ser designada por PnP Plug and Play e que permite ultrapassar v rias dificuldades associadas instala o de perif ricos de que se queixavam os utilizadores do ISA De notar que esta t cnica foi introduzida com o barramento MCA O aumento da capacidade dos processadores ultrapassou o que tecnologicamente era poss vel fazer ao n vel dos barramentos para acompanhar aquela evolu o Para colmatar esse fosso uma das mais importantes solu es evolu o da arquitectura passou pela instala o de mem ria r pida na forma de cache mais pr xima do processador Resumindo em 1987 quando surgiu o processador Intel 80386 a 16 40MHz o desempenho do barramento ISA passou a ser verdadeiramente limitativo do desempenho geral do sistema Surgiram ent o duas normas muito semelhantes em conceitos mas incompat veis em termos funcionais e MCA Micro Channel Architecture um barramento desenvolvido e patenteado pela IBM o que implicou que n o tivesse sucesso comercial No entanto as suas caracter sticas t cnicas e desempenho eram evolu dos Tinha um barramento de Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 15 32 bits funcionava a velocidades de 10 MHz e a sua capacidade de transmiss o atingia os 4
65. ocal Bus Em 1992 acompanhando a introdu o do processador de quarta gera o o 486 foi proposto o primeiro barramento local como uma extens o do barramento ISA designado por VESA Local Bus VL Bus VESA o acr nimo de Video Electronics Standard Association uma organiza o sem fins lucrativos liderada pela NEC Como forma de aumentar o desempenho este barramento permitia transfer ncias de 64 bits devidamente multiplexadas no barramento de 32 bits do processador A especifica o do barramento parecia primeiro querer resolver as limita es no suporte de gr ficos mas implementou igualmente um bom canal de suporte para os discos com interface IDE de 16 bits at a limitados a taxas de transfer ncia de 5MBytes sec e que assim passaram a poder atingir taxas de 8MBytes sec teoricamente ver arquitectura t pica Fisicamente o VL Bus implementado por um terceiro conector adjacente aos conectores ISA o que significa que uma carta VLB utiliza para fins complementares os dois barramentos o qual d acesso ao barramento do processador Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 16 Apesar das vantagens bvias o VL Bus evidenciava algumas restri es relevantes e Excessiva depend ncia do barramento do processador 486 e Limita es el ctricas impostas pela especifica o do pr prio processador e Limita o no n mero de cartas resultado da limita o anterior
66. ort teis sobre as especifica es de micro computadores Das restantes empresas a produzir chipsets para o Pentium P5 refira se em particular os chipsets VIA Apollo VPX e Apollo VP3 da VIA e AMD O primeiro funcionalmente equivalente ao TX mas com melhorias de desempenho assinal veis o VP3 por ser o primeiro a introduzir a interface AGP para acelera o de v deo Para o Pentium Pro e Pentium II P6 a Intel desenvolveu nos finais dos anos 90 chipsets funcionalmente semelhantes mas adaptados s principais diferen as entre esses processadores mormente o interface socket 8e slot 1 respectivamente o Orion Workstation 450KX e o Orion Server 450GX para o Pentium Pro o Natoma 440FX para ambos os processadores e o 440LX o 440EX e o 440BX para o Pentium Il O Orion Server particularmente dotado para servidores suporta 4 processadores e at 1G bytes de mem ria O 440LX o primeiro chipset a permitir explorar devidamente as capacidades do Pentium Il enquanto que o 440BX o primeiro desta linha a suportar o barramento do processador a 100MHz assim como o novo processador Mobile Intel Pentium Il O 440EX uma vers o limitada do 440LX constru do para suportar a igualmente limitada vers o do Pentium Il o Celeron Mas por esta altura que a concorr ncia se faz sentir de forma mais evidente com o aparecimento de chipsets que al m da flexibilidade resultante de suportarem os processadores da Intel da
67. os barramentos ISA e EISA A especifica o do barramento PCI Peripheral Component Interconnect foi apresentada em Junho de 1992 vers o 1 0 e actualizada rapidamente para a vers o 2 0 em Abril de 1993 O PCI introduz um novo barramento junto do processador mas independente dele utilizando o conceito de ponte Bridge para efectuar a interface entre os diversos barramentos que se podem identificar na arquitectura t pica de um tal sistema Inicialmente especificado como um barramento de 32 bits ou 64 bits e para funcionar a 33MHz clara a preocupa o de n o colocar obst culos sua actualiza o para mais elevadas capacidades quer em termos de largura quer em termos de velocidade Tal como seria de esperar a Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 17 especifica o implementa com elevada efic cia o conceito de configura o autom tica PnP De notar que o conceito de Bridge permite actualizar quer o processador quer o barramento PCI de uma forma independente Fisicamente o barramento utiliza um nico conector mais compacto sem qualquer rela o com os anteriores e sem as limita es identificadas no VL Bus O conector est dividido em sec es podendo ter 124 pinos 62 lado a lado para a vers o de 32 bits ou 188 pinos 94 lado a lado para a vers o de 64 bits A especifica o permite ainda adaptar o barramento a tr s tipos de sistemas computadores de secret
68. palmente em computadores pessoais com 486 e superior Capacidades disponiveis 1 2 4 8 16 32 e raro e muito caro 64 Mbytes Eram de largura 32 bits e 4 bits de paridade 4 Pinos eram assignados para detec o de velocidade MEM RIA synchronous Modo de Opera o S ncrono Synchronous Operation Assim que se tornou evidente que a velocidade do barramento teria que ser superior a 66Mhz os designers das mem rias DRAM tiveram que descobrir forma de ultrapassar os assuntos de lat ncia ainda existentes implementando uma interface s ncrona conseguiram fazer isto e obter algumas vantagens adicionais Figura 35 SIMM Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 58 Figura 36 DRAM Com uma interface ass ncrona o processador tem de esperar em idle que a DRAM complete as suas opera es internas o que tipicamente leva cerca de 60ns Com um controlo s ncrono a DRAM obtem informa o do processador sob o rel gio do sistema Outra vantagem a de que o rel gio de sistema o nico que necess rio providenciar DRAM eliminando a necessidade de m ltiplos sinais de clock Os sinais de controlo endere o e dados n o necessitam da supervis o e controlo do processador Todas as DRAM como uma interface s ncrona s o conhecidas genericamente por SDRAM DIMM Dual In line Memory Module Modulo de mem ria de 64 bit com 168 contactos Quando instalada aos pares DIMMs suporta
69. po nestas tarefas Torna se portanto necess rio que os dispositivos sejam respons veis pelas suas pr prias actividades no sistema de forma a libertarem o CPU dessas tarefas Esta caracter stica tem sido expandida atrav s da evolu o no e Integra o Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 8 Cada dispositivo externo tem uma interface independente do resto do sistema o qual obedece a regras de interliga o j definidas Com a evolu o determinados dispositivos externos passaram a ser comuns em muitos computadores teclado portas s rie paralela discos magn ticos etc E portanto razo vel que o chipset permita e disponibilize de origem interfaces e controladores para esses dispositivos Esta metodologia permite o balanceamento e optimiza o geral do sistema o que seria dif cil de conseguir se os dispositivos fossem integrados a posteriori Apesar de por vezes a integra o ser sin nimo de limita es na expans o neste caso n o se verifica pois praticamente todos os controladores podem ser desligados para que outros executem as suas tarefas Hoje em dia os chipsets disponibilizam variad ssimas funcionalidades como por exemplo Controlador de mem ria Controlador IDE Controlador de barramento PCI Controlador de barramento ISA Controlador de barramento AGP RTC real time clock Controlador DMA Controlador de teclado Controlador de rato Controlador d
70. programa enquanto outros utilizam uma l gica separada FPU Floating Point Unit Outra designa o para co processadore matem tico tamb m chamados numeric data processors NDPS Normalmente integrados no CPU os FPUs desempenham certo tipo de c lculos muito mais r pido que o processador porque s o especilizados em c lculos com virgula flutuante tais como adi o multiplica o logaritmos exponenciais fun es trignom tricas e v rios tipos de arredondamentos e detec o de erros enquanto os CPUs est o mais vocacionados para c lculos com inteiros Control unit A unidade de controlo Control Unit uma das pe as mais importantes do microprocessador porque est encarregue de todo o processo A unidade de controlo busca instru es da mem ria e descodifica as para produzir sinais que controlam as outras partes do computador Baseado em instru es do Decode Unit cria sinais de controlo instruem a ALU e os Registers como operar sobre o que operar e o que fazer com o resultado A unidade de controlo certifica se de que tudo feito no sitio certo no momento correcto Como dito anteriormente a Unidade Central de Processamento CPU o c rebro do computador A sua fun o consiste em executar programas carregados na mem ria principal buscando as suas instru es examinando as e executando as uma ap s a outra O exemplo atr s descrito ilustra os princ pios b sicos de funcionamento de u
71. recebem os seus sinais dos geradores de impulso de rel gio RAS Row Address Select e CAS Column Address Select Os endere os de colunas e linhas s o multiplexados em buffers de endere os de colunas e linhas Trans stores de acesso chamados sense amps est o conectados a cada coluna e s o respons veis pelas opera es de restauro do estado do chip Como as c lulas s o trans stores que descarregam em cada opera o de leitura os sense amps t m de restaurar os dados armazenados antes do fim do ciclo de acesso Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 54 Coluna 2 Linha 3 Figura 30 Acesso a c lula de mem ria por linha e coluna Na figura anterior a coluna 2 e a linha 3 est o seleccionadas permitindo acesso c lula na interse o Os trans stores utilizados nas c lulas tendem a perder a sua carga e portanto requerem um ciclo de refresh ou o seu conte do ser perdido Um controlador de refresh determina o tempo entre os ciclos de refresh e um contador de refresh garante que todas as linhas da tabela s o restauradas Claro que isto tem impacto na performance do sistema uma vez que alguns ciclos s o utilizados nestas opera es Um acesso t pico mem ria pode ser descrito da seguinte forma em primeiro lugar os bits conte do o endere o da linha s o colocados nos pinos de endere amento row address setup Quando o sinal RAS cai activa os se
72. ria especifica o de 5 Volts port teis especifica o de 3 3 Volts mais poupado do ponto de vista da energia e universal que funciona com qualquer tipo de sistema A norma PCI caracteriza se por e Exist ncia dum controlador de interface entre barramento local e barramento PCI o que cria independ ncia da norma em rela o ao processador ou arquitectura Esta caracter stica permite que a norma seja utilizada noutros tipos de computadores que n o PC s baseados na fam lia Intel 80x86 tal como o Machintosh da Apple ou os Alpha da Digital e Assincronismo entre CPU e barramento o que permite a sua utiliza o em diferentes arquitecturas ao contr rio da VLB que estava preparada e optimizada para trabalhar com o i486 e Buferiza o o que permite que os dispositivos sejam libertados das suas tarefas de comunica o sendo o controlador interface de PCI respons vel pelo seguimento da transmiss o e Portodas estas raz es o barramento PCI n o pode ser considerado um barramento local embora erradamente seja considerado como tal e Apesar de n o ser um barramento local as suas capacidades de transfer ncia pr ticas atingem as da VLB pes la Seima h perm ria iii Portalzis ne Crea dequebas Enredo RCI 1 a E a E E L D ape ana Cri reaa Figura 10 Esquema de barramento E S e CPU ass ncrono ISA AT Carlos Silva Jo o Constantino Engenharia
73. s este processador n o herdou nada do desenho do Pentium Pr e completamente novo de raiz Na se pode dizer que tenha aparecido prematuramente pois tinham se passado cinco anos desde o aparecimento do ltimo novo processador da fam lia x86 A mania da Intel para opera es de cosm tica como mudan a de nome pode apenas obscurecer o facto de tanto o Pentium II lIl Celeron e Xeon serem apenas varia es do P6 Pentium Pr e n o chips completamente novos Figura 29 Pentium IV De facto o Pentium IV n o melhora o desenho do P6 em nenhum dos dois pontos cr ticos em termos de performance velocidade de processamento de inteiros ou virgula flutuante Na realidade a 1 5 GHz o Pentium IV n o consegue ser superior ao Pentium Ill a 1000 MHz Este aparente contrasenso investir 6 anos no desenvolvimento de um processador e milh es de d lares que n o mais r pido que o desenho j com seis anos maior mais caro e mais lento um contrasenso com m todo O Pentium IV sacrifica a performance medida pelos par metros antigos de forma a obter ganhos em velocidade de rel gio e SSE performance Embora Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 50 fa a menos por ciclo de rel gio que o Pentium III o seu crescimento previsto para o aumento da velocidade 1 5 GHz de inicio 2GHz um ano ap s e 3 a 4 Ghz neste momento e maior ciclo significa mais r pido A outra raz o par
74. s diferen as entre estes elementos e Compreender os desafios que se colocam a estes elementos e Conhecer as mais importantes normas de barramentos e Conhecer os mais importantes termos associados a este dom nio Introdu o Os computadores digitais sequenciais aqueles que executam uma instru o de cada vez seguem ainda hoje a arquitectura introduzida pelo matem tica John Von Neumann em 1944 As unidades b sicas definidas por Von Neumann para o computador digital convencional s o as que s o apresentadas na figura seguinte Figura 1 Organiza o de um computador digital convencional C Controlo D Dados R Resultados I Instru es Como pode ser observado os elementos da arquitectura s o unidades de entrada e sa da mem ria central e unidade de controlo CU Control Unit e a unidade l gica e aritm tica ALU Arithmetic and Logical Unit que em conjunto constituem a Unidade Central de Processamento CPU Central Processing Unit A mem ria central constitui o elemento da arquitectura onde s o armazenados os programas que estipulam ao computador as tarefas elementares a efectuar e a ordem pela qual devem ser realizadas os dados sobre os quais as tarefas elementares s o efectuadas e os resultados das opera es realizadas sobre os dados A unidade de processamento central composta pela unidade l gica e aritm tica onde se realizam todas as opera es l gicas por exemplo a Carlos Silva
75. senta um resumo das caracter sticas dos barramentos de E S apresentados Barramento Ano Largura Velocidade Transmiss o Coment rio bits MHz MBps E Barramento e ISA XT 1980 gj nerona 4 6 norma 4 77 6 Aa original Extens o do Ass ncrono anterior ISA AT 1984 16 8 8 Lento mas ainda usado Utilizado pela MCA 1987 32 Teo 40 IBM Abandonado 3 f Utilizado em EISA 1988 32 gt i 32 servidores Abandonado Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 19 Utilizado em S ncrono i486 e VLB 1993 32 33 40 50 100 166 adaptadores de video Alto desempenho Assincrono e PCI 1993 32 39 132 independente de arquitectura Figura 11 Diversos tipos de barramentos de E S e suas carcater sticas Termos e Express es e AGP e Bus Mastering e FireWire e Partilha de IRQ s e Plug and Play e Porta s rie paralela e SCSI e Slot Conector e USB AGP Accelerated Graphics Port Tal como sucedeu no barramento ISA e medida que o tr fego no PCl foi aumentando em grande parte devido s necessidades de processamento gr fico come aram a surgir alguns engarrafamentos no barramento Sendo o processamento gr fico o maior respons vel e simultaneamente o mais prejudicado a Intel liderou a tarefa de definir um canal de acesso dedicado para interligar o processador e o subsistema gr fico Esse canal ou porta foi designado por AGP e aparece pela primeira vez no f
76. spositivos apenas permitem ou n o que o processador atinja o seu pico m ximo em termos de desempenho e Software Support Novos e mais r pidos processadores permitem aos utilizadores a utiliza o do ltimo grito em software software que n o poderia ser utilizado com os processadores mais antigos e Reliability and Stability A qualidade do processador um factor que determina com que fiabilidade o sistema funcionar e Energy Consumption and Cooling Incialmente os processadores consumiam menos energia do que outros componentes Os novos processadores consumem uma quantidade consider vel de energia Este consumo de energia tem impacto em tudo desde o arrefecimento at fiabilidade do sistema Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 46 e Motherboard Support escolha do processador um dos principais factores a determinar o tipo de chipset a utilizar e portanto a escolha da motherboard A velocidade do processador medida em megahertz MHz ou gigahertz GHz que dado em ciclos por segundo Os processadores tamb m s o descritos em termos do seu data path que descreve o volume de informa o que pode viajar em paralelo de uma s vez Os CPUs actuais de 32 bits e 64 bits podem suportar um enorme volume de tr fego Os componentes principais do Processador Instruction Decode and Prefetch Unit Branch Predictor Integer ALU Registers Code Cache Ex
77. superior porta s rie No caso desta norma s o enviados 8 bits de cada vez e o que faz com que a sua capacidade de transmiss o atinja os 100KBps Esta porta vulgarmente utilizada para interface com impressoras scanners A nova norma EPP ECP Enhanced Parallel Port Enhanced Capability Port mantendo a compatibilidade com a norma anterior capaz de elevar a capacidade de transmiss o a mais de 1MBps o que a aconselha para interface de discos remov veis ZIP CD ROM SCSI etc SCSI Esta norma apesar de se poder considerar um barramento dada a sua aplica o principal ser no dom nio dos discos n o ser abordada nesta altura Slot Conector Qualquer dispositivo externo deve ser interligado com o sistema atrav s do barramento Existem por norma v rios dispositivos externos como o teclado as portas s rie e paralela etc Esses dispositivos s o interligados com o sistema atrav s de barramentos E S internos Ao contr rio destes h dispositivos externos que n o s o comuns a todos os computadores e que se torna necess rio acrescentar ao sistema ao longo do tempo Estes dispositivos n o podem ser interligados atrav s do barramento interno pelo que existem slots Figura 12 de expans o normalizados que permite a conec o de novos adaptadores O adaptador por seu turno disp e dum conector Figura 13 normalizado que encaixa no slot respectivo Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004
78. tegros Um CRT t pico mantinha 128 bytes e a mem ria completa de um computador t pico ficava na faixa de 4 Kbytes Por volta de 1950 a IBM desenvolveu as mem rias de n cleo magn tico ou magnetic core memory Estas mem rias consistiam de pequenos an is de material magn tico costurados em malhas de fios finos Quando o computador enviava uma corrente atrav s de um par de fios o anel na interse o destes fios magnetizava se no sentido dos ponteiros do rel gio ou no sentido inverso correspondendo pois a um O ou a um 1 dependendo do sentido da corrente A mem ria magn tica foi usada durante 1960 at a d cada de 1970 O pr ximo passo do desenvolvimento de mem rias veio com a introdu o dos circuitos integrados que permitiam a coloca o de m ltiplos trans stores num s chip Cientistas desenvolveram a primeira mem ria deste tipo ao construir um supercomputador experimental chamado llliac IV no final da d cada de 1960 Estas mem rias baseadas em semicondutores rapidamente superaram as mem rias magn ticas Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 52 Mem ria Principal Chamamos mem ria principal ao dispositivo utilizado por um computador para reter o programa em execu o e os seus dados Num computador a memoria principal constitu da por circuitos integrados de acesso aleat rio H v rios tipos de mem ria que se distinguem pelo seu tempo de acesso capacidade de
79. tipicamente fornecida em MBytes por segundo Continuando a utilizar a compara o inicial a largura de um barramento estaria associada ao n mero de faixas de uma auto estrada e a velocidade ao respectivo limite m ximo imposto para essa via A tabela seguinte resume as caracter sticas anteriores para os barramentos standards mais importantes no contexto das motherboards Para al m destes barramentos existem v rios outros que s o utilizados para interligar perif ricos Carlos Silva Jo o Constantino Engenharia Inform tica 02 01 2004 P gina 12 a motherboard e cuja defini o optimizada para o tipo de perif rico em quest o Velocidade MHz Largura de Banda MBytes seg 8 bit ISA 4 77 2 39 16 bit ISA E 8 33 8 33 EISA 32 8 33 33 3 VLB 32 33 33 133 33 PCI 32 33 33 133 33 PCI 2x 32 66 66 266 66 PCI 64 bit 64 33 33 266 66 PCI 2x 64 bit 64 66 66 533 33 AGP 32 66 66 266 66 AGP 2x 32 66 66 533 33 AGP 4x 32 66 66 1 066 66 Nota actualmente j n o s o utilizados do desenho de motherboards Figura 6 Caracteristicas de barramentos Pedidos de Interrup o Como se referiu em Coordena o os pedidos de interrup o IRQ servem para o CPU coordenar as transac es entre os diversos componentes do sistema no acesso a mem ria e barramento Este funcionamento necess rio pois apenas um dispositivo pode aceder ao barramento e mem ria num dado momento Se mais do que um dispositivo aceder em simult neo a comu
80. trolador para rato PS 2 e interface para unidades de infra vermelhos Chipset De uma forma simples o chipset o conjunto de componentes que estabelecem a interface entre a CPU mais propriamente o seu barramento local e os restantes barramentos componentes desde as mem rias aos controladores de perif ricos Como se pode concluir a fun o do chipset bastante importante no desempenho do sistema pelo que aconselh vel conhecer alguns dos detalhes associados defini o da respectiva arquitectura De uma forma simples se os grandes componentes como a CPU a mem ria e os controladores de I O forem representados por edif cios o chipset representar toda a infra estrutura rodovi ria necess ria para interligar aqueles edif cios O avan o tecnol gico e a natural miniaturiza o decorrente levaram a que progressivamente diversos m dulos de uma motherboard fossem integrados em poucos circuitos Uma consequ ncia imediata deste facto a perca da liberdade de op o na escolha desses m dulos ao escolher um chipset fica se obrigado utiliza o exclusiva dos m dulos que nele est o integrados No entanto esta desvantagem compensada pela diminui o do tempo de desenvolvimento Em 1986 a empresa Chips and Technologies introduziu no mercado um componente revolucion rio designado por 82C206 o qual pode ser considerado como o primeiro passo na defini o do chipset Esse componente em conjunto com mais tr s
81. vos componentes se interligam com o resto do sistema atrav s dos mecanismos de interrup o a sua implementa o muito simples e normalizada o que provoca o aparecimento de dispositivos externos variados e para os mais diversos prop sitos Vectores evolutivos No entanto a tecnologia agora descrita bastante limitada pelo que ao longo dos anos foram surgindo evolu es As evolu es verificadas surgiram fundamentalmente em tr s vectores e Prioridades Todos os dispositivos s o tratados com a mesma import ncia o que nem sempre aconselh vel ou desej vel Com o evoluir da tecnologia o desempenho que era suficiente passou a ser verdadeiramente limitativo Continuam a existir dispositivos que necessitam do mesmo desempenho mas outros e g interface de v deo com o surgimento das interfaces gr ficas exigem novas capacidades Assim n o faz sentido que todos os dispositivos sejam tratados e tenham a mesma import ncia perante o sistema Esta caracter stica tem sido expandida atrav s da evolu o no e Desempenho e O CPU enquanto dedicado a tarefas de coordena o e comunica o n o se dedica ao processamento efectivo da informa o o que faz com que a desempenho geral do sistema diminua consideravelmente e Com a evolu o tecnol gica dos processadores a capacidade de transmiss o do barramento passou a limitar a velocidade do processador Como o CPU o respons vel pela transmiss o gasta mui tem

ic - 3 trabalho - Paginas ISPGaya

Contents

Download Pdf Manuals

Related Search

Related Contents